JPWO2016125673A1 - Semiconductor module and power control unit - Google Patents
Semiconductor module and power control unit Download PDFInfo
- Publication number
- JPWO2016125673A1 JPWO2016125673A1 JP2016573312A JP2016573312A JPWO2016125673A1 JP WO2016125673 A1 JPWO2016125673 A1 JP WO2016125673A1 JP 2016573312 A JP2016573312 A JP 2016573312A JP 2016573312 A JP2016573312 A JP 2016573312A JP WO2016125673 A1 JPWO2016125673 A1 JP WO2016125673A1
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor switching
- switching element
- semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
周辺回路の受動素子を封止樹脂内に封止し、半導体モジュールの高機能化をはかる。半導体スイッチング素子1、2と受動素子10とを、第1リード端子層1L、第2リード端子層2L、第3リード端子層3Lの3層に分けて配置されたリード端子51a〜53bに接合したうえで、封止樹脂11に封止した構造からなり、第1リード端子層1Lと第2リード端子層2Lの間の第1封止樹脂層1Mに封止された受動素子10の高さを、半導体スイッチング素子1の高さと、金属ブロック8aの高さの合計よりも小さくした。The passive element of the peripheral circuit is sealed in a sealing resin to increase the functionality of the semiconductor module. The semiconductor switching elements 1 and 2 and the passive element 10 are joined to lead terminals 51a to 53b arranged in three layers of a first lead terminal layer 1L, a second lead terminal layer 2L, and a third lead terminal layer 3L. In addition, the height of the passive element 10 having a structure sealed in the sealing resin 11 and sealed in the first sealing resin layer 1M between the first lead terminal layer 1L and the second lead terminal layer 2L is as follows. The height of the semiconductor switching element 1 and the total height of the metal block 8a were made smaller.
Description
本発明は半導体モジュールに関し、さらに詳しくは、周辺回路の受動素子を封止樹脂内に封止し、高機能化をはかった半導体モジュールに関する。 The present invention relates to a semiconductor module, and more particularly to a semiconductor module in which a passive element of a peripheral circuit is sealed in a sealing resin to achieve high functionality.
また、本発明は、本発明の半導体モジュールを使用したパワーコントロールユニットに関する。 The present invention also relates to a power control unit using the semiconductor module of the present invention.
インバータ等に対応する電力変換用の半導体モジュールが、車載機器、産業用機器等の電源に使用されている。 A semiconductor module for power conversion corresponding to an inverter or the like is used as a power source for in-vehicle equipment, industrial equipment, and the like.
半導体モジュールは、特許文献1(特開2014−183078号公報)や特許文献2(特許第4239580号公報)に開示されるように、複数の半導体スイッチング素子の組合せ、あるいは、複数のスイッチング素子と複数の還流ダイオードとの組合せで回路を構成することができる。 As disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 2014-183078) and Patent Document 2 (Japanese Patent No. 4239580), the semiconductor module is a combination of a plurality of semiconductor switching elements, or a plurality of switching elements and a plurality of switching elements. A circuit can be configured in combination with the freewheeling diode.
たとえば、特許文献1には、3つの層に分けて配置されたリード端子(電極)の間に、半導体スイッチング素子として2個のIGBT(Insulated Gate Bipolar Transistor;
絶縁ゲートバイポーラトランジスタ)と、2個の還流ダイオードとを接続し、全体を封止樹脂で封止した半導体モジュールが開示されている。For example,
A semiconductor module is disclosed in which an insulated gate bipolar transistor) is connected to two free-wheeling diodes and the whole is sealed with a sealing resin.
また、特許文献2には、3つの層に分けて配置されたリード端子の間に、それぞれ上面に金属ブロック(導体ブロック)が取付けられた2個のIGBTと、同じくそれぞれ上面に金属ブロックが取付けられた2個の還流ダイオードとを接続し、全体を封止樹脂で封止した半導体モジュールが開示されている。
Further, in
車載機器や産業用機器等の電源に使用される半導体モジュールは、安全性の確保のためにも、誤作動は許されない。そのため、半導体モジュールの周辺に、異常電流を検知するための検知素子としてシャント抵抗素子や、異常発熱を検知するための検知素子としてサーミスタ素子等を配置して、半導体モジュールが正常に作動していることを常時監視する場合がある。 A semiconductor module used as a power source for an in-vehicle device or an industrial device is not allowed to malfunction in order to ensure safety. Therefore, a semiconductor module is operating normally by arranging a shunt resistor element as a detection element for detecting an abnormal current and a thermistor element as a detection element for detecting abnormal heat generation around the semiconductor module. There is a case where it is constantly monitored.
また、半導体モジュールの周辺回路として、抵抗素子、コンデンサ素子、インダクタ素子等の受動素子により、電源の効率を向上させるため等の回路を構成する場合がある。 Further, as a peripheral circuit of the semiconductor module, a passive element such as a resistance element, a capacitor element, or an inductor element may be used to configure a circuit for improving the power supply efficiency.
これらの受動素子(検知素子を含む)を半導体モジュールの封止樹脂内に封止することができれば、半導体モジュールの高機能化をはかることができる。また、車載機器や産業用機器においては、使用する部品点数を削減することができ、生産性が向上する。しかしながら、これまで、これらの受動素子は、半導体モジュールの周辺回路部品として用意され、半導体モジュールには組込まれてこなかった。 If these passive elements (including detection elements) can be sealed in the sealing resin of the semiconductor module, the functionality of the semiconductor module can be enhanced. Moreover, in vehicle equipment and industrial equipment, the number of parts used can be reduced, and productivity is improved. However, until now, these passive elements have been prepared as peripheral circuit components of the semiconductor module and have not been incorporated into the semiconductor module.
また、異常発熱を検知するための検知素子を、半導体モジュールの封止樹脂内に組込むことができれば、半導体モジュールに組込まれた半導体スイッチング素子の異常発熱を高い精度で検知することができる。しかしながら、これまで、当該検出素子は、半導体モジュールには組込まれてこなかった。 Further, if a detection element for detecting abnormal heat generation can be incorporated in the sealing resin of the semiconductor module, abnormal heat generation of the semiconductor switching element incorporated in the semiconductor module can be detected with high accuracy. However, until now, the detection element has not been incorporated into a semiconductor module.
本発明は、上述した従来の問題を解決するためになされたものであり、受動素子(検知素子を含む)を、封止樹脂内に、機能的、合理的に組込んだ半導体モジュールを提供することを目的とする。 The present invention has been made to solve the above-described conventional problems, and provides a semiconductor module in which passive elements (including detection elements) are functionally and reasonably incorporated in a sealing resin. For the purpose.
その手段として、本発明の半導体モジュール(請求項1に記載された半導体モジュール)は、複数の半導体スイッチング素子と、少なくとも1つの受動素子とが、それぞれリード端子に接合されたうえで、封止樹脂に封止され、リード端子は、封止樹脂内において、少なくとも、第1リード端子層と、第2リード端子層と、第3リード端子層との3層に分けて配置され、封止樹脂は、少なくとも、第1リード端子層と第2リード端子層とに挟まれた第1封止樹脂層と、第2リード端子層と第3リード端子層とに挟まれた第2封止樹脂層とを有し、半導体スイッチング素子は、両主面を有し、一方の主面に信号電極パッドと一方の電源電極パッドとが形成され、他方の主面に他方の電源電極パッドが形成され、第2リード端子層に配置された1つのリード端子は、両主面を有し、一方の主面に、第1の半導体スイッチング素子の他方の電源電極パッドが接合され、他方の主面に、金属ブロックを介して第2の半導体スイッチング素子の一方の電源電極パッドが接合され、第1の半導体スイッチング素子の一方の電源電極パッドは、金属ブロックを介して第1リード端子層に配置されたリード端子に接合され、第1の半導体スイッチング素子の信号電極パッドは、接続用導体を介して第2リード端子層に配置されたリード端子に接続され、第2の半導体スイッチング素子の他方の電源電極パッドは、第3リード端子層に配置されたリード端子に接合され、第2の半導体スイッチング素子の信号電極パッドは、接続用導体を介して第3リード端子層に配置されたリード端子に接続され、少なくとも1つの受動素子が第1封止樹脂層に封止され、かつ/または、少なくとも1つの受動素子が第2封止樹脂層に封止され、第1封止樹脂層に封止された受動素子のうち最も大きな高さを有するものの高さが、第1の半導体スイッチング素子の高さと、第1の半導体スイッチング素子の一方の電源電極パッドに接合された金属ブロックの高さの合計よりも小さく、かつ/または、第2封止樹脂層に封止された受動素子のうち最も大きな高さを有するものの高さが、第2の半導体スイッチング素子の高さと、第2の半導体スイッチング素子の一方の電源電極パッドに接合された金属ブロックの高さの合計よりも小さくなるようにした。 As its means, the semiconductor module of the present invention (semiconductor module described in claim 1) includes a plurality of semiconductor switching elements and at least one passive element bonded to the lead terminals, respectively, and sealing resin The lead terminals are arranged in at least three layers of a first lead terminal layer, a second lead terminal layer, and a third lead terminal layer in the sealing resin. At least a first sealing resin layer sandwiched between the first lead terminal layer and the second lead terminal layer; and a second sealing resin layer sandwiched between the second lead terminal layer and the third lead terminal layer; The semiconductor switching element has both main surfaces, the signal electrode pad and one power electrode pad are formed on one main surface, the other power electrode pad is formed on the other main surface, 1 arranged in 2 lead terminal layers The lead terminal has both main surfaces, the other power electrode pad of the first semiconductor switching element is joined to one main surface, and the second semiconductor switching is connected to the other main surface via a metal block. One power electrode pad of the element is bonded, and one power electrode pad of the first semiconductor switching element is bonded to a lead terminal disposed in the first lead terminal layer via a metal block, and the first semiconductor switching The signal electrode pad of the element is connected to the lead terminal arranged in the second lead terminal layer via the connecting conductor, and the other power electrode pad of the second semiconductor switching element is arranged in the third lead terminal layer. The signal electrode pad of the second semiconductor switching element is connected to the lead terminal disposed in the third lead terminal layer via the connection conductor, and is joined to the lead terminal. At least one passive element is sealed in the first sealing resin layer and / or at least one passive element is sealed in the second sealing resin layer and sealed in the first sealing resin layer. The height of the passive element having the largest height is higher than the sum of the height of the first semiconductor switching element and the height of the metal block bonded to one power electrode pad of the first semiconductor switching element. Among the passive elements encapsulated in the second encapsulating resin layer that is small and / or has the largest height, the height of the second semiconductor switching element and one of the second semiconductor switching elements The total height of the metal blocks bonded to the power supply electrode pads was made smaller.
この半導体モジュール(請求項1に記載された半導体モジュール)は、第3の半導体スイッチング素子をさらに備え、受動素子は、第1封止樹脂層に封止されるか、または、第2封止樹脂層に封止されており、第3の半導体スイッチング素子は、受動素子が第1封止樹脂層に封止された場合には第2封止樹脂層に封止され、受動素子が第2封止樹脂層に封止された場合には第1封止樹脂層に封止されたものとしても良い。この場合には、さらに第3の半導体スイッチング素子を、封止樹脂内に封止することができる。 The semiconductor module (semiconductor module described in claim 1) further includes a third semiconductor switching element, and the passive element is sealed in the first sealing resin layer or the second sealing resin. The third semiconductor switching element is sealed with the second sealing resin layer when the passive element is sealed with the first sealing resin layer, and the passive element is sealed with the second sealing resin layer. When encapsulated in the stop resin layer, it may be encapsulated in the first encapsulating resin layer. In this case, the third semiconductor switching element can be further sealed in the sealing resin.
また、この半導体モジュール(請求項1に記載された半導体モジュール)は、封止樹脂層を垂直方向に透視したとき、第1の半導体スイッチング素子と第2の半導体スイッチング素子とが完全には重なっていないものとすることができる。すなわち、第1の半導体スイッチング素子と第2の半導体スイッチング素子とが全く重なっていないか、重なっているとしても部分的に重なったものとすることができる。この場合には、第1および第2の半導体スイッチング素子が発生させる熱を、効率よく放散させることができる。 Further, in this semiconductor module (the semiconductor module described in claim 1), when the sealing resin layer is seen through in the vertical direction, the first semiconductor switching element and the second semiconductor switching element are completely overlapped. It can not be. That is, the first semiconductor switching element and the second semiconductor switching element may not overlap at all or may partially overlap even if they overlap. In this case, the heat generated by the first and second semiconductor switching elements can be efficiently dissipated.
また、本発明のもう1つの半導体モジュール(請求項2に記載された半導体モジュール)は、複数の半導体スイッチング素子と、少なくとも1つの受動素子とが、それぞれリード端子に接合されたうえで、封止樹脂に封止され、リード端子は、封止樹脂内において、少なくとも、第1リード端子層と、第2リード端子層と、第3リード端子層との3層に分けて配置され、封止樹脂は、少なくとも、第1リード端子層と第2リード端子層とに挟まれた第1封止樹脂層と、第2リード端子層と第3リード端子層とに挟まれた第2封止樹脂層とを有し、半導体スイッチング素子は、両主面を有し、一方の主面に信号電極パッドと一方の電源電極パッドとが形成され、他方の主面に他方の電源電極パッドが形成され、第2リード端子層に配置された1つのリード端子は、両主面を有し、一方の主面に、第1の半導体スイッチング素子の他方の電源電極パッドが接合され、他方の主面に、金属ブロックを介して第2の半導体スイッチング素子の一方の電源電極パッドが接合され、第1の半導体スイッチング素子の一方の電源電極パッドは、金属ブロックを介して第1リード端子層に配置されたリード端子に接合され、第1の半導体スイッチング素子の信号電極パッドは、接続用導体を介して第2リード端子層に配置されたリード端子に接続され、第2の半導体スイッチング素子の他方の電源電極パッドは、第3リード端子層に配置されたリード端子に接合され、第2の半導体スイッチング素子の信号電極パッドは、接続用導体を介して第3リード端子層に配置されたリード端子に接続され、少なくとも1つの受動素子が、第1リード端子層または第3リード端子層に配置されたリード端子に接合されたうえ、第2リード端子層を貫いて、第1封止樹脂層および第2封止樹脂層に亘って封止され、封止された受動素子のうち最も大きな高さを有するものの高さが、第1の半導体スイッチング素子の高さと、第1の半導体スイッチング素子の一方の電源電極パッドに接合された金属ブロックの高さと、第2リード端子層に配置されたリード端子の厚さと、第2の半導体スイッチング素子の高さと、第2の半導体スイッチング素子の一方の電源電極パッドに接合された金属ブロックの高さの合計よりも小さくなるようにした。 According to another semiconductor module of the present invention (semiconductor module described in claim 2), a plurality of semiconductor switching elements and at least one passive element are bonded to lead terminals, respectively, and then sealed. The lead terminal sealed with resin is arranged in at least three layers of a first lead terminal layer, a second lead terminal layer, and a third lead terminal layer in the sealing resin. Are at least a first sealing resin layer sandwiched between the first lead terminal layer and the second lead terminal layer, and a second sealing resin layer sandwiched between the second lead terminal layer and the third lead terminal layer. The semiconductor switching element has both main surfaces, a signal electrode pad and one power electrode pad are formed on one main surface, and the other power electrode pad is formed on the other main surface, 1 arranged in the second lead terminal layer The lead terminal has both main surfaces, the other power electrode pad of the first semiconductor switching element is joined to one main surface, and the second semiconductor switching is connected to the other main surface via a metal block. One power electrode pad of the element is bonded, and one power electrode pad of the first semiconductor switching element is bonded to a lead terminal disposed in the first lead terminal layer via a metal block, and the first semiconductor switching The signal electrode pad of the element is connected to the lead terminal arranged in the second lead terminal layer via the connecting conductor, and the other power electrode pad of the second semiconductor switching element is arranged in the third lead terminal layer. The signal electrode pad of the second semiconductor switching element is connected to the lead terminal disposed in the third lead terminal layer via the connection conductor, and is joined to the lead terminal. At least one passive element is bonded to the lead terminal arranged in the first lead terminal layer or the third lead terminal layer, and penetrates the second lead terminal layer to pass through the first sealing resin layer and the second sealing element. The height of the sealed passive element having the greatest height among the sealed passive elements is the height of the first semiconductor switching element and one power supply electrode of the first semiconductor switching element. Bonded to the height of the metal block bonded to the pad, the thickness of the lead terminal disposed in the second lead terminal layer, the height of the second semiconductor switching element, and one power electrode pad of the second semiconductor switching element It was made to become smaller than the sum total of the height of the made metal block.
本発明の半導体モジュール(請求項1や2に記載された半導体モジュール)は、封止樹脂の線膨張率が、半導体モジュールを構成する半導体スイッチング素子、受動素子、リード端子、金属ブロック、接続用導体のそれぞれの線熱膨張率のうち、最も大きい線膨張率と、最も小さい線膨張率の中間の値であることが好ましい。以下にその理由を説明する。半導体モジュールを構成する部材には、線膨張率の大きい部材や小さい部材が混在している。そのため、半導体モジュールの内部には、これら部材間の線膨張率差による熱応力が発生する。この熱応力に起因する熱疲労により、半導体スイッチング素子や受動素子とリード端子との接合部、半導体スイッチング素子と接続用導体の接合部、半導体スイッチング素子と金属ブロックの接合部が破断したり、半導体スイッチング素子や受動素子等の実装素子が破壊してしまったりする虞があった。
The semiconductor module of the present invention (the semiconductor module described in
そこで、半導体モジュールの空間に、半導体モジュールを構成する各部材の線膨張率のうち、最も大きい線膨張率と最も小さい線膨張率の中間の値の線膨張率を有する封止樹脂を充填することが好ましく、そのようにすれば、前記接合部の破断や、実装素子の破壊を抑制することができるのである。 Therefore, the space of the semiconductor module is filled with a sealing resin having a linear expansion coefficient which is an intermediate value between the largest linear expansion coefficient and the smallest linear expansion coefficient among the linear expansion coefficients of the respective members constituting the semiconductor module. In this case, it is possible to suppress breakage of the joint portion and breakage of the mounting element.
なお、半導体スイッチング素子や受動素子を階層化した構造である場合、半導体モジュールの空間を封止樹脂で充填することで、半導体モジュールの機械的構造強度を維持することが可能となる。すなわち、封止樹脂が弾性体であると該機械的構造強度を維持できなくなるため、封止樹脂は、その弾性率が1GPa以上であることが好ましい。 In the case of a structure in which semiconductor switching elements and passive elements are hierarchized, the mechanical structural strength of the semiconductor module can be maintained by filling the space of the semiconductor module with a sealing resin. That is, when the sealing resin is an elastic body, the mechanical structure strength cannot be maintained. Therefore, the sealing resin preferably has an elastic modulus of 1 GPa or more.
さらに、本発明の半導体モジュール(請求項1に記載された半導体モジュール)は、半導体スイッチング素子を含む電源回路(半導体スイッチング素子のゲートの開閉を制御する回路を「制御回路」、半導体スイッチング素子により電力の流れが制御される回路を「電源回路」とする)の構成要素である受動素子が、第1リード端子層または第3リード端子層に配置されたリード端子に接合されていることが好ましい。以下に、その理由を説明する。 Furthermore, the semiconductor module of the present invention (the semiconductor module described in claim 1) includes a power supply circuit including a semiconductor switching element (a circuit for controlling opening and closing of the gate of the semiconductor switching element is a “control circuit”) It is preferable that a passive element, which is a component of “a power supply circuit” is a circuit whose flow is controlled, is joined to a lead terminal arranged in the first lead terminal layer or the third lead terminal layer. The reason will be described below.
半導体スイッチング素子を含む電源回路の構成要素である受動素子は、該受動素子が抵抗素子である場合はもとより、コンデンサ素子、インダクタ素子であっても、微小の抵抗成分を有するため、該電源回路を含む半導体モジュールが作動する際には、半導体スイッチング素子のみならず、該受動素子も自己発熱する。本発明の半導体モジュールは、インバータ等に対応する電力変換用の半導体モジュールであり、電源回路に大電力が掛かる用途に用いられる場合がある。その場合、電源回路の構成要素である受動素子は、その抵抗成分が微小であっても大きく自己発熱し、機能保証温度を超える状況に至ることもある。よって、電源回路の構成要素である受動素子に対しては、半導体スイッチング素子と同様に放熱対策が必要となる。 A passive element, which is a component of a power supply circuit including a semiconductor switching element, has a very small resistance component, not only when the passive element is a resistance element, but also a capacitor element and an inductor element. When the included semiconductor module operates, not only the semiconductor switching element but also the passive element self-heats. The semiconductor module of the present invention is a semiconductor module for power conversion corresponding to an inverter or the like, and may be used for applications where a large amount of power is applied to a power supply circuit. In that case, the passive element which is a component of the power supply circuit may generate a large amount of heat even if its resistance component is very small, resulting in a situation where the function guarantee temperature is exceeded. Therefore, measures against heat dissipation are required for the passive elements, which are the components of the power supply circuit, as in the semiconductor switching elements.
本発明の半導体モジュールにおいて、該モジュールの内部で発せられる熱は、リード端子を伝わって放熱させると同時に、該モジュールの両主面に配置された後述の放熱板から放熱させる構造を採っている。よって、電源回路の構成要素である受動素子は、第1リード端子層または第3リード端子層に配置されたリード端子に接合されていることが好ましいのである。これにより、電源回路の構成要素である受動素子から発せられた熱は、接合された第1リード端子層または第3リード端子層に配置されたリード端子を伝わって平面方向に放熱されると同時に、該受動素子が接合された第1のリード端子層または第3のリード端子層に配置されたリード端子から、後述の樹脂板を、それぞれの厚み方向に伝わり、放熱板から外部に放出される。電源回路の構成要素である受動素子は、前記二つの経路を伝わって放熱され、十分な放熱経路が確保されることで、過度な温度上昇が防止されることになる。これにより、受動素子の機能保証温度の範囲内で、正常に作動し続けることが可能となる。 In the semiconductor module of the present invention, the heat generated inside the module is dissipated through the lead terminals, and at the same time, the heat is dissipated from the heat dissipating plates described later disposed on both main surfaces of the module. Therefore, it is preferable that the passive element that is a component of the power supply circuit is bonded to the lead terminal arranged in the first lead terminal layer or the third lead terminal layer. As a result, heat generated from the passive element that is a constituent element of the power supply circuit is transferred to the lead terminals arranged in the joined first lead terminal layer or the third lead terminal layer and is radiated in the planar direction. From the lead terminals arranged in the first lead terminal layer or the third lead terminal layer to which the passive element is joined, the resin plates described later are transmitted in the respective thickness directions, and are discharged to the outside from the heat radiating plates. . The passive element, which is a component of the power supply circuit, is dissipated through the two paths, and a sufficient heat dissipation path is secured, thereby preventing an excessive temperature rise. As a result, it is possible to continue to operate normally within the range of the guaranteed functional temperature of the passive element.
これに対し、電源回路の構成要素である受動素子が、第2のリード端子層に配置されたリード端子に接合されると、該受動素子から発せられた熱は、第2のリード端子層に配置されたリード端子のみを伝わった平面方向のみの放熱となり、十分な放熱経路が確保できない。そのため、電源回路を構成する受動素子が、過度に温度上昇し、該受動素子の機能保証温度を超え、半導体モジュールの動作不良が発生する状況に至る場合がある。 In contrast, when a passive element, which is a component of the power supply circuit, is joined to a lead terminal arranged in the second lead terminal layer, heat generated from the passive element is transferred to the second lead terminal layer. Only in the plane direction, which is transmitted only through the arranged lead terminals, heat is dissipated, and a sufficient heat dissipation path cannot be secured. For this reason, the temperature of the passive elements constituting the power supply circuit may rise excessively, exceed the function-guaranteed temperature of the passive elements, and the semiconductor module may malfunction.
以上説明したように、電源回路の構成要素である受動素子が抵抗素子である場合は、該抵抗成分による電力損失に起因した発熱量が大きくなるため、該受動素子は、第1のリード端子層または第3のリード端子層に配置されたリード端子に接合することが特に好ましい。 As described above, when the passive element that is a component of the power supply circuit is a resistance element, the amount of heat generated due to the power loss due to the resistance component increases, so the passive element includes the first lead terminal layer. Or it is especially preferable to join to the lead terminal arrange | positioned at the 3rd lead terminal layer.
なお、第2のリード端子層に配置されたリード端子には、第1の半導体スイッチング素子が接合されているが、第1の半導体スイッチング素子から発せられた熱は、第2のリード端子層に配置されたリード端子を伝わって平面方向に放熱されると同時に、金属ブロックを介して、第1のリード端子層に配置されたリード端子から、後述の樹脂板を、それぞれの厚み方向に伝わり、放熱板から外部に放出される。すなわち、第1の半導体スイッチング素子においては、第2のリード端子層に配置されたリード端子に接合された状態であっても、前記二つの経路を伝わって放熱されるため、十分な放熱経路が確保されていることになる。 The first semiconductor switching element is bonded to the lead terminal arranged in the second lead terminal layer, but the heat generated from the first semiconductor switching element is applied to the second lead terminal layer. At the same time as radiated in the plane direction through the arranged lead terminals, through the metal block, from the lead terminals arranged in the first lead terminal layer, the resin plate described later is transmitted in the thickness direction, Released from the heat sink. That is, in the first semiconductor switching element, even if it is joined to the lead terminal disposed in the second lead terminal layer, heat is radiated through the two paths, so that a sufficient heat dissipation path is provided. It will be secured.
本発明の半導体モジュールにおいては、検出素子を、封止樹脂層に封止される受動素子とすることができる。たとえば、シャント抵抗素子やサーミスタ素子等の検出素子を封止樹脂層に封止すれば、半導体モジュールの高機能化をはかることができる。また、サーミスタ素子を封止樹脂に封止した場合には、半導体スイッチング素子の異常発熱を高い精度で検知することができる。 In the semiconductor module of the present invention, the detection element can be a passive element sealed in the sealing resin layer. For example, if a detection element such as a shunt resistor element or a thermistor element is sealed in a sealing resin layer, the semiconductor module can be enhanced in function. Further, when the thermistor element is sealed with a sealing resin, abnormal heat generation of the semiconductor switching element can be detected with high accuracy.
また、セラミックス板を備え、リード端子が、少なくとも、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金を介して、セラミックス基板に取付けられたものとしても良い。この場合には、高い強度を備えたセラミックス板に、リード端子を強固に取付けることができる。 In addition, a ceramic plate may be provided, and the lead terminal may be attached to the ceramic substrate via an alloy containing at least an active metal that reacts with a ceramic component, Ag, and Cu. In this case, the lead terminal can be firmly attached to the ceramic plate having high strength.
あるいは、熱硬化性の樹脂板を備え、リード端子が、接着剤を介することなく直接に樹脂板に取付けられたものとしても良い。この場合には、未硬化状態の樹脂板に、リード端子を熱圧着し、更に加熱して樹脂板を硬化させて、リード端子を樹脂板に取付けることができる。 Alternatively, a thermosetting resin plate may be provided, and the lead terminal may be directly attached to the resin plate without using an adhesive. In this case, the lead terminal can be attached to the resin plate by thermocompression-bonding the lead terminal to the uncured resin plate and further heating to cure the resin plate.
更に、封止樹脂の表面から露出した放熱板を備え、放熱板の外周縁が、封止樹脂の内部に埋め込まれたものとしても良い。この場合には、放熱板により、半導体スイッチング素子により発生した熱を効率的に放散させることができる。また、放熱板の外周縁が封止樹脂の内部に埋め込まれているため、放熱板と封止樹脂との剥離が起こりにくく、この部分からの水分の内部への混入が抑制されているため、放熱板を封止樹脂の表面に露出させているにも関わらず、高い耐湿性、高い信頼性を維持することができる。 Furthermore, the heat sink exposed from the surface of the sealing resin may be provided, and the outer peripheral edge of the heat sink may be embedded in the sealing resin. In this case, the heat generated by the semiconductor switching element can be efficiently dissipated by the heat radiating plate. In addition, since the outer peripheral edge of the heat sink is embedded in the sealing resin, peeling between the heat sink and the sealing resin is unlikely to occur, and mixing of moisture into the inside from this portion is suppressed, Although the heat radiating plate is exposed on the surface of the sealing resin, high moisture resistance and high reliability can be maintained.
また、第2リード端子層に配置されたリード端子の厚みを、第1リード端子層に配置されたリード端子および第3リード端子層に配置されたリード端子の厚みよりも大きくすることが好ましい。この場合には、半導体スイッチング素子の最高ジャンクション温度を低く抑えることができる。また、半導体スイッチング素子の間の温度ばらつきを小さく抑えることができる。 Moreover, it is preferable that the thickness of the lead terminal arranged in the second lead terminal layer is larger than the thickness of the lead terminal arranged in the first lead terminal layer and the lead terminal arranged in the third lead terminal layer. In this case, the maximum junction temperature of the semiconductor switching element can be kept low. In addition, temperature variations between the semiconductor switching elements can be reduced.
また、半導体スイッチング素子と並列にスナバ回路を接続することが好ましい。この場合には、スイッチング時に配線やワイヤーボンディング等におい発生する寄生インダクタンスや寄生抵抗を低減させ、低ノイズ化をはかることができる。 Moreover, it is preferable to connect a snubber circuit in parallel with the semiconductor switching element. In this case, it is possible to reduce the parasitic inductance and resistance generated in wiring, wire bonding, and the like during switching, thereby reducing noise.
本発明の半導体モジュールにより、種々の等価回路を構成することができる。 Various equivalent circuits can be configured by the semiconductor module of the present invention.
たとえば、本発明の1つの半導体モジュール(請求項1に記載された半導体モジュール)では、P側端子と、N側端子と、中間端子と、2個の半導体スイッチング素子と、受動素子としてシャント抵抗素子とを備え、P側端子に、1個の半導体スイッチング素子のドレインまたはコレクタ(以下においては両者を合わせて「ドレイン」と表記するが、当該「ドレイン」は「コレクタ」と読み替えることができるものとする)が接続され、その半導体スイッチング素子のソースまたはエミッタ(以下においては両者を合わせて「ソース」と表記するが、当該「ソース」は「エミッタ」と読み替えることができるものとする)に、もう1個の半導体スイッチング素子のドレインが接続され、その半導体スイッチング素子のソースに、シャント抵抗素子の一端が接続され、そのシャント抵抗素子の他端にN側端子が接続されるとともに、2個の半導体スイッチング素子の接続点に、中間端子が接続された等価回路を構成することができる。 For example, in one semiconductor module of the present invention (the semiconductor module described in claim 1), a P-side terminal, an N-side terminal, an intermediate terminal, two semiconductor switching elements, and a shunt resistance element as a passive element And the drain or collector of one semiconductor switching element (hereinafter referred to as “drain” together, the “drain” can be read as “collector”). Connected to the source or emitter of the semiconductor switching element (hereinafter referred to as “source” together, but the “source” can be read as “emitter”). The drain of one semiconductor switching element is connected, and a shunt resistor element is connected to the source of the semiconductor switching element. An equivalent circuit in which one end of the child is connected, the N-side terminal is connected to the other end of the shunt resistance element, and the intermediate terminal is connected to the connection point of the two semiconductor switching elements can be configured.
また、本発明の他の半導体モジュール(請求項3に記載された半導体モジュール)では、P側端子と、N側端子と、中間端子と、3個の半導体スイッチング素子と、受動素子としてシャント抵抗素子とを備え、P側端子に、1個の半導体スイッチング素子のドレインが接続され、その半導体スイッチング素子のソースに、もう1個の半導体スイッチング素子のドレインが接続され、その半導体スイッチング素子のソースに、シャント抵抗素子の一端が接続され、そのシャント抵抗素子の他端にN側端子が接続されるとともに、2個の半導体スイッチング素子の接続点に、残りの1個の半導体スイッチング素子のソースが接続され、その半導体スイッチング素子のドレインに中間端子が接続された等価回路を構成することができる。 In another semiconductor module of the present invention (the semiconductor module described in claim 3), a P-side terminal, an N-side terminal, an intermediate terminal, three semiconductor switching elements, and a shunt resistance element as a passive element The drain of one semiconductor switching element is connected to the P-side terminal, the drain of another semiconductor switching element is connected to the source of the semiconductor switching element, and the source of the semiconductor switching element is One end of the shunt resistor element is connected, the N-side terminal is connected to the other end of the shunt resistor element, and the source of the remaining one semiconductor switching element is connected to the connection point of the two semiconductor switching elements. Thus, an equivalent circuit in which the intermediate terminal is connected to the drain of the semiconductor switching element can be configured.
本発明の半導体モジュールを、複数個、並列に接続し、大規模化された等価回路を備えた半導体モジュールを構成しても良い。 A plurality of semiconductor modules of the present invention may be connected in parallel to form a semiconductor module having a large scale equivalent circuit.
本発明の半導体モジュールは、たとえば、インバータの電力変換部として用いることができる。 The semiconductor module of the present invention can be used as, for example, an inverter power converter.
また、複数個(たとえば6個)の本発明の半導体モジュールを、ケースに同心円状に取付け、パワーコントロールユニットを構成することができる。あるいは、2個の本発明の半導体モジュールを対向させてケースに取付け、パワーコントロールユニットを構成することができる。本発明の半導体モジュールは小型であるので、パワーコントロールユニットの小型化をはかることができる。 A plurality of (for example, six) semiconductor modules of the present invention can be concentrically attached to the case to constitute a power control unit. Alternatively, the power control unit can be configured by mounting two semiconductor modules of the present invention facing each other in a case. Since the semiconductor module of the present invention is small, the power control unit can be downsized.
また、パワーコントロールユニットは、取付けられた半導体モジュールの上面に、ヒートシンクを取付けることが好ましい。この場合には、半導体モジュールが発生させた熱を効率的に放散させることができる。なお、ヒートシンクは、半導体モジュールごとに個別ヒートシンクを取付けても良いし、あるいは、複数の半導体モジュールに1つの共通ヒートシンクを取付けても良い。 The power control unit preferably has a heat sink attached to the upper surface of the attached semiconductor module. In this case, the heat generated by the semiconductor module can be efficiently dissipated. As the heat sink, an individual heat sink may be attached to each semiconductor module, or one common heat sink may be attached to a plurality of semiconductor modules.
なお、必要に応じて、取付けられた半導体モジュールのコーナー部に切欠きを設けても良い。この場合には、パワーコントロールユニットを更に小型化することができる。 In addition, you may provide a notch in the corner part of the attached semiconductor module as needed. In this case, the power control unit can be further downsized.
本発明の半導体モジュールは、半導体スイッチング素子に加えて、受動素子が封止樹脂内に封止されており、高機能化されている。 In the semiconductor module of the present invention, in addition to the semiconductor switching element, a passive element is sealed in a sealing resin, so that the function is enhanced.
本発明のパワーコントロールユニットは、小型化された半導体モジュールを使用しているので、小型化されている。 The power control unit of the present invention is miniaturized because it uses a miniaturized semiconductor module.
以下、図面とともに、本発明を実施するための形態を説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
[第1実施形態]
図1(A)、(B)に、本発明の第1実施形態にかかる半導体モジュール100を示す。[First Embodiment]
1A and 1B show a
図1(A)は、半導体モジュール100の断面図である。図1(B)は、半導体モジュール100の要部断面図である。ただし、図1(B)では、封止樹脂11の図示を省略している。
FIG. 1A is a cross-sectional view of the
半導体モジュール100は、銅系金属、アルミニウム系金属、鉄系金属等からなる板状の複数のリード端子51a、51b、51c、52a、52b、53a、53bを備える。
The
リード端子51a〜53bは、第1リード端子層1L、第2リード端子層2L、第3リード端子層3Lの3層に分けて配置されている。
The
第1リード端子層1Lに配置されたリード端子51a、51b、51cは、予め樹脂板6aと接している。また、第3リード端子層3Lに配置されたリード端子53a、53bは、予め樹脂板6bと接している。樹脂板6a、6bは、たとえば、エポキシ系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂等からなる。なお、樹脂板6a、6bは、半導体スイッチング素子で発生する熱を半導体モジュール100の両表面から放熱させるための熱伝達経路に位置する。よって、樹脂板6a、6bには、アルミナ、窒化アルミニウム、窒化珪素、炭化珪素等の高熱伝導率のフィラーを充填した熱抵抗の低い樹脂板を用いることが好ましい。
The
なお、樹脂板6aには、放熱板7aも接している。また、樹脂板6bには、放熱板7bも接している。放熱板7a、7bは、たとえば、銅系金属、アルミニウム系金属、鉄系金属等の熱伝導率の高い金属板からなる。
In addition, the
半導体モジュール100は、第1の半導体スイッチング素子1と、第2の半導体スイッチング素子2とを備える。
The
図1(B)に示すように、第1の半導体スイッチング素子1は、両主面を有し、一方の主面に信号電極パッド1aと一方の電源電極パッド1bとが形成され、他方の主面に他方の電源電極パッド1cが形成されている。同じく、図1(B)に示すように、第2の半導体スイッチング素子2は、両主面を有し、一方の主面に信号電極パッド2aと一方の電源電極パッド2bとが形成され、他方の主面に他方の電源電極パッド2cが形成されている。
As shown in FIG. 1B, the first
第1の半導体スイッチング素子1の他方の電源電極パッド1cは、はんだ、ナノ焼結金属、導電性樹脂等からなる接合材4により、第2リード端子層2Lに配置されたリード端子52aの一方の主面に接合されている。第1の半導体スイッチング素子1の一方の電源電極パッド1aには、接合材4により、金属ブロック8aが接合されている。金属ブロック8aの電源電極パッド1aに接合されていない側の主面は、接合材4により、第1リード端子層1Lに配置されたリード端子51cに接合されている。第1の半導体スイッチング素子1の信号電極パッド1aは、金属ワイヤーからなる接続用導体9aにより、第2リード端子層2Lに配置されたリード端子52bに電気的に接続されている。
The other
第2の半導体スイッチング素子2の他方の電源電極パッド2cは、接合材4により、第3リード端子層3Lに配置されたリード端子53aの一方の主面に接合されている。第2の半導体スイッチング素子2の一方の電源電極パッド2bには、接合材4により、金属ブロック8bが接合されている。金属ブロック8bの電源電極パッド2aに接合されていない側の主面は、接合材4により、第2リード端子層2Lに配置されたリード端子52aの他方の主面に接合されている。第2の半導体スイッチング素子2の信号電極パッド2aは、金属ワイヤーからなる接続用導体9bにより、第3リード端子層3Lに配置されたリード端子53bに電気的に接続されている。
The other power supply electrode pad 2 c of the second
なお、上述したように、接合材4には、たとえば、はんだ、ナノ焼結金属、導電性樹脂等が使用されるが、電気損失量が大きくなる電源経路や、半導体スイッチング素子で発生する熱を半導体モジュール100の両表面から放熱させるための熱伝達経路に位置する接合部にあっては、比抵抗が低く、熱伝導率の高い、銀、銅、金等からなるナノ焼結金属を使用することが好ましい。ただし、接合材4は、接合材4が位置する全部位で、同一の接合材とする必要はなく、各部位で要求される接合材の特性を考慮して、種々ある接合材の中から好適なものを選択すれば良い。
As described above, for example, solder, nano-sintered metal, conductive resin, or the like is used for the
また、信号電極パッド1aとリード端子52bの接続、および信号電極パッド2aとリード端子53bの接続は、電気的導通をもって接続されるならば、形態の如何を問わない。本実施形態においては、接続用導体9a、9bとして金属ワイヤーを使用しているが、接続用導体9a、9bは金属ワイヤーには限られず、これに代えて金属クリップ等を使用するようにしても良い。
Further, the connection between the signal electrode pad 1a and the
図1(A)に示すように、半導体モジュール100は、受動素子10を備える。受動素子10は、たとえば、抵抗素子、サーミスタ素子、コンデンサ素子、インダクタンス素子等からなる。受動素子10は、異常電流や異常発熱を検出する検出素子であっても良い。受動素子10は、一方の主面に1対の電極パッド(図示せず)が形成され、一方の電極パッドが、接合材4により、第1リード端子層1Lに配置されたリード端子51aに接合され、他方の電極パッドが、接合材4により、第1リード端子層1Lに配置されたリード端子51bに接合されている。
As shown in FIG. 1A, the
第1の半導体スイッチング素子1、第2の半導体スイッチング素子2、金属ブロック8a、8b、受動素子10は、リード端子51a〜53b、樹脂板6a、6b、接続用導体9a、9bとともに、封止樹脂11に封止されている。リード端子51a、51c、52a、52b、53a、53bは、その先端が封止樹脂11から導出されている。また、放熱板7a、7bが、封止樹脂11の両主面から露出されている。
The first
封止樹脂11は、たとえば、エポキシ系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂等からなる。封止樹脂11は、第1リード端子層1Lと第2リード端子層2Lとの間の第1封止樹脂層1Mと、第2リード端子層2Lと第3リード端子層3Lとの間の第2封止樹脂層2Mとを有する。
The sealing
第1リード端子層1Lと第2リード端子層2Lとの間の第1封止樹脂層1Mには、接合材4により一方の主面に金属ブロック8aが取付けられた第1の半導体スイッチング素子1と、受動素子10とが封止されている。
A first
受動素子10の高さは、半導体スイッチング素子1の高さと金属ブロック8aの高さとの合計よりも小さくなるように設計されている。
The height of the
受動素子10の高さが、1の半導体スイッチング素子1の高さと金属ブロック8aの高さとの合計よりも大きいと、受動素子10が、第2リード端子層2Lに配置されたリード端子52aに支える虞があるからである。そして、受動素子10が、第2リード端子層2Lに配置されたリード端子52aに支えると、半導体モジュール100の主面が部分的に膨れたり、傾いたりすることで、外観不良を起こしたり、半導体モジュール100を機器、装置内に組み込む際に不具合が生じる虞があるからである。また、第1の半導体スイッチング素子1と金属ブロック8aとを相互に接合する接合材4や、第1の半導体スイッチング素子1をリード端子52aに接合する接合材4や、金属ブロック8aをリード端子51cに接合する接合材4が外れて導通不良を起こす虞があるからである。
When the height of the
また、受動素子10の高さが、半導体スイッチング素子1の高さと金属ブロック8aの高さとの合計と同じであっても、製造誤差により、受動素子10の高さが設計よりも大きい場合や、半導体スイッチング素子1や金属ブロック8aの高さが設計よりも小さい場合に、受動素子10が、第2リード端子層2Lに配置されたリード端子52aに支える虞があるからである。そして、受動素子10が、第2リード端子層2Lに配置されたリード端子52aに支えると、半導体モジュール100の主面が部分的に膨れたり、傾いたりすることで、外観不良を起こしたり、半導体モジュール100を機器、装置内に組み込む際に不具合が生じる虞があるからである。また、第1の半導体スイッチング素子1と金属ブロック8aとを相互に接合する接合材4や、第1の半導体スイッチング素子1をリード端子52aに接合する接合材4や、金属ブロック8aをリード端子51cに接合する接合材4が外れて導通不良を起こす虞があるからである。
Even if the height of the
なお、厳密には、第1の半導体スイッチング素子1をリード端子52bに、金属ブロック8aをリード端子51cに、受動素子10をリード端子51a、51bにそれぞれ接合する接合材4の厚みや、第1の半導体スイッチング素子1と金属ブロック8aとを接合する接合材4の厚みを考慮する必要がある。しかしながら、これらの接合材4の厚みは、受動素子10や半導体スイッチング素子1や金属ブロック8aの高さに比べて非常に小さく、少なくとも、受動素子10の高さを、半導体スイッチング素子1の高さと金属ブロック8aの高さとの合計よりも小さくしておけば、半導体モジュール100の主面が部分的に膨れたり、傾いたりすることで、半導体モジュール100を機器、装置内に組み込む際に不具合が生じることや、内部で接合材4が外れて導通不良を起こすことを防止することができる。
Strictly speaking, the thickness of the
なお、第1実施形態にかかる半導体モジュール100においては、第1リード端子層1Lと第2リード端子層2Lとの間の第1封止樹脂層1Mに、1個の受動素子10のみを封止しているが、第1封止樹脂層1Mに複数個の受動素子10を封止するようにしても良い。この場合には、第1封止樹脂層1Mに封止された受動素子10のうち最も大きな高さを有するものの高さを、半導体スイッチング素子1の高さと金属ブロック8aの高さとの合計よりも小さくなるように設計すれば良い。
In the
また、受動素子10を、第1封止樹脂層1Mに封止するのではなく、第2封止樹脂層2Mに封止するようにしても良い。あるいは、第1封止樹脂層1Mだけに封止した受動素子10に加えて、別の受動素子10を、第2封止樹脂層2Mにも封止するようにしても良い。
Further, the
また、第1実施形態にかかる半導体モジュール100においては、封止樹脂11として、その熱膨張率が、半導体スイッチング素子1、2(線膨張率:4ppm/K)、受動素子10(線膨張率:19ppm/K)、リード端子51a、51b、51c、52a、52b、53a、53b(線膨張率:17ppm/K)、金属ブロック8a、8b(線膨張率:17ppm/K)、接続用導体9a、9b(線膨張率:24ppm/K)のうち、最も大きい線膨張率と、最も小さい線膨張率の中間の値を有するものを用いた。具体的には、前記構成部材のうち、線膨張率の最も大きい接続用導体9a、9b(線膨張率:24ppm/K)と、線膨張率の最も小さい半導体スイッチング素子1、2(線膨張率:4ppm/K)の中間の値である、線膨張率が8〜20ppm/Kの封止樹脂を用いた。なお、
前記構成部材の線膨張率は、適用した構成部材の材質により変わるものである。すなわち、適用した構成部材の材質によっては、最も大きい線膨張率を有する部材、最も小さい線膨張率を有する部材、およびそれら線膨張率の値が変わるものであり、これに従い、封止樹脂11の線膨張率の選択範囲は適宜変更されるものである。In the
The linear expansion coefficient of the constituent member varies depending on the material of the applied constituent member. That is, depending on the material of the applied structural member, the member having the largest linear expansion coefficient, the member having the smallest linear expansion coefficient, and the values of these linear expansion coefficients change. The selection range of the linear expansion coefficient is changed as appropriate.
上述のとおり、半導体モジュール100を構成する部材には、線膨張率の大きい部材や小さい部材が混在している。そのため、半導体モジュール100の内部には、これら部材間の線膨張率差による熱応力が発生する。
As described above, the members constituting the
この熱応力に起因する熱疲労により、次の問題が発生する虞があった。まず、半導体スイッチング素子1とリード端子52bとの接合部、半導体スイッチング素子2とリード端子53bとの接合部、受動素子10とリード端子51a、51bとの接合部、半導体スイッチング素子1と接続用導体9aとの接合部、半導体スイッチング素子2と接続用導体9bとの接合部、半導体スイッチング素子1と金属ブロック8aとの接合部、半導体スイッチング素子2と金属ブロック8bとの接合部が破断する虞があった。また、半導体スイッチング素子1、2や受動素子10等の実装素子が破壊する虞があった。
The following problems may occur due to thermal fatigue resulting from the thermal stress. First, the junction between the
そこで、半導体モジュール100の空間に、半導体モジュール100を構成する各部材の線膨張率のうち、最も大きい線膨張率と最も小さい線膨張率の中間の値の線膨張率を有する封止樹脂11を充填することで、前記接合部の破断や、実装素子(半導体スイッチング素子1,2や受動素子10)の破壊を抑制することができる。
Therefore, a sealing
さらに、実施形態1にかかる半導体モジュール100においては、受動素子を第1リード端子層または第3リード端子層に配置されたリード端子に接合した。
Furthermore, in the
受動素子は、該受動素子が抵抗素子である場合はもとより、コンデンサ素子、インダクタ素子であっても、微小の抵抗成分を有するため、半導体モジュールが作動する際には、半導体スイッチング素子のみならず、受動素子も自己発熱する場合がある。このように自己発熱する受動素子に対しては、半導体スイッチング素子と同様に放熱対策が必要となる。 Even if the passive element is a resistance element, as well as a capacitor element and an inductor element, the passive element has a minute resistance component, so when the semiconductor module operates, not only the semiconductor switching element, Passive elements can also generate heat. For the passive element that self-heats as described above, it is necessary to take a heat dissipation measure like the semiconductor switching element.
第1の実施形態にかかる半導体モジュール100においては、受動素子10を、第1のリード端子層に配置されたリード端子51a、51bに接合する。これにより、受動素子から発せられた熱は、第1リード端子層に配置されたリード端子51aを平面方向に伝わって外部に放出されると同時に、第1のリード端子層に配置されたリード端子51a、51bから、樹脂板6aを、それぞれの厚み方向に伝わり、放熱板から外部に放出される。前記二つの放熱経路が確保されることで、受動素子は、過度に温度上昇することなく、機能保証温度の範囲内で、正常に作動し続けることが可能となる。
In the
以上の構造からなる、第1実施形態にかかる半導体モジュール100は、たとえば、次の方法で製造することができる。
The
まず、樹脂板6aに、第1リード端子層1Lに配置されるリード端子51a、51b、51cと、放熱板7aを取付ける。具体的には、樹脂板6aの一方の主面に、予めリードフレーム(図示せず)で繋がったリード端子51a、51b、51cを接着剤により接着し、他方の主面に放熱板7aを接着剤により接着する。あるいは、未硬化樹脂体の一方の主面にリード端子51a、51b、51cを、他方の主面に放熱板7aを配置して熱間プレスし、前記未硬化樹脂シートを熱硬化させて樹脂板6aとすることで、樹脂板6aの一方の主面に、予めリードフレーム(図示せず)で繋がったリード端子51a、51b、51cを、他方の主面に放熱板7aを、接着剤を介さずに接着することもできる。
First, the
同様に、樹脂板6bに、予めリードフレーム(図示せず)で繋がった第3リード端子層3Lに配置されるリード端子53a、53bと、放熱板7bを取付ける。具体的には、樹脂板6bの一方の主面にリード端子53a、53bを接着剤により接着し、他方の主面に放熱板7bを接着剤により接着する。あるいは、未硬化樹脂体の一方の主面にリード端子53a、53bを、他方の主面に放熱板7bを配置して熱間プレスし、前記未硬化樹脂シートを熱硬化させて樹脂板6bとすることで、樹脂板6bの一方の主面に、予めリードフレーム(図示せず)で繋がったリード端子53a、53b、53cを、他方の主面に放熱板7bを、接着剤を介さずに接着することもできる。
Similarly, the
第2リード端子層2Lに配置されるリード端子52aとリード端子52bは、本実施形態においては樹脂板と接していない。しかしながら、リード端子52aとリード端子52bが、樹脂板と接するようにしても良い。なお、本実施形態においては、リード端子52aとリード端子52bとは樹脂板には接していないが、製造初期の段階においては、リード端子52aとリード端子52bとはリードフレーム(図示せず)により繋がっている。
The
次に、第1の半導体スイッチング素子1を、接合材4により、リード端子52aに接合する。同様に、第2の半導体スイッチング素子2を、接合材4により、リード端子53aに接合する。この場合の接合材4には、ナノ焼結金属、はんだ、導電性樹脂等を用いる。
Next, the first
次に、第1の半導体スイッチング素子1の信号電極パッド1aと、リード端子52bとを、接続用導体9aにより接続する。同様に、第2の半導体スイッチング素子2の信号電極パッド2aと、リード端子53bとを、接続用導体9bにより接続する。接続用導体9a、9bに金属ワイヤーを用いる場合は、ワイヤーボンディングで接続する。また、接続用導体9a、9bに金属クリップを用いる場合は、信号電極パッド1a、2a、リード端子52b、53bと、ナノ焼結金属、はんだ、導電性樹脂等で接続する。
Next, the signal electrode pad 1a of the first
次に、第1の半導体スイッチング素子1の電源電極パッド1bに、接合材4により、金属ブロック8aを接合する。同様に、第2の半導体スイッチング素子2の電源電極パッド2aに、接合材4により、金属ブロック8bを接合する。この場合の接合材4には、ナノ焼結金属、はんだ、導電性樹脂等を用いる。
Next, the
次に、受動素子10の1対の電極パッド(図示せず)を、接合材4により、樹脂板6aに取付けられたリード端子51a、51bに接合する。この場合の接合材4には、ナノ焼結金属、はんだ、導電性樹脂等を用いる。
Next, a pair of electrode pads (not shown) of the
次に、第1の半導体スイッチング素子1の電源電極パッド1bに接合された金属ブロック8a(の該接合面とは反対の面)を、接合材4により、リード端子51cに接続する。さらに、第2の半導体スイッチング素子2の電源電極パッド2aに接合された金属ブロック8b(の該接合面とは反対の面)を、接合材4により、リード端子52aに接合する。この場合の接合材4には、ナノ焼結金属、はんだ、導電性樹脂等を用いる。
Next, the
次に、一体化された、第1の半導体スイッチング素子1、第2の半導体スイッチング素子2、金属ブロック8a、8b、受動素子10、リード端子51a〜53b、樹脂板6a、6b、放熱板7a、7b、接続用導体9a、9bを金型(図示せず)内に収容する。続いて、金型内に樹脂を注入し、硬化させて、第1の半導体スイッチング素子1、第2の半導体スイッチング素子2、金属ブロック8a、8b、受動素子10、リード端子51a〜53b、樹脂板6a、6b、接続用導体9a、9bを、封止樹脂11内に封止する。なお、リード端子51a、51c、52a、52b、53a、53bの先端は、封止樹脂11から導出されている。また、放熱板7a、7bが、封止樹脂11の両主面から露出されている。
Next, the integrated first
最後に、封止樹脂11から導出されたリード端子51a〜53bの必要な部分だけを残し、不要なリードフレームを切り落として、第1実施形態にかかる半導体モジュール100を完成させる。
Finally, only the necessary portions of the
[第2実施形態]
図2に、本発明の第2実施形態にかかる半導体モジュール200を示す。ただし、図2は、半導体モジュール200の断面図である。[Second Embodiment]
FIG. 2 shows a
第2実施形態にかかる半導体モジュール200は、図1(A)、(B)に示した、第1実施形態にかかる半導体モジュール100の、第2リード端子層2Lに配置されたリード端子52aと、受動素子10とを別のものに変更した。半導体モジュール200の他の構成は、半導体モジュール100と同じにした。以下に説明する。
The
半導体モジュール200は、第2リード端子層2Lに、リード端子52cを備える。リード端子52cは、幅広の板状の金属からなり、両主面間を貫通して、貫通孔52c-hが形成されている。
The
リード端子52cの一方の主面には、接合材4により、第1の半導体スイッチング素子1の他方の電源電極パッド(図示せず)が接合されている。また、リード端子52cの他方の主面には、第2の半導体スイッチング素子2の一方の電源電極パッド(図示せず)に接合された金属ブロック8bが、接合材4により、接合されている。
The other power supply electrode pad (not shown) of the first
また、半導体モジュール200は、高さの大きい受動素子20を備える。受動素子20は、たとえば、抵抗素子、サーミスタ素子、コンデンサ素子、インダクタンス素子等からなる。
The
受動素子20は、一方の主面に1対の電極パッド(図示せず)が形成され、一方の電極パッドが、接合材4により、第1リード端子層1Lに配置されたリード端子51aに接合され、他方の電極パッドが、接合材4により、第1リード端子層1Lに配置されたリード端子51bに接合されている。
In the
また、受動素子20は、リード端子52cに形成された貫通孔52c-hを貫通して配置されている。
Further, the
第1の半導体スイッチング素子1、第2の半導体スイッチング素子2、金属ブロック8a、8b、受動素子20は、リード端子51a、51b、51c、52b、52c、53a、53b、樹脂板6a、6b、接続用導体9a、9bとともに、封止樹脂11に封止されている。また、放熱板7a、7bが、封止樹脂11の両主面から露出されている。
The first
受動素子20の高さは、第1の半導体スイッチング素子1の高さと、第1の半導体スイッチング素子1の一方の電源電極パッドに接合された金属ブロック8aの高さと、第2リード端子層に配置されたリード端子52cの高さと、第2の半導体スイッチング素子2の高さと、第2の半導体スイッチング素子2の一方の電源電極パッドに接合された金属ブロック8bの高さの合計よりも小さくなるように設計されている。受動素子20が、第3リード端子層3Lに配置されたリード端子53aに支え、半導体モジュール200の主面が部分的に膨れたり、傾いたりすることで、半導体モジュール200を機器、装置内に組み込む際に不具合が生じたり、内部で接合材4が外れて導通不良を起こしたりすることを防止するためである。
The height of the
また、半導体モジュール200においては、封止樹脂11の線膨張率を、半導体スイッチング素子1、2、受動素子20、リード端子51a、51b、51c、52b、52c、53a、53b、金属ブロック8a、8b、接続用導体9a、9bのうち、最も大きい線膨張率と、最も小さい線膨張率の中間の値とした。半導体モジュール200が高温、低温に曝された場合においても、前記部材間の接合部の破断や、実装素子(半導体スイッチング素子1、2や受動素子20)の破壊を防止するためである。
Further, in the
[第3実施形態]
図3に、本発明の第3実施形態にかかる半導体モジュール300を示す。ただし、図3は、半導体モジュール300の断面図である。[Third Embodiment]
FIG. 3 shows a
第3実施形態にかかる半導体モジュール300は、図1(A)、(B)に示した、第1実施形態にかかる半導体モジュール100に、第3の半導体スイッチング素子3、金属ブロック8c、接続用導体9cを追加した。そして、第3の半導体スイッチング素子3、金属ブロック8c、接続用導体9cを追加したことにともない、第3リード端子層3Lに配置されたリード端子の構成を変更した。半導体モジュール300の他の構成は、半導体モジュール100と同じにした。以下に説明する。
The
半導体モジュール300は、第3リード端子層3Lに、リード端子53b、53c、53d、53eを備える。なお、リード端子53c、53d、53eを備えたことにより、半導体モジュール100が備えていたリード端子53aは備えていない。
The
リード端子53b、53c、53d、53eは、樹脂板6bと接している。
The
リード端子53eには、接合材4により、第2の半導体スイッチング素子2の他方の電源電極パッド(図示せず)が接合されている。
The other power supply electrode pad (not shown) of the second
上述したように、半導体モジュール300は、第3の半導体スイッチング素子3と、金属ブロック8cと、接続用導体9cとが追加されている。
As described above, the
第3の半導体スイッチング素子3は、両主面を有し、一方の主面に信号電極パッド(図示せず)と一方の電源電極パッド(図示せず)とが形成され、他方の主面に他方の電源電極パッド(図示せず)が形成されている。
The third
第3の半導体スイッチング素子3の他方の電源電極パッドは、接合材4により、リード端子53cに接合されている。第3の半導体スイッチング素子3の一方の電源電極パッドには、接合材4により、金属ブロック8cが接合されている。金属ブロック8cの反対側の主面は、接合材4により、第2リード端子層2Lに配置されたリード端子52aに接合されている。第3の半導体スイッチング素子3の信号電極パッドは、接続用導体9cにより、リード端子53dと電気的に接続されている。
The other power electrode pad of the third
また、半導体モジュール300においては、封止樹脂11の線膨張率を、半導体スイッチング素子1、2、3、受動素子10、リード端子51a、51b、51c、52a、52b、53b、53c、53d、53e、金属ブロック8a、8b、8c、接続用導体9a、9b、9cのうち、最も大きい線膨張率と、最も小さい線膨張率の中間の値とした。半導体モジュール300が高温、低温に曝された場合においても、前記部材間の接合部の破断や、実装素子(半導体スイッチング素子1、2、3や受動素子10)の破壊を防止するためである。
Further, in the
また、半導体モジュール300においては、受動素子10を第1リード端子層に配置されたリード端子51a、51bに接合した。受動素子10からの放熱経路を十分に確保し、受動素子10の過度な温度上昇を防止するためである。
In the
[第4実施形態]
図4(A)、(B)に、本発明の第4実施形態にかかる半導体モジュール400を示す。ただし、図4(A)は、半導体モジュール400の平面図である。また、図4(B)は、半導体モジュール400の断面図であり、図4(A)のX-X部分を示している。[Fourth Embodiment]
4A and 4B show a
第4実施形態にかかる半導体モジュール400は、図1(A)、(B)に示した、第1実施形態にかかる半導体モジュール100の、第2の半導体スイッチング素子2の封止位置をずらした。そして、第2の半導体スイッチング素子2の封止位置をずらしたことにともない、第3リード端子層3Lに配置されたリード端子の構成を変更した。半導体モジュール400の他の構成は、半導体モジュール100と同じにした。以下に説明する。
In the
半導体モジュール400は、第3リード端子層3Lに、リード端子53f、53gを備える。リード端子53fは、第1実施形態にかかる半導体モジュール100のリード端子53aに代わるものであり、リード端子53aよりも短い。リード端子53gは、第1実施形態にかかる半導体モジュール100のリード端子53bに代わるものであり、リード端子53bよりも長い。
The
半導体モジュール400においては、第2の半導体スイッチング素子2の他方の電源電極パッド(図示せず)が、接合材4により、リード端子53fに接合されている。また、第2の半導体スイッチング素子2の信号電極パッドが、接続用導体9bにより、リード端子53gにと電気的に接続されている。
In the
半導体モジュール400においては、封止樹脂層1M、2Mを垂直方向に透視した場合に、第1の半導体スイッチング素子1と第2の半導体スイッチング素子2とが、完全には重ならないように配置されている。本実施形態では、第1の半導体スイッチング素子1と第2の半導体スイッチング素子2とは僅かに重なっているが、全く重ならないようにしても良い。
In the
第1の実施形態にかかる半導体モジュール100は、第1の半導体スイッチング素子1と、第2の半導体スイッチング素子2が発生させる熱が、第1の半導体スイッチング素子1と第2の半導体スイッチング素子2との中間部にある金属ブロック8b、リード端子52a近傍で蓄積され、該近辺の温度が過度に上昇する場合がある。
In the
これに対し、半導体モジュール400は、第1の半導体スイッチング素子1と第2の半導体スイッチング素子2とが、完全には重ならないように配置されているため、半導体モジュール100よりも、使用時に、第1の半導体スイッチング素子1および第2の半導体スイッチング素子2が発生させる熱を、効率よく放散させることができる。また、半導体モジュール400においては、封止樹脂11の線膨張率を、半導体スイッチング素子1、2、受動素子10、リード端子51a、51b、51c、52a、52b、53f、53g、金属ブロック8a、8b、接続用導体9a、9bのうち、最も大きい線膨張率と、最も小さい線膨張率の中間の値とした。半導体モジュール400が高温、低温に曝された場合においても、前記部材間の接合部の破断や、実装素子(半導体スイッチング素子1、2や受動素子10)の破壊を防止するためである。
On the other hand, the
[第5実施形態]
図5に、本発明の第5実施形態にかかる半導体モジュール500の等価回路を示す。
半導体モジュール500は、P側端子Pと、N側端子Nと、中間端子U1と、2個の半導体スイッチング素子S1、S2と、受動素子としてシャント抵抗素子RSとを備える。[Fifth Embodiment]
FIG. 5 shows an equivalent circuit of a
The
半導体モジュール500は、P側端子Pに、半導体スイッチング素子S1のドレインが接続され、半導体スイッチング素子S1のソースに、半導体スイッチング素子S2のドレインが接続され、半導体スイッチング素子S2のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗素子RSの他端にN側端子Nが接続されている。In the
また、半導体モジュール500は、半導体スイッチング素子S1と半導体スイッチング素子S2との接続点に、中間端子U1が接続されている。
In the
半導体モジュール500は、図1(A)、(B)に示した、第1実施形態にかかる半導体モジュール100の構造により実現することができる。すなわち、半導体スイッチング素子S1を半導体モジュール100の第1の半導体スイッチング素子1、半導体スイッチング素子S2を半導体モジュール100の第2の半導体スイッチング素子2、シャント抵抗素子RSを半導体モジュール100の受動素子10で構成するとともに、所定のリード端子間を接続することにより、半導体モジュール500の等価回路を、第1実施形態にかかる半導体モジュール100の構造により実現することができる。The
[第6実施形態]
図6に、本発明の第6実施形態にかかる半導体モジュール600の等価回路を示す。半導体モジュール600は、P側端子Pと、N側端子Nと、中間端子U1と、3個の半導体スイッチング素子S1、S2、S3と、受動素子としてシャント抵抗素子RSとを備える。[Sixth Embodiment]
FIG. 6 shows an equivalent circuit of a
半導体モジュール600は、P側端子Pに、半導体スイッチング素子S1のドレインが接続され、半導体スイッチング素子S1のソースに、半導体スイッチング素子S2のドレインが接続され、半導体スイッチング素子S2のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗素子RSの他端にN側端子Nが接続されている。In the
また、半導体モジュール600は、半導体スイッチング素子S1と半導体スイッチング素子S2との接続点に、半導体スイッチング素子S3のソースが接続され、半導体スイッチング素子S3のドレインに中間端子U1が接続されている。
In the
半導体モジュール600は、図3に示した、第3実施形態にかかる半導体モジュール300の構造により実現することができる。すなわち、半導体スイッチング素子S1を半導体モジュール300の第1の半導体スイッチング素子1、半導体スイッチング素子S2を半導体モジュール300の第2の半導体スイッチング素子2、半導体スイッチング素子S3を半導体モジュール300の第3の半導体スイッチング素子3、シャント抵抗素子RSを半導体モジュール300の受動素子10で構成するとともに、所定のリード端子間を接続することにより、半導体モジュール600の等価回路を、第3実施形態にかかる半導体モジュール300の構造により実現することができる。The
[第7実施形態]
図7に、本発明の第7実施形態にかかる半導体モジュール700の等価回路を示す。[Seventh Embodiment]
FIG. 7 shows an equivalent circuit of a
半導体モジュール700は、インバータの電力変換部を構成している。
The
半導体モジュール700は、P側端子Pと、N側端子Nと、3個の中間端子U1〜U3とを備える。
The
半導体モジュール700は、P側端子Pと、N側端子Nとの間に、図5に示した第5実施形態にかかる半導体モジュール500を、3個、並列に接続した構成からなる。したがって、半導体モジュール700は、第5実施形態の説明からも分かるように、図1(A)、(B)に示した、第1実施形態にかかる半導体モジュール100を3個複合化し、かつ、所定の個所の間を接続することにより実現することができる。
The
[第8実施形態]
図8に、本発明の第8実施形態にかかる半導体モジュール800の等価回路を示す。[Eighth Embodiment]
FIG. 8 shows an equivalent circuit of a
半導体モジュール800は、インバータの電力変換部を構成している。
The
半導体モジュール800は、P側端子Pと、N側端子Nと、3個の中間端子U1〜U3とを備える。
The
半導体モジュール800は、P側端子Pと、N側端子Nとの間に、図6に示した第6実施形態にかかる半導体モジュール600を、3個、並列に接続した構成からなる。
The
したがって、半導体モジュール800は、第6実施形態の説明からも分かるように、図3に示した、第3実施形態にかかる半導体モジュール300を3個複合化し、かつ、所定の個所の間を接続することにより実現することができる。
Therefore, as can be seen from the description of the sixth embodiment, the
[第9実施形態]
図9に、本発明の第9実施形態にかかる半導体モジュール900の等価回路を示す。[Ninth Embodiment]
FIG. 9 shows an equivalent circuit of a
半導体モジュール900は、インバータの電力変換部を構成している。
The
半導体モジュール900は、P側端子Pと、N側端子Nと、3個の中間端子U1〜U3と、6個の信号端子V1〜V6と、6個の半導体スイッチング素子S1〜S6と、スナバーコンデンサCSと、サーミスタThmと、3個のシャント抵抗RSと、6個のゲート抵抗RGとを備える。The
半導体モジュール900においては、P側端子Pに、半導体スイッチング素子S1のドレインが接続され、半導体スイッチング素子S1のソースに、半導体スイッチング素子S2のドレインが接続され、半導体スイッチング素子S2のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S1のソースと半導体スイッチング素子S2のドレインとの接続点が、中間端子U1に接続されている。また、半導体スイッチング素子S1のゲートが、ゲート抵抗RGを介して、信号端子V1に接続され、半導体スイッチング素子S2のゲートが、ゲート抵抗RGを介して、信号端子V2に接続されている。In the
同様に、P側端子Pに、半導体スイッチング素子S3のドレインが接続され、半導体スイッチング素子S3のソースに、半導体スイッチング素子S4のドレインが接続され、半導体スイッチング素子S4のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S3のソースと半導体スイッチング素子S4ドレインとの接続点が、中間端子U2に接続されている。また、半導体スイッチング素子S3のゲートが、ゲート抵抗RGを介して、信号端子V3に接続され、半導体スイッチング素子S4のゲートが、ゲート抵抗RGを介して、信号端子V4に接続されている。Similarly, the drain of the semiconductor switching element S3 is connected to the P-side terminal P, the drain of the semiconductor switching element S4 is connected to the source of the semiconductor switching element S3, and the shunt resistance element R S is connected to the source of the semiconductor switching element S4. Is connected to the other end of the shunt resistor RS . A connection point between the source of the semiconductor switching element S3 and the drain of the semiconductor switching element S4 is connected to the intermediate terminal U2. The gate of the semiconductor switching element S3 is connected to the signal terminal V3 via the gate resistance RG , and the gate of the semiconductor switching element S4 is connected to the signal terminal V4 via the gate resistance RG .
同様に、P側端子Pに、半導体スイッチング素子S5のドレインが接続され、半導体スイッチング素子S5のソースに、半導体スイッチング素子S6のドレインが接続され、半導体スイッチング素子S6のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S5のソースと半導体スイッチング素子S6ドレインとの接続点が、中間端子U3に接続されている。また、半導体スイッチング素子S5のゲートが、ゲート抵抗RGを介して、信号端子V5に接続され、半導体スイッチング素子S6のゲートが、ゲート抵抗RGを介して、信号端子V6に接続されている。Similarly, the drain of the semiconductor switching element S5 is connected to the P-side terminal P, the drain of the semiconductor switching element S6 is connected to the source of the semiconductor switching element S5, and the shunt resistance element R S is connected to the source of the semiconductor switching element S6. Is connected to the other end of the shunt resistor RS . A connection point between the source of the semiconductor switching element S5 and the drain of the semiconductor switching element S6 is connected to the intermediate terminal U3. The gate of the semiconductor switching element S5 is connected to the signal terminal V5 via the gate resistance RG , and the gate of the semiconductor switching element S6 is connected to the signal terminal V6 via the gate resistance RG .
そして、P側端子PとN側端子Nとの間には、スナバーコンデンサCSも接続されている。Further, between the P-side terminals P and N terminals N, and is also connected snubber capacitor C S.
また、半導体モジュール900においては、独立した回路系統により、半導体スイッチング素子S1〜S6の近傍に、サーミスタThmが配置されている。
In the
半導体モジュール900においては、シャント抵抗RSの両端間の電圧を監視することにより、異常電流を検知することができる。また、サーミスタThmにより、半導体スイッチング素子S1〜S6の異常発熱を検知することができる。In the
半導体モジュール900においては、6個の半導体スイッチング素子S1〜S6とともに、スナバーコンデンサCS、サーミスタThm、シャント抵抗RS、ゲート抵抗RGのうちの少なくとも1種類が、受動素子として、封止樹脂内に封止されている。In the
[第10実施形態]
図10に、本発明の第10実施形態にかかる半導体モジュール1000の等価回路を示す。[Tenth embodiment]
FIG. 10 shows an equivalent circuit of the
半導体モジュール1000は、インバータの電力変換部を構成している。
The
半導体モジュール1000は、P側端子Pと、N側端子Nと、3個の中間端子U1〜U3と、9個の信号端子V1〜V9と、9個の半導体スイッチング素子S1〜S9と、スナバーコンデンサCSと、サーミスタThmと、3個のシャント抵抗RSと、9個のゲート抵抗RGとを備える。The
半導体モジュール1000においては、P側端子Pに、半導体スイッチング素子S1のドレインが接続され、半導体スイッチング素子S1のソースに、半導体スイッチング素子S2のドレインが接続され、半導体スイッチング素子S2のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S1のソースと半導体スイッチング素子S2のドレインとの接続点に、半導体スイッチング素子S7のソースが接続され、半導体スイッチング素子S7のドレインに中間端子U1が接続されている。また、半導体スイッチング素子S1のゲートが、ゲート抵抗RGを介して、信号端子V1に接続され、半導体スイッチング素子S2のゲートが、ゲート抵抗RGを介して、信号端子V2に接続され、半導体スイッチング素子S7のゲートが、ゲート抵抗RGを介して、信号端子V7に接続されている。In the
同様に、P側端子Pに、半導体スイッチング素子S3のドレインが接続され、半導体スイッチング素子S3のソースに、半導体スイッチング素子S4のドレインが接続され、半導体スイッチング素子S4のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S3のソースと半導体スイッチング素子S4ドレインとの接続点に、半導体スイッチング素子S8のソースが接続され、半導体スイッチング素子S8のドレインに中間端子U2が接続されている。また、半導体スイッチング素子S3のゲートが、ゲート抵抗RGを介して、信号端子V3に接続され、半導体スイッチング素子S4のゲートが、ゲート抵抗RGを介して、信号端子V4に接続され、半導体スイッチング素子S8のゲートが、ゲート抵抗RGを介して、信号端子V8に接続されている。Similarly, the drain of the semiconductor switching element S3 is connected to the P-side terminal P, the drain of the semiconductor switching element S4 is connected to the source of the semiconductor switching element S3, and the shunt resistance element R S is connected to the source of the semiconductor switching element S4. Is connected to the other end of the shunt resistor RS . The source of the semiconductor switching element S8 is connected to the connection point between the source of the semiconductor switching element S3 and the drain of the semiconductor switching element S4, and the intermediate terminal U2 is connected to the drain of the semiconductor switching element S8. The gate of the semiconductor switching element S3 is connected to the signal terminal V3 via the gate resistance RG , and the gate of the semiconductor switching element S4 is connected to the signal terminal V4 via the gate resistance RG. The gate of the element S8 is connected to the signal terminal V8 via the gate resistance RG .
同様に、P側端子Pに、半導体スイッチング素子S5のドレインが接続され、半導体スイッチング素子S5のソースに、半導体スイッチング素子S6のドレインが接続され、半導体スイッチング素子S6のソースに、シャント抵抗素子RSの一端が接続され、シャント抵抗RSの他端にN側端子Nが接続されている。そして、半導体スイッチング素子S5のソースと半導体スイッチング素子S6ドレインとの接続点に、半導体スイッチング素子S9のソースが接続され、半導体スイッチング素子S9のドレインに中間端子U3が接続されている。また、半導体スイッチング素子S5のゲートが、ゲート抵抗RGを介して、信号端子V5に接続され、半導体スイッチング素子S6のゲートが、ゲート抵抗RGを介して、信号端子V6に接続され、半導体スイッチング素子S9のゲートが、ゲート抵抗RGを介して、信号端子V9に接続されている。Similarly, the drain of the semiconductor switching element S5 is connected to the P-side terminal P, the drain of the semiconductor switching element S6 is connected to the source of the semiconductor switching element S5, and the shunt resistance element R S is connected to the source of the semiconductor switching element S6. Is connected to the other end of the shunt resistor RS . The source of the semiconductor switching element S9 is connected to the connection point between the source of the semiconductor switching element S5 and the drain of the semiconductor switching element S6, and the intermediate terminal U3 is connected to the drain of the semiconductor switching element S9. Further, the gate of the semiconductor switching element S5 is connected to the signal terminal V5 via the gate resistance RG , and the gate of the semiconductor switching element S6 is connected to the signal terminal V6 via the gate resistance RG. The gate of the element S9 is connected to the signal terminal V9 via the gate resistance RG .
そして、P側端子PとN側端子Nとの間には、スナバーコンデンサCSも接続されている。Further, between the P-side terminals P and N terminals N, and is also connected snubber capacitor C S.
また、半導体モジュール1000においては、独立した回路系統により、半導体スイッチング素子S1〜S9の近傍に、サーミスタThmが配置されている。
In the
半導体モジュール1000においては、シャント抵抗RSの両端間の電圧を監視することにより、異常電流を検知することができる。また、サーミスタThmにより、半導体スイッチング素子S1〜S9の異常発熱を検知することができる。In the
半導体モジュール1000においては、9個の半導体スイッチング素子S1〜S9とともに、スナバーコンデンサCS、サーミスタThm、シャント抵抗RS、ゲート抵抗RGのうちの少なくとも1種類が、受動素子として、封止樹脂内に封止されている。In the
[第11実施形態]
第11実施形態にかかる半導体モジュール1100は、第1実施形態にかかる半導体モジュール100の構成要素の材質、および構成要素間の取付け方法に一部変更を加えた。構造そのものには変更がないので、半導体モジュール100を説明した図1(A)、(B)を援用して半導体モジュール1100を説明する。[Eleventh embodiment]
In the
半導体モジュール100では、エポキシ系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂、シリコーン系樹脂等に、アルミナ、窒化アルミニウム、窒化珪素、炭化珪素等の高熱伝導率のフィラーを充填した樹脂板6a、6bを使用した。半導体モジュール1100では、これに代えて、窒化珪素、窒化アルミニウム、アルミナなどを主成分とするセラミックス製のセラミックス板(便宜上、符号を6a、6bとして援用する)を使用した。
In the
また、半導体モジュール100では、リード端子51a〜51c、放熱板7aの樹脂板6aへの取付け、および、リード端子53a、53b、放熱板7bの樹脂板6bへの取付けに接着剤を用いた。半導体モジュール1100では、これに代えて、この部分の取付けに、少なくとも、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金(図示せず)を用いた。本実施形態においては、具体的には、セラミックスの構成成分と反応する活性な金属として、合金にTiを含有させた。ただし、セラミックに含まれる成分と反応する活性な金属はTiには限定されず、Zrなど、他の金属であっても良い。なお、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、活性金属ロウ材と呼ばれる場合がある。
In the
セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金には、必要に応じて、融点を調整するために、Ti、Zn、Sn、In、Ni、Mn、Cdなどから選ばれる金属が、1種または複数種、添加される場合がある。なお、本実施形態においては、セラミックに含まれる成分と反応する活性成分として添加されたTiは、融点を調整する役割も果たしている。 For alloys containing active metals that react with ceramic constituents, Ag, and Cu, Ti, Zn, Sn, In, Ni, Mn, Cd, etc. are used to adjust the melting point as necessary. One or more selected metals may be added. In the present embodiment, Ti added as an active component that reacts with components contained in the ceramic also plays a role of adjusting the melting point.
なお、合金にTiを添加する場合には、Tiの添加量は、合金の全重量に対して3重量%以下であることが好ましい。Tiの含有量が3重量%を超えると、合金自体が脆化する虞があるからである。本実施形態においては、合金6の配合比率を、Ag60〜80重量%、Cu20〜40重量%、Ti1〜3重量%とした。
In addition, when adding Ti to an alloy, it is preferable that the addition amount of Ti is 3 weight% or less with respect to the total weight of an alloy. This is because if the Ti content exceeds 3% by weight, the alloy itself may become brittle. In this embodiment, the compounding ratio of the
半導体モジュール1100の他の構成は、半導体モジュール100と同じにした。
Other configurations of the
リード端子51a〜51c、53a、53b、放熱板7a、7bのセラミックス板6a、6bへの取付けは、予め、リード端子51a〜51c、53a、53b、放熱板7a、7bに活性金属ロウ材からなるペーストを塗布しておき、その塗布面をセラミックス板6a、6bへ当接させて、その活性金属ロウ材の融点以上の温度で熱処理することによりおこなうことができる。
The
セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、リード端子51a〜51c、53a、53b、放熱板7a、7bをセラミックス板6a、6bへ強固に接合する。たとえば、セラミックス板6a、6bに窒化珪素を用い、リード端子51a〜51c、53a、53b、放熱板7a、7bにCuを用い、両者を、Tiが添加されたAgとCuとを含む合金によって接合した場合、合金のセラミックス板(窒化珪素基板)6a、6bの近傍には、TiNや、MNが形成される(ただしMはSi、Cu、Tiの合金)。すなわち、合金のセラミックス板6a、6b近傍のTiの濃度が、合金のその他の部分のTiの濃度よりも高くなっている。この結果、リード端子51a〜51c、53a、53b、放熱板7a、7bとセラミックス板6a、6bとは、高い強度で接合されている。
An alloy containing an active metal that reacts with ceramic constituents, Ag, and Cu firmly bonds the
また、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、一般に、接着剤よりも熱伝導率が高い。そのため、半導体モジュール1100は、半導体スイッチング素子1、2が発生させた熱を、金属ブロック8a、リード端子51c、53a等を経由し、更にセラミックス板6a、6b、放熱板7a、7bを経由して、より効率的に放散させることがきる。
In addition, an alloy containing an active metal that reacts with a component of ceramic, Ag, and Cu generally has a higher thermal conductivity than an adhesive. Therefore, the
第11実施形態にかかる半導体モジュール1100は、高い強度を備えたセラミックス板6a、6bに、リード端子51a〜51c、53a、53b、放熱板7a、7bが、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金を介して強固に接合されているため、高い強度を備えている。また、放熱性においても優れている。
The
[第12実施形態]
第12実施形態にかかる半導体モジュール1200は、第1実施形態にかかる半導体モジュール100の構成要素間の取付け方法に一部変更を加えた。構造そのものには変更がないので、半導体モジュール100を説明した図1(A)、(B)を援用して半導体モジュール1200を説明する。[Twelfth embodiment]
In the semiconductor module 1200 according to the twelfth embodiment, a part of the mounting method between components of the
半導体モジュール100では、成型体の樹脂板6aに、リード端子51a〜51c、放熱板7aを接着剤によって取付け、同じく成形体の樹脂板6bに、リード端子53a、53b、放熱板7bを接着剤により取付けた。半導体モジュール100では、これに変更を加え、未硬化状態の樹脂板6a、6bに、リード端子51a〜51c、53a、53b、放熱板7a、7bを熱圧着し、更に加熱して樹脂板6a、6bを硬化させて、リード端子51a〜51c、53a、53b、放熱板7a、7bを、樹脂板6a、6bに取付けた。すなわち、半導体モジュール1200は、リード端子51a〜51c、53a、53b、放熱板7a、7bの樹脂板6a、6bへの取付けに、接着剤を使用しなかった。半導体モジュール1200の他の構造および製造工程は、半導体モジュール100と同じにした。以下に、半導体モジュール1200について、詳細に説明する。
In the
リード端子51a〜53bは、信号経路や電源経路となる。よって、電気的損失を低減するために、比抵抗が低い金属により形成されたものである必要がある。また、リード端子51a〜53bは、実装される半導体スイッチング素子で発生する熱をモジュール外部に排出する放熱経路となる。よって、リード端子51a〜53bは、熱抵抗を小さくするために、熱伝導率が高い金属である必要がある。これら要求を満たすためには、無酸素銅やタフピッチ銅など、高純度の銅が、リード端子51a〜53bの材質として選択される。ただし、封止樹脂11から外部に出たリード端子部は、外部接続端子となり、ある程度の強度が要求される場合がある。その場合、強度の低い高純度の銅を適用するのは不適であるため、比抵抗や熱伝導率が大きく変化しない範囲で若干の不純物を添加することで高強度化した銅が、リード端子51a〜53bの材質として選択される。このような銅材の代表的なものとして、株式会社神戸製鋼所製の「KFC(登録商標)」をあげることができる。
The
樹脂板6a、6bには、エポキシ系樹脂、ポリイミド系樹脂、ビスマレイミド系樹脂などからなる熱硬化性樹脂が使用される。樹脂板6a、6bは、リード端子51c、52a、53aに実装された半導体スイッチング素子1、2で発生する熱を、放熱板7a、7bから排出するための放熱経路となる。よって、樹脂板6a、6bの熱抵抗を小さくするため、熱伝導率が高い材質が選択される。具体的には、樹脂中に、アルミナ、窒化アルミニウム、窒化ケイ素などの熱伝導率の高いセラミックフィラーが充填された、熱伝導率が3W/m・K以上の樹脂を選択するのが好ましい。更には、前記セラミックフィラーを粒配することで、より高充填化した5W/m・K以上の樹脂を選択するのがより好ましい。また、樹脂板6a、6bの熱抵抗の小さくするためには、樹脂板厚を小さく必要があり、厚みは0.2mm以下であるのが好ましく、更には0.15mm以下であることがより好ましい。
For the
なお、樹脂板6a、6bとリード端子51a〜51c、53a、53bとの接合面は、樹脂板6a、6b表面からの押込み深さが0.01mm(10μm)以下であることが好ましく、更には0.005mm(5μm)以下であることがより好ましい。0.01mmを超えて押込まれると、押込まれた樹脂がリード端子間に気泡を多く内包した状態で盛り上がった形状となる。この内包された気泡は封止樹脂で封止されても残るため、リード端子間の絶縁信頼性が劣化するという問題が生じるからである。
In addition, as for the joining surface of
放熱板7a、7bは、リード端子51a〜51c、53a、53bとは樹脂板7a、7bを介して絶縁されており、電気的な役割を有するものではなく、専らモジュール内部で発生した熱を外部に放出するための役割を有する。よって、無酸素銅やタフピッチ銅など、高純度の銅からなる材質が選択される。また、熱を外部に放出する際に放熱板7a、7bの水平方向に熱を拡散させると高い放熱性が得られるため、放熱板7a、7bの厚みは0.3mm以上とすることが好ましく、更には0.5mm以上とすることがより好ましい。
The
上記構成の絶縁配線板は、放熱板7a、7bと、絶縁層となる樹脂板6a、6bと、リード端子51a〜51c、53a、53bとが一体形成されている。従来の絶縁配線板として、放熱板と絶縁層となる樹脂板と、配線からなるものがあるが、これに外部接続端子を取付けようとすると、外部接続端子用のリードフレームを別途用意し、該リードフレームと前記配線とをワイヤーボンディングするか、はんだで接合する必要がある。上記構成の絶縁配線板は、外部接続端子と配線端子が一つのリードフレームで構成されるため、前記接合箇所が存在しない。
The insulated wiring board having the above configuration is integrally formed with
具体的な半導体モジュール1200の製造方法の一例につき、以下に詳細に説明する。 An example of a specific method for manufacturing the semiconductor module 1200 will be described in detail below.
まず、厚み0.8mmの無酸素銅(C1020)からなる放熱板7a、7bを用意する。
First,
次に、放熱板7a、7bに、厚み0.1mmの未硬化の熱硬化性樹脂シートを載せ、70℃〜100℃で熱圧着する。熱硬化性樹脂は、アルミナフィラーを充填したエポキシ系樹脂であり、たとえば熱伝導率が5.5W/m・Kのものを用いる。
Next, an uncured thermosetting resin sheet having a thickness of 0.1 mm is placed on the
次に、熱硬化性樹脂の放熱板7a、7b圧着面とは反対の面に、KFC(登録商標)からなるリードフレーム(リード端子が繋がったもの)を載せ、170℃〜190℃で熱圧着する。これを170℃〜190℃で硬化させ、リード端子51a〜51c、樹脂板6a、および放熱板7aからなる絶縁配線板、およびリード端子53a、53b、樹脂板6b、および放熱板7bからなる絶縁配線板を製造する。
Next, a lead frame (connected with lead terminals) made of KFC (registered trademark) is placed on the surface opposite to the thermosetting resin
なお、熱硬化性樹脂シートは、リードフレームを載せて熱圧着する際に、シートへの押込み深さが0.01mm(10μm)以下、更に好ましくは0.005mm(5μm)以下である、熱圧着時での流動性の低いものを選択しなければならない。 The thermosetting resin sheet has a pressing depth into the sheet of 0.01 mm (10 μm) or less, more preferably 0.005 mm (5 μm) or less, when the lead frame is placed and thermocompression bonded. You must choose one that is less fluid at times.
このように未硬化の熱硬化性樹脂シートを介して放熱板7a、7bとリード端子51a〜51c、53a、53bとを接続しているので、樹脂の弾性によって複数のリードフレームごとの高さのばらつきが抑制され、美観を損ねることがない。また、接続箇所が水分を吸ってしまい絶縁性が悪くなることも抑制されるという効果がある。
Thus, since the
第12実施形態にかかる半導体モジュール1200は、上記形態の絶縁配線板を上下2枚配置して構成されるものである。しかし、上記形態の絶縁配線板は、本願発明の半導体モジュールへの適用に限定されるものではない。例えば、上記形態の絶縁配線板を1枚のみ用いた半導体モジュールを構成することも可能である。 A semiconductor module 1200 according to the twelfth embodiment is configured by arranging two insulated wiring boards having the above-described form on the upper and lower sides. However, the insulated wiring board of the said form is not limited to application to the semiconductor module of this invention. For example, it is also possible to configure a semiconductor module using only one insulating wiring board of the above form.
[第13実施形態]
図11(A)に、第13実施形態にかかる半導体モジュール1300を示す。ただし、図11(A)は、半導体モジュール1300の断面図である。[Thirteenth embodiment]
FIG. 11A shows a
半導体モジュール1300は、第1実施形態の半導体モジュール100の構造に、一部、変更を加えた。
The
具体的には、半導体モジュール100では、封止樹脂11の上側の主面から露出した放熱板7aは、その外周縁が封止樹脂11の上側の主面に露出していた。同様に、半導体モジュール100では、封止樹脂11の下側の主面から露出した放熱板7bは、その外周縁が封止樹脂11の下側の主面に露出していた。
Specifically, in the
半導体モジュール1300では、これに変更を加え、図11(A)に符号11Xで示すように、放熱板7aおよび放熱板7bの外周縁を封止樹脂11の内部に埋め込んだ。また、この構造を容易に実現するために、半導体モジュール1300では、一部のリード端子を屈曲させる、あるいは、補助リード端子を接続するなどの方法により、リード端子51a、51c、52a、52b、53a、53bを、半導体モジュール1300の同じ高さ位置から、封止樹脂11の外部に導出させた。なお、リード端子51a〜53bを半導体モジュール1300の同じ高さ位置から導出させる方法は、本実施形態の重要部分ではないので、詳しい説明は省略する。
In the
半導体モジュール1300が、放熱板7aおよび放熱板7bの外周縁を封止樹脂11の内部に埋め込んだ理由は、以下のとおりである。すなわち、放熱板7a、7b周辺は、スイッチングオン・オフに伴う温度変化が激しく、たとえば銅である放熱板7a、7bと、封止樹脂11の界面に、熱膨張係数差による剥離が起きやすい。そして、この部分に剥離が生じると、剥離部分から内部に水分が混入するなどして、電気的にショートする虞がある。半導体モジュール1300は、放熱板7a、7bの外周縁を封止樹脂11の内部に埋め込み、密着性を向上させることにより、この部分の剥離を抑制し、耐湿性、信頼性を向上させたのである。
The reason why the
放熱板7a、7bの外周縁を封止樹脂11の内部に埋め込むためには、図11(B)に示すように、半導体スイッチング素子1、2、金属ブロック8a、8b、受動素子10、リード端子51a〜53b、放熱板7a、7bなどが一体化された半導体モジュールのベースとなる構造物を、放熱板7a、7bの表面に、放熱板7a、7bより一回り小さなスペーサ81a、81bを配置した状態で金型82a、82bにセットし、トランスファーモールド成型すれば良い。なお、スペーサ81a、81bは、完成した半導体モジュール1300を金型82a、82bから取出した後に、放熱板7a、7bの表面から取外せば良い。
In order to embed the outer periphery of the
第13実施形態にかかる半導体モジュール1300は、放熱板7a、7bを備えているため放熱性に優れている。しかも、半導体モジュール1300は、放熱板7a、7bの外周縁が封止樹脂11の内部に埋め込まれているため、高い耐湿性、高い信頼性を維持している。
Since the
[第14実施形態]
第14実施形態にかかる半導体モジュール1400は、第3実施形態にかかる半導体モジュール300の構成要素の寸法に一部変更を加えた。構造そのものには変更がないので、半導体モジュール300を説明した図3を援用して半導体モジュール1400を説明する。[Fourteenth embodiment]
In the semiconductor module 1400 according to the fourteenth embodiment, a part of the dimensions of the components of the
半導体モジュール300では、特に言及しなかったが、第1リード端子層1Lに配置されたリード端子51a〜53cと、第2リード端子層2Lに配置されたリード端子52a、52bと、第3リード端子層3Lに配置されたリード端子53a、53bとを、相互に同一の厚みにしていた。半導体モジュール1400では、これに変更を加え、第2リード端子層2Lに配置されたリード端子52a、52bの厚みを、第1リード端子層1Lに配置されたリード端子51a〜51cおよび第3リード端子層3Lに配置されたリード端子53a、53bの厚みよりも大きくした。たとえば、第1リード端子層1Lに配置されたリード端子51a〜53cの厚みを0.3mmにし、第2リード端子層2Lに配置されたリード端子52a、52bの厚みを0.8mmにし、第3リード端子層3Lに配置されたリード端子53a、53bの厚みを0.3mmにした。
In the
以下に、図3を参照しながら、上記の厚みにした理由について説明する。 Hereinafter, the reason for the above thickness will be described with reference to FIG.
第1リード端子層1Lに配置されたリード端子51a〜53cの厚みと、第2リード端子層2Lに配置されたリード端子52a、52bの厚みと、第3リード端子層3Lに配置されたリード端子53a、53bの厚みは、半導体スイッチング素子1、2、3の、それぞれのジャンクション温度に影響を与える。その影響度合いは、第1リード端子層1Lと、2リード端子層2Lと、第3リード端子層3Lとで異なる。具体的には、第2リード端子層2Lに配置されたリード端子52aは、第1の半導体スイッチン素子1と第2の半導体スイッチング素子2とが上下両側に接合された部分と、第3の半導体スイッチング素子3が下側に接合された部分とを繋ぐ形状であり、最も温度が高くなる第1の半導体スイッチン素子1と第2の半導体スイッチング素子2とが上下両側に接合された部分から、それに比べて温度が低い第3の半導体スイッチング素子3が下側に接合された部分へ、熱を伝達する主要な伝達経路となっている。そのため、第2リード端子層2Lに配置されたリード端子52aの厚みを大きくすれば、高温になりやすい第1の半導体スイッチン素子1と第2の半導体スイッチング素子2とが発生させる熱を、それに比べて温度の低い第3の半導体スイッチング素子3へ伝達する効果が大きくなる。すなわち、第1の半導体スイッチン素子1、第2の半導体スイッチング素子2、第3の半導体スイッチング素子3の温度ばらつきを小さくし、かつ、第1の半導体スイッチン素子1および第2の半導体スイッチング素子2の温度を下げる効果が大きくなる。
The thickness of the
以下の実験をおこなった。まず、厚み0.3mmと、厚み0.8mmと、厚み0.467mmの3種類のリード端子を用意した。これらのリード端子を組み合わせて使用して、第1リード端子層1Lのリード端子51a〜51cの厚みと、2リード端子層2Lのリード端子52a、52bの厚みと、第3リード端子層3Lのリード端子53a、53bの厚みの合計厚みが1.4mmとなる、試料1〜試料4にかかる4種類の半導体モジュールを作製した。各半導体モジュールのリード端子以外の構造は、第3実施形態にかかる半導体モジュール300と同じにした。そして、各試料にかかる半導体モジュールを作動させ、最高ジャンクション温度と、第1の半導体スイッチン素子1〜第3の半導体スイッチング素子3のジャンクション温度のばらつきを調べた。表1に、調べた結果を示す。
The following experiment was conducted. First, three types of lead terminals having a thickness of 0.3 mm, a thickness of 0.8 mm, and a thickness of 0.467 mm were prepared. Using these lead terminals in combination, the thickness of the
以上の理由より、第14実施形態にかかる半導体モジュール1400は、第2リード端子層2Lに配置されたリード端子52a、52bの厚みを、第1リード端子層1Lに配置されたリード端子51a〜51cおよび第3リード端子層3Lに配置されたリード端子53a、53bの厚みよりも大きくした。
For the above reasons, in the semiconductor module 1400 according to the fourteenth embodiment, the thickness of the
第14実施形態にかかる半導体モジュール1400は、最高ジャンクション温度が低く抑制されている。また、半導体モジュール1400は、半導体スイッチン素子1、2、3の間の温度ばらつきが小さく抑制されている。
In the semiconductor module 1400 according to the fourteenth embodiment, the maximum junction temperature is suppressed low. In the semiconductor module 1400, the temperature variation between the
[第15実施形態]
図12に、第15実施形態にかかる半導体モジュール1500を示す。ただし、図12は、半導体モジュール1500の等価回路図である。[Fifteenth embodiment]
FIG. 12 shows a
半導体モジュール1500は、第7実施形態に半導体モジュール700の回路に、一部、変更を加えた。
In the
具体的には、半導体モジュール1500は、図12に示すように、3個が並列に接続された各半導体モジュール500の各2つの半導体スイッチング素子S1、S2に対して、並列に、抵抗とコンデンサとが直列に接続されたスナバ回路83を接続した。
Specifically, as shown in FIG. 12, the
以下に、半導体モジュール1500が、半導体スイッチング素子S1、S2に対して、並列に、スナバ回路83を接続した理由を説明する。
The reason why the
半導体モジュールにおいては、配線やワイヤーボンディング等において、回路には現れない、寄生インダクタンスや寄生抵抗が発生する。そして、この寄生インダクタンスや寄生抵抗は、スイッチィング時のノイズ発生源になってしまう。そこで、半導体モジュール1500は、各半導体スイッチング素子S1、S2と並列にスナバ回路83を接続することにより、配線やワイヤーボンディング等で発生する寄生インダクタンスや寄生抵抗を低減させ、低ノイズ化をはかった。
In a semiconductor module, a parasitic inductance or a parasitic resistance that does not appear in a circuit occurs in wiring, wire bonding, or the like. And this parasitic inductance and parasitic resistance will become a noise generation source at the time of switching. In view of this, the
第15実施形態にかかる半導体モジュール1500は、スイッチング時の低ノイズ化がはかられている。また、半導体モジュール1500は、低ノイズ化により、必要となる耐電圧スペックを下げることができるため、高速スイッチング化、小型化、高効率化も可能になっている。
The
[第16実施形態]
図13(A)、(B)に、第16実施形態にかかるパワーコントロールユニット1600を示す。ただし、図13(A)は、パワーコントロールユニット1600から個別ヒートシンク85を省略した状態を示す分解平面図である。図13(B)は、パワーコントロールユニット1600の平面図である。[Sixteenth Embodiment]
FIGS. 13A and 13B show a
パワーコントロールユニット1600は、円筒状で、有底のケース84を備えている。ケース84の中心には、孔84aが形成されている。孔84aは、たとえば、モーターの軸を通すために設けられている。
The
ケース84には、第10実施形態にかかる半導体モジュール1000が、6個、同心円状に取付けられている。図面には現れていないが、半導体モジュール1000どうしの間に、整流コンデンサが取付けられる場合がある。
Six
各半導体モジュール1000の上面には、それぞれ、個別ヒートシンク85が取付けられている。
An
近年、車載電装機器市場においては、パワーコントロールユニット冗長化のために、2系統の半導体モジュールを備えることが要求されている。すなわち、半導体モジュールを6個配列することが求められている。しかしながら、従来においては、既存のケースに6個の半導体モジュールを配列するスペースを確保することが難しかった。そのため、ケースの大型化をはからねばならず、機器の小型化の流れに逆行してしまうことになっていた。 In recent years, in the in-vehicle electrical equipment market, it is required to provide two semiconductor modules for power control unit redundancy. That is, it is required to arrange six semiconductor modules. However, conventionally, it has been difficult to secure a space for arranging six semiconductor modules in an existing case. For this reason, the case must be increased in size, and this is going against the trend of downsizing the equipment.
パワーコントロールユニット1600は、取付けた半導体モジュール1000が小型であるため、既存のケースに6個の半導体モジュール1000を配置することができた。パワーコントロールユニット1600は、ケース84を大型化させることなく、2系統化に対応することができる。
In the
[第17実施形態]
図14(A)、(B)に、第17実施形態にかかるパワーコントロールユニット1700を示す。ただし、図14(A)は、パワーコントロールユニット1700から個別ヒートシンク86を省略した状態を示す分解平面図である。図14(B)は、パワーコントロールユニット1700の平面図である。[Seventeenth embodiment]
FIGS. 14A and 14B show a
第17実施形態にかかるパワーコントロールユニット1700は、第16実施形態にかかるパワーコントロールユニット1600に変更を加えた。すなわち、パワーコントロールユニット1600では、ケース84に6個の第10実施形態にかかる半導体モジュール1000が同心円状に取り付けられていた。パワーコントロールユニット1700は、これに代えて、ケース84に、第11実施形態にかかる半導体モジュール1100を対向させて2個取り付けた。そして、各半導体モジュール1100上面に、それぞれ、個別ヒートシンク86を取付けた。パワーコントロールユニット1700の他の構成は、パワーコントロールユニット1600と同じにした。
The
パワーコントロールユニット1700も、ケース84を大型化させることなく、2系統化に対応することができる。
The
[第18実施形態]
図15(A)、(B)に、第18実施形態にかかるパワーコントロールユニット1800を示す。ただし、図15(A)は、パワーコントロールユニット1800から個別ヒートシンク86を省略した状態を示す分解平面図である。図15(B)は、パワーコントロールユニット1800の平面図である。[Eighteenth embodiment]
FIGS. 15A and 15B show a
第18実施形態にかかるパワーコントロールユニット1800は、第17実施形態にかかるパワーコントロールユニット1700に、更に変更を加えた。具体的には、取付けられた各半導体モジュール1100の2カ所のコーナー部に切欠きCを設けた。同様に、取付けられた各個別ヒートシンク86の2カ所のコーナー部に切欠きCを設けた。そして、パワーコントロールユニット1800は、切欠きCを設けたことにより余裕がでた分だけ、ケース84の直径を小さくした。パワーコントロールユニット1800のケース84の直径は、パワーコントロールユニット1700のケース84の直径よりも小さい。パワーコントロールユニット1800の他の構成は、パワーコントロールユニット1700と同じにした。
The
パワーコントロールユニット1800は、半導体モジュール1100および個別ヒートシンク86に、それぞれ、切欠きCを設けたため、更にケース84の小型化、更にはパワーコントロールユニット1800自体の小型化がはかられている。
In the
[第19実施形態]
図16(A)、(B)に、第19実施形態にかかるパワーコントロールユニット1900を示す。ただし、図16(A)は、パワーコントロールユニット1900から共通ヒートシンク87を省略した状態を示す分解平面図である。図19(B)は、パワーコントロールユニット1900の平面図である。[Nineteenth Embodiment]
FIGS. 16A and 16B show a
第19実施形態にかかるパワーコントロールユニット1900は、第16実施形態にかかるパワーコントロールユニット1600に、更に変更を加えた。すなわち、パワーコントロールユニット1600では、各半導体モジュール1000の上面に、それぞれ、個別ヒートシンク85が取付けられていた。パワーコントロールユニット1900は、これに代えて、6個の半導体モジュール1000の上面に、ドーナツ形状の1つの共通ヒートシンク87を取付けた。具体的には、ケース84に複数のヒートシンク取付け孔84bを形成しておき、ネジ88を使って共通ヒートシンク87を取付けた。なお、共通ヒートシンク87には、予め、放熱用の複数の開口87aが形成されている。パワーコントロールユニット1900の他の構成は、パワーコントロールユニット1600と同じにした。
The
パワーコントロールユニット1900は、ケース84を大型化させることなく、2系統化に対応することができる。更に、パワーコントロールユニット1900は、放熱効率が向上するとともに、半導体モジュール1000間の熱ばらつきが低減されている。
The
以上、第1実施形態〜第15実施形態にかかる半導体モジュール100〜1500および第16実施形態〜第19実施形態にかかるパワーコントロールユニット1600〜1900について説明した。しかしながら、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはなく、発明の趣旨に沿って種々の変更を成すことができる。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。
The
1・・・第1の半導体スイッチング素子
2・・・第2の半導体スイッチング素子
3・・・第3の半導体スイッチング素子
4・・・接合材
1L・・・第1リード端子層
2L・・・第2リード端子層
3L・・・第3リード端子層
51a、51b、51c・・・リード端子(第1リード端子層1Lに配置されたもの)
52a、52b、52c・・・リード端子(第2リード端子層2Lに配置されたもの)
53a、53b、53c、53d、53e、53f、53g・・・リード端子(第3リード端子層3Lに配置されたもの)
52c-h・・・貫通孔(リード端子52cに形成されたもの)
6a、6b・・・樹脂板
7a、7b・・・放熱板
8a、8b・・・金属ブロック
9a、9b・・・接続用導体
10、20・・・受動素子
1M・・・第1封止樹脂層
2M・・・第2封止樹脂層
11・・・封止樹脂
P・・・P側端子
N・・・N側端子
U1、U2、U3・・・中間端子
V1、V2、V3、V4、V5、V6・・・ゲート端子
S1、S2、S3、S4、S5、S6、S7、S8、S9・・・半導体スイッチング素子RS・・・シャント抵抗
CS・・・スナバーコンデンサ
Thm・・・サーミスタ
RG・・・ゲート抵抗
81a、81b・・・スペーサ
82a、82b・・・金型
83・・・スナバ回路
84・・・ケース
85、86・・・個別ヒートシンク
87・・・共通ヒートシンク
88・・・ネジ
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500・・・半導体モジュール
1600、1700、1800、1900・・・パワーコントロールユニットDESCRIPTION OF
52a, 52b, 52c ... Lead terminals (disposed on the second
53a, 53b, 53c, 53d, 53e, 53f, 53g ... Lead terminals (disposed on the third
52c-h ... through hole (formed on lead terminal 52c)
6a, 6b ...
Claims (20)
前記リード端子は、前記封止樹脂内において、少なくとも、第1リード端子層と、第2リード端子層と、第3リード端子層との3層に分けて配置され、
前記封止樹脂は、少なくとも、前記第1リード端子層と前記第2リード端子層とに挟まれた第1封止樹脂層と、前記第2リード端子層と前記第3リード端子層とに挟まれた第2封止樹脂層とを有し、
前記半導体スイッチング素子は、両主面を有し、一方の主面に信号電極パッドと一方の電源電極パッドとが形成され、他方の主面に他方の電源電極パッドが形成され、
前記第2リード端子層に配置された1つの前記リード端子は、両主面を有し、一方の主面に、第1の前記半導体スイッチング素子の他方の前記電源電極パッドが接合され、他方の主面に、金属ブロックを介して第2の前記半導体スイッチング素子の一方の前記電源電極パッドが接合され、
第1の前記半導体スイッチング素子の一方の前記電源電極パッドは、金属ブロックを介して前記第1リード端子層に配置された前記リード端子に接合され、第1の前記半導体スイッチング素子の前記信号電極パッドは、接続用導体を介して前記第2リード端子層に配置された前記リード端子に接続され、
第2の前記半導体スイッチング素子の他方の前記電源電極パッドは、前記第3リード端子層に配置された前記リード端子に接合され、第2の前記半導体スイッチング素子の前記信号電極パッドは、接続用導体を介して前記第3リード端子層に配置された前記リード端子に接続され、
少なくとも1つの前記受動素子が前記第1封止樹脂層に封止され、かつ/または、少なくとも1つの前記受動素子が前記第2封止樹脂層に封止され、
前記第1封止樹脂層に封止された前記受動素子のうち最も大きな高さを有するものの高さが、第1の前記半導体スイッチング素子の高さと、第1の前記半導体スイッチング素子の一方の前記電源電極パッドに接合された前記金属ブロックの高さの合計よりも小さく、かつ/または、前記第2封止樹脂層に封止された前記受動素子のうち最も大きな高さを有するものの高さが、第2の前記半導体スイッチング素子の高さと、第2の前記半導体スイッチング素子の一方の前記電源電極パッドに接合された前記金属ブロックの高さの合計よりも小さい半導体モジュール。A plurality of semiconductor switching elements and at least one passive element are each bonded to a lead terminal and then sealed with a sealing resin,
The lead terminal is arranged in at least three layers of the first lead terminal layer, the second lead terminal layer, and the third lead terminal layer in the sealing resin,
The sealing resin is sandwiched between at least a first sealing resin layer sandwiched between the first lead terminal layer and the second lead terminal layer, and the second lead terminal layer and the third lead terminal layer. A second sealing resin layer,
The semiconductor switching element has both main surfaces, a signal electrode pad and one power electrode pad are formed on one main surface, and the other power electrode pad is formed on the other main surface,
One lead terminal arranged in the second lead terminal layer has both main surfaces, and the other power source electrode pad of the first semiconductor switching element is joined to one main surface, The power electrode pad of one of the second semiconductor switching elements is bonded to the main surface via a metal block,
One power supply electrode pad of the first semiconductor switching element is joined to the lead terminal disposed in the first lead terminal layer via a metal block, and the signal electrode pad of the first semiconductor switching element Is connected to the lead terminal disposed in the second lead terminal layer via a connecting conductor,
The other power supply electrode pad of the second semiconductor switching element is joined to the lead terminal disposed in the third lead terminal layer, and the signal electrode pad of the second semiconductor switching element is a connection conductor. Connected to the lead terminal disposed in the third lead terminal layer via,
At least one of the passive elements is sealed in the first sealing resin layer and / or at least one of the passive elements is sealed in the second sealing resin layer;
Among the passive elements sealed in the first sealing resin layer, the height of the passive element having the largest height is the height of the first semiconductor switching element and one of the first semiconductor switching elements. The height of the passive element sealed in the second sealing resin layer is smaller than the total height of the metal blocks bonded to the power electrode pad and / or has the largest height. A semiconductor module smaller than the sum of the height of the second semiconductor switching element and the height of the metal block joined to one of the power electrode pads of the second semiconductor switching element.
前記リード端子は、前記封止樹脂内において、少なくとも、第1リード端子層と、第2 リード端子層と、第3リード端子層との3層に分けて配置され、
前記封止樹脂は、少なくとも、前記第1リード端子層と前記第2リード端子層とに挟まれた第1封止樹脂層と、前記第2リード端子層と前記第3リード端子層とに挟まれた第2封止樹脂層とを有し、
前記半導体スイッチング素子は、両主面を有し、一方の主面に信号電極パッドと一方の電源電極パッドとが形成され、他方の主面に他方の電源電極パッドが形成され、
前記第2リード端子層に配置された1つの前記リード端子は、両主面を有し、一方の主面に、第1の前記半導体スイッチング素子の他方の前記電源電極パッドが接合され、他方の主面に、金属ブロックを介して第2の前記半導体スイッチング素子の一方の前記電源電極パッドが接合され、
第1の前記半導体スイッチング素子の一方の前記電源電極パッドは、金属ブロックを介して前記第1リード端子層に配置された前記リード端子に接合され、第1の前記半導体スイッチング素子の前記信号電極パッドは、接続用導体を介して前記第2リード端子層に配置された前記リード端子に接続され、第2の前記半導体スイッチング素子の他方の前記電源電極パッドは、前記第3リード端子層に配置された前記リード端子に接合され、第2の前記半導体スイッチング素子の前記信号電極パッドは、接続用導体を介して前記第3リード端子層に配置された前記リード端子に接続され、
少なくとも1つの前記受動素子が、前記第1リード端子層または前記第3リード端子層に配置された前記リード端子に接合されたうえ、前記第2リード端子層を貫いて、前記第1封止樹脂層および前記第2封止樹脂層に亘って封止され、
封止された前記受動素子のうち最も大きな高さを有するものの高さが、第1の前記半導体スイッチング素子の高さと、第1の前記半導体スイッチング素子の一方の前記電源電極パッドに接合された前記金属ブロックの高さと、前記第2リード端子層に配置された前記リード端子の厚さと、第2の前記半導体スイッチング素子の高さと、第2の前記半導体スイッチング素子の一方の前記電源電極パッドに接合された前記金属ブロックの高さの合計よりも小さい半導体モジュール。A plurality of semiconductor switching elements and at least one passive element are each bonded to a lead terminal and then sealed with a sealing resin,
The lead terminal is arranged in three layers of at least a first lead terminal layer, a second lead terminal layer, and a third lead terminal layer in the sealing resin,
The sealing resin is sandwiched between at least a first sealing resin layer sandwiched between the first lead terminal layer and the second lead terminal layer, and the second lead terminal layer and the third lead terminal layer. A second sealing resin layer,
The semiconductor switching element has both main surfaces, a signal electrode pad and one power electrode pad are formed on one main surface, and the other power electrode pad is formed on the other main surface,
One lead terminal arranged in the second lead terminal layer has both main surfaces, and the other power source electrode pad of the first semiconductor switching element is joined to one main surface, The power electrode pad of one of the second semiconductor switching elements is bonded to the main surface via a metal block,
One power supply electrode pad of the first semiconductor switching element is joined to the lead terminal disposed in the first lead terminal layer via a metal block, and the signal electrode pad of the first semiconductor switching element Is connected to the lead terminal arranged in the second lead terminal layer via a connecting conductor, and the other power electrode pad of the second semiconductor switching element is arranged in the third lead terminal layer. The signal electrode pad of the second semiconductor switching element is connected to the lead terminal disposed in the third lead terminal layer via a connection conductor;
At least one of the passive elements is bonded to the lead terminal disposed on the first lead terminal layer or the third lead terminal layer, and passes through the second lead terminal layer, so that the first sealing resin Sealing over the layer and the second sealing resin layer,
The height of the encapsulated passive element having the largest height is the height of the first semiconductor switching element and the power electrode pad of one of the first semiconductor switching elements. Bonded to the height of the metal block, the thickness of the lead terminal disposed in the second lead terminal layer, the height of the second semiconductor switching element, and one of the power electrode pads of the second semiconductor switching element A semiconductor module smaller than the total height of the metal blocks.
前記受動素子は、前記第1封止樹脂層に封止されるか、または、前記第2封止樹脂層に封止されており、
第3の前記半導体スイッチング素子は、前記受動素子が前記第1封止樹脂層に封止された場合には前記第2封止樹脂層に封止され、前記受動素子が前記第2封止樹脂層に封止された場合には前記第1封止樹脂層に封止されている、請求項1に記載された半導体モジュール。A third semiconductor switching element;
The passive element is sealed in the first sealing resin layer or sealed in the second sealing resin layer,
When the passive element is sealed in the first sealing resin layer, the third semiconductor switching element is sealed in the second sealing resin layer, and the passive element is the second sealing resin. The semiconductor module according to claim 1, wherein when sealed in a layer, the semiconductor module is sealed in the first sealing resin layer.
第1の前記半導体スイッチング素子と第2の前記半導体スイッチング素子とが完全には重なっていない、請求項1に記載された半導体モジュール。When the sealing resin layer is seen through in the vertical direction,
The semiconductor module according to claim 1, wherein the first semiconductor switching element and the second semiconductor switching element do not completely overlap.
前記P側端子に、1個の前記半導体スイッチング素子のドレインが接続され、当該半導体スイッチング素子のソースに、もう1個の前記半導体スイッチング素子のドレインが接続され、当該半導体スイッチング素子のソースに、前記シャント抵抗素子の一端が接続され、当該シャント抵抗素子の他端に前記N側端子が接続されるとともに、
2個の前記半導体スイッチング素子の接続点に、中間端子が接続された等価回路を備えた、請求項1、2、4、5、6、7、8、9、10、11、12、13のいずれか1項に記載された半導体モジュール。A P-side terminal, an N-side terminal, an intermediate terminal, two semiconductor switching elements, and a shunt resistor element as the passive element,
The drain of one of the semiconductor switching elements is connected to the P-side terminal, the drain of the other semiconductor switching element is connected to the source of the semiconductor switching element, and the source of the semiconductor switching element is connected to the source of the semiconductor switching element. One end of the shunt resistor element is connected, and the N-side terminal is connected to the other end of the shunt resistor element,
An equivalent circuit in which an intermediate terminal is connected to a connection point of the two semiconductor switching elements is provided, according to claim 1, 2, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13. The semiconductor module described in any one item | term.
前記P側端子に、1個の前記半導体スイッチング素子のドレインが接続され、当該半導体スイッチング素子のソースに、もう1個の前記半導体スイッチング素子のドレインが接続され、当該半導体スイッチング素子のソースに、前記シャント抵抗素子の一端が接続され、当該シャント抵抗素子の他端に前記N側端子が接続されるとともに、
2個の前記半導体スイッチング素子の接続点に、残りの1個の前記半導体スイッチング素子のソースが接続され、当該半導体スイッチング素子のドレインに中間端子が接続された等価回路を備えた、請求項3、5、6、7、8、9、10、11、12、13のいずれか1項に記載された半導体モジュール。A P-side terminal, an N-side terminal, an intermediate terminal, three semiconductor switching elements, and a shunt resistor element as the passive element,
The drain of one of the semiconductor switching elements is connected to the P-side terminal, the drain of the other semiconductor switching element is connected to the source of the semiconductor switching element, and the source of the semiconductor switching element is connected to the source of the semiconductor switching element. One end of the shunt resistor element is connected, and the N-side terminal is connected to the other end of the shunt resistor element,
4. An equivalent circuit in which a source of the remaining one semiconductor switching element is connected to a connection point of the two semiconductor switching elements, and an intermediate terminal is connected to a drain of the semiconductor switching element. The semiconductor module described in any one of 5, 6, 7, 8, 9, 10, 11, 12, and 13.
前記P側端子と前記N側端子との間に、請求項14に記載された半導体モジュール、または、請求項15に記載された半導体モジュールが、3個、並列に接続された半導体モジュール。A P-side terminal, an N-side terminal, and three intermediate terminals;
A semiconductor module in which three semiconductor modules according to claim 14 or three semiconductor modules according to claim 15 are connected in parallel between the P-side terminal and the N-side terminal.
The power control unit according to claim 18 or 19, wherein an individual heat sink is attached to each of the upper main surfaces of the plurality of semiconductor modules, or one common heat sink is attached.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018298 | 2015-02-02 | ||
JP2015018298 | 2015-02-02 | ||
PCT/JP2016/052458 WO2016125673A1 (en) | 2015-02-02 | 2016-01-28 | Semiconductor module and power control unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2016125673A1 true JPWO2016125673A1 (en) | 2017-11-09 |
Family
ID=56564021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016573312A Pending JPWO2016125673A1 (en) | 2015-02-02 | 2016-01-28 | Semiconductor module and power control unit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2016125673A1 (en) |
WO (1) | WO2016125673A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019079957A (en) * | 2017-10-25 | 2019-05-23 | 株式会社豊田中央研究所 | Power module |
JP7504210B2 (en) * | 2020-02-19 | 2024-06-21 | ピエルブルク ゲーエムベーハー | Power Module |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269415A (en) * | 1999-03-18 | 2000-09-29 | Hitachi Ltd | Resin-sealed type electronic device for internal combustion engine |
WO2009150875A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | Power module and control method therefore |
JP2011114176A (en) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | Power semiconductor device |
JP2011134949A (en) * | 2009-12-25 | 2011-07-07 | Mitsubishi Electric Corp | Semiconductor device |
JP2013033901A (en) * | 2011-06-29 | 2013-02-14 | Nissan Motor Co Ltd | Semiconductor device |
JP2014096432A (en) * | 2012-11-08 | 2014-05-22 | Mitsubishi Materials Corp | Substrate for power module with copper plate and method for manufacturing substrate for power module with copper plate |
JP2014183078A (en) * | 2013-03-18 | 2014-09-29 | Mitsubishi Electric Corp | Semiconductor device |
WO2014174573A1 (en) * | 2013-04-22 | 2014-10-30 | 三菱電機株式会社 | Semiconductor device and method of manufacture thereof |
JP2015015349A (en) * | 2013-07-04 | 2015-01-22 | 株式会社ジェイテクト | Semiconductor device |
-
2016
- 2016-01-28 WO PCT/JP2016/052458 patent/WO2016125673A1/en active Application Filing
- 2016-01-28 JP JP2016573312A patent/JPWO2016125673A1/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269415A (en) * | 1999-03-18 | 2000-09-29 | Hitachi Ltd | Resin-sealed type electronic device for internal combustion engine |
WO2009150875A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | Power module and control method therefore |
JP2011114176A (en) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | Power semiconductor device |
JP2011134949A (en) * | 2009-12-25 | 2011-07-07 | Mitsubishi Electric Corp | Semiconductor device |
JP2013033901A (en) * | 2011-06-29 | 2013-02-14 | Nissan Motor Co Ltd | Semiconductor device |
JP2014096432A (en) * | 2012-11-08 | 2014-05-22 | Mitsubishi Materials Corp | Substrate for power module with copper plate and method for manufacturing substrate for power module with copper plate |
JP2014183078A (en) * | 2013-03-18 | 2014-09-29 | Mitsubishi Electric Corp | Semiconductor device |
WO2014174573A1 (en) * | 2013-04-22 | 2014-10-30 | 三菱電機株式会社 | Semiconductor device and method of manufacture thereof |
JP2015015349A (en) * | 2013-07-04 | 2015-01-22 | 株式会社ジェイテクト | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2016125673A1 (en) | 2016-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8120153B1 (en) | High-temperature, wirebondless, injection-molded, ultra-compact hybrid power module | |
US20140264383A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5607829B2 (en) | Semiconductor device | |
CN108735692B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US9704819B1 (en) | Three dimensional fully molded power electronics module having a plurality of spacers for high power applications | |
JP6093455B2 (en) | Semiconductor module | |
US10763244B2 (en) | Power module having power device connected between heat sink and drive unit | |
WO2012165045A1 (en) | Semiconductor device and wiring substrate | |
JP6308780B2 (en) | Power module | |
JP7391957B2 (en) | semiconductor equipment | |
JP2011243839A (en) | Power semiconductor device | |
WO2020110170A1 (en) | Semiconductor package and production method therefor, and semiconductor device | |
US8692361B2 (en) | Electric device package comprising a laminate and method of making an electric device package comprising a laminate | |
US20130112993A1 (en) | Semiconductor device and wiring substrate | |
JP2015130457A (en) | Semiconductor device | |
CN113140528A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP5267021B2 (en) | Semiconductor device and inverter circuit using the same | |
JP2012248658A (en) | Semiconductor device | |
WO2016125673A1 (en) | Semiconductor module and power control unit | |
JP5083294B2 (en) | Power semiconductor device | |
JP6157320B2 (en) | Power semiconductor device, power semiconductor module, and method of manufacturing power semiconductor device | |
WO2019130700A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2015018860A (en) | Semiconductor package manufacturing method | |
JP5987665B2 (en) | Semiconductor device | |
WO2020184383A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190227 |