JPWO2015114829A1 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JPWO2015114829A1 JPWO2015114829A1 JP2015559716A JP2015559716A JPWO2015114829A1 JP WO2015114829 A1 JPWO2015114829 A1 JP WO2015114829A1 JP 2015559716 A JP2015559716 A JP 2015559716A JP 2015559716 A JP2015559716 A JP 2015559716A JP WO2015114829 A1 JPWO2015114829 A1 JP WO2015114829A1
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- host
- processing apparatus
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0647—Migration mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
まず、サーバ(SVR)10の構成について、図1と図2を用いて説明する。図1は、情報処理を行うサーバ(情報処理装置)10の全体の構成を示すブロック図である。
図3は、メモリサブシステム50の不揮発性メモリ80のチップ、ブロック、ページの構成と読み書き消去の処理対象の一例を示すブロック図である。図3を用いて、不揮発性メモリ80の構成及びデータの読み出しと書き込みと消去の処理を説明する。
図4は、サーバ10で取り扱うビッグデータを構成するグラフの一例を示す図である。ここで例として挙げるグラフは、グラフの頂点に各頂点を一意に特定する頂点番号が割り当てられており、2つの頂点を繋ぐ一本のグラフの辺は、辺の両端の2つの頂点の間に関係性があることを表す。グラフの各頂点が解析対象のグラフデータとなる。一般にグラフ解析の対象となるグラフの頂点は膨大な数となるため、グラフデータは頂点番号に応じてグループに分けられ、グループごとに解析される。
図6を用いて、ホスト30とメモリサブシステム50の間の通信を説明する。図6は、ホスト30がメモリサブシステム50へ読み出し、書き込み、及び消去命令を送信する際に、メモリサブシステム50へ送信する情報を示す図である。
ホスト30がメモリサブシステム50のデータの読み出し命令を発行する際(Read)、ホスト30はメモリサブシステム50へ読み出すデータのグループ(Gr.)の番号もしくはランダムアクセスデータであることを示すメタデータ(random)と、データの種類(CSR/MSG/VAL)を送信する。もしくは、ホスト30はメモリサブシステム50へ論理アドレス(Adr)及び読み出しデータサイズ(size)を送信する。メモリサブシステム50は、ホスト30から受信した上記情報を基に、不揮発性メモリ80からデータを読み出して、ホスト30へ読み出したデータを送信する。
ホスト30がメモリサブシステム50へデータ書き込み命令を発行する際(Write)、ホスト30はメモリサブシステム50へ書き込みデータのグループ(Gr.)の番号もしくはランダムアクセスデータであることを示すメタデータ(random)と、データの種類(CSR/MSG/VAL)と、書き込みデータ(data)と、必要に応じて、論理アドレス(Adr)と書き込みデータサイズ(size)を送信する。すなわち、ホスト30の演算モジュール40が、書き込みデータと、データの種類を含む書き込み要求を、メモリサブシステム50へ通知する。メモリサブシステム50はホスト30から受信した上記情報を基に、データを不揮発性メモリ80へ書き込む。
ホスト30がメモリサブシステム50のデータの消去命令を発行する際(Erase)、ホスト30はメモリサブシステム50へ消去するデータのグループ(Gr.)の番号もしくはランダムアクセスデータであることを示すメタデータ(random)と、データの種類(CSR/MSG/VAL)を送信する。もしくは、ホスト30はメモリサブシステム50へ論理アドレス(Adr)及び消去するデータサイズ(size)を送信する。メモリサブシステム50は、ホスト30から受信した上記情報を基に、不揮発性メモリ80のデータを消去する。
(E1)メモリサブシステム50の制御に必要なデータの入力
グラフ解析を実行するホスト30は、グラフ解析の前に、メモリサブシステム50の制御に必要なデータを、メモリサブシステム50のレジスタ61に書き込む。ホスト30がグラフ解析を実行する際に、メモリサブシステム50の制御に必要なデータは、グループの数と、グラフデータのデータサイズ、グラフの頂点数や辺の数、データの種類(グラフデータ、結果など)に応じた書換え頻度などである。また、グラフの最短経路探索の場合は、最短経路を求めたい2頂点、すなわち、始点と終点を特定する情報なども含まれる。
図7〜図10を用いて、メモリサブシステム50へデータを書き込む際の制御に関して説明する。
以上説明した各実施例1〜3の構成及び処理により得られる主な効果は以下の通りである。
Claims (12)
- 演算処理を行うホストと、前記ホストに接続されたメモリサブシステムとを備えた情報処理装置であって、
前記ホストは、
データと、前記データの種類を含む書き込み要求を前記メモリサブシステムへ通知し、
前記メモリサブシステムは、
第1のメモリと、
データを消去するデータ消去単位のサイズが、前記データの書き込み単位のサイズより大きく、かつ、前記第1のメモリよりデータ容量の大きい第2のメモリと、
前記データの種類に基づいて、ランダムアクセスデータと、ランダムアクセス以外のデータとを、前記第2のメモリの異なる消去単位に書き込み、前記ランダムアクセスデータを前記第2のメモリの書き込み単位で管理し、前記ランダムアクセス以外のデータを前記第2のメモリの消去単位で管理するメモリサブシステム制御モジュールと、
を有することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記メモリサブシステム制御モジュールは、
前記ホストから前記メモリサブシステムへ発行される書き込み命令に含まれるデータの種類に応じて、前記ランダムアクセスデータを書き込むための前記第2のメモリの領域のデータサイズを動的に変更することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記データの種類は、
前記書き込むデータがランダムアクセスデータか否かを識別する情報と、前記ホストのデータ処理単位であるグループの番号を識別する情報と、前記書き込むデータがグラフの接続データと、前記グラフの解析結果と、前記グラフの頂点情報の何れであるかを識別する情報のうち、少なくとも1つ含むことを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記第1のメモリは、前記第2のメモリよりもデータの転送速度が高く、
前記第2のメモリは、不揮発性メモリであることを特徴とする請求項1に記載の情報処理装置。 - 演算処理を行うホストと、前記ホストに接続されたメモリサブシステムとを備えた情報処理装置であって、
前記ホストは、
データと、前記データの種類を含む書き込み要求を前記メモリサブシステムへ通知し、
前記メモリサブシステムは、
第1のメモリと、
データを消去するデータ消去単位のサイズが、前記データの書き込み単位のサイズより大きく、かつ、前記第1のメモリよりデータ容量の大きい第2のメモリと、
前記データを圧縮し、前記データの種類に基づいて、異なるデータの種類の圧縮データを、前記第1のメモリの異なる物理領域に書き込むメモリサブシステム制御モジュールと、
を有することを特徴とする情報処理装置。 - 請求項5に記載の情報処理装置であって、
前記メモリサブシステムは、
前記第1のメモリの異なる領域に格納された、前記データの種類が異なる圧縮データを、異なる前記第2のメモリの消去単位に書き込むことを特徴とする情報処理装置。 - 請求項5に記載の情報処理装置であって、
前記メモリサブシステムは、
前記圧縮データに対応する管理情報を前記第1のメモリに格納することを特徴とする情報処理装置。 - 請求項7に記載の情報処理装置であって、
前記管理情報は、前記圧縮データに対応する論理アドレスを含むことを特徴とする情報処理装置。 - 請求項5に記載の情報処理装置であって、
前記メモリサブシステムは、
前記圧縮データを前記第2のメモリの書き込み単位よりデータサイズの小さな単位で管理することを特徴とする情報処理装置。 - 演算処理を行うホストと、前記ホストに接続されたメモリサブシステムとを備えた情報処理装置であって、
前記ホストは、
データと、前記データの種類を含む書き込み要求を前記メモリサブシステムへ通知し、
前記メモリサブシステムは、
第1のメモリと、
データを消去するデータ消去単位のサイズが、前記データの書き込み単位のサイズより大きく、かつ、前記第1のメモリよりデータ容量の大きい第2のメモリと、
前記データの種類に基づいて、前記データの書き込み先とする前記第2のメモリの物理領域の選択方法を変更するメモリサブシステム制御モジュールと、
を有することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記メモリサブシステムは、
前記第2のメモリに対して最後にデータの書き込みが行われた書き込み単位の識別子を管理することを特徴とする情報処理装置。 - 請求項10に記載の情報処理装置であって、
前記第2のメモリは、
消去回数の上限値が異なる2種類以上のメモリから構成され、
前記メモリサブシステムは、
前記データの種類に基づいて、前記消去回数の上限値が異なる第2のメモリのうち、何れの消去回数の上限値の第2のメモリに前記データを書き込むかを決定することを特徴とする情報処理装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/052440 WO2015114829A1 (ja) | 2014-02-03 | 2014-02-03 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015114829A1 true JPWO2015114829A1 (ja) | 2017-03-23 |
JP6139711B2 JP6139711B2 (ja) | 2017-05-31 |
Family
ID=53756439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015559716A Expired - Fee Related JP6139711B2 (ja) | 2014-02-03 | 2014-02-03 | 情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170003911A1 (ja) |
JP (1) | JP6139711B2 (ja) |
WO (1) | WO2015114829A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016174744A1 (ja) * | 2015-04-28 | 2016-11-03 | 株式会社日立製作所 | 不揮発性メモリの制御方法、制御装置、および半導体記憶装置 |
WO2019021415A1 (ja) * | 2017-07-27 | 2019-01-31 | 株式会社日立製作所 | ストレージシステム及びデータ格納制御方法 |
US10705747B2 (en) * | 2018-03-21 | 2020-07-07 | Micron Technology, Inc. | Latency-based storage in a hybrid memory system |
KR102586768B1 (ko) * | 2018-03-27 | 2023-10-16 | 에스케이하이닉스 주식회사 | 컴퓨팅 시스템 및 그것의 동작방법 |
WO2020213021A1 (ja) * | 2019-04-15 | 2020-10-22 | 三菱電機株式会社 | 記録装置および記録再生装置 |
KR20220022139A (ko) * | 2020-08-18 | 2022-02-25 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법 |
JP7132291B2 (ja) * | 2020-08-31 | 2022-09-06 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006235960A (ja) * | 2005-02-24 | 2006-09-07 | Fujitsu Ltd | ガーベッジコレクション高速化方法 |
JP2007094639A (ja) * | 2005-09-28 | 2007-04-12 | Tdk Corp | メモリコントローラ及びフラッシュメモリシステム |
JP2009211192A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
JP2010198209A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 半導体記憶装置 |
JP2011008589A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 素材サーバおよび素材蓄積方法 |
JP2011227802A (ja) * | 2010-04-22 | 2011-11-10 | Funai Electric Co Ltd | データ記録装置 |
JP2012033002A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
JP2013029879A (ja) * | 2011-07-26 | 2013-02-07 | Denso Corp | フラッシュメモリの制御装置 |
JP2013050779A (ja) * | 2011-08-30 | 2013-03-14 | Sony Corp | 情報処理装置および方法、並びに記録媒体 |
WO2013161398A1 (ja) * | 2012-04-25 | 2013-10-31 | ソニー株式会社 | シーケンシャル書き込みを行う不揮発性メモリ装置 |
US20140006898A1 (en) * | 2012-07-02 | 2014-01-02 | Eran Sharon | Flash memory with random partition |
-
2014
- 2014-02-03 JP JP2015559716A patent/JP6139711B2/ja not_active Expired - Fee Related
- 2014-02-03 US US15/113,747 patent/US20170003911A1/en not_active Abandoned
- 2014-02-03 WO PCT/JP2014/052440 patent/WO2015114829A1/ja active Application Filing
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006235960A (ja) * | 2005-02-24 | 2006-09-07 | Fujitsu Ltd | ガーベッジコレクション高速化方法 |
JP2007094639A (ja) * | 2005-09-28 | 2007-04-12 | Tdk Corp | メモリコントローラ及びフラッシュメモリシステム |
JP2009211192A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
JP2010198209A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 半導体記憶装置 |
JP2011008589A (ja) * | 2009-06-26 | 2011-01-13 | Toshiba Corp | 素材サーバおよび素材蓄積方法 |
JP2011227802A (ja) * | 2010-04-22 | 2011-11-10 | Funai Electric Co Ltd | データ記録装置 |
JP2012033002A (ja) * | 2010-07-30 | 2012-02-16 | Toshiba Corp | メモリ管理装置およびメモリ管理方法 |
JP2013029879A (ja) * | 2011-07-26 | 2013-02-07 | Denso Corp | フラッシュメモリの制御装置 |
JP2013050779A (ja) * | 2011-08-30 | 2013-03-14 | Sony Corp | 情報処理装置および方法、並びに記録媒体 |
WO2013161398A1 (ja) * | 2012-04-25 | 2013-10-31 | ソニー株式会社 | シーケンシャル書き込みを行う不揮発性メモリ装置 |
US20140006898A1 (en) * | 2012-07-02 | 2014-01-02 | Eran Sharon | Flash memory with random partition |
Also Published As
Publication number | Publication date |
---|---|
US20170003911A1 (en) | 2017-01-05 |
JP6139711B2 (ja) | 2017-05-31 |
WO2015114829A1 (ja) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6139711B2 (ja) | 情報処理装置 | |
US10739996B1 (en) | Enhanced garbage collection | |
US9229876B2 (en) | Method and system for dynamic compression of address tables in a memory | |
KR101982251B1 (ko) | 저장 디바이스들이 낮은 과도 공급으로 낮은 기입 증폭을 달성하기 위한 방법 | |
US9189389B2 (en) | Memory controller and memory system | |
JP2019020788A (ja) | メモリシステムおよび制御方法 | |
US20160188227A1 (en) | Method and apparatus for writing data into solid state disk | |
US8909895B2 (en) | Memory apparatus | |
JP5969130B2 (ja) | 情報処理装置 | |
TW201413453A (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
KR20140025574A (ko) | 하이브리드 slc/mlc 메모리 내의 블록 관리 방식들 | |
US10198203B2 (en) | Method of operating memory device using pseudo-random functions, memory device using the same and memory system including the device | |
CN110389712B (zh) | 数据写入方法及其装置、固态硬盘和计算机可读存储介质 | |
KR100988388B1 (ko) | 플래시 메모리 장치의 성능 향상 방법 및 이를 수행하는 플래시 메모리 장치 | |
CN113986773A (zh) | 基于固态硬盘的写放大优化方法、装置及计算机设备 | |
WO2015087651A1 (ja) | メモリの使用可能期間を延ばすための装置、プログラム、記録媒体および方法 | |
JP6100927B2 (ja) | 情報処理装置 | |
KR100745163B1 (ko) | 동적 매핑 테이블을 이용한 플래시 메모리 관리방법 | |
CN112181274A (zh) | 提升存储设备性能稳定性的大块的组织方法及其存储设备 | |
CN114625318A (zh) | 应用于固态硬盘的数据写入方法、装置、设备 | |
JP2019164715A (ja) | 情報処理装置、ストレージデバイス、及び、データ記憶位置の評価値算出方法 | |
JP6760916B2 (ja) | ストレージコントローラ、ストレージアレイ装置、データ格納方法、およびプログラム | |
JPWO2017082323A1 (ja) | 分散処理システム、分散処理装置、分散処理方法およびプログラム | |
KR100994052B1 (ko) | 플래시 변환 계층에서 수행되는 데이터 관리 방법 및 이를 수행하는 플래시 메모리 장치 | |
KR101609304B1 (ko) | 멀티칩 플래시 저장장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6139711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |