JPWO2015049756A1 - プログラム、符号化装置、及び符号化方法 - Google Patents
プログラム、符号化装置、及び符号化方法 Download PDFInfo
- Publication number
- JPWO2015049756A1 JPWO2015049756A1 JP2015540315A JP2015540315A JPWO2015049756A1 JP WO2015049756 A1 JPWO2015049756 A1 JP WO2015049756A1 JP 2015540315 A JP2015540315 A JP 2015540315A JP 2015540315 A JP2015540315 A JP 2015540315A JP WO2015049756 A1 JPWO2015049756 A1 JP WO2015049756A1
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- pattern
- data
- divided data
- encoded data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6572—Implementations using a tree structure, e.g. implementations in which the complexity is reduced by a tree structure from O(n) to O (log(n))
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6575—Implementations based on combinatorial logic, e.g. Boolean circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
図1を参照しながら、第1実施形態について説明する。図1は、第1実施形態に係る通信システムの一例を示した図である。なお、図1に示した通信システムは一例であり、第1実施形態に係る技術の適用範囲はこれに限定されない。
図1の例では、符号化パターン32−2のビット列が0110に設定されている。プロセッサ12は、ビット値が1の位置に対応する分割データ(この場合、分割データ31−B、31−C)を選択する。そして、プロセッサ12は、分割データ31−B、31−Cに対し、予め設定された演算33を施して符号化データ34−2を生成する。演算33は、例えば、排他的論理和(以下、XORと表記する場合がある。)演算などの論理演算である。プロセッサ12は、符号化データ34−2をメモリ11に格納する。
符号化データ34−1、…、34−6は、ネットワークNWを介してコンピュータ20へと送信される。コンピュータ20は、受信した符号化データ34−1、…、34−6を用いて送信データ31を復元する。上記のように、符号化データ34−1、…、34−6は、それぞれ分割データ31−A、…、31−Dの組み合わせを用いて生成されたものである。また、符号化データ34−1、…、34−6は冗長性を有する。そのため、符号化データ34−1、…、34−6の一部が欠損しても、コンピュータ20は、符号化情報32に基づいて分割データ31−A、…、31−Dを高い確率で復元することができる。
<2.第2実施形態>
次に、第2実施形態について説明する。第2実施形態ではRPS符号化方式に基づく対象データの送受信を想定し、当該対象データの符号化時における演算処理の負荷を低減する技術を提案する。
まず、図2を参照しながら、第2実施形態に係るシステムについて説明する。図2は、第2実施形態に係るシステムの一例を示した図である。
第2実施形態に係るシステムでは、符号化装置100によりRPS符号化方式に基づく符号化処理が実行され、復号装置200によりRPS符号化方式に基づく復号処理が実行される。そこで、図3〜図5を参照しながら、RPS符号化方式について説明する。なお、図3は、RPS符号化方式について説明するための第1の図である。図4は、RPS符号化方式について説明するための第2の図である。図5は、RPS符号化方式について説明するための第3の図である。
図4に示すように、RPS符号化方式では、分割データに対する排他的論理和(XOR)演算を利用して符号化データが生成される。例えば、符号化データX1は、分割データA、Cに対する排他的論理和演算の結果である。
次に、図6を参照しながら、符号化装置100のハードウェアについて説明する。図6は、第2実施形態に係る符号化装置の機能を実現することが可能なハードウェアの一例を示した図である。符号化装置100が有する機能は、例えば、図6に示す情報処理装置のハードウェア資源を用いて実現することが可能である。つまり、符号化装置100が有する機能は、コンピュータプログラムを用いて図6に示すハードウェアを制御することにより実現される。
[2−4.符号化装置の機能]
次に、図7を参照しながら、符号化装置100の機能について説明する。図7は、第2実施形態に係る符号化装置が有する機能の一例を示したブロック図である。なお、説明の中で、適宜、図8及び図9を参照する。図8は、第2実施形態に係るハミング距離テーブルの一例を示した図である。図9は、第2実施形態に係る符号化処理について説明するための図である。
記憶部101は、対象データ111、符号化行列112、及びハミング距離113を記憶する。対象データ111は、復号装置200へと送信される送信データの一例である。符号化行列112は、分割データの組み合わせを示す複数のビット列で表現された符号化情報の一例である。ハミング距離113は、符号化行列112に含まれるビット列間のハミング距離(対応する位置にある異なったビットの個数)である。例えば、記憶部101には、図8に示すようなテーブル形式で表現されたハミング距離113の情報(以下、ハミング距離テーブル)が格納される。
符号化部102は、記憶部101が記憶する符号化行列112及びハミング距離113を利用して、記憶部101が記憶する対象データ111を符号化する。符号化部102は、分割部121、選択部122、及び論理演算部123を有する。分割部121は、記憶部101から対象データ111を読み出す。そして、分割部121は、読み出した対象データ111を複数の分割データに分割する。例えば、分割部121は、分割データのデータサイズが予め設定したデータサイズになるように対象データ111を分割する。
通信制御部103は、論理演算部123により生成された符号化データを復号装置200に送信する。このとき、通信制御部103は、UDPに従って復号装置200と通信する。また、通信制御部103は、復号装置200から再送要求を受けた場合に、再送要求で指定された符号化データを復号装置200に再送する。
[2−5.復号装置の機能]
次に、図10を参照しながら、復号装置200の機能について説明する。図10は、第2実施形態に係る復号装置が有する機能の一例を示したブロック図である。
記憶部201は、符号化行列211を記憶する。符号化行列211は、符号化装置100の記憶部101が記憶している符号化行列112と同じである。また、符号化行列211は、後述する復号処理に利用される。
通信制御部202は、符号化装置100が送信した符号化データを受信する。このとき、通信制御部202は、UDPに従って符号化装置100と通信する。また、通信制御部202は、後述する復号処理により全ての分割データが復元できなかった場合に、復元できなかった分割データの復号処理に用いる符号化データの再送を符号化装置100に要求する。
復号部203は、正常に受信した符号化データを利用して分割データを復元する。次いで、復号部203は、復元した分割データを結合して対象データ111を復元する。復号部203は、論理演算部231、及び結合部232を有する。論理演算部231は、例えば、図5に示した復号処理を実行して符号化データから分割データを復元する。
[2−6.符号化処理の流れ]
次に、図11〜図13を参照しながら、符号化装置100が実行する符号化処理の流れについて説明する。図11は、第2実施形態に係る符号化装置が実行する処理の流れを示した第1のフロー図である。図12は、第2実施形態に係る符号化装置が実行する処理の流れを示した第2のフロー図である。図13は、第2実施形態に係る符号化装置が実行する処理の流れを示した第3のフロー図である。
(S101)符号化部102は、記憶部101から対象データ111を読み出す。そして、符号化部102は、読み出した対象データ111を複数の分割データに分割する。例えば、符号化部102は、分割データのデータサイズが予め設定したデータサイズになるように対象データ111を分割する。
次に、図12及び図13を参照しながら、符号化データの生成及び保存(S102)に係る処理の流れについて、さらに説明する。
[2−7.復号処理の流れ]
次に、図14を参照しながら、復号装置200が実行する復号処理の流れについて説明する。図14は、第2実施形態に係る復号装置が実行する処理の流れを示したフロー図である。
上記のように、既に生成した符号化データを保存しておき、他の符号化データを生成する際に、保存しておいた符号化データを利用することで排他的論理和演算の回数を減らすことができる。その結果、符号化時の演算負荷を抑制することが可能になる。
<3.変形例(BDDの適用)>
次に、第2実施形態の一変形例について説明する。本変形例では、ハミング距離113を計算する処理、及びハミング距離113の最小値に対応するビット列を選択する処理を二分決定グラフ(BDD:Binary Decision Diagram)で表現し、処理負荷をさらに低減する仕組みを提案する。
まず、図15〜図17を参照しながら、二分決定グラフの表現について説明する。図15は、第2実施形態の一変形例に係る二分決定グラフの表現について説明するための第1の図である。図16は、第2実施形態の一変形例に係る二分決定グラフの表現について説明するための第2の図である。図17は、第2実施形態の一変形例に係る二分決定グラフの表現について説明するための第3の図である。
まず、図18〜図20を参照しながら、ハミング距離113の計算に二分決定グラフの表現を適用する方法について説明する。図18は、第2実施形態の一変形例に係るハミング距離の計算方法について説明するための第1の図である。図19は、第2実施形態の一変形例に係るハミング距離の計算方法について説明するための第2の図である。図20は、第2実施形態の一変形例に係るハミング距離の計算方法について説明するための第3の図である。
(S302)符号化部102は、インデックスiが符号化行列112の全行数M以下であるか否かを判定する。インデックスiが全行数M以下である場合、処理はS303に進む。一方、インデックスiが全行数M以下でない場合、図20に示した一連の処理は終了する。
以上、ハミング距離113の計算に二分決定グラフの表現を適用する方法について説明した。上記のように、ハミング距離の計算は論理演算で表現することができるため、この論理演算を二分決定グラフで表現することで、二分決定グラフを利用してハミング距離の計算が可能になる。そして、二分決定グラフの圧縮による負荷の低減が実現される。
次に、図21〜図28を参照しながら、ハミング距離113の最小値に対応するビット列の選択処理に二分決定グラフを適用する方法について説明する。なお、ハミング距離113を表す3つのビット値f1、f2、f3を計算する二分決定グラフは得られているものとする。また、ハミング距離テーブルの対角成分に対応するビット値の処理(図20を参照)は実行済みであるとする。
(S331)符号化部102は、インデックスiを初期化する。この処理によりインデックスiは1に設定される。
ビット列ri、rj間のハミング距離を表すビット値fl(l=1,2,3)は、Ri1、…、Ri4、Rj1、…、Rj4を入力とする二分決定グラフで表現される(例えば、図16を参照)。また、ビット値frlは、ビット値flを反転したものである。
(S338)符号化部102は、論理関数Tが恒偽でない(T≠0)か否かを判定する。論理関数Tが恒偽でない(T≠0)場合、処理はS339に進む。一方、論理関数Tが恒偽である(T=0)場合、処理はS340に進む。つまり、論理関数Tが恒偽である(T=0)場合には論理関数Fを更新するS339の処理はスキップされる。
(S341)符号化部102は、論理関数Fが1となるビット列rjを出力する。論理関数Fは、ビット値frl(l=1,2,3)のうち、より上位ビットのビット値が1となるビット値の組み合わせを抽出する条件を表す。つまり、論理関数Fは、ハミング距離テーブルのビット列riに対応する行について、ビット値frl(l=1,2,3)で表現される値の最大値を抽出する論理演算である。従って、この論理関数Fが真(1)であるビット値frl(l=1,2,3)に対応するビット列rjは、ビット列riに対するハミング距離が最小のビット列である。
以上の処理により、ビット列ri、rj間のハミング距離が最小となるビット列rjがビット列ri毎に得られる。
ここで、図24を参照しながら、論理関数gの作成方法について説明する。論理関数gは、演算対象をハミング距離テーブルの下三角部分に制限する条件を表した論理演算(つまり、上三角部分をマスクする論理演算)である。
(S352)符号化部102は、インデックスjを1に初期化する。
(S353)符号化部102は、インデックスjがi未満(j<i)であるか否かを判定する。インデックスjがi未満である場合、処理はS354に進む。一方、インデックスjがi未満でない場合、図24に示した一連の処理は終了する。
ここで、図25〜図28を参照しながら、二分決定グラフに基づく論理関数Tの生成方法について説明する。ここでは、インデックスiが3の場合を例に挙げて説明する。なお、図25に示したハミング距離テーブルに記載の値は、ビット値の反転処理及び対角成分の置き換え処理(後処理)を行った後の値である。
= (Rj4・Rrj3+Rrj4・Rj3)・Rj2・Rrj1
+ Rj4・Rrj3・Rrj2・Rj1
…(1)
fr3(Ri1,Ri2,Ri3,Ri4,Rj1,Rj2,Rj3,Rj4)
= Ri2+Rj4+Rrj3+Rri4・Rj2
+ Ri4・Rj1+Rri4・Rrj1
…(2)
(fr3|r3) = Rj4+Rrj3+Rrj2+Rj1
…(3)
T = Rj4・Rrj3・Rj2・Rrj1+Rj4・Rrj3・Rrj2・Rj1
…(4)
上記の式(3)に記した(fr3|r3)は、図26に示した二分決定グラフGfで表現される。また、上記の式(1)に記した論理関数gは、図26に示した二分決定グラフGgで表現される。上述したS337の処理で、符号化部102は、図26に示すように、二分決定グラフGf、GgをAND演算して論理関数Tを表す二分決定グラフGfgを作成する。二分決定グラフGfgの作成は、図27に示すような手順で行われる。なお、表記の複雑化を避けるため、二分決定グラフの圧縮を一部省略して表記している。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
11 メモリ
12 プロセッサ
31 送信データ
31−A、31−B、31−C、31−D 分割データ
32 符号化情報
32−1、32−2、32−3、32−4、32−5、32−6 符号化パターン
33 演算
34−1、34−2、34−3、34−4、34−5、34−6 符号化データ
35 組み合わせの一部
Claims (9)
- 送信データを分割した複数の分割データと、前記分割データの組み合わせを表す複数の符号化パターンを含む符号化情報とが格納されたメモリを有するコンピュータが、
前記符号化情報に含まれる前記符号化パターンのそれぞれについて、前記符号化パターンに対応する複数の前記分割データを対象に、設定した演算を実行して符号化データを生成し、前記符号化データを前記メモリに格納し、
前記メモリに格納した前記符号化データに対応する前記符号化パターンである第1パターンと、前記演算の対象に対応する前記符号化パターンである第2パターンとを比較し、前記第2パターンが表す前記分割データの組み合わせの一部に、前記第1パターンが表す前記分割データの組み合わせが含まれる場合には、前記符号化データを生成する処理の中で、当該第1パターンに対応する前記符号化データを利用して前記演算を実行する
符号化方法。 - 前記生成する処理では、前記第2パターンが表す前記分割データの組み合わせの一部に前記分割データの組み合わせが含まれる前記第1パターンのうち、前記分割データの数が最大となる前記第1パターンが選択され、当該第1パターンに対応する前記符号化データが前記演算に利用される
請求項1に記載の符号化方法。 - 前記メモリには、前記符号化情報に含まれる前記符号化パターンから選択可能な2つの前記符号化パターンの組毎に、一の前記符号化パターンと他の前記符号化パターンとの間の相違度を表す距離情報が格納され、
前記生成する処理では、前記距離情報に基づいて前記分割データの数が最大となる前記第1パターンが選択される
請求項2に記載の符号化方法。 - 前記生成する処理では、前記符号化情報に含まれる前記符号化パターンから選択可能な2つの前記符号化パターンの組毎に、一の前記符号化パターンと他の前記符号化パターンとの間の相違度を計算する論理演算が第1の二分決定グラフで表現され、前記第1の二分決定グラフを用いて、前記分割データの数が最大となる前記第1パターンを選択する論理演算が第2の二分決定グラフで表現され、前記第2の二分決定グラフを用いて選択された前記第1パターンに対応する前記符号化データが前記演算に利用される
請求項2に記載の符号化方法。 - 送信データを分割した複数の分割データと、前記分割データの組み合わせを表す複数の符号化パターンを含む符号化情報とが格納された記憶部と、
前記符号化情報に含まれる前記符号化パターンのそれぞれについて、前記符号化パターンに対応する複数の前記分割データを対象に、設定した演算を実行して符号化データを生成し、前記符号化データを前記記憶部に格納する演算部と、
を有し、
前記演算部は、前記記憶部に格納した前記符号化データに対応する前記符号化パターンである第1パターンと、前記演算の対象に対応する前記符号化パターンである第2パターンとを比較し、前記第2パターンが表す前記分割データの組み合わせの一部に、前記第1パターンが表す前記分割データの組み合わせが含まれる場合に、前記第1パターンに対応する前記符号化データを利用して前記演算を実行する
符号化装置。 - 送信データを分割した複数の分割データと、前記分割データの組み合わせを表す複数の符号化パターンを含む符号化情報とが格納されたメモリを有するコンピュータに、
前記符号化情報に含まれる前記符号化パターンのそれぞれについて、前記符号化パターンに対応する複数の前記分割データを対象に、設定した演算を実行して符号化データを生成し、前記符号化データを前記メモリに格納し、
前記メモリに格納した前記符号化データに対応する前記符号化パターンである第1パターンと、前記演算の対象に対応する前記符号化パターンである第2パターンとを比較し、前記第2パターンが表す前記分割データの組み合わせの一部に、前記第1パターンが表す前記分割データの組み合わせが含まれる場合には、前記符号化データを生成する処理の中で、当該第1パターンに対応する前記符号化データを利用して前記演算を実行する
処理を実行させる、プログラム。 - 前記演算部は、前記第2パターンが表す前記分割データの組み合わせの一部に前記分割データの組み合わせが含まれる前記第1パターンのうち、前記分割データの数が最大となる前記第1パターンを選択し、当該第1パターンに対応する前記符号化データを前記演算に利用する
請求項5に記載の符号化装置。 - 前記記憶部には、前記符号化情報に含まれる前記符号化パターンから選択可能な2つの前記符号化パターンの組毎に、一の前記符号化パターンと他の前記符号化パターンとの間の相違度を表す距離情報が格納され、
前記演算部は、前記距離情報に基づいて前記分割データの数が最大となる前記第1パターンを選択する
請求項7に記載の符号化装置。 - 前記演算部は、前記符号化情報に含まれる前記符号化パターンから選択可能な2つの前記符号化パターンの組毎に、一の前記符号化パターンと他の前記符号化パターンとの間の相違度を計算する論理演算を第1の二分決定グラフで表現し、前記第1の二分決定グラフを用いて、前記分割データの数が最大となる前記第1パターンを選択する論理演算を第2の二分決定グラフで表現し、前記第2の二分決定グラフを用いて選択した前記第1パターンに対応する前記符号化データを前記演算に利用する
請求項7に記載の符号化装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/076907 WO2015049756A1 (ja) | 2013-10-03 | 2013-10-03 | プログラム、符号化装置、及び符号化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015049756A1 true JPWO2015049756A1 (ja) | 2017-03-09 |
JP6197876B2 JP6197876B2 (ja) | 2017-09-20 |
Family
ID=52778367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015540315A Active JP6197876B2 (ja) | 2013-10-03 | 2013-10-03 | プログラム、符号化装置、及び符号化方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9876608B2 (ja) |
EP (1) | EP3054600A4 (ja) |
JP (1) | JP6197876B2 (ja) |
CN (1) | CN105594129A (ja) |
WO (1) | WO2015049756A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111357203A (zh) | 2017-06-26 | 2020-06-30 | 斯蒂芬·泰琳 | 用于将大数据变换成较小的表示的系统和方法 |
US10727872B2 (en) * | 2018-01-10 | 2020-07-28 | Western Digital Technologies, Inc. | Encoding and decoding of hamming distance-based binary representations of numbers |
JP7126303B2 (ja) * | 2020-08-17 | 2022-08-26 | 株式会社ポリテック | 復元端末、通信システム、復元方法、通信方法、及びプログラム |
CN113704139A (zh) * | 2021-08-24 | 2021-11-26 | 复旦大学 | 一种用于存内计算的数据编码方法和存内计算方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274709A (ja) * | 2002-09-30 | 2004-09-30 | Mitsubishi Electric Research Laboratories Inc | 汎用パリティチェック行列を変換する方法 |
JP2006067072A (ja) * | 2004-08-25 | 2006-03-09 | Fujitsu Ltd | エラー訂正用データの生成方法及び生成装置並びに生成プログラム及び同プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP4476898B2 (ja) * | 2005-08-16 | 2010-06-09 | Kddi株式会社 | 通信システム、通信端末装置及びデータ要求方法 |
JP5076539B2 (ja) * | 2007-02-16 | 2012-11-21 | 富士通株式会社 | 符号化装置および符号化方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3474794B2 (ja) | 1999-02-03 | 2003-12-08 | 日本電信電話株式会社 | 符号変換回路及び符号変換多重化回路 |
JP4696008B2 (ja) | 2006-03-20 | 2011-06-08 | 富士通株式会社 | Ip送信装置およびip送信方法 |
JP4318317B2 (ja) | 2006-06-12 | 2009-08-19 | 富士通株式会社 | データ配信方法、システム、伝送方法及びプログラム |
CN100536350C (zh) * | 2007-02-08 | 2009-09-02 | 华为技术有限公司 | 一种实现编码的电路和方法 |
US8209577B2 (en) * | 2007-12-20 | 2012-06-26 | Microsoft Corporation | Optimizing XOR-based codes |
US8347169B1 (en) * | 2010-03-01 | 2013-01-01 | Applied Micro Circuits Corporation | System and method for encoding using common partial parity products |
US8392805B2 (en) * | 2010-07-15 | 2013-03-05 | Hewlett-Packard Development Company, L. P. | Non-MDS erasure codes for storage systems |
US9426517B2 (en) * | 2012-06-08 | 2016-08-23 | Ntt Docomo, Inc. | Method and apparatus for low delay access to key-value based storage systems using FEC techniques |
US9003257B1 (en) * | 2013-09-19 | 2015-04-07 | U-Blox Ag | Low density parity check encoder and encoding method |
-
2013
- 2013-10-03 CN CN201380080051.3A patent/CN105594129A/zh active Pending
- 2013-10-03 JP JP2015540315A patent/JP6197876B2/ja active Active
- 2013-10-03 WO PCT/JP2013/076907 patent/WO2015049756A1/ja active Application Filing
- 2013-10-03 EP EP13895088.6A patent/EP3054600A4/en not_active Withdrawn
-
2016
- 2016-03-25 US US15/080,760 patent/US9876608B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004274709A (ja) * | 2002-09-30 | 2004-09-30 | Mitsubishi Electric Research Laboratories Inc | 汎用パリティチェック行列を変換する方法 |
JP2006067072A (ja) * | 2004-08-25 | 2006-03-09 | Fujitsu Ltd | エラー訂正用データの生成方法及び生成装置並びに生成プログラム及び同プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP4476898B2 (ja) * | 2005-08-16 | 2010-06-09 | Kddi株式会社 | 通信システム、通信端末装置及びデータ要求方法 |
JP5076539B2 (ja) * | 2007-02-16 | 2012-11-21 | 富士通株式会社 | 符号化装置および符号化方法 |
Non-Patent Citations (1)
Title |
---|
亀山 裕亮、佐沢 真一、佐藤 裕一: "ミッドサイズな符号長に適した消失訂正符号の提案とクラウドコンピューティングでの高速データ転送への適用", 電子情報通信学会技術研究報告, vol. Vol.109 No.190, JPN6017018834, 3 September 2009 (2009-09-03), JP, pages 47 - 52 * |
Also Published As
Publication number | Publication date |
---|---|
JP6197876B2 (ja) | 2017-09-20 |
US9876608B2 (en) | 2018-01-23 |
EP3054600A1 (en) | 2016-08-10 |
US20160211942A1 (en) | 2016-07-21 |
EP3054600A4 (en) | 2016-10-05 |
CN105594129A (zh) | 2016-05-18 |
WO2015049756A1 (ja) | 2015-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5675876B2 (ja) | 連鎖的暗号化反応の系統的記号化および復号化 | |
US7711068B2 (en) | Multi-stage code generator and decoder for communication systems | |
JP5329239B2 (ja) | 通信システムのための多体ベース符号の生成器および復号化器 | |
KR101421286B1 (ko) | 인코딩 및 디코딩 프로세스들을 위해 심볼들의 영속적 비활성화에 의한 fec 코드들을 활용하는 방법 및 장치 | |
JP6197876B2 (ja) | プログラム、符号化装置、及び符号化方法 | |
TW201735553A (zh) | 使用硬選取硬解碼模式下的解碼器產生軟資訊的方法 | |
KR20060116022A (ko) | 패리티 체크 행렬 생성 방법, 데이터 전송 시스템, 부호화장치, 복호 장치 및 패리티 체크 행렬 생성 프로그램 | |
CN103650399A (zh) | 纠正数据单元的自适应生成 | |
JP5600774B1 (ja) | データ伝送装置及び方法 | |
US8386877B2 (en) | Communication system, transmitter, error correcting code retransmitting method, and communication program | |
CN112889221A (zh) | 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定 | |
Zhao et al. | Scale-free Luby transform codes | |
KR102021872B1 (ko) | 인코딩 지연 시간이 개선된 랩터q 인코딩 장치 및 방법 | |
Guttentag et al. | Robust Syndrome Extraction via BCH Encoding | |
JP2011199647A (ja) | 誤り訂正符号化装置及び方法及びプログラム及び誤り訂正復号化装置及び方法及びプログラム | |
Zhang et al. | Distributed LT Codes on Multi-hop Networks | |
CN103138878B (zh) | 通过网络进行数据传输的方法和装置 | |
Zhang | Practical LDGM-based Multiple Description Coding | |
Sun | Loss recovery via erasure coding in packet networks | |
JP2015041863A (ja) | 伝送システム、伝送方法及び伝送プログラム | |
JP2010041677A (ja) | 復号装置、復号方法および復号プログラム | |
JP2010034887A (ja) | 符号化装置、符号化方法および符号化プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |