JPWO2014156480A1 - 光変調器 - Google Patents

光変調器 Download PDF

Info

Publication number
JPWO2014156480A1
JPWO2014156480A1 JP2015508209A JP2015508209A JPWO2014156480A1 JP WO2014156480 A1 JPWO2014156480 A1 JP WO2014156480A1 JP 2015508209 A JP2015508209 A JP 2015508209A JP 2015508209 A JP2015508209 A JP 2015508209A JP WO2014156480 A1 JPWO2014156480 A1 JP WO2014156480A1
Authority
JP
Japan
Prior art keywords
dielectric layer
region
optical modulator
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015508209A
Other languages
English (en)
Inventor
藤方 潤一
潤一 藤方
重樹 高橋
重樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014156480A1 publication Critical patent/JPWO2014156480A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/0151Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index
    • G02F1/0152Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the refractive index using free carrier effects, e.g. plasma effect
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/066Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide channel; buried
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/42Materials having a particular dielectric constant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本発明の光変調器1は、第1の導電型を有する第1の半導体層4と、第1の半導体層4上に形成され、第1の半導体層4上を第1の方向に延びる誘電体層5と、誘電体層5上に形成され、第1の導電型とは異なる第2の導電型を有する第2の半導体層6と、を有し、誘電体層5が、第1の方向から見たときに、誘電体層5の幅方向の中央に位置し、誘電体層5の厚さ方向における電気容量が相対的に大きい第1の領域5aと、幅方向の端部に位置し、厚さ方向における電気容量が相対的に小さい第2の領域5bと、を有している。

Description

本発明は、キャリアプラズマ効果を利用した光変調器に関する。
LAN(Local Area Network)などの光通信システムにおいて用いられる光通信デバイスとして、1310nmおよび1550nmの光ファイバ通信波長帯で動作するシリコン・ベースの光通信デバイスが知られている。このような光通信デバイスは、CMOS(Complementary Metal Oxide Semiconductor)技術を利用することで、光機能素子および電子回路のシリコン基板上への集積化が可能になる点で、非常に有望なデバイスである。
これまで、シリコン・ベースの光通信デバイスとして、導波路、光結合器、および波長フィルタなどの受動デバイスが、非常に広く研究されている。一方で、近年では、光通信システム用の光信号を操作する手段の重要な要素として、シリコン・ベースの光変調器や光スイッチなどの能動デバイスが、非常に注目されている。
シリコン・ベースの光変調器には、熱光学効果を利用してシリコンの屈折率を変化させるものがある。しかしながら、熱光学効果を利用した光変調器は、動作速度が低速であり、1Mb/秒を超える変調周波数が要求される装置には使用することができない。したがって、より多くの光通信システムにおいて要求される高い変調周波数を実現するためには、電気光学効果を利用した光変調器が必要となる。
純シリコンは、線形電気光学効果(Pockels効果)による屈折率の変化を示さず、またFranz−Keldysh効果やKerr効果による屈折率の変化も非常に小さい。そのため、現在提案されている、電気光学効果を利用した光変調器の多くは、キャリアプラズマ効果を利用したものである(例えば、非特許文献1および特許文献1参照)。すなわち、自由キャリアの注入、蓄積、除去、または反転により、シリコン層中の自由キャリア密度を変化させることで、屈折率の実数部と虚数部を変化させ、光の位相や強度を変化させるものである。
図1および図2は、それぞれ非特許文献1および特許文献1に記載の、キャリアプラズマ効果を利用した光変調器を概略的に示す断面図である。
図1に示す光変調器101は、真性半導体シリコンからなり、支持基板102および埋め込み酸化層103と共にSOI(Silicon on Insulator)基板を構成するシリコン層104を有している。シリコン層104は、リブ形状部分を有している。そのリブ形状部分を挟んだ両側には、高濃度p型領域105および高濃度n型領域106が形成されている。高濃度p型領域105および高濃度n型領域106は、シリコン層(真性半導体シリコン)104にそれぞれp型不純物およびn型不純物が高濃度にドープされた領域である。シリコン層104は上面を酸化物クラッド107で覆われている。
このようなPIN(p−intrinsic−n)ダイオード構造に対し、順方向および逆方向バイアスを印加すると、真性半導体シリコンからなるシリコン層104内の自由キャリア密度が変化する。その結果、シリコン層104の屈折率が変化し、導波路としてのシリコン層104を通じて伝達される光が位相変調されるようになっている。
一方、図2に示す光変調器201は、支持基板202および埋め込み酸化層203と共にSOI基板を構成するp型シリコン層204と、誘電体層205を介して、p型シリコン層204に部分的に重なるように積層されたn型シリコン層206と、を有している。p型シリコン層204には、p型不純物が高濃度にドープされた高濃度p型領域204aが形成されている。n型シリコン層206には、n型不純物が高濃度にドープされた高濃度n型領域206aが形成されている。p型シリコン層204およびn型シリコン層206では、キャリア密度の変化が外部信号電圧により制御されるように、不純物濃度が規定されている。p型シリコン層204、誘電体層205、およびn型シリコン層206は周囲を酸化物クラッド207で覆われている。
このようなSIS(Semiconductor−Insulator−Semiconductor)キャパシタ構造では、誘電体層205の両側のp型シリコン層204およびn型シリコン層206で、自由キャリアが蓄積、除去、または反転されることで、光位相変調が行われるようになっている。
グリーン(Green)、外3名、「Ultra−compact, low RF power, 10Gb/s silicon Mach−Zehnder modulator」、Optics Express、(アメリカ)、2007年、第15巻、p.17106−171113
特表2006−515082号公報
しかしながら、キャリアプラズマ効果を利用した上述の光変調器には、以下に示すように、高速動作と、小型化および低消費電力化とを両立できないという問題がある。
図1に示す光変調器の光変調動作速度は、シリコン層104のリブ形状部分内の自由キャリア寿命と、順方向バイアスが取り除かれた場合のキャリア拡散とによって制限される。このようなPINダイオード構造の光変調器は、通常、順方向バイアス動作時に10〜50Mb/秒の範囲内の動作速度を有している。これに対し、キャリア寿命を短くするために、シリコン層104内に不純物を導入することで、切り換え速度を増加させることが可能である。しかしながら、導入された不純物は光変調効率を低下させ、それが小型化および低消費電力化の妨げになってしまう。
また、動作速度に影響する最も大きな因子は、RC時定数によるものである。図1に示す光変調器では、順方向バイアス印加時の電気容量(C)が、PN接合部のキャリア空乏層の減少により非常に大きくなってしまう。理論的には、PN接合部の高速動作は、逆バイアスを印加することにより達成可能である。しかしながら、そのためには、駆動電圧を比較的に大きくするか、あるいはデバイスサイズを比較的大きくする必要がある。
一方、図2に示す光変調器では、理想的には、光信号電界とキャリア密度が動的に外部制御される領域は一致させることが望ましいが、実際には、キャリア密度が動的に変化する領域の厚さは数十nm程度と非常に薄くなってしまう。そのため、所定の位相シフトを得るためには、光変調器の光伝播方向に沿った長さが1mm以上必要となり、デバイスサイズが大きくなってしまう。
また、図2に示す光変調器では、誘電体層206の厚さを薄くした場合、光変調効率を向上させ、デバイスの小型化および低消費電力化を実現することができる。しかしながら、誘電体層206の厚さを薄くすることは、同時に、電気容量を大きくし、RC時定数を大きくするため、動作速度の低下につながる。すなわち、動作速度と光変調効率との間にはトレードオフの関係がある。
そこで、本発明の目的は、高速動作と小型化および低消費電力化とを両立する光変調器を提供することである。
上述した目的を達成するために、本発明の光変調器は、第1の導電型を有する第1の半導体層と、第1の半導体層上に形成され、第1の半導体層上を第1の方向に延びる誘電体層と、誘電体層上に形成され、第1の導電型とは異なる第2の導電型を有する第2の半導体層と、を有し、誘電体層が、第1の方向から見たときに、誘電体層の幅方向の中央に位置し、誘電体層の厚さ方向における電気容量が相対的に大きい第1の領域と、幅方向の端部に位置し、厚さ方向における電気容量が相対的に小さい第2の領域と、を有している。
以上、本発明によれば、高速動作と小型化および低消費電力化とを両立する光変調器を提供することができる。
関連技術の光変調器を概略的に示す断面図である。 関連技術の光変調器を概略的に示す断面図である。 本発明の一実施形態における光変調器を概略的に示す断面図である。 図3Aに示す光変調器の一部を拡大して示す概略断面図である。 本実施形態における誘電体層の電気容量と印加電圧との関係を示すグラフである。 本実施形態の光変調器の製造方法の一工程を示す概略断面図である。 上記製造方法の、図5の工程に続く工程を示す概略断面図である。 上記製造方法の、図6の工程に続く工程を示す概略断面図である。 上記製造方法の、図7の工程に続く工程を示す概略断面図である。 上記製造方法の、図8の工程に続く工程を示す概略断面図である。 上記製造方法の、図9の工程に続く工程を示す概略断面図である。 上記製造方法の、図10の工程に続く工程を示す概略断面図である。 上記製造方法の、図11の工程に続く工程を示す概略断面図である。 上記製造方法の、図12の工程に続く工程を示す概略断面図である。 上記製造方法の、図13の工程に続く工程を示す概略断面図である。 上記製造方法の、図14の工程に続く工程を示す概略断面図である。 上記製造方法の、図15の工程に続く工程を示す概略断面図である。 上記製造方法の、図16の工程に続く工程を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器の変形例を示す概略断面図である。 本実施形態の光変調器を用いたマッハ・ツェンダー型光変調器を概略的に示す平面図である。 本実施形態のマッハ・ツェンダー型光変調器を並列に配置した構成を示す概略平面図である。 本実施形態のマッハ・ツェンダー型光変調器を直列に配置した構成を示す概略平面図である。
以下、図面を参照して、本発明の実施の形態について説明する。
まず、本発明の一実施形態における光変調器の構成を説明する前に、本実施形態の光変調器の動作の基となる、シリコン層内のキャリア密度の変調メカニズムについて説明する。後述する変形例を含め、本実施形態の光変調器は、以下に説明するキャリアプラズマ効果を利用するものである。
前述したように、純シリコンは、Pockels効果による屈折率の変化を示さず、またFranz−Keldysh効果やKerr効果による屈折率の変化も非常に小さい。そのため、純シリコンでは、キャリアプラズマ効果と熱光学効果だけを光変調動作に利用することができる。しかしながら、熱光学効果を利用して屈折率を変化させる光変調器は、動作速度が低速である。したがって、所望の高速動作(1Gb/秒以上)のためには、キャリアプラズマ効果によるキャリア拡散だけが効果的である。キャリアプラズマ効果によるキャリア拡散は、一次近似では、以下の関係式で説明される。
Figure 2014156480
Figure 2014156480
上記式(1)および式(2)において、ΔnおよびΔkはそれぞれ、シリコン層の屈折率変化の実部および虚部を表わしている。また、eは素電荷、λは光波長、εは真空中の誘電率、nは真性半導体シリコンの屈折率、mは電子キャリアの有効質量、mはホールキャリアの有効質量、μは電子キャリアの移動度、μはホールキャリアの移動度、ΔNは電子キャリアの濃度変化、ΔNはホールキャリアの濃度変化である。
シリコン層内でのキャリアプラズマ効果の実験的な評価が行われている。それによると、光通信システムで使用する1310nmおよび1550nmの光ファイバ通信波長帯でのキャリア密度に対する屈折率変化は、上記式(1)および式(2)から求めた結果と良く一致することがわかっている。また、キャリアプラズマ効果を利用した光変調器では、位相変化量は以下の式で定義される。
Figure 2014156480
上記式(3)において、Lは光変調器の光伝播方向に沿った長さである。
キャリアプラズマ効果による位相変化量は電界吸収効果による位相変化量と比べて大きく、以下に述べる光変調器は、基本的に位相変調器としての特徴を示すことができる。
次に、図3Aおよび図3Bを参照して、本実施形態の光変調器の構成について説明する。
図3Aは、本実施形態の光変調器を概略的に示す断面図であり、光の伝播方向に垂直な断面を示している。図3Bは、図3Aに示す光変調器の一部を拡大して示す概略断面図である。
光変調器1は、支持基板2と、支持基板2上に形成された埋め込み酸化層3と、埋め込み酸化層3上に形成され、第1の導電型を有する第1の半導体層4と、を有している。本実施形態では、第1の半導体層4は、p型不純物がドープされたシリコン、すなわちp型シリコンから形成されている。以下、第1の半導体層4を「p型シリコン層」という。支持基板2と埋め込み酸化層3とp型シリコン層4とにより、SOI基板が構成されている。
また、光変調器1は、p型シリコン層4上に形成され、光の伝播方向(紙面直交方向)に延びる誘電体層5と、誘電体層5上に形成され、第1の導電型とは異なる第2の導電型を有する第2の半導体層6と、を有している。本実施形態では、第2の半導体層6は、n型不純物がドープされたシリコン、すなわちn型シリコンから形成されている。以下、第2の半導体層6を「n型シリコン層」という。p型シリコン層4と誘電体層5とn型シリコン層6とにより、SIS(Semiconductor−Insulator−Semiconductor)キャパシタ構造が形成されている。したがって、本実施形態の光変調器1は、SOI基板上に形成された、SISキャパシタ構造を有する光変調器である。n型シリコン層6の上部には、n型シリコン層6と同様の導電型を有する電極引き出し部7が形成されている。すなわち、電極引き出し部7は、n型シリコンから形成されている。
p型シリコン層4およびn型シリコン層6のそれぞれは、多結晶シリコン、アモルファスシリコン、歪シリコン、単結晶シリコン、およびSi1−xGeの少なくとも1つの層から構成されている。また、誘電体層5は、シリコン酸化物、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、および希土類酸化物のいずれか1つ、またはこれらの少なくとも2つからなる合金である。
p型シリコン層4の、誘電体層5を挟んだ両側には、p型不純物が高濃度にドープされた高濃度p型領域4aが形成されている。高濃度p型領域4a上には、電極コンタクト層4bが形成されている。電極コンタクト層4bには、電極配線4cが接続されている。また、電極引き出し部7の、誘電体層5を挟んだ両側には、n型不純物が高濃度にドープされた高濃度n型領域7aが形成されている。高濃度n型領域7a上には、電極コンタクト層7bが形成されている。電極コンタクト層7bには、電極配線7cが接続されている。これら導波路全体は酸化物クラッド8で覆われている。
前述したように、誘電体層5の厚さを薄くすると、光変調効率が向上してデバイスの小型化および低消費電力化が実現される。しかしながら、それは同時に、電気容量の増大につながり、高速動作の妨げになる。
そこで、本実施形態の光変調器1では、図3Bに示すように、誘電体層5が、光の伝播方向(第1の方向)から見たときに、幅方向の中央に位置する中央領域(第1の領域)5aと、端部に位置する端部領域(第2の領域)5bと、を有している。そして、端部領域5bの厚さが、中央領域5aの厚さよりも厚くなっている。すなわち、誘電体層5の厚さ方向における電気容量が、中央領域5aで相対的に大きく、端部領域5bで相対的に小さくなっている。
上述のSISキャパシタ構造の接合界面を伝播する光フィールドにおいては、光電界強度が中央領域5aで大きく、端部領域5bで小さくなる。したがって、誘電体層5の中央領域5aの誘電率を端部領域5bよりも大きくすることで、光変調効率を維持しながら、電気容量を小さくすることができる。すなわち、光変調効率を維持しながら、高速動作を実現することができる。以下、この効果について、図4および表1を参照して説明する。
図4は、本実施形態の誘電体層5の電気容量と印加電圧との関係を示すグラフである。図4のグラフには、端部領域5bの厚さが5nm、10nm、および15nmであるときの、誘電体層5における電気容量の印加電圧依存性がそれぞれ示されている。ここで、誘電体層5の中央領域5aの厚さは5nmである。
図4からわかるように、端部領域5bの厚さを中央領域5aの厚さよりも厚くすると、誘電体層5の厚さが均一の場合に比べて、キャリア蓄積が生じる領域、すなわち印加電圧がマイナスの領域で、電気容量を20〜40%程度低減することできる。また、このときの変調効率VπLを表1に示す。
Figure 2014156480
変調効率VπLが小さいことは、所定の位相シフトに必要な駆動電圧および導波路長が小さいことを意味しており、したがって、光変調効率が良好であることを意味している。
端部領域5bの厚さが10nmの場合の変調効率VπLは、端部領域5bの厚さが5nm(誘電体層5の厚さが均一)の場合と同程度である。すなわち、端部領域5bの厚さを中央領域5aの厚さの2倍にしても、光変調効率を同程度に維持することができる。
一方、端部領域5bの厚さが15nmの場合には、変調効率VπLは、端部領域5bの厚さが5nmの場合と比べて約27%増加しており、光変調効率の低下が見られている。しかしながら、端部領域5bの厚さが15nmの場合、この光変調効率の低下を上回る電気容量の低減効果が得られており(図4参照)、誘電体層5の厚さが均一な場合と比べても、有利な効果を得られることがわかる。
ところで、本実施形態では、上述したように、p型シリコン層4と、誘電体層5と、n型シリコン層6とが、リブ形状あるいはリッジ形状の導波路を形成している。また、このリブ導波路から間隔をおいて、高濃度にドープされた領域(高濃度p型領域4aおよび高濃度n型領域7a)が形成されている。これにより、光フィールドと高濃度にドープされた領域とのオーバーラップによる光吸収損失が低減され、その結果、光変調効率を向上させることができる。
なお、高濃度にドープされた領域のドーピング密度をさらに上昇させると、SISキャパシタ構造における直列抵抗成分をより小さくし、RC時定数をさらに小さくすることができる。その結果、さらなる高速動作を実現することができる。この観点から、電極コンタクト層4b,7bは、シリサイドで形成されていることが好ましい。
上述のSISキャパシタ構造の接合界面付近の領域、すなわち誘電体層5の両側には、キャリア密度が変調される領域が生じる。この領域の厚さ(最大空乏層厚)Wは、熱平衡状態では、以下の式で定義される。
Figure 2014156480
上記式(4)において、εは半導体層の誘電率、kはボルツマン定数、Nはキャリア密度、nは真性キャリア濃度、eは素電荷である。例えば、キャリア密度Nが1017/cmの場合、最大空乏層厚Wは0.1μm程度であり、キャリア密度Nが上昇するのに伴い、空乏層厚、すなわちキャリア密度の変調が生じる領域の厚みは薄くなる。すなわち、光信号電界の広がりに対して、キャリア密度が変調される領域が非常に小さくなり、光変調効率が悪くなることが問題となる。
そのため、本実施形態の光変調器1は、キャリア密度が変調される領域と光フィールドとのオーバーラップが最大となるように設計されている。
光信号電界が感じる実効的な屈折率をneffとし、光信号波長をλとすると、光フィールドサイズはλ/neffとなる。したがって、キャリア密度が変調される領域の高さをλ/neff程度にすることで、光フィールドとキャリア密度が変調される領域との重なりが最大となり、効率的な光の位相変調が実現される。
そのため、誘電体層5の両側で自由キャリアが蓄積、除去、または反転する領域内に、光信号電界がピーク強度を有する領域が配置されるとき、最も高い光変調効率が得られることになる。
次に、図5から図18を参照して、本実施形態の光変調器の製造方法について説明する。図5から図18は、本実施形態の製造方法の各工程における光変調器を概略的に示す断面図であり、それぞれ光の伝播方向に垂直な断面を示している。なお、以下では、誘電体層5が酸化物から構成されている場合を例に挙げて、本実施形態の製造方法を説明するが、これに限定されるものではない。
まず、図5に示すように、支持基板2と埋め込み酸化層3とp型シリコン層4とから構成されたSOI基板を用意する。埋め込み酸化層3は、光損失を低減するために、1000nm以上の厚さを有している。その埋め込み酸化層3上に100nm〜1000nm程度のシリコン層を積層した後、イオン注入法により、表面層にリン(P)あるいはホウ素(B)をドープする。そして、それを熱処理することにより、p型シリコン層4を形成する。なお、予めp型にドープされたシリコン層を備えたSOI基板を用いてもよい。
次に、図6に示すように、p型シリコン層4上に、酸化膜マスク9を形成する。
さらに、酸化膜マスク9上に、窒化シリコン(SiN)層を形成する。そして、リブ導波路(すなわち誘電体層5およびn型シリコン層6)の幅と同等の幅になるように、SiN層をパターニングし、図7に示すように、ハードマスク10を形成する。
次に、熱酸化処理を行い、図8に示すように、酸化膜マスク9の膜厚を厚くする。このとき、酸化膜マスク9のハードマスク10に覆われた部分は、端部だけが熱酸化処理される。そのため、酸化膜マスク9には、厚さが相対的に厚い領域と薄い領域とが形成される。
次に、熱リン酸などの溶液を用いて、ハードマスク10を除去した後、希フッ酸処理などにより、酸化膜マスク9の表面を除去する。その後、再び熱酸化処理を行い、酸化膜マスク9の膜質を向上させることで、図9に示すように、誘電体層5が形成される。
その後、図10に示すように、誘電体層5上に、n型シリコン層6を形成する。具体的には、まず、誘電体層5上に、CVD(Chemical Vapor Deposition)法またはスパッタ法により、多結晶シリコン層を成膜する。その後、イオン注入法により、多結晶シリコン層にPをドープすることで、n型シリコン層6が形成される。
次に、n型シリコン層6上に、低圧CVD法などによりSiN層を形成する。そして、ドライエッチング法などにより、リブ導波路の幅と同等の幅になるように、SiN層をパターニングし、図11に示すように、ハードマスク11を形成する。
その後、このハードマスク11を用いて、図12に示すように、リブ導波路となるべき部分が残るように、n型シリコン層6をパターニングする。このときのエッチングにより、誘電体層5も一部が除去されるが、このエッチングは、誘電体層5自体で停止する。そのため、実際には、n型シリコン層6の下側の部分以外にも、p型シリコン層4上には誘電体層5が存在するが、これ以降、その部分の図示は省略する。
次に、プラズマCVD法などにより、図13に示すように、酸化物クラッド8を成膜する。そして、CMP(Chemical−Mechanical−Polishing)により、酸化物クラッド8の表面を平坦化する。
次に、ハードマスク11を除去後、図14に示すように、酸化物クラッド8上に、n型シリコン層6の電極引き出し部7を形成する。具体的には、まず、酸化物クラッド8上に、CVD法またはスパッタ法により、多結晶シリコン層を成膜する。その後、イオン注入法により、多結晶シリコン層にPをドープすることで、n型の電極引き出し部7が形成される。なお、多結晶シリコン層の成膜中にドープ処理を行うことで、電極引き出し部7を形成することもできる。
次に、図15に示すように、イオン注入法により、n型シリコン層6の電極引き出し部7の両端部に、n型不純物が高濃度にドープされた高濃度n型領域7aを形成する。
次に、プラズマCVD法などにより、n型シリコン層6の電極引き出し部7を埋め込むように、酸化物クラッド8をさらに積層する。そして、図16に示すように、反応性エッチングにより、酸化物クラッド8にコンタクトホール12を形成する。その後、イオン注入法により、p型シリコン層4に、p型不純物が高濃度にドープされた高濃度p型領域4aを形成し、高濃度p型領域4aおよび高濃度n型領域7aの表面に、電極コンタクト層4b,7bをそれぞれ形成する。電極コンタクト層4b,7bは、高濃度p型領域4aおよび高濃度n型領域7a上にNiなどの金属を積層してアニールすることで形成された、シリサイド層であってもよい。
次に、CVD法またはスパッタ法により、Ti/TiN/Al(Cu)あるいはTi/TiN/Wなどの金属層を成膜し、反応性エッチングによりパターニングを行い、電極配線4c,7cを形成する。そして、電極配線4c,7cと駆動回路との接続を行うことで、図17に示すように、光変調器1が完成する。
図18から図24は、本実施形態の光変調器の変形例を概略的に示す断面図であり、光の伝播方向に垂直な断面を示している。各図は、誘電体層付近の拡大図であり、図3Bに対応する図である。
図18および図19に示す変形例では、誘電体層5の厚さが、中央領域5aから端部領域5bにかけて連続的に増加している。一方で、図20および図21に示すように、誘電体層5の厚さは、中央領域5aから端部領域5bにかけて段階的に増加していてもよい。
上述した変形例では、端部領域5bの厚さを、中央領域5aの厚さよりも厚くすることで、誘電体層5の厚さ方向における電気容量を、中央領域5aで相対的に大きく、端部領域5bで相対的に小さくしている。しかしながら、電気容量を変化させる構成は、これに限定されるものではない。他の構成により、誘電体層5の厚さ方向における電気容量を、中央領域5aで相対的に大きく、端部領域5bで相対的に小さくすることもできる。
図22に示す変形例では、中央領域5aと端部領域5bとが異なる積層構造を有しており、図23に示す変形例では、中央領域5aと端部領域5bとが異なる組成で形成されている。また、図24に示す変形例では、誘電体層5の幅方向の中央に、光の伝播方向に沿って、周囲と比べて電気容量が相対的に小さい領域が離散的に設けられている。このような構成により、誘電体層5の厚さ方向における電気容量が、中央領域5aで相対的に大きく、端部領域5bで相対的に小さくなっている。
最後に、本実施形態の光変調器を用いたマッハ・ツェンダー型光変調器の構成について説明する。
図25は、本実施形態の光変調器を用いたマッハ・ツェンダー型光変調器を概略的に示す平面図である。
マッハ・ツェンダー型光変調器20は、互いに平行に配置された第1および第2のアーム21,22を有している。上述した本実施形態の光変調器は、第1および第2のアーム21,22として、マッハ・ツェンダー型光変調器20に組み込まれる。第1および第2のアーム21,22の入力側には、外部から入力される光信号を第1のアーム21と第2のアーム22とに分岐する光分岐構造23が接続されている。第1および第2のアーム21,22の出力側には、第1のアーム21と第2のアーム22とから出力される光信号を結合する光結合構造24が接続されている。また、マッハ・ツェンダー型光変調器20は、第1および第2のアーム21,22にそれぞれ電圧を印加するための電極パッド25を有している。
外部からマッハ・ツェンダー型光変調器20に入力された光信号は、光分岐構造23により分岐され、第1のアーム21と第2のアーム22とに入力する。入力した光信号は、第1のアーム21と第2のアーム22とにより位相変調される。位相変調された光信号は、光結合構造24で位相干渉されることで、光強度変調信号に変換される。
本実施形態のマッハ・ツェンダー型光変調器20では、外部から入力された光信号は、光分岐構造23により、第1のアーム21と第2のアーム22とに等しいパワーで分岐される。ここで、第1のアーム21にプラスの電圧を印加することで、第1のアーム21(すなわち本実施形態の光変調器)の誘電体層の両側にキャリア蓄積が生じることになる。また、第2のアーム22にマイナスの電圧を印加することで、第2のアーム22(すなわち本実施形態の光変調器)の誘電体層の両側のキャリアが除去されることになる。これにより、キャリア蓄積モードとなる第1のアーム21では、光信号電界が感じる屈折率が小さくなり、キャリア除去(空乏化)モードとなる第2のアーム22では、光信号電界が感じる屈折率が大きくなる。このため、第1のアーム21と第2のアーム22との間の光信号位相差が最大となる。このようにして両アームを伝送する光信号を、出力側の光結合構造24により合波することで、光強度変調が生じることになる。本実施形態によれば、40Gbps以上の光信号を送信することが可能となる。
なお、本実施形態のマッハ・ツェンダー型光変調器20は、図26および図27に示すように、並列または直列に配置することで、より高い転送レートを有する光変調器やマトリックス光スイッチなどへの応用も可能である。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、上述した実施形態では、第1の導電型がp型であり、第2の導電型がn型である場合を例示したが、その逆であってもよい。すなわち、第1の導電型を有する第1の半導体層がn型シリコン層であり、第2の導電型を有する第2の半導体層がp型シリコン層であってもよい。
この出願は、2013年3月29曰に出願された日本出願特願2013−074179を基礎とする優先権を主張し、その開示の全てをここに取り込む。
1 光変調器
2 支持基板
3 埋め込み酸化層
4 p型シリコン層
4a 高濃度p型領域
4b 電極コンタクト層
4c 電極配線
5 誘電体層
6 n型シリコン層
7 電極引き出し部
7a 高濃度n型領域
7b 電極コンタクト層
7c 電極配線
8 酸化物クラッド
9 酸化膜マスク
10,11 ハードマスク
12 コンタクトホール
20 マッハ・ツェンダー型光変調器
21 第1のアーム
22 第2のアーム
23 光分岐構造
24 光合波構造
25 電極パッド

Claims (8)

  1. 第1の導電型を有する第1の半導体層と、
    前記第1の半導体層上に形成され、該第1の半導体層上を第1の方向に延びる誘電体層と、
    前記誘電体層上に形成され、前記第1の導電型とは異なる第2の導電型を有する第2の半導体層と、を有し、
    前記誘電体層が、前記第1の方向から見たときに、前記誘電体層の幅方向の中央に位置し、前記誘電体層の厚さ方向における電気容量が相対的に大きい第1の領域と、前記幅方向の端部に位置し、前記厚さ方向における電気容量が相対的に小さい第2の領域と、を有する、光変調器。
  2. 前記誘電体層は、前記第2の領域の厚さが、前記第1の領域の厚さよりも厚い、請求項1に記載の光変調器。
  3. 前記誘電体層の厚さは、前記第1の領域から前記第2の領域にかけて連続的に増加する、請求項2に記載の光変調器。
  4. 前記誘電体層の厚さは、前記第1の領域から前記第2の領域にかけて段階的に増加する、請求項2に記載の光変調器。
  5. 前記誘電体層は、前記第1の領域と前記第2の領域とが異なる積層構造を有する、請求項1に記載の光変調器。
  6. 前記誘電体層は、前記第1の領域と前記第2の領域とが異なる組成で形成されている、請求項1に記載の光変調器。
  7. 前記誘電体層の前記幅方向の中央に、前記第1の方向に沿って、周囲と比べて電気容量が相対的に大きい領域が離散的に設けられている、請求項1に記載の光変調器。
  8. 前記誘電体層が、シリコン酸化物、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、および希土類酸化物のいずれか1つ、または少なくとも2つからなる合金である、請求項1から7のいずれか1項に記載の光変調器。
JP2015508209A 2013-03-29 2014-03-03 光変調器 Pending JPWO2014156480A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013074179 2013-03-29
JP2013074179 2013-03-29
PCT/JP2014/055206 WO2014156480A1 (ja) 2013-03-29 2014-03-03 光変調器

Publications (1)

Publication Number Publication Date
JPWO2014156480A1 true JPWO2014156480A1 (ja) 2017-02-16

Family

ID=51623471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015508209A Pending JPWO2014156480A1 (ja) 2013-03-29 2014-03-03 光変調器

Country Status (2)

Country Link
JP (1) JPWO2014156480A1 (ja)
WO (1) WO2014156480A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7145697B2 (ja) * 2018-08-27 2022-10-03 日本ルメンタム株式会社 電気光学導波路素子及び光モジュール
JP2021002019A (ja) * 2019-06-25 2021-01-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757091B1 (en) * 2003-03-25 2004-06-29 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP2005043770A (ja) * 2003-07-24 2005-02-17 Sun Tec Kk 空間光変調器、光記録方法および光記録装置
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
US20090237770A1 (en) * 2006-07-28 2009-09-24 Electronics And Telecommunications Research Institute Optical device including gate insulator with modulated thickness
US20100215309A1 (en) * 2009-02-20 2010-08-26 Sun Microsystems, Inc. electrical contacts on top of waveguide structures for efficient optical modulation in silicon photonic devices
WO2011030593A1 (ja) * 2009-09-10 2011-03-17 日本電気株式会社 電気光学変調器
WO2011108508A1 (ja) * 2010-03-05 2011-09-09 日本電気株式会社 光変調器
JP2011180595A (ja) * 2010-03-01 2011-09-15 Nec Corp シリコンベース電気光学装置
WO2013146317A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 シリコンベース電気光学装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6757091B1 (en) * 2003-03-25 2004-06-29 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
JP2005043770A (ja) * 2003-07-24 2005-02-17 Sun Tec Kk 空間光変調器、光記録方法および光記録装置
US20060063679A1 (en) * 2004-09-17 2006-03-23 Honeywell International Inc. Semiconductor-insulator-semiconductor structure for high speed applications
US20090237770A1 (en) * 2006-07-28 2009-09-24 Electronics And Telecommunications Research Institute Optical device including gate insulator with modulated thickness
US20100215309A1 (en) * 2009-02-20 2010-08-26 Sun Microsystems, Inc. electrical contacts on top of waveguide structures for efficient optical modulation in silicon photonic devices
WO2011030593A1 (ja) * 2009-09-10 2011-03-17 日本電気株式会社 電気光学変調器
JP2011180595A (ja) * 2010-03-01 2011-09-15 Nec Corp シリコンベース電気光学装置
WO2011108508A1 (ja) * 2010-03-05 2011-09-09 日本電気株式会社 光変調器
WO2013146317A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 シリコンベース電気光学装置

Also Published As

Publication number Publication date
WO2014156480A1 (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6314972B2 (ja) シリコンベース電気光学変調装置
JP5321598B2 (ja) 光変調器とその製造方法
JP5429579B2 (ja) 電気光学変調器
US9341868B2 (en) Silicon-based electro-optical device
JP5321679B2 (ja) 光変調器とその製造方法
JP6853552B2 (ja) 電気光学装置
WO2011108508A1 (ja) 光変調器
US10996539B2 (en) Electro-optic modulator
US20180373067A1 (en) Electroabsorption optical modulator
JP6992961B2 (ja) 電気光学変調器
JP5648628B2 (ja) 光変調構造および光変調器
JP6983590B2 (ja) 光変調器及びその製造方法
US11009726B2 (en) Electroab sorption optical modulator
JP6409299B2 (ja) 光変調用素子および光変調器
JP5369737B2 (ja) 光通信システムとその製造方法
WO2014156480A1 (ja) 光変調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002