JP2021002019A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2021002019A JP2021002019A JP2019116864A JP2019116864A JP2021002019A JP 2021002019 A JP2021002019 A JP 2021002019A JP 2019116864 A JP2019116864 A JP 2019116864A JP 2019116864 A JP2019116864 A JP 2019116864A JP 2021002019 A JP2021002019 A JP 2021002019A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- optical waveguide
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 250
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 230000003287 optical effect Effects 0.000 claims abstract description 233
- 239000000463 material Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 88
- 230000008569 process Effects 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000002834 transmittance Methods 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 6
- 229910052733 gallium Inorganic materials 0.000 claims 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 3
- 239000000758 substrate Substances 0.000 description 20
- 239000012535 impurity Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure
- G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour by interference
- G02F1/212—Mach-Zehnder type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【課題】光導波路を有する半導体装置の特性を向上させる。【解決手段】半導体装置は、光導波路を含む第１半導体層と、光導波路の上に形成された誘電体層と、誘電体層の上に形成された導電層と、を有する。導電層の材料の屈折率は、第１半導体層の材料の屈折率より小さい。【選択図】図２
Description
実施の形態は、半導体装置およびその製造方法に関し、例えば、光導波路を有する半導体装置およびその製造方法に関する。
光通信技術として、シリコンフォトニクス技術が知られている。シリコンフォトニクス技術が採用された半導体装置は、例えば、光導波路内の光の位相を変化させるための光変調部を有する（例えば、特許文献１参照）。
特許文献１に記載の光変調部は、光導波路を含む第１半導体層と、当該光導波路の上に形成された絶縁層と、当該絶縁層の上に形成された第２半導体層と、を有する。当該第２半導体層の材料の例は、多結晶シリコンおよびアモルファスシリコンが含まれる。上記光変調部では、光は、上記光導波路の内部に実質的に閉じ込められた状態で進行する。このとき、上記光変調部にバイアスを印加することによって、上記光導波路内のキャリア密度を変化させることができる。これにより、上記光導波路の内部を伝搬する光の位相を調整できる。
しかしながら、厳密には、上記光導波路の内部を伝搬する光は、当該光の一部が上記光導波路の外部に染み出た状態で進行する。このとき、上記第２半導体層が多結晶シリコンおよびアモルファスシリコンで構成されている場合、上記光の一部は、上記第２半導体層により散乱されることがある。これにより、上記光変調部では、光の伝搬損失が大きくなる。このように、従来の光変調部では、半導体装置の特性を高める観点から、改善の余地がある。
実施の形態の課題は、半導体装置の特性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
実施の形態に係る半導体装置は、光導波路を含む第１半導体層と、上記光導波路の上に形成された誘電体層と、上記誘電体層の上に形成された導電層と、を有する。上記導電層の材料の屈折率は、上記第１半導体層の材料の屈折率より小さい。
実施の形態に係る半導体装置の製造方法は、半導体層の上に誘電体層を形成する工程と、上記誘電体層の上に導電層を形成する工程と、上記半導体層の一部で構成された光導波路を形成する工程と、を含む。
実施の形態に係る半導体装置の製造方法は、半導体層上に誘電体層を形成する工程と、前記誘電体層に犠牲層を形成する工程と、上記半導体層の一部で構成された光導波路を形成する工程と、上記犠牲層および導電層を置換する工程と、を含む。
実施の形態によれば、光導波路を有する半導体装置の特性を向上させることができる。
以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。
［実施の形態１］
（光電気混載装置の回路構成）
図１は、実施の形態１に係る光電気混載装置ＬＥ１の回路構成の一例を示すブロック図である。
（光電気混載装置の回路構成）
図１は、実施の形態１に係る光電気混載装置ＬＥ１の回路構成の一例を示すブロック図である。
図１に示されるように、光電気混載装置ＬＥ１は、第１電子回路ＥＣ１、半導体装置ＳＤ１、光源ＬＳおよびＩＣチップＣＰを有する。実施の形態１に係る半導体装置ＳＤ１は、光導波路ＯＷ、光変調部ＯＭ１、光出力部ＬＯ、光入力部ＬＩおよび受光部ＯＲを有する。ＩＣチップＣＰは、第２電子回路ＥＣ２および第３電子回路ＥＣ３を有する。半導体装置ＳＤ１の構成の詳細については、後述する。
第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３をそれぞれ制御するための電気信号（制御信号）を出力する。また、第１電子回路ＥＣ１は、第３電子回路ＥＣ３から出力された電気信号を受信する。第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３に電気的に接続されている。第１電子回路ＥＣ１は、例えば、制御回路および記憶回路を含む公知のＣＰＵ（Central Processing Unit）またはＦＰＧＡ（Field-Programmable gate array）によって構成されている。
光源ＬＳは、光を出射する。光源ＬＳの種類の例には、レーザダイオード（ＬＤ）が含まれる。光源ＬＳからの出射光の波長は、当該出射光が光導波路ＯＷの内部を透過できればよく、光導波路ＯＷを構成する材料に応じて適宜設定され得る。たとえば、光源ＬＳからの出射光のピーク波長は、１．０μｍ以上かつ１．６μｍ以下である。光源ＬＳは、光導波路ＯＷを介して光変調部ＯＭ１に光学的に接続されている。
第２電子回路ＥＣ２は、光変調部ＯＭ１の動作を制御するための電気信号（制御信号）を出力する。より具体的には、第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて、光変調部ＯＭ１を制御する。第２電子回路ＥＣ２は、光変調部ＯＭ１に電気的に接続されている。第２電子回路ＥＣ２は、例えば、制御回路を含む公知のトランシーバＩＣによって構成されている。
光変調部ＯＭ１は、第２電子回路ＥＣ２から受信した制御信号に基づいて、光源ＬＳから出射された光の位相を変調する。光変調部ＯＭ１は、当該制御信号に含まれる情報を含んだ光信号を生成する。光変調部ＯＭ１の種類は、マッハツェンダ型光変調部である。光変調部ＯＭ１は、電気制御型光変調部であってもよいし、電気制御および熱制御を併用した併用型光変調部であってもよい。光変調部ＯＭ１は、光導波路ＯＷを介して、光出力部ＬＯに光学的に接続されている。
光出力部ＬＯは、光変調部ＯＭ１で変調された光信号を、半導体装置ＳＤ１の外部に出力する。たとえば、光出力部ＬＯは、光信号を外部の光ファイバに向けて出射する。光出力部ＬＯの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。
光入力部ＬＩは、外部からの光を半導体装置ＳＤ１の内部に入力する。たとえば、外部の光ファイバから出射された光信号を半導体装置ＳＤ１の内部に入力する。光入力部ＬＩの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。光入力部ＬＩは、光導波路ＯＷを介して、受光部ＯＲに光学的に接続されている。
受光部ＯＲは、光入力部ＬＩから受信した光信号に基づいて、電子正孔対を生成する。受光部ＯＲは、光信号を電気信号に変換する。受光部ＯＲは、光電変換特性を有していればよい。受光部ＯＲの種類の例には、アバランシェフォトダイオード型受光部が含まれる。受光部ＯＲは、第３電子回路ＥＣ３に電気的に接続されている。
第３電子回路ＥＣ３は、受光部ＯＲから受信した電気信号を処理するとともに、処理された電気信号を第１電子回路ＥＣ１に出力する。より具体的には、第３電子回路ＥＣ３は、受光部ＯＲから受信した電気信号を増幅し、第１電子回路ＥＣ１に出力する。第３電子回路ＥＣ３は、例えば、増幅回路を含む公知のレシーバＩＣによって構成されている。
（光電気混載装置の動作）
次いで、実施の形態１に係る光電気混載装置ＬＥ１の動作例について説明する。
次いで、実施の形態１に係る光電気混載装置ＬＥ１の動作例について説明する。
まず、光電気混載装置ＬＥ１の送信用部分について説明する。光源ＬＳからの出射光は、光導波路ＯＷを介して光変調部ＯＭ１に到達する。第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて光変調部ＯＭ１の動作を制御し、光変調部ＯＭ１に到達した光を変調する。これにより、電気信号が、光信号に変換される。そして、当該光信号は、光導波路ＯＷを介して光出力部ＬＯに到達し、光出力部ＬＯにおいて半導体装置ＳＤ１の外部に出射される。半導体装置ＳＤ１から出力された光信号は、光ファイバなどを介して他の半導体装置に導光される。
次いで、光電気混載装置ＬＥ１の受信用部分について説明する。光ファイバなどを介して他の半導体装置から導光された光信号は、光入力部ＬＩに到達する。当該光信号は、光入力部ＬＩにおいて光導波路ＯＷの内部に導かれる。上記光信号は、光導波路ＯＷを介して受光部ＯＲに到達し、電気信号に変換される。そして、当該電気信号は、第３電子回路ＥＣ３で処理された後、第１電子回路ＥＣ１に送信される。
（半導体装置の構成）
次いで、実施の形態に係る半導体装置ＳＤ１の構成について説明する。
次いで、実施の形態に係る半導体装置ＳＤ１の構成について説明する。
図２は、半導体装置ＳＤ１の要部断面図である。換言すると、図２は、半導体装置ＳＤ１において、光導波路ＯＷの延在方向に直交し、かつ光変調部ＯＭ１を通る要部断面図である。
図２に示されるように、半導体装置ＳＤ１は、基板ＳＵＢ、第１絶縁層ＩＬ１、光変調部ＯＭ１、第２絶縁層ＩＬ２、第３絶縁層ＩＬ３、第１プラグＰＬ１および第２プラグＰＬ２を有する。光変調部ＯＭ１は、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ１と、第２半導体層ＳＬ２とを有する。
基板ＳＵＢは、第１絶縁層ＩＬ１を介して光変調部ＯＭ１を支持する支持体である。基板ＳＵＢの種類の例には、シリコン基板が含まれる。当該シリコン基板は、例えば、ホウ素（Ｂ）およびリン（Ｐ）などの不純物を含むシリコン単結晶基板である。たとえば、当該シリコン基板の主面の面方位は（１００）であり、当該シリコン基板の抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。基板ＳＵＢの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。
第１絶縁層ＩＬ１は、基板ＳＵＢ上に形成されている。第１絶縁層ＩＬ１は、光導波路ＯＷの内部を伝搬する光を光導波路ＯＷの内部に実質的に閉じ込めるためのクラッド層である。第１絶縁層ＩＬ１の材料は、光導波路ＯＷの材料の屈折率より小さい屈折率を有する。第１絶縁層ＩＬ１の材料の例には、酸化シリコン（ＳｉＯ２）が含まれる。第１絶縁層ＩＬ１の材料の屈折率は、例えば、１．４６である。なお、本明細書における屈折率は、波長１．５μｍの光に対する数値である。
第１絶縁層ＩＬ１の厚さは、光導波路ＯＷからの光の染み出し距離より大きいことが好ましい。半導体装置ＳＤ１に加わる応力を低減させる観点と、半導体装置ＳＤ１の製造時における静電チャックによる半導体ウェハの貼りつきを抑制する観点とから、第１絶縁層ＩＬ１の厚さは、小さいことが好ましい。たとえば、第１絶縁層ＩＬ１の厚さは、２μｍ以上かつ３μｍ以下である。
なお、第１絶縁層ＩＬ１が支持体として機能する場合には、半導体装置ＳＤ１は、基板ＳＵＢを有していなくてもよい。この場合、第１絶縁層ＩＬ１は、例えば、サファイヤ基板である。
実施の形態１に係る光変調部ＯＭ１は、マッハツェンダ型光変調部である。すなわち、光変調部ＯＭ１は、入力用光導波路と、当該入力用光導波路から分岐した一対の光導波路ＯＷ（分岐導波路）と、出力用光導波路と、を有する。図２は、実施の形態１に係る半導体装置ＳＤ１の要部として、一対の光導波路ＯＷのうちの一方の光導波路ＯＷの近傍領域を示している。
光変調部ＯＭ１は、光導波路ＯＷを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ１と、第２半導体層ＳＬ２とを有する。
第１半導体層ＳＬ１は、光導波路ＯＷおよび一対のスラブ部ＳＬＢを含む。第１半導体層ＳＬ１は、第１導電型を有する半導体である。当該第１導電型は、ｎ型であってもよいし、ｐ型であってもよい。上記第１導電型がｎ型である場合、第１半導体層ＳＬ１は、ヒ素（Ａｓ）およびリン（Ｐ）などのｎ型不純物を含む。上記第１導電型がｐ型である場合、第２半導体層ＳＬ２は、ホウ素（Ｂ）および二フッ化ボロン（ＢＦ２）などのｐ型不純物を含む。第１半導体層ＳＬ１の不純物濃度は、例えば、１×１０１７／ｃｍ３以上である。
第１半導体層ＳＬ１の材料は、光導波路ＯＷの内部を通る光に対して透明な半導体材料である。第１半導体層ＳＬ１の材料の例には、シリコンおよびゲルマニウムが含まれる。第１半導体層ＳＬ１の材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。第１半導体層ＳＬ１の材料の屈折率は、例えば、３．５である。
光導波路ＯＷは、その内部を光が伝搬可能な経路である。光導波路ＯＷは、第１絶縁層ＩＬ１上に形成されている。光導波路ＯＷは、第１絶縁層ＩＬ１、第２絶縁層ＩＬ２、誘電体層ＤＬおよび導電層ＣＬ１により、直接的または間接的に覆われている。実施の形態１では、光導波路ＯＷの上面は、誘電体層ＤＬに直接的に接している。換言すると、光導波路ＯＷの上面は、誘電体層ＤＬを介して、導電層ＣＬ１に間接的に接している。光導波路の両側面は、第２絶縁層ＩＬ２に直接的に接している。光導波路ＯＷの下面は、第１絶縁層ＩＬ１に直接的に接している。
光導波路ＯＷは、光導波路ＯＷの材料の屈折率より小さい屈折率を有する第１絶縁層ＩＬ１、第２絶縁層ＩＬ２、誘電体層ＤＬおよび導電層ＣＬ１によって覆われている。これにより、光は、光導波路ＯＷの内部に実質的に閉じ込められた状態で、光導波路ＯＷの内部を進行することができる。ただし、当該光は、当該光の波長オーダ分、光導波路ＯＷの外部に染み出しながら、光導波路ＯＷの内部を進行する。
光導波路ＯＷの延在方向に直交する断面における光導波路ＯＷの断面形状は、光導波路ＯＷの内部を光が伝搬できる形状であればよい。光導波路ＯＷの断面形状の例には、矩形状および台形状が含まれる。
光導波路ＯＷの幅および厚さ（高さ）は、光導波路ＯＷの内部を光が適切に伝搬できれる大きさであればよい。光導波路ＯＷの幅および厚さは、光導波路ＯＷの内部を通過する光の波長、および当該光のモードなどの条件に応じて適宜設定され得る。光導波路ＯＷの幅は、例えば、３００ｎｍ以上かつ５００ｎｍ以下である。光導波路ＯＷの厚さは、例えば、２００ｎｍ以上かつ３００ｎｍ以下である。
なお、光導波路ＯＷの幅は、光導波路ＯＷの両側面の間隔であり、両側面の対向方向（幅方向）における光導波路ＯＷの長さである。光導波路ＯＷの厚さは、第１半導体層ＳＬ１の底面と、光導波路ＯＷの上面との間隔である。
スラブ部ＳＬＢは、第１絶縁層ＩＬ１上に形成されている。スラブ部ＳＬＢは、光導波路ＯＷの幅方向において、光導波路ＯＷと隣接するように第１絶縁層ＩＬ１上に形成されている。スラブ部ＳＬＢは、光導波路ＯＷと一体として形成されている。
スラブ部ＳＬＢの厚さは、光導波路ＯＷの内部に光を適切に閉じ込める観点から、光導波路ＯＷの厚さより小さいことが好ましい。スラブ部ＳＬＢの厚さは、１００ｎｍ程度であることが好ましい。スラブ部ＳＬＢにおける電圧降下を抑制する観点と、第１プラグＰＬ１およびスラブ部ＳＬＢの間でオーミック接合を形成する観点とから、スラブ部ＳＬＢの不純物濃度は、光導波路ＯＷの不純物濃度より大きいことが好ましい。
誘電体層ＤＬは、第１半導体層ＳＬ１の上に形成されている。誘電体層ＤＬは、第１半導体層ＳＬ１および第２半導体層ＳＬ２を電気的に絶縁する。誘電体層ＤＬの厚さは、例えば、１０ｎｍ以上かつ３０ｎｍ以下である。誘電体層ＤＬの材料は、例えば、酸化シリコン（ＳｉＯ２）である。
導電層ＣＬ１は、誘電体層ＤＬの上に形成されている。導電層ＣＬ１は、第２半導体層ＳＬ２とともに光変調部ＯＭ１における電極を構成する。導電層ＣＬ１は、光変調部ＯＭ１における透明電極である。これにより、光導波路ＯＷから染み出した光が、導電層ＣＬ１によって散乱されることを抑制できる。このような観点から、導電層ＣＬ１は、その波長が１．１μｍ以上かつ１．６μｍ以下である光に対して、６０％以上の透過率を有することが好ましい。
導電層ＣＬ１の導電率は、導電層ＣＬ１が電極の一部として機能できればよい。導電層ＣＬ１の導電率は、例えば、３００μΩｃｍ以上かつ７００μΩｃｍ以下である。
導電層ＣＬ１の材料の屈折率は、第１半導体層ＳＬ１の材料の屈折率より小さい。これにより、導電層ＣＬ１は、光導波路ＯＷの内部に光を閉じ込めるためのクラッド層として機能する。これにより、光導波路ＯＷから染み出した光が、導電層ＣＬ１の上に形成された第２半導体層ＳＬ２および第２プラグＰＬ２によって散乱されることを抑制できる。このような観点から、導電層ＣＬ１の材料の屈折率は、１．５以上かつ２．０以下であることが好ましい。
導電層ＣＬ１の材料は、金属を除き、かつ導電層ＣＬ１が上記機能を発揮できれば特に限定されない。たとてば、導電層ＣＬ１の材料の例には、酸化インジウムスズ（ＩＴＯ）、酸化チタン（ＴｉＯ２）、ガリウム添加酸化亜鉛（ＧＺＯ）、およびインジウムガリウム添加酸化亜鉛（ＩＧＺＯ）が含まれる。
導電層ＣＬ１の厚さは、光導波路ＯＷから染み出した光が、第２半導体層ＳＬ２および第２プラグＰＬ２に到達し、散乱されることを抑制する観点から、大きいことが好ましい。たとえば、導電層ＣＬ１の厚さは、３５０ｎｍ以上であることが好ましい。導電層ＣＬ１の厚さは、第１プラグＰＬ１の高さを小さくすることで、第１プラグＰＬ１の抵抗を低減する観点から、小さいことが好ましい。たとえば、導電層ＣＬ１の厚さは、４５０ｎｍ以下であることが好ましい。
第１半導体層ＳＬ１の突出部と、誘電体層ＤＬと、導電層ＣＬ１との合計厚さは、第２絶縁層ＩＬ２の研磨工程を容易化する観点から、大きいことが好ましい。上記合計厚さは、光導波路ＯＷの厚さ方向における、スラブ部ＳＬＢの上面と、導電層ＣＬ１の上面との間隔である。上記合計厚さは、５００ｎｍ以上であることが好ましい。
第２半導体層ＳＬ２は、導電層ＣＬ１および第２絶縁層ＩＬ２の上に形成されている。第２半導体層ＳＬ２は、導電層ＣＬ１とともに光変調部ＯＭ１における電極を構成する。すなわち、第２半導体層ＳＬ２は、第２プラグＰＬ２および導電層ＣＬ１の間において、第２プラグＰＬ２および導電層ＣＬ１を電気的に接続している。
第２半導体層ＳＬ２は、第２導電型を有する。当該第２導電型は、ｎ型であってもよいし、ｐ型であってもよい。すなわち、上記第１導電型および上記第２導電型は、互いに同じであってもよいし、異なっていてもよい。実施の形態１では、当該第２導電型は、ｎ型である。第２半導体層ＳＬ２が含む不純物の例は、第１半導体層ＳＬ１が含む不純物の例と同様である。第２半導体層ＳＬ２の不純物濃度は、１×１０１７／ｃｍ３以上である。第２半導体層ＳＬ２の材料の例は、例えば、多結晶シリコンである。
第２半導体層ＳＬ２の幅は、光導波路ＯＷの幅より大きいことが好ましい。これにより、平面視において、光導波路ＯＷと重ならない位置に第２プラグＰＬ２を形成することができる。コンタクトリークの増大と、プラズモン共鳴に起因して生じる光導波路ＯＷから染み出た光の損失とを抑制することができる。なお、第２半導体層ＳＬ２の幅は、光導波路ＯＷの幅方向における第２半導体層ＳＬ２の長さである。
第２絶縁層ＩＬ２および第３絶縁層ＩＬ３は、光変調部ＯＭ１を覆うように第１絶縁層ＩＬ１上に形成されている。第２絶縁層ＩＬ２は、第１半導体層ＳＬ１、誘電体層ＤＬおよび導電層ＣＬ１を覆うように、第１絶縁層ＩＬ１上に形成されている。第２絶縁層ＩＬ２の上面は、導電層ＣＬ１の上面とほぼ同じ高さに位置している。第３絶縁層ＩＬ３は、第２半導体層を覆うように、第２絶縁層ＩＬ２上に形成されている。
第２絶縁層ＩＬ２および第３絶縁層ＩＬ３は、光導波路ＯＷの材料の屈折率より小さい屈折率を有する材料で構成されている。第２絶縁層ＩＬ２の材料の例には、酸化シリコン（ＳｉＯ２）が含まれる。第２絶縁層ＩＬ２の材料の屈折率は、例えば、１．４６である。
第３絶縁層ＩＬ３上に形成されている配線（不図示）によって、光導波路ＯＷから染み出した光が散乱されることを抑制する観点から、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３の合計厚さは、１．５μｍ以上であることが好ましい。また、製造プロセスの容易性の観点から、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３の合計厚さは、２μｍ程度であることがより好ましい。
第１プラグＰＬ１は、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３に形成された貫通孔を埋めるように形成されている。第１プラグＰＬ１は、第１半導体層ＳＬ１のスラブ部ＳＬＢと、配線（不図示）とを互いに電気的に接続している。第１プラグＰＬ１は、第２絶縁層ＩＬ２の厚さ方向に沿って、光変調部ＯＭ１のスラブ部ＳＬＢに達するように形成されている。第１プラグＰＬ１については、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第１プラグＰＬ１は、例えば、バリア膜と、当該バリア膜上に形成された導電膜と、を有する。上記バリア膜の材料の例には、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）が含まれる。上記導電膜の材料は、例えば、タングステン（Ｗ）である。
第２プラグＰＬ２は、第３絶縁層ＩＬ３に形成された貫通孔を埋めるように形成されている。第２プラグＰＬ２は、第２半導体層ＳＬ２を介して、導電層ＣＬ１および配線（不図示）を互いに電気的に接続している。第２プラグＰＬ２は、第３絶縁層ＩＬ３の厚さ方向に沿って、第２半導体層ＳＬ２に達するように形成されている。第２プラグＰＬ２は、平面視において、光導波路ＯＷと異なる位置に形成されていることが好ましい。前述のとおり、コンタクトリークの増大と、プラズモン共鳴に起因して生じる光導波路ＯＷから染み出た光の損失とを抑制することができる。
第２プラグＰＬ２についても、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第２プラグＰＬ２の材料の例には、第１プラグＰＬ１と同様である。
（導電層ＣＬ１の役割）
ここで、実施の形態１に係る半導体装置ＳＤ１における導電層ＣＬ１の役割について説明する。比較のため、第１半導体層ＳＬ１、誘電体層ＤＬおよび多結晶半導体層で構成された光受光部を有する半導体装置（以下、「比較用の半導体装置１」ともいう）についても説明する（上記の先行技術文献を参照）。すなわち、比較用の半導体装置１は、導電層ＣＬ１を有しない。上記多結晶半導体層は、第２半導体層ＳＬ２に相当する。比較用の半導体装置１では、多結晶半導体層の材料の屈折率は、光導波路ＯＷの材料の屈折率と同程度である。このため、光は、上記多結晶半導体層の内部も伝搬する。すなわち、光導波路ＯＷの内部を進行する光は、上記多結晶半導体層を構成する材料のグレインに起因して散乱される。また、比較用の半導体装置１では、光導波路ＯＷから染み出した光が、第２プラグＰＬ２に到達すると、第２プラグＰＬ２によって散乱される。この結果、比較用の半導体装置１では、光の伝搬損失が大きい。
ここで、実施の形態１に係る半導体装置ＳＤ１における導電層ＣＬ１の役割について説明する。比較のため、第１半導体層ＳＬ１、誘電体層ＤＬおよび多結晶半導体層で構成された光受光部を有する半導体装置（以下、「比較用の半導体装置１」ともいう）についても説明する（上記の先行技術文献を参照）。すなわち、比較用の半導体装置１は、導電層ＣＬ１を有しない。上記多結晶半導体層は、第２半導体層ＳＬ２に相当する。比較用の半導体装置１では、多結晶半導体層の材料の屈折率は、光導波路ＯＷの材料の屈折率と同程度である。このため、光は、上記多結晶半導体層の内部も伝搬する。すなわち、光導波路ＯＷの内部を進行する光は、上記多結晶半導体層を構成する材料のグレインに起因して散乱される。また、比較用の半導体装置１では、光導波路ＯＷから染み出した光が、第２プラグＰＬ２に到達すると、第２プラグＰＬ２によって散乱される。この結果、比較用の半導体装置１では、光の伝搬損失が大きい。
これに対して、実施の形態１に係る半導体装置ＳＤ１では、導電層ＣＬ１の材料の屈折率は、光導波路ＯＷの材料の屈折率より小さい。このため、導電層ＣＬ１は、光導波路ＯＷの内部に光を閉じ込めるためのクラッド層として機能する。これにより、光導波路ＯＷから染み出した光は、光散乱の原因となる第２半導体層ＳＬ２および第２プラグＰＬ２に到達し難くなる。結果として、実施の形態１では、光導波路ＯＷの内部を進行する光の光損失を低減することができる。
厳密には、光は、光導波路ＯＷ上に形成された導電層ＣＬ１の内部に染み出した状態で光導波路ＯＷの内部を進行する。実施の形態１では、導電層ＣＬ１は、上記光に対する透過率の高い材料で構成されている。このため、比較用の半導体装置１と比較して、光導波路ＯＷの内部を進行する光の光損失を低減することができる。
（半導体装置の製造方法）
次いで、実施の形態１に係る半導体装置ＳＤ１の製造方法の一例について説明する。図３〜図１１は、半導体装置ＳＤ１の製造方法に含まれる工程の一例を示す要部断面図である。
次いで、実施の形態１に係る半導体装置ＳＤ１の製造方法の一例について説明する。図３〜図１１は、半導体装置ＳＤ１の製造方法に含まれる工程の一例を示す要部断面図である。
実施の形態１に係る半導体装置ＳＤ１の製造方法は、（１）半導体ウェハＳＷの準備工程と、（２）誘電体層ＤＬの形成工程と、（３）導電層ＣＬ１の形成工程と、（４）光導波路ＯＷの形成工程と、（５）第２絶縁層ＩＬ２の形成工程と、（６）第２絶縁層ＩＬ２の研磨工程と、（７）第２半導体層ＳＬ２の形成工程と、（８）第３絶縁層ＩＬ３の形成工程と、（９）第１プラグＰＬ１および第２プラグＰＬ２の形成工程と、を含む。
（１）半導体ウェハＳＷの準備
まず、図３に示されるように、基板ＳＵＢと、基板ＳＵＢ上に形成された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に形成された第１半導体層ＳＬ１と、を有する半導体ウェハＳＷを準備する。
まず、図３に示されるように、基板ＳＵＢと、基板ＳＵＢ上に形成された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に形成された第１半導体層ＳＬ１と、を有する半導体ウェハＳＷを準備する。
半導体ウェハＳＷは、製造されてもよいし、市販品として購入されてもよい。半導体ウェハＳＷは、例えば、ＳＯＩ（Silicon On Insulator）基板である。ＳＯＩ基板の製造方法としては、公知の製造方法から適宜選択され得る。ＳＯＩ基板の製造方法の例には、ＳＩＭＯＸ（Separation by Implantation of Oxygen）法およびスマートカット法が含まれる。次いで、イオン注入技術によって、所望の不純物濃度の不純物を第１半導体層ＳＬ１内に注入する。
基板ＳＵＢおよび不純物の材料の例は、前述の通りである。第１半導体層ＳＬ１の材料の例には、シリコンおよびゲルマニウムが含まれる。第１半導体層ＳＬ１の材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。
（２）誘電体層ＤＬの形成
次いで、図４に示されるように、第１半導体層ＳＬ１の上に誘電体層ＤＬを形成する。誘電体層ＤＬの形成方法の例には、ＣＶＤ法および熱酸化法が含まれる。
次いで、図４に示されるように、第１半導体層ＳＬ１の上に誘電体層ＤＬを形成する。誘電体層ＤＬの形成方法の例には、ＣＶＤ法および熱酸化法が含まれる。
（３）導電層ＣＬ１の形成
次いで、図５に示されるように、誘電体層ＤＬの上に導電層ＣＬ１を形成する。導電層ＣＬ１の形成方法は、例えば、スパッタリング法である。
次いで、図５に示されるように、誘電体層ＤＬの上に導電層ＣＬ１を形成する。導電層ＣＬ１の形成方法は、例えば、スパッタリング法である。
（４）光導波路ＯＷの形成
次いで、図６に示されるように、第１半導体層ＳＬ１、誘電体層ＤＬおよび導電層ＣＬ１をパターニングして、第１半導体層ＳＬ１の一部（残部）で構成された光導波路ＯＷおよびスラブ部ＳＬＢを形成する。より具体的には、光導波路ＯＷが形成される領域以外の領域において、導電層ＣＬ１および誘電体層ＤＬを除去するとともに、第１半導体層ＳＬ１の厚さ方向において第１半導体層ＳＬ１の一部が残るように、パターニングを行う。また、第１半導体層ＳＬ１のうち、光導波路ＯＷおよびスラブ部ＳＬＢとなる部分以外の部分も、所望の形状にパターニングされる。第１半導体層ＳＬ１のパターニングは、フォトリソグラフィ技術およびエッチング技術によって行われ得る。
次いで、図６に示されるように、第１半導体層ＳＬ１、誘電体層ＤＬおよび導電層ＣＬ１をパターニングして、第１半導体層ＳＬ１の一部（残部）で構成された光導波路ＯＷおよびスラブ部ＳＬＢを形成する。より具体的には、光導波路ＯＷが形成される領域以外の領域において、導電層ＣＬ１および誘電体層ＤＬを除去するとともに、第１半導体層ＳＬ１の厚さ方向において第１半導体層ＳＬ１の一部が残るように、パターニングを行う。また、第１半導体層ＳＬ１のうち、光導波路ＯＷおよびスラブ部ＳＬＢとなる部分以外の部分も、所望の形状にパターニングされる。第１半導体層ＳＬ１のパターニングは、フォトリソグラフィ技術およびエッチング技術によって行われ得る。
このとき、第１半導体層ＳＬ１の上記一部が適切に残るように、第１半導体層ＳＬ１、誘電体層ＤＬおよび導電層ＣＬ１をパターニングする観点から、導電層ＣＬ１の厚さは小さいことが好ましい。前述のとおり、導電層ＣＬ１の厚さは、例えば、４５０ｎｍ以下であることが好ましい。
なお、フォトリソグラフィ技術およびイオン注入技術によって、スラブ部ＳＬＢ内に不純物を注入してもよい。これにより、スラブ部ＳＬＢの不純物濃度を、光導波路ＯＷの不純物濃度より大きくできる。
（５）第２絶縁層ＩＬ２の形成
次いで、図７に示されるように、光導波路ＯＷ、スラブ部ＳＬＢ、誘電体層ＤＬおよび導電層ＣＬ１を覆うように、第２絶縁層ＩＬ２を第１絶縁層ＩＬ１上に形成する。第２絶縁層ＩＬ２の形成方法は、例えば、ＣＶＤ法である。
次いで、図７に示されるように、光導波路ＯＷ、スラブ部ＳＬＢ、誘電体層ＤＬおよび導電層ＣＬ１を覆うように、第２絶縁層ＩＬ２を第１絶縁層ＩＬ１上に形成する。第２絶縁層ＩＬ２の形成方法は、例えば、ＣＶＤ法である。
（６）第２絶縁層ＩＬ２の研磨
次いで、図８に示されるように、第２絶縁層ＩＬ２から導電層ＣＬ１が露出するように、第２絶縁層ＩＬ２の上面を研磨する。これにより、第２絶縁層ＩＬ２の上面と、導電層ＣＬ１の上面とが、同一面内に位置することとなる。第２絶縁層ＩＬ２の上面の研磨方法は、例えば、ＣＭＰ法が含まれる。
次いで、図８に示されるように、第２絶縁層ＩＬ２から導電層ＣＬ１が露出するように、第２絶縁層ＩＬ２の上面を研磨する。これにより、第２絶縁層ＩＬ２の上面と、導電層ＣＬ１の上面とが、同一面内に位置することとなる。第２絶縁層ＩＬ２の上面の研磨方法は、例えば、ＣＭＰ法が含まれる。
（７）第２半導体層ＳＬ２の形成
次いで、図９に示されるように、第２絶縁層ＩＬ２から露出する導電層ＣＬ１および第２絶縁層ＩＬ２の上に第２半導体層ＳＬ２を形成する。たとえば、ＣＶＤ法によって第２絶縁層ＩＬ２の材料を導電層ＣＬ１および第２絶縁層ＩＬ２の上に半導体膜を堆積した後、フォトリソグラフィ技術およびエッチング技術によって所望の形状となるように、上記半導体膜をパターニングすることによって、第２半導体層ＳＬ２を形成できる。これにより、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ１と、第２半導体層ＳＬ２とを有する光変調部ＯＭ１が形成される。
次いで、図９に示されるように、第２絶縁層ＩＬ２から露出する導電層ＣＬ１および第２絶縁層ＩＬ２の上に第２半導体層ＳＬ２を形成する。たとえば、ＣＶＤ法によって第２絶縁層ＩＬ２の材料を導電層ＣＬ１および第２絶縁層ＩＬ２の上に半導体膜を堆積した後、フォトリソグラフィ技術およびエッチング技術によって所望の形状となるように、上記半導体膜をパターニングすることによって、第２半導体層ＳＬ２を形成できる。これにより、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ１と、第２半導体層ＳＬ２とを有する光変調部ＯＭ１が形成される。
（８）第３絶縁層ＩＬ３の形成
次いで、図１０に示されるように、第２半導体層ＳＬ２を覆うように、第３絶縁層ＩＬ３を第２絶縁層ＩＬ２上に形成する。第２絶縁層ＩＬ２の形成方法は、例えば、ＣＶＤ法である。第３絶縁層ＩＬ３の上面は、上記研磨方法と同様の方法によって、研磨されてもよい。
次いで、図１０に示されるように、第２半導体層ＳＬ２を覆うように、第３絶縁層ＩＬ３を第２絶縁層ＩＬ２上に形成する。第２絶縁層ＩＬ２の形成方法は、例えば、ＣＶＤ法である。第３絶縁層ＩＬ３の上面は、上記研磨方法と同様の方法によって、研磨されてもよい。
（９）第１プラグＰＬ１および第２プラグＰＬ２の形成
次いで、図１１に示されるように、第１プラグＰＬ１および第２プラグＰＬ２を形成する。具体的には、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３を貫通し、スラブ部ＳＬＢに達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第１プラグＰＬ１が形成され得る。また、第３絶縁層ＩＬ３を貫通し、第２半導体層ＳＬ２に達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第２プラグＰＬ２が形成され得る。第１プラグＰＬ１および第２プラグＰＬ２は、共通の工程で同じタイミングで形成され得る。第１プラグＰＬ１および第２プラグＰＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。
次いで、図１１に示されるように、第１プラグＰＬ１および第２プラグＰＬ２を形成する。具体的には、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３を貫通し、スラブ部ＳＬＢに達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第１プラグＰＬ１が形成され得る。また、第３絶縁層ＩＬ３を貫通し、第２半導体層ＳＬ２に達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第２プラグＰＬ２が形成され得る。第１プラグＰＬ１および第２プラグＰＬ２は、共通の工程で同じタイミングで形成され得る。第１プラグＰＬ１および第２プラグＰＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。
最後に、半導体ウェハＳＷをダイシングすることによって、個片化された複数の半導体装置ＳＤ１が得られる。
以上の製造方法により、実施の形態１に係る半導体装置ＳＤ１を製造することができる。なお、実施の形態１に係る半導体装置ＳＤ１の製造方法は、必要に応じて、他の工程をさらに含んでいてもよい。たとえば、他の工程の例には、配線の形成工程、光源としてのレーザダイオードの配置工程、グレーティングカプラの形成工程、スポットサイズコンバータの形成工程、および受光部の形成工程が含まれる。当該他の工程は、シリコンフォトニクス技術において公知の形成方法から適宜採用され得る。
（導電層ＣＬ１の役割）
ここで、実施の形態１に係る半導体装置ＳＤ１の製造方法における導電層ＣＬ１の役割について説明する。前述のとおり、光導波路ＯＷ、誘電体層ＤＬおよび多結晶半導体層を有する比較用の半導体装置１では、多結晶半導体層も光導波路の一部として機能する。また、光のモードは光導波路の高さが大きすぎると適切に維持されないことがある。このため、光導波路ＯＷの内部を進行する光のモードを維持する観点から、上記半導体層の厚さは所定の厚さに制限される。しかし、上記半導体層の厚さが不十分である場合、光導波路ＯＷ、誘電体層ＤＬおよび多結晶半導体層の合計厚さが不十分となり、第２絶縁層ＩＬ２の研磨工程において、多結晶半導体層の上面が適切に露出するように、第２絶縁層ＩＬ２を研磨することが困難となる。
ここで、実施の形態１に係る半導体装置ＳＤ１の製造方法における導電層ＣＬ１の役割について説明する。前述のとおり、光導波路ＯＷ、誘電体層ＤＬおよび多結晶半導体層を有する比較用の半導体装置１では、多結晶半導体層も光導波路の一部として機能する。また、光のモードは光導波路の高さが大きすぎると適切に維持されないことがある。このため、光導波路ＯＷの内部を進行する光のモードを維持する観点から、上記半導体層の厚さは所定の厚さに制限される。しかし、上記半導体層の厚さが不十分である場合、光導波路ＯＷ、誘電体層ＤＬおよび多結晶半導体層の合計厚さが不十分となり、第２絶縁層ＩＬ２の研磨工程において、多結晶半導体層の上面が適切に露出するように、第２絶縁層ＩＬ２を研磨することが困難となる。
一方で、実施の形態１に係る半導体装置ＳＤ１では、導電層ＣＬ１は、クラッド層としての機能を有する。このため、光導波路ＯＷの内部を進行する光のモードを考慮して、導電層ＣＬ１を調整する必要がない。このため、第２絶縁層ＩＬ２の研磨工程において、光導波路ＯＷ、誘電体層ＤＬおよび導電層ＣＬ１の合計厚さを十分に大きくすることができ、第２絶縁層ＩＬ２を適切に研磨することができる。結果として、実施の形態１に係る半導体装置ＳＤ１の製造方法では、半導体装置ＳＤ１を容易に形成することができる。
（効果）
実施の形態１に係る半導体装置ＳＤ１は、光導波路ＯＷ、誘電体層ＤＬおよび導電層ＣＬ１がこの順で形成された光変調部ＯＭ１を有する。導電層ＣＬ１の材料の屈折率は、光導波路ＯＷの材料の屈折率より小さい。このため、導電層ＣＬ１の代わりに、光導波路ＯＷと同程度の屈折率を有する材料で構成された半導体層を有する半導体装置（以下、「比較用の半導体装置２」ともいう）と比較して、光導波路ＯＷの内部を進行する光は、光導波路ＯＷの内部に、より効果的に閉じ込められる。これにより、光導波路ＯＷから染み出した光は、光散乱の原因となる第２半導体層ＳＬ２および第２プラグＰＬ２に到達し難くなる。このような観点から、実施の形態１では、光導波路ＯＷの内部を進行する光の光損失を低減することができる。
実施の形態１に係る半導体装置ＳＤ１は、光導波路ＯＷ、誘電体層ＤＬおよび導電層ＣＬ１がこの順で形成された光変調部ＯＭ１を有する。導電層ＣＬ１の材料の屈折率は、光導波路ＯＷの材料の屈折率より小さい。このため、導電層ＣＬ１の代わりに、光導波路ＯＷと同程度の屈折率を有する材料で構成された半導体層を有する半導体装置（以下、「比較用の半導体装置２」ともいう）と比較して、光導波路ＯＷの内部を進行する光は、光導波路ＯＷの内部に、より効果的に閉じ込められる。これにより、光導波路ＯＷから染み出した光は、光散乱の原因となる第２半導体層ＳＬ２および第２プラグＰＬ２に到達し難くなる。このような観点から、実施の形態１では、光導波路ＯＷの内部を進行する光の光損失を低減することができる。
厳密には、光は、導電層ＣＬ１の内部に染み出した状態で光導波路の内部を進行する。実施の形態１では、導電層ＣＬ１は、光導波路ＯＷの上方に染み出した光に対する透過率の高い材料で構成されている。このため、導電層ＣＬ１の代わりに、多結晶シリコンで構成された半導体層を有する半導体装置と比較して、光導波路ＯＷの内部を進行する光の光損失を低減することができる。
［実施の形態２］
実施の形態２に係る光変調部ＯＭ２において、導電層ＣＬ２は、第２プラグＰＬ２と直接的に電気的に接続されている。実施の形態２に係る光電気混載装置ＬＥ２および半導体装置ＳＤ２は、導電層ＣＬ２の形状のみが、実施の形態１に係る光電気混載装置ＬＥ１および半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と同一の構成要素については、同一の符号を付して、その説明を省略する。
実施の形態２に係る光変調部ＯＭ２において、導電層ＣＬ２は、第２プラグＰＬ２と直接的に電気的に接続されている。実施の形態２に係る光電気混載装置ＬＥ２および半導体装置ＳＤ２は、導電層ＣＬ２の形状のみが、実施の形態１に係る光電気混載装置ＬＥ１および半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と同一の構成要素については、同一の符号を付して、その説明を省略する。
図１は、実施の形態２に係る光電気混載装置ＬＥ２の回路構成の一例を示すブロック図である。図１２は、半導体装置ＳＤ２の要部断面図である。換言すると、図１２は、半導体装置ＳＤ２において、光導波路ＯＷの延在方向に直交し、かつ光変調部ＯＭ２を通る要部断面図である。
図１２に示されるように、半導体装置ＳＤ２は、基板ＳＵＢ、第１絶縁層ＩＬ１、光変調部ＯＭ２、第２絶縁層ＩＬ２、第３絶縁層ＩＬ３、第１プラグＰＬ１および第２プラグＰＬ２を有する。光変調部ＯＭ２は、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ２とを有する。
導電層ＣＬ２は、誘電体層ＤＬの上に形成されている。導電層ＣＬ２は、光変調部ＯＭ２における電極を構成する。導電層ＣＬ２は、光変調部ＯＭ２における透明電極である。これにより、光導波路ＯＷから染み出した光が、導電層ＣＬ２によって散乱されることを抑制できる。導電層ＣＬ２は、誘電体層ＤＬの上に形成された第１部分と、第２絶縁層ＩＬ２の上に形成された第２部分とを有する。第２プラグＰＬ２は、当該第２部分に達するように形成されている。これにより、第２プラグＰＬ２は、平面視において、光導波路ＯＷと異なる位置に形成され得る。前述のとおり、コンタクトリークの増大と、プラズモン共鳴に起因して生じる光導波路ＯＷから染み出た光の損失とを抑制できる。導電層ＣＬ２の材料の例については、実施の形態１に係る導電層ＣＬ１と同様である。
（半導体装置の製造方法）
次いで、実施の形態２に係る半導体装置ＳＤ２の製造方法の一例について説明する。図１３〜図２０は、半導体装置ＳＤ２の製造方法に含まれる工程の一例を示す要部断面図である。
次いで、実施の形態２に係る半導体装置ＳＤ２の製造方法の一例について説明する。図１３〜図２０は、半導体装置ＳＤ２の製造方法に含まれる工程の一例を示す要部断面図である。
実施の形態２に係る半導体装置ＳＤ２の製造方法は、（１）半導体ウェハＳＷの準備工程と、（２）誘電体層ＤＬの形成工程と、（３）犠牲層ＳＦＬの形成工程と、（４）光導波路ＯＷの形成工程と、（５）第２絶縁層ＩＬ２の形成工程と、（６）第２絶縁層ＩＬ２の研磨工程と、（７）犠牲層ＳＦＬの除去工程と、（８）導電層ＣＬ２の形成工程と、（９）第３絶縁層ＩＬ３の形成工程と、（１０）第１プラグＰＬ１および第２プラグＰＬ２の形成工程と、を含む。
（１）半導体ウェハＳＷの準備
実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして、半導体ウェハＳＷを準備する（図３参照）。
実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして、半導体ウェハＳＷを準備する（図３参照）。
（２）誘電体層ＤＬの形成
実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして、第１半導体層ＳＬ１の上に誘電体層ＤＬを形成する（図４参照）。
実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして、第１半導体層ＳＬ１の上に誘電体層ＤＬを形成する（図４参照）。
（３）犠牲層ＳＦＬの形成
次いで、図１３に示されるように、誘電体層ＤＬの上に犠牲層ＳＦＬを形成する。犠牲層ＳＦＬの厚さは、所望の導電層ＣＬ２の厚さに対応する厚さである。犠牲層ＳＦＬの厚さは、例えば、２００ｎｍ以上かつ４００ｎｍ以下である。犠牲層ＳＦＬの材料は、例えば、多結晶シリコンである。犠牲層ＳＦＬの形成方法は、例えば、ＣＶＤ法である。
次いで、図１３に示されるように、誘電体層ＤＬの上に犠牲層ＳＦＬを形成する。犠牲層ＳＦＬの厚さは、所望の導電層ＣＬ２の厚さに対応する厚さである。犠牲層ＳＦＬの厚さは、例えば、２００ｎｍ以上かつ４００ｎｍ以下である。犠牲層ＳＦＬの材料は、例えば、多結晶シリコンである。犠牲層ＳＦＬの形成方法は、例えば、ＣＶＤ法である。
（４）光導波路ＯＷの形成
次いで、図１４に示されるように、犠牲層ＳＦＬ、誘電体層ＤＬおよび導電層ＣＬ１をパターニングして、半導体層ＳＬの一部（残部）で構成された光導波路ＯＷおよびスラブ部ＳＬＢを形成する。より具体的には、光導波路ＯＷが形成される領域以外の領域において、犠牲層ＳＦＬおよび誘電体層ＤＬを除去するとともに、半導体層ＳＬの厚さ方向において半導体層ＳＬの一部が残るように、パターニングを行う。また、半導体層ＳＬのうち、光導波路ＯＷおよびスラブ部ＳＬＢとなる部分以外の部分も、所望の形状にパターニングする。半導体層ＳＬのパターニングは、フォトリソグラフィ技術およびエッチング技術によって行われ得る。
次いで、図１４に示されるように、犠牲層ＳＦＬ、誘電体層ＤＬおよび導電層ＣＬ１をパターニングして、半導体層ＳＬの一部（残部）で構成された光導波路ＯＷおよびスラブ部ＳＬＢを形成する。より具体的には、光導波路ＯＷが形成される領域以外の領域において、犠牲層ＳＦＬおよび誘電体層ＤＬを除去するとともに、半導体層ＳＬの厚さ方向において半導体層ＳＬの一部が残るように、パターニングを行う。また、半導体層ＳＬのうち、光導波路ＯＷおよびスラブ部ＳＬＢとなる部分以外の部分も、所望の形状にパターニングする。半導体層ＳＬのパターニングは、フォトリソグラフィ技術およびエッチング技術によって行われ得る。
なお、フォトリソグラフィ技術およびイオン注入技術によって、スラブ部ＳＬＢ内に不純物を注入してもよい。これにより、スラブ部ＳＬＢの不純物濃度を、光導波路ＯＷの不純物濃度より大きくできる。
（５）第２絶縁層ＩＬ２の形成
次いで、図１５に示されるように、光導波路ＯＷ、スラブ部ＳＬＢ、誘電体層ＤＬおよび犠牲層ＳＦＬを覆うように、第２絶縁層ＩＬ２を第１絶縁層ＩＬ１上に形成する。第２絶縁層ＩＬ２の形成は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
次いで、図１５に示されるように、光導波路ＯＷ、スラブ部ＳＬＢ、誘電体層ＤＬおよび犠牲層ＳＦＬを覆うように、第２絶縁層ＩＬ２を第１絶縁層ＩＬ１上に形成する。第２絶縁層ＩＬ２の形成は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
（６）第２絶縁層ＩＬ２の研磨
次いで、図１６に示されるように、第２絶縁層ＩＬ２から犠牲層ＳＦＬが露出するように、第２絶縁層ＩＬ２の上面を研磨する。これにより、第２絶縁層ＩＬ２の上面と、犠牲層ＳＦＬの上面とが、同一面内に位置することとなる。第２絶縁層ＩＬ２の研磨は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
次いで、図１６に示されるように、第２絶縁層ＩＬ２から犠牲層ＳＦＬが露出するように、第２絶縁層ＩＬ２の上面を研磨する。これにより、第２絶縁層ＩＬ２の上面と、犠牲層ＳＦＬの上面とが、同一面内に位置することとなる。第２絶縁層ＩＬ２の研磨は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
（７）犠牲層ＳＦＬの除去
次いで、図１７に示されるように、犠牲層ＳＦＬを除去して、第２絶縁層ＩＬ２に開口部ＯＰを形成する。犠牲層ＳＦＬの除去方法は、例えば、選択的ドライエッチング法である。
次いで、図１７に示されるように、犠牲層ＳＦＬを除去して、第２絶縁層ＩＬ２に開口部ＯＰを形成する。犠牲層ＳＦＬの除去方法は、例えば、選択的ドライエッチング法である。
（８）導電層ＣＬ２の形成
次いで、図１８に示されるように、開口部ＯＰを埋めるように、導電層ＣＬ２を形成する。たとえば、スパッタリング法によって導電層ＣＬ２の材料を開口部ＯＰの内部と、第２絶縁層ＩＬ２上とに導電膜を堆積した後、フォトリソグラフィ技術およびエッチング技術により、所望の形状に上記導電膜をパターニングすることによって、導電層ＣＬ２を形成できる。これにより、犠牲層ＳＦＬおよび導電層ＣＬ２を置換できる。以上により、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ２とを有する光変調部ＯＭ２が形成される。
次いで、図１８に示されるように、開口部ＯＰを埋めるように、導電層ＣＬ２を形成する。たとえば、スパッタリング法によって導電層ＣＬ２の材料を開口部ＯＰの内部と、第２絶縁層ＩＬ２上とに導電膜を堆積した後、フォトリソグラフィ技術およびエッチング技術により、所望の形状に上記導電膜をパターニングすることによって、導電層ＣＬ２を形成できる。これにより、犠牲層ＳＦＬおよび導電層ＣＬ２を置換できる。以上により、光導波路ＯＷおよびスラブ部ＳＬＢを含む第１半導体層ＳＬ１と、誘電体層ＤＬと、導電層ＣＬ２とを有する光変調部ＯＭ２が形成される。
（９）第３絶縁層ＩＬ３の形成
次いで、図１９に示されるように、導電層ＣＬ２を覆うように、第３絶縁層ＩＬ３を第２絶縁層ＩＬ２上に形成する。第２絶縁層ＩＬ２の形成は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
次いで、図１９に示されるように、導電層ＣＬ２を覆うように、第３絶縁層ＩＬ３を第２絶縁層ＩＬ２上に形成する。第２絶縁層ＩＬ２の形成は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様にして行われる。
（１０）第１プラグＰＬ１および第２プラグＰＬ２の形成
次いで、図２０に示されるように、第１プラグＰＬ１および第２プラグＰＬ２を形成する。具体的には、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３を貫通し、スラブ部ＳＬＢに達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第１プラグＰＬ１が形成され得る。また、第３絶縁層ＩＬ３を貫通し、導電層ＣＬ２に達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第２プラグＰＬ２が形成され得る。第１プラグＰＬ１および第２プラグＰＬ２は、共通の工程で同じタイミングで形成され得る。第１プラグＰＬ１および第２プラグＰＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。
次いで、図２０に示されるように、第１プラグＰＬ１および第２プラグＰＬ２を形成する。具体的には、第２絶縁層ＩＬ２および第３絶縁層ＩＬ３を貫通し、スラブ部ＳＬＢに達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第１プラグＰＬ１が形成され得る。また、第３絶縁層ＩＬ３を貫通し、導電層ＣＬ２に達する貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成することによって、第２プラグＰＬ２が形成され得る。第１プラグＰＬ１および第２プラグＰＬ２は、共通の工程で同じタイミングで形成され得る。第１プラグＰＬ１および第２プラグＰＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。
最後に、半導体ウェハＳＷをダイシングすることによって、個片化された複数の半導体装置ＳＤ２が得られる。
以上の製造方法により、実施の形態２に係る半導体装置ＳＤ２を製造することができる。
（効果）
実施の形態２に係る半導体装置ＳＤ２も、実施の形態１に係る半導体装置ＳＤ１と同様の効果を奏する。さらに、実施の形態２に係る半導体装置ＳＤ２では、導電層ＣＬ２が、第２プラグＰＬ２と直接的に電気的に接続されている。これにより、導電層ＣＬ２の材料と、第２プラグＰＬ２の材料とが互いに異なることに起因して、導電層ＣＬ２および第２プラグＰＬ２の界面において、抵抗および寄生容量などの特性がばらつくことを低減できる。この結果として、高周波変調における光変調部の特性がばらつくことを低減できる。結果として、半導体装置ＳＤ２の特性をさらに高めることができる。
実施の形態２に係る半導体装置ＳＤ２も、実施の形態１に係る半導体装置ＳＤ１と同様の効果を奏する。さらに、実施の形態２に係る半導体装置ＳＤ２では、導電層ＣＬ２が、第２プラグＰＬ２と直接的に電気的に接続されている。これにより、導電層ＣＬ２の材料と、第２プラグＰＬ２の材料とが互いに異なることに起因して、導電層ＣＬ２および第２プラグＰＬ２の界面において、抵抗および寄生容量などの特性がばらつくことを低減できる。この結果として、高周波変調における光変調部の特性がばらつくことを低減できる。結果として、半導体装置ＳＤ２の特性をさらに高めることができる。
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、上記実施の形態に係る半導体装置ＳＤ１、ＳＤ２は、光学素子として、光変調部ＯＭ１、ＯＭ２を有する態様について説明したが、必要に応じてグレーティングカプラ、スポットサイズコンバータ、および受光部などの他の光学素子を有していてもよい。
また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。
ＣＬ１、ＣＬ２ 導電層
ＣＰ ＩＣチップ
ＤＬ 誘電体層
ＥＣ１ 第１電子回路
ＥＣ２ 第２電子回路
ＥＣ３ 第３電子回路
ＩＬ１ 第１絶縁層
ＩＬ２ 第２絶縁層
ＩＬ３ 第３絶縁層
ＬＩ 光入力部
ＬＥ１、ＬＥ２ 光電気混載装置
ＯＭ１、ＯＭ２ 光変調部
ＯＷ 光導波路
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＯＰ 開口部
ＳＤ１、ＳＤ２ 半導体装置
ＳＦＬ 犠牲層
ＳＬ１ 第１半導体層
ＳＬ２ 第２半導体層
ＳＬＢ スラブ部
ＳＵＢ 基板
ＳＷ 半導体ウェハ
ＣＰ ＩＣチップ
ＤＬ 誘電体層
ＥＣ１ 第１電子回路
ＥＣ２ 第２電子回路
ＥＣ３ 第３電子回路
ＩＬ１ 第１絶縁層
ＩＬ２ 第２絶縁層
ＩＬ３ 第３絶縁層
ＬＩ 光入力部
ＬＥ１、ＬＥ２ 光電気混載装置
ＯＭ１、ＯＭ２ 光変調部
ＯＷ 光導波路
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＯＰ 開口部
ＳＤ１、ＳＤ２ 半導体装置
ＳＦＬ 犠牲層
ＳＬ１ 第１半導体層
ＳＬ２ 第２半導体層
ＳＬＢ スラブ部
ＳＵＢ 基板
ＳＷ 半導体ウェハ
Claims (19)
- 光導波路を含む第１半導体層と、
前記光導波路の上に形成された誘電体層と、
前記誘電体層の上に形成された導電層と、
を有し、
前記導電層の材料の屈折率は、前記第１半導体層の材料の屈折率より小さい、
半導体装置。 - 前記導電層の材料の屈折率は、１．５以上かつ２．０以下である、請求項１に記載の半導体装置。
- 前記導電層は、その波長が１．１μｍ以上かつ１．６μｍ以下である光に対して、６０％以上の透過率を有する、請求項１に記載の半導体装置。
- 前記導電層の材料は、酸化インジウムスズ、酸化チタン、ガリウム添加酸化亜鉛、およびインジウムガリウム添加酸化亜鉛からなる群から選択される、請求項１に記載の半導体装置。
- 前記第１半導体層と電気的に接続された第１プラグと、
前記導電層と電気的に接続された第２プラグと、
をさらに有する、請求項１に記載の半導体装置。 - 前記第２プラグは、平面視において、前記光導波路と異なる位置に形成されている、請求項５に記載の半導体装置。
- 前記第２プラグおよび前記導電層の間において、前記第２プラグおよび前記導電層を電気的に接続している第２半導体層をさらに有する、請求項５に記載の半導体装置。
- 前記第２半導体層の材料は、多結晶シリコンである、請求項７に記載の半導体装置。
- 前記第１半導体層および前記第２半導体層の導電型は、ｎ型である、請求項７に記載の半導体装置。
- 前記導電層の厚さは、３５０ｎｍ以上かつ４００ｎｍ以下である、請求項１に記載の半導体装置。
- 半導体層の上に誘電体層を形成する工程と、
前記誘電体層の上に導電層を形成する工程と、
前記半導体層、前記誘電体層および前記導電層をパターニングして、前記半導体層の一部で構成された光導波路を形成する工程と、
を含み、
前記導電層の材料の屈折率は、前記半導体層の材料の屈折率より小さい、
半導体装置の製造方法。 - 前記光導波路と、前記光導波路の上に形成された前記誘電体層と、前記誘電体層の上に形成された前記導電層とを覆うように、絶縁層を形成する工程と、
前記絶縁層から前記導電層が露出するように、前記絶縁層を研磨する工程と、
前記絶縁層から露出する前記導電層の上に第２半導体層を形成する工程と、
をさらに含む、請求項１１に記載の半導体装置の製造方法。 - 前記導電層の材料の屈折率は、１．５以上かつ２．０以下である、請求項１１に記載の半導体装置の製造方法。
- 前記導電層は、その波長が１．１μｍ以上かつ１．６μｍ以下である光に対して、６０％以上の透過率を有する、請求項１１に記載の半導体装置の製造方法。
- 前記導電層の材料は、酸化インジウムスズ、酸化チタン、ガリウム添加酸化亜鉛、およびインジウムガリウム添加酸化亜鉛からなる群から選択される、請求項１１に記載の半導体装置の製造方法。
- 半導体層の上に誘電体層を形成する工程と、
前記誘電体層に犠牲層を形成する工程と、
前記半導体層、前記誘電体層および前記犠牲層をパターニングして、前記半導体層の一部で構成された光導波路を形成する工程と、
前記光導波路と、前記光導波路の上に形成された前記誘電体層と、前記誘電体層の上に形成された前記犠牲層とを覆うように、絶縁層を形成する工程と、
前記絶縁層から前記犠牲層が露出するように、前記絶縁層を研磨する工程と、
前記犠牲層を除去して、前記絶縁層に開口部を形成する工程と、
前記開口部を埋めるように、導電層を形成する工程と、
を含み、
前記導電層の材料の屈折率は、前記半導体層の材料の屈折率より小さい、
半導体装置の製造方法。 - 前記導電層の材料の屈折率は、１．５以上かつ２．０以下である、請求項１６に記載の半導体装置の製造方法。
- 前記導電層は、その波長が１．１μｍ以上かつ１．６μｍ以下である光に対して、６０％以上の透過率を有する、請求項１６に記載の半導体装置の製造方法。
- 前記導電層の材料は、酸化インジウムスズ、酸化チタン、ガリウム添加酸化亜鉛、およびインジウムガリウム添加酸化亜鉛からなる群から選択される、請求項１６に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019116864A JP2021002019A (ja) | 2019-06-25 | 2019-06-25 | 半導体装置およびその製造方法 |
| US16/872,805 US11435645B2 (en) | 2019-06-25 | 2020-05-12 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019116864A JP2021002019A (ja) | 2019-06-25 | 2019-06-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021002019A true JP2021002019A (ja) | 2021-01-07 |
Family
ID=73994438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019116864A Pending JP2021002019A (ja) | 2019-06-25 | 2019-06-25 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11435645B2 (ja) |
| JP (1) | JP2021002019A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060622A (ja) * | 1983-09-14 | 1985-04-08 | Hitachi Ltd | 光導波路 |
| JPH01154585A (ja) * | 1987-12-10 | 1989-06-16 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
| US20100215309A1 (en) * | 2009-02-20 | 2010-08-26 | Sun Microsystems, Inc. | electrical contacts on top of waveguide structures for efficient optical modulation in silicon photonic devices |
| WO2010103891A1 (ja) * | 2009-03-13 | 2010-09-16 | 日本電気株式会社 | 光変調器とその製造方法 |
| WO2014156480A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電気株式会社 | 光変調器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8467632B2 (en) * | 2011-01-06 | 2013-06-18 | Oracle America, Inc. | Waveguide electro-absorption modulator |
| WO2014155450A1 (ja) | 2013-03-26 | 2014-10-02 | 日本電気株式会社 | シリコンベース電気光学変調装置 |
| CN105593747B (zh) * | 2013-06-09 | 2019-07-05 | 光电网股份有限公司 | 超低电压宽调制带宽低光学损耗光学强度或相位调制器 |
| JP2015191068A (ja) * | 2014-03-27 | 2015-11-02 | 日本電気株式会社 | 光変調器の出力モニター方法および出力モニター装置 |
| GB2549606B (en) * | 2017-03-24 | 2019-09-04 | Rockley Photonics Ltd | Optical modulator |
| US20200321477A1 (en) * | 2019-04-04 | 2020-10-08 | AZ Power, Inc | Multi-schottky-layer trench junction barrier schottky diode and manufacturing method thereof |
-
2019
- 2019-06-25 JP JP2019116864A patent/JP2021002019A/ja active Pending
-
2020
- 2020-05-12 US US16/872,805 patent/US11435645B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060622A (ja) * | 1983-09-14 | 1985-04-08 | Hitachi Ltd | 光導波路 |
| JPH01154585A (ja) * | 1987-12-10 | 1989-06-16 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
| US20100215309A1 (en) * | 2009-02-20 | 2010-08-26 | Sun Microsystems, Inc. | electrical contacts on top of waveguide structures for efficient optical modulation in silicon photonic devices |
| WO2010103891A1 (ja) * | 2009-03-13 | 2010-09-16 | 日本電気株式会社 | 光変調器とその製造方法 |
| WO2014156480A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電気株式会社 | 光変調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11435645B2 (en) | 2022-09-06 |
| US20200409231A1 (en) | 2020-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5773410B2 (ja) | シリコンベース電気光学装置 | |
| US11079540B2 (en) | Semiconductor device | |
| TWI480607B (zh) | 電子／光子積體電路架構及其製造方法 | |
| US20150301363A1 (en) | MOS Capacitor Optical Modulator with Transparent Conductive and Low-Refractive-Index Gate | |
| US9435949B2 (en) | Optical integrated circuit and manufacturing method thereof | |
| JP2020095129A (ja) | 半導体装置およびその製造方法 | |
| CN110031931B (zh) | 半导体器件 | |
| US11275261B2 (en) | Optical modulator | |
| US11307479B2 (en) | Semiconductor device | |
| JP2021002019A (ja) | 半導体装置およびその製造方法 | |
| US11791341B2 (en) | Radio-frequency loss reduction for integrated devices | |
| US11002997B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11112624B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10895683B1 (en) | Semiconductor device | |
| JP6855323B2 (ja) | 半導体装置 | |
| JP2015129827A (ja) | Ｍｏｓ型光変調器及びグレーティングカプラの製造方法 | |
| US11322668B2 (en) | Semiconductor device | |
| JP2020201386A (ja) | 半導体装置およびその製造方法 | |
| JP2020095186A (ja) | 半導体装置 | |
| JP2021002614A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230322 |