JPWO2014034249A1 - モード変換素子 - Google Patents

Abstract

【課題】 光ファイバ（マルチモードファイバ、フューモードファイバ、マルチコアファイバ）の固有高次モードに対応し、ＬＰ２１の光強度分布に類似する光を出力することができるモード変換素子を提供するものである。モード変換素子１００は、２個の入力ポート及び１個の出力ポートを有し、コア層１２の膜厚ｄが１次モード光を許容する厚みである２×１型ＭＭＩ導波路１と、ＭＭＩ導波路１の各入力ポートに一端がそれぞれ接続される２本の入力導波路２と、ＭＭＩ導波路１の出力ポートに一端が接続される１本の出力導波路３と、を備える。【選択図】 図１

Description

本発明は、多モード光干渉導波路を備えるモード変換素子に関する。

近年の情報通信量の増大を背景に、将来の大容量化手段の一つとして、モード多重伝送技術が注目されている。
本願発明者は、モード多重伝送システムのキーデバイスの一つであるモード変換器についての基礎検討を行ない、多モード光干渉導波路に基づくモード変換器の設計を検討し、波長分割多重通信（ＷＤＭ：Wavelength Division Multiplex）で利用する光信号の波長を指す総称であるＣバンド（波長の帯域：１５３０ｎｍ〜１５７０ｎｍ）全域で、ほぼ無損失で０次モード光と１次モード光とを互いに変換できることを確認した（例えば、非特許文献１参照）。

ZHAO Zhao他、「マルチモード多重伝送用モードコンバーターの基礎検討」、電子情報通信学会大会講演論文集、Vol.2012、エレクトロニクス1、Page151、2012.03.06

従来のモード変換器は、入力導波路から位相が互いにπずれた２つの０次モード光を入射すると１次モード光として結像し、光ファイバの伝搬モードの一つであるＬＰ_１１の光強度分布（電磁界分布及び位相関係）に類似する光（以下、「擬似ＬＰ_１１」と称す。図３（ｃ）参照）を出力することができる。
しかしながら、従来のモード変換器は、光ファイバの他の伝搬モードであるＬＰ_２１の光強度分布（電磁界分布及び位相関係）に類似する光（以下、「擬似ＬＰ_２１」と称す。図３（ｂ）参照）を出力することができるものではなく、光ファイバの垂直方向への光強度分布による更なる大容量化の余地を残すものである。

この発明は、上述のような課題を解決するためになされたもので、光ファイバ（マルチモードファイバ、フューモードファイバ、マルチコアファイバ）の固有高次モードに対応し、ＬＰ_２１の光強度分布に類似する光（擬似ＬＰ_２１）である高次モードを出力することができるモード変換素子を提供するものである。

本発明に係るモード変換素子においては、Ｎ個（Ｎは２以上の整数）の入力ポート及び１個の出力ポートを有し、コア層の膜厚が高次モード光を許容する厚みであるＮ×１型多モード光干渉導波路と、Ｎ×１型多モード光干渉導波路の各入力ポートに一端がそれぞれ接続されるＮ本の入力導波路と、Ｎ×１型多モード光干渉導波路の出力ポートに一端が接続される１本の出力導波路と、を備えるものである。

本発明に係るモード変換素子においては、Ｍ次モード光（ＭはＭ≧１を満たす整数）を高次モードに変換して、ＬＰ_２１の光強度分布に類似する光（擬似ＬＰ_２１）を出力することができ、光ファイバ（マルチモードファイバ、フューモードファイバ、マルチコアファイバ）の固有高次モードによる伝送容量の増加を図ることができる。

（ａ）は第１の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、（ｂ）は図１（ａ）に示すモード変換素子の矢視Ａ−Ａ’線の断面図であり、（ｃ）は図１（ａ）に示すモード変換素子の矢視Ｂ−Ｂ’線の断面図であり、（ｄ）は図１（ａ）に示すモード変換素子の矢視Ｃ−Ｃ’線の断面図である。 第１の実施形態に係るモード変換素子の製造方法を説明する説明図であり、（ａ）は図１（ｃ）に示すモード変換素子の矢視Ｂ−Ｂ’線の断面図に対応するＳＯＩ基板上にＳｉＯ_２膜を堆積した状態の断面図であり、（ｂ）は図１（ｃ）に示すモード変換素子の矢視Ｂ−Ｂ’線の断面図に対応するマスクを形成した状態の断面図であり、（ｃ）は図１（ｃ）に示すモード変換素子の矢視Ｂ−Ｂ’線の断面図に対応するエッチングによりハイメサ構造を形成した状態の断面図である。 （ａ）は図１（ａ）に示すモード変換素子におけるビーム伝搬法（beam propagation method：ＢＰＭ）シミュレーションによる１次モード光の伝播の様子（光フィールド）を示す説明図であり、（ｂ）は図１（ａ）に示す出力導波路の出射面におけるＢＰＭシミュレーションによる擬似ＬＰ_２１の光強度分布を示す説明図であり、（ｂ）は従来のモード変換器の出力導波路の出射面におけるＢＰＭシミュレーションによる擬似ＬＰ_１１の光強度分布を示す説明図である。 （ａ）は０次モード光又は１次モード光を入射した場合における図１（ａ）に示すモード変換素子による変換効率のＴＥモードの波長依存性を示す透過スペクトルであり、（ｂ）は０次モード光又は１次モード光を入射した場合における図１（ａ）に示すモード変換素子による変換効率のＴＭモードの波長依存性を示す透過スペクトルである。 （ａ）は第２の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、（ｂ）は図５（ａ）に示す入力導波路における屈折率変化手段の拡大図であり、（ｃ）は図５（ｂ）に示す屈折率変化手段の矢視Ｄ−Ｄ’線の断面図であり、（ｄ）は図５（ａ）に示すモード変換素子の矢視Ｅ−Ｅ’線の断面図である。 （ａ）は第３の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、（ｂ）は図６（ａ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図であり、（ｃ）は図６（ａ）に示すモード変換素子の矢視Ｇ−Ｇ’線の断面図である。 第３の実施形態に係るモード変換素子の製造方法を説明する説明図であり、（ａ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するＳＯＩ基板の断面図であり、（ｂ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第１のマスクを形成した状態の断面図であり、（ｃ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するエッチングによりストリップ構造を形成した状態の断面図であり、（ｄ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第１のマスクを除去した状態の断面図であり、（ｅ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第２のマスクを形成した状態の断面図であり、（ｆ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するエッチングによりコア層に段差を形成した状態の断面図である。 （ａ）は第３の実施形態に係るモード変換素子の概略構成の一例を示す斜視図であり、（ｂ）は図８（ｂ）に示す高次モード変換器のコア層を説明するための断面図であり、（ｃ）は図８（ｂ）に示す高次モード変換器におけるＢＰＭシミュレーションによる０次モード光の伝播の様子（光フィールド）を示す説明図である。 （ａ）は図６（ａ）に示すモード変換素子におけるＢＰＭシミュレーションによるモード光の伝播の様子（光フィールド）を示す説明図であり、（ｂ）は図６（ａ）に示す補助導波路におけるＢＰＭシミュレーションによる２つの基本モードの様子（光フィールド）を示す説明図であり、（ｃ）は図６（ａ）に示す入力導波路におけるＢＰＭシミュレーションによる２つの垂直方向１次モードの様子（光フィールド）を示す説明図であり、（ｄ）は図６（ａ）に示す出力導波路の出射面におけるＢＰＭシミュレーションによる擬似ＬＰ_２１の光強度分布を示す説明図である。 図６（ａ）に示すモード変換素子による擬似ＬＰ_１１の過剰損失の波長依存性を示すグラフである。 （ａ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合の一例を示す斜視図であり、（ｂ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合の他の例を示す斜視図であり、（ｃ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合のさらに他の例を示す斜視図であり、（ｄ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅及び膜厚を異ならせた場合の一例を示す斜視図であり、（ｅ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅及び膜厚を異ならせた場合の他の例を示す斜視図である。 （ａ）は第４の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、（ｂ）は第４の実施形態に係るモード変換素子の概略構成の他の例を示す平面図である。 （ａ）は第４の実施形態に係るモード変換素子の概略構成の一例を示す斜視図であり、（ｂ）は図１３（ａ）に示すＭＭＩ導波路の導波路長及び導波路幅の理論式を説明するための説明図であり、（ｃ）は図１２（ａ）に示すモード変換素子におけるＢＰＭシミュレーションによるモード光の伝播の様子（光フィールド）を示す説明図である。

（本発明の第１の実施形態）
本実施形態に係るモード変換素子１００は、図１（ａ）に示すように、２入力かつ１出力型である２×１型多モード光干渉（Multimode Interference：ＭＭＩ）導波路（以下、「ＭＭＩ導波路」と称す）１と、ＭＭＩ導波路１の入力側の各ポート（以下、「入力ポート」と称す）に一端がそれぞれ接続され他端を入射面とする２本の入力導波路２と、ＭＭＩ導波路１の出力側のポート（以下、「出力ポート」と称す）に一端が接続され他端を出射面とする１本の出力導波路３と、が基板１０上に集積されている。また、入力導波路２及び出力導波路３は、基板１０の水平面で考えるとシングルモード導波路であるが、基板１０に対して光の導波方向の垂直面で考えるとＭＭＩ導波路である。

なお、本実施形態に係るＭＭＩ導波路１は、光の導波方向に沿った導波路の長さ（以下、「導波路長Ｌ_ＭＭＩ」と称す）が８０μｍであり、導波路幅Ｗ_ＭＭＩが６μｍである、略矩形状の干渉領域を有する。

また、本実施形態に係る各入力導波路２は、導波路長が５０μｍ程度であり、導波路幅Ｗａが１μｍである直線導波路である。
また、本実施形態に係る出力導波路３は、導波路長が５０μｍ程度であり、導波路幅Ｗｂが２μｍである直線導波路である。また、本実施形態に係る出力導波路３は、ＭＭＩ導波路１の出力側の辺に対して略中央に接続されている。

なお、本実施形態に係るＭＭＩ導波路１、入力導波路２及び出力導波路３は、層構造が同一であり、ハイメサ導波路である。また、これらの断面構造は、図１（ｂ）、図１（ｃ）及び図１（ｄ）に示すように、Ｓｉ基板を基材とする基板１０上に、ＳｉＯ_２からなる第１のクラッド層１１、Ｓｉからなるコア層１２、及びＳｉＯ_２からなる第２のクラッド層１３が、それぞれ積層されたハイメサ構造である。また、ハイメサ構造に対しては、ＳｉＯ_２や低誘電率有機膜であるＢＣＢ（benzocyclobutene：ベンゾシクロブテン）を非導波領域に埋め込み、埋め込み層１４が形成される。

本実施形態においては、第１のクラッド層１１の膜厚は１μｍ程度であり、コア層１２の膜厚は１μｍであり、第２のクラッド層１３の膜厚は１μｍ程度である。
なお、本発明の特徴であるコア層１２の膜厚ｄは、垂直方向の１次モード光を許容する（１次モードカットオフ層厚より厚い）厚みであれば、１μｍに限られるものではなく、理論上は、１次モード光をコア層１２内に閉じ込めることができない（１次モード光がコア層１２から放射する）厚みが０．２９μｍ以下であるために、コア層１２の膜厚ｄを０．２９μｍより厚くすればよい。
また、本実施形態においては、少なくとも１次モード光を許容させるために、コア層１２の膜厚ｄを０．２９μｍより厚くしているが、２次以上の高次モード光を許容するには、その高次モード光を許容する厚みに応じて、コア層１２の膜厚ｄを設定すればよい。

特に、コア層１２の膜厚ｄは、モード変換素子１００の製造時間及びコスト等の実用面を考慮すると、０．６μｍ以上であり、３μｍ以下であることが好ましい。
また、光ファイバを接続する出力導波路３は、コア層１２の縦横の比率（コア層１２の膜厚ｄ及び導波路幅Ｗｂ）が同一である対称的な矩形の断面形状にすることにより、出力導波路３から出射する光の分布を均一にすることができ、光ファイバのコアに効率よく入射することができる。

また、本実施形態に係るモード変換素子１００の層構造は、光導波路の材料系として、ＳｉＯ_２／Ｓｉ／ＳｉＯ_２構造としているが、この材料系に限定するものではなく、例えば、ＩｎＰ系半導体材料であってもよいし、ＬｉＮｂＯ_３系材料であっても適用可能である。

なお、本実施形態に係るモード変換素子１００は、ＭＭＩ導波路１、入力導波路２及び出力導波路３をハイメサ導波路とし、埋め込み構造としているが、層構造を限定するものではなく、リッジ構造やハイメサ構造であっても適用可能である。

つぎに、図１及び図２を参照して、本実施形態に係るモード変換素子１００の製造方法を説明する。
まず、通常のＳＯＩ（Siliconon Insulator）基板２０上に、熱ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法を用いて、ＳｉＯ_２膜３０を堆積する（図２（ａ））。

そして、ステッパ（縮小投影露光装置）によるフォトリソグラフィ法を用いて、図１（ａ）に示す、ＭＭＩ導波路１、入力導波路２及び出力導波路３の平面形状に合わせて、エッチング用のマスク４０を形成する（図２（ｂ））。

このマスク４０を用いて、ＩＣＰ（Inductively Coupled Plasma：誘導結合プラズマ）法によりドライエッチングを施して、第２のクラッド層１３となるＳｉＯ_２膜３０、コア層１２となるＳＯＩ基板２０のＳｉ層、及び第１のクラッド層１１となるＳＯＩ基板２０のＳｉＯ_２層における不要な部分を除去し、断面形状としてハイメサ構造を形成する（図２（ｃ））。なお、図２（ｃ）においては、エッチングの進行が、ＳＯＩ基板２０の基板１０の表面まで達して一部が除去されており、基板１０にエッチング底面１０ｃを図示している。

その後、熱ＣＶＤ法を用いて、エッチングで除去した部分にＳｉＯ_２膜３０を堆積して埋め込み層１４を形成し、第２のクラッド層１３の直上にあるマスク４０を、有機溶剤及びアッシング法により除去する（図１（ｃ））。

そして、複数のモード変換素子１００素子が形成された基板１０に対して、モード変換素子１００素子間の境界に沿って劈開することで、図１に示す構造を有するモード変換素子１００素子を得ることができる。この劈開により、モード変換素子１００素子の後方端面（基板１０の一端面１０ａ、入力導波路２の入射面）及び前方端面（基板１０の他端面１０ｂ、出力導波路３の出射面）がそれぞれ形成される。

最後に、前方端面及び後方端面に反射防止膜をそれぞれ形成して、モード変換素子１００素子の製造を終了する。

なお、本実施形態に係るモード変換素子１００の製造方法においては、フォトリソグラフィ法にステッパを用いているが、必ずしもこれに限られるわけではなく、例えば、電子ビーム露光装置であっても適用可能である。

また、本実施形態に係る製造方法においては、ＳｉＯ_２膜３０及び埋め込み層１４の形成に熱ＣＶＤ法を用いているが、例えば、プラズマＣＶＤ法であっても、スパッタ法であっても適用可能である。

また、本実施形態に係るモード変換素子１００の製造方法においては、ハイメサ構造の製造工程をＩＣＰ法に限られるものではなく、例えば、ＮＬＤ（magnetic neutral loop discharge）法、もしくはＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法であっても適用可能である。

さらに、本実施形態に係るモード変換素子１００の製造方法においては、エッチングの進行を基板１０にまで到達させたハイメサ構造としているが、必ずしも基板１０にまでエッチングを施す必要はなく、コア層１２となるＳＯＩ基板２０のＳｉ層がエッチングされていればよく、例えば、メサ構造であってもよい。

また、本実施形態に係るモード変換素子１００の製造方法においては、モード変換素子１００素子の後方端面及び前方端面の形成は、必ずしも劈開である必要はなく、例えば、モード変換素子１００素子を切り出した後に研磨してもよいし、切り出したモード変換素子１００素子の後方端面及び前方端面に、コーティング等を施してもよい。

つぎに、本実施形態に係るモード変換素子１００の動作について説明する。
モード変換素子１００は、図示しない他の集積デバイス（発光素子、レーザー装置など）からの位相が互いにπずれた２つの１次モード光を２本の入力導波路２の入射面にそれぞれ入射すると、図３（ａ）に示すように、出力導波路３で０次モード光及び１次モード（高次モード）として結像し、図３（ｂ）に示すように、光ファイバの伝搬モードの一つであるＬＰ_２１の光強度分布（電磁界分布及び位相関係）に類似する光（擬似ＬＰ_２１）を出力導波路３の出射面から出力することができる。

このように、本実施形態に係るモード変換素子１００は、他の集積デバイスから入力導波路２に入力される１次モード光を０次モード光及び１次モード光（高次モード）に変換して、擬似ＬＰ_２１として出力することができ、出力導波路３に接続する光ファイバ（マルチモードファイバ、フューモードファイバ、マルチコアファイバ）の固有高次モードを有効に活用するができ、伝送容量の増加を図ることができる。

つぎに、本実施形態に係るモード変換素子１００において、波長多重伝送技術（波長分割多重通信（ＷＤＭ））を前提に考え、Ｃバンド（波長の帯域：１５３０ｎｍ〜１５７０ｎｍ）内での変換効率の波長依存性及び偏波依存性をビーム伝搬法（beam propagation method：ＢＰＭ）を用いて検討した。

位相が互いにπずれた２つの０次モード光を２本の入力導波路２にそれぞれ入射した場合（擬似ＬＰ_１１）におけるＴＥ（Transverse Magnetic）モード及びＴＭ（Transverse Electric）モードの透過率と、位相が互いにπずれた２つの１次モード光を２本の入力導波路２にそれぞれ入射した場合（擬似ＬＰ_２１）におけるＴＥモード及びＴＭモードの透過率とを、ビーム伝搬法により求めた結果を図４に示す。

擬似ＬＰ_１１及び擬似ＬＰ_２１における透過率の過剰損失は、図４に示すように、Ｃバンド全域で２ｄＢ（特に、ＴＥモードでは、０．５ｄＢ）以内に抑制されており、波長依存性が弱く、モード変換素子１００を通信に使用するうえで問題がないことがわかる。なお、ＴＭモードにおける透過率の過剰損失がＴＥモードにおける透過率の過剰損失より大きいのは、ＭＭＩ導波路１の導波路長Ｌ_ＭＭＩによるモード間の依存性によるものである。

なお、本実施形態に係るモード変換素子１００は、ＭＭＩ導波路１、入力導波路２及び出力導波路３を同一工程にて製造し、ＭＭＩ導波路１のコア層１２の膜厚ｄと、入力導波路２のコア層１２の膜厚ｄと、出力導波路３のコア層１２の膜厚ｄとを等しくしている。
これに対し、ＭＭＩ導波路１のコア層１２の膜厚ｄと出力導波路３のコア層１２の膜厚ｄとが、垂直方向の１次モード光を許容する厚みであれば、ＭＭＩ導波路１のコア層１２の膜厚ｄと入力導波路２のコア層１２の膜厚ｄと出力導波路３のコア層１２の膜厚ｄとが異なってもよい。
しかしながら、ＭＭＩ導波路１のコア層１２の膜厚ｄと入力導波路２のコア層１２の膜厚ｄと出力導波路３のコア層１２の膜厚ｄとを異ならせることは、製造工程の増加を招くために、ＭＭＩ導波路１のコア層１２の膜厚ｄと入力導波路２のコア層１２の膜厚ｄと出力導波路３のコア層１２の膜厚ｄとを等しくすることが好ましい。

なお、本実施形態に係るモード変換素子１００は、２個の入力ポート及び１個の出力ポートを有する２×１型ＭＭＩ導波路１を備え、擬似ＬＰ_２１を出力する場合について説明したが、ＭＭＩ導波路１は２個の入力ポートに限られるものではなく、Ｎ個（Ｎは２以上の整数）の入力ポートを有するＮ×１型ＭＭＩ導波路１により、光ファイバの他の伝搬モード（例えば、ＬＰ_３１など）の光強度分布に類似する光を出力することができる。

（本発明の第２の実施形態）
図５（ａ）は第２の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、図５（ｂ）は図５（ａ）に示す入力導波路における屈折率変化手段の拡大図であり、図５（ｃ）は図５（ｂ）に示す屈折率変化手段の矢視Ｄ−Ｄ’線の断面図であり、図５（ｄ）は図５（ａ）に示すモード変換素子の矢視Ｅ−Ｅ’線の断面図である。図５において、図１乃至図４と同じ符号は、同一又は相当部分を示し、その説明を省略する。

本実施形態に係るモード変換素子１００は、図５（ａ）に示すように、各入力導波路２に対してそれぞれ配設され、導波路の屈折率を変化させる屈折率変化手段５０をさらに備える。
なお、本実施形態に係る屈折率変化手段５０は、ＰＩＮ（p-intrinsic-n）ダイオード構造によるキャリア注入により導波路の屈折率を変化させる構造を一例として説明するが、導波路の屈折率を変化させる構造であれば、この構造に限られるものではない。

屈折率変化手段５０は、図５（ｂ）及び図５（ｃ）に示すように、半導体層１１０の真性半導体領域１１１に不純物を添加してなるｐ型半導体領域１１２及びｎ型半導体領域１１３を真性半導体領域１１１と共に導波方向に沿って並設してｐｉｎ接合を構成する屈折率変化領域５１と、屈折率変化領域５１のｐ型半導体領域１１２に電圧を印加するための第１の電極５２ａと、屈折率変化領域５１のｎ型半導体領域１１３に電圧を印加するための第２の電極５２ｂと、ｐ型半導体領域１１２及び第１の電極５２ａを電気的に接続する第１の接続部５３ａと、ｎ型半導体領域１１３及び第２の電極５２ｂを電気的に接続する第２の接続部５３ｂと、を備える。

屈折率変化領域５１は、第１の電極５２ａ及び第１の接続部５３ａ並びに第２の電極５２ｂ及び第２の接続部５３ｂを介してｐｉｎ接合に順方向の電圧が印加されると、キャリア（電子及びホール）が真性半導体領域１１１に供給され、このキャリアのプラズマ効果により真性半導体領域１１１の屈折率が変化する。

なお、本実施形態に係る屈折率変化領域５１は、真性半導体領域１１１の屈折率の変化により、他の集積デバイスから入力導波路２の入射面に入射される１次モード光が、ＭＭＩ導波路１の入力ポートで０次モード光として結合するように、入力導波路２を伝播する光の光路長を変化させる。

また、屈折率変化領域５１は、真性半導体領域１１１がｐ型半導体領域１１２及びｎ型半導体領域１１３とのそれぞれの境界において導波方向に延在する２つの溝（トレンチ５１ａ）を有する構造である。
特に、屈折率変化領域５１のトレンチ５１ａの幅は、波長オーダー若しくはそれ以下にすることにより、狭いパターンほどエッチング深さが浅くなり、周囲に比べてエッチング量が抑制される効果（ＲＩＥラグ：reactive ion etching lag）を利用し、オーバーエッチングを抑制することができる。

また、屈折率変化領域５１における真性半導体領域１１１は、導波路（コア層１２）になるリブ部１１１ａと、リブ部１１１ａの膜厚（エッチングされないＳｉ層の膜厚）よりも膜厚（エッチングされたＳｉ層の膜厚（Ｓｉ層残厚））が薄く、導波方向に沿ってリブ部１１１ａの両側に並設されるスラブ部１１１ｂと、を備える。
また、ｐ型半導体領域１１２及びｎ型半導体領域１１３全体の膜厚は、真性半導体領域１１１のスラブ部１１１ｂの膜厚（Ｓｉ層残厚）よりも厚い。

つぎに、本実施形態に係るモード変換素子１００の動作について説明する。
モード変換素子１００は、第１の電極５２ａ及び第２の電極５２ｂに電圧を印加しない状態において、位相が互いにπずれた２つの１次モード光が他の集積デバイスから２本の入力導波路２の入射面にそれぞれ入射されると、第１の実施形態で前述したように、擬似ＬＰ_２１（図３（ｂ）参照）として出力導波路３の出射面から出力される。

これに対し、モード変換素子１００は、第１の電極５２ａ及び第２の電極５２ｂに電圧が印加されると、ｐ型半導体領域１１２、真性半導体領域１１１及びｎ型半導体領域１１３からなるｐｉｎ接合が順バイアスされる。
そして、ｐ型半導体領域１１２及びｎ型半導体領域１１３から真性半導体領域１１１であるリブ部１１１ａにキャリアが供給され、供給されたキャリアはリブ部１１１ａに蓄積されて、キャリアのプラズマ効果により、リブ部１１１ａ（コア層１２）の屈折率を変化させる。

この状態において、モード変換素子１００は、位相が互いにπずれた２つの垂直方向１次モード（１次モード光）が他の集積デバイスから２本の入力導波路２の入射面にそれぞれ入射されると、リブ部１１１ａの屈折率（光の光路長）が変化していることにより、ＭＭＩ導波路１の各入力ポートで０次モード光としてそれぞれ結合する。
このため、モード変換素子１００は、位相が互いにπずれた２つの０次モード光がＭＭＩ導波路１の各入力ポートにそれぞれ入射されることにより、第１の実施形態で前述したように、擬似ＬＰ_１１（図３（ｃ）参照）として出力導波路３の出射面から出力される。

なお、本実施形態においては、屈折率変化手段５０を各入力導波路２に対して配設するところのみが第１の実施形態と異なるところであり、屈折率変化手段５０による作用効果以外は、第１の実施形態と同様の作用効果を奏する。

本実施形態に係るモード変換素子１００は、屈折率変化手段５０を備えることにより、入力導波路２の入射面に入射された１次モード光を、ＭＭＩ導波路１の入力ポートに１次モード光又は０次モード光として選択的に入射し、出力導波路３の出射面から擬似ＬＰ_２１の高次モード又は擬似ＬＰ_１１の基本モードを選択的に出力することができるという作用効果を奏する。

なお、本実施形態に係るモード変換素子１００は、位相が互いにπずれた２つの垂直方向１次モード（１次モード光）が２本の入力導波路２の入射面にそれぞれ入射された場合に、屈折率変化手段５０により位相差を無くしてＭＭＩ導波路１の各入力ポートに入射することで、光ファイバの伝搬モードの一つであるＬＰ_０１の光強度分布に類似する光（擬似ＬＰ_０１）を出力することもできる。

（本発明の第３の実施形態）
図６（ａ）は第３の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、図６（ｂ）は図６（ａ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図であり、図６（ｃ）は図６（ａ）に示すモード変換素子の矢視Ｇ−Ｇ’線の断面図である。図７は第３の実施形態に係るモード変換素子の製造方法を説明する説明図であり、図７（ａ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するＳＯＩ基板の断面図であり、図７（ｂ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第１のマスクを形成した状態の断面図であり、図７（ｃ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するエッチングによりストリップ構造を形成した状態の断面図であり、図７（ｄ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第１のマスクを除去した状態の断面図であり、図７（ｅ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応する第１のマスクを形成した状態の断面図であり、図７（ｆ）は図６（ｂ）に示すモード変換素子の矢視Ｆ−Ｆ’線の断面図に対応するエッチングによりコア層に段差を形成した状態の断面図である。図８（ａ）は第３の実施形態に係るモード変換素子の概略構成の一例を示す斜視図であり、図８（ｂ）は図８（ｂ）に示す高次モード変換器のコア層を説明するための断面図であり、図８（ｃ）は図８（ｂ）に示す高次モード変換器におけるＢＰＭシミュレーションによる０次モード光の伝播の様子（光フィールド）を示す説明図である。図９（ａ）は図６（ａ）に示すモード変換素子におけるＢＰＭシミュレーションによるモード光の伝播の様子（光フィールド）を示す説明図であり、図９（ｂ）は図６（ａ）に示す補助導波路におけるＢＰＭシミュレーションによる２つの基本モードの様子（光フィールド）を示す説明図であり、図９（ｃ）は図６（ａ）に示す入力導波路におけるＢＰＭシミュレーションによる２つの垂直方向１次モードの様子（光フィールド）を示す説明図であり、図９（ｄ）は図６（ａ）に示す出力導波路の出射面におけるＢＰＭシミュレーションによる擬似ＬＰ_２１の光強度分布を示す説明図である。図１０は図６（ａ）に示すモード変換素子による擬似ＬＰ_１１の過剰損失の波長依存性を示すグラフである。図１１（ａ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合の一例を示す斜視図であり、図１１（ｂ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合の他の例を示す斜視図であり、図１１（ｃ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅を異ならせた場合のさらに他の例を示す斜視図であり、図１１（ｄ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅及び膜厚を異ならせた場合の一例を示す斜視図であり、図１１（ｅ）は図８（ａ）に示す高次モード変換器の補助導波路の導波路幅及び膜厚を異ならせた場合の他の例を示す斜視図である。図６乃至図１１において、図１乃至図５と同じ符号は、同一又は相当部分を示し、その説明を省略する。

本実施形態に係るモード変換素子１００は、図６及び図８（ａ）に示すように、ＭＭＩ導波路１と、ＭＭＩ導波路１の入力側の各入力ポートに一端がそれぞれ接続される２本の入力導波路２と、２本の入力導波路２の他端に一端がそれぞれ接続され、他端を入射面とし、当該入力導波路２のコア層１２の膜厚より膜厚が薄いコア層１２ａを有する２本の補助導波路４と、ＭＭＩ導波路１の出力側の出力ポートに一端が接続され他端を出射面とする１本の出力導波路３と、が基板１０上に集積されている。また、本実施形態に係る各補助導波路４は、導波路幅が入力導波路２の導波路幅Ｗａと同一である直線導波路である。

特に、本実施形態に係るモード変換素子１００は、補助導波路４及び入力導波路２から構成され、基本モード（０次モード光）を垂直方向１次モード（１次モード光）に変換する高次モード変換器１０１と、ＭＭＩ導波路１及び出力導波路３から構成され、１次モード光をＬＰ_２１モードに変換するＬＰモード変換器１０２とに区分される。

つぎに、図６及び図７を参照して、本実施形態に係るモード変換素子１００の製造方法を説明する。

まず、通常のＳＯＩ基板２０上に、ステッパ（縮小投影露光装置）によるフォトリソグラフィ法を用いて、図６（ａ）に示す、ＭＭＩ導波路１、入力導波路２、出力導波路３及び補助導波路４の平面形状に合わせて、エッチング用の第１のマスク４０ａを形成する（図７（ｂ））。

この第１のマスク４０ａを用いて、ＩＣＰ法によりドライエッチングを施して、コア層１２となるＳＯＩ基板２０のＳｉ層における不要な部分を除去し、断面形状としてストリップ構造を形成する（図７（ｃ））。
その後、コア層１２の直上にある第１のマスク４０ａを、有機溶剤及びアッシング法により除去する（図７（ｄ））。

そして、ステッパ（縮小投影露光装置）によるフォトリソグラフィ法を用いて、図６（ａ）に示す補助導波路４を除く平面形状に合わせて、エッチング用の第２のマスク４０ｂを形成する（図７（ｅ））。
この第２のマスク４０ｂを用いて、ＩＣＰ法によりドライエッチングを施して、補助導波路４のコア層１２ａとなるＳＯＩ基板２０のＳｉ層を所定の厚さになるようにエッチングし、補助導波路４及び入力導波路２間に垂直方向に段差を設ける（図７（ｆ））。
その後、第２のマスク４０ｂを、有機溶剤及びアッシング法により除去する（図６（ｂ）、図６（ｃ））。

そして、複数のモード変換素子１００素子が形成された基板１０に対して、モード変換素子１００素子間の境界に沿って劈開することで、図６に示す構造を有するモード変換素子１００素子を得ることができる。この劈開により、モード変換素子１００素子の後方端面（基板１０の一端面１０ａ、補助導波路４の入射面）及び前方端面（基板１０の他端面１０ｂ、出力導波路３の出射面）がそれぞれ形成される。

最後に、前方端面及び後方端面に反射防止膜をそれぞれ形成して、モード変換素子１００素子の製造を終了する。

なお、本実施形態に係るモード変換素子１００は、ＭＭＩ導波路１、入力導波路２、出力導波路３及び補助導波路４をストリップ構造としているが、必ずしもこの構造に限られるものではなく、ハイメサ構造やメサ構造や埋め込み構造であっても適用可能である。

つぎに、本実施形態に係るモード変換素子１００の動作について、図８及び図９に示すビーム伝搬法（ＢＰＭ）によりシミュレーションした伝播結果を用いて説明する。
なお、シミュレーションでは、補助導波路４における膜厚Ｄ１の１μｍ及び導波路幅（＝Ｗａ）の１μｍ、入力導波路２における膜厚Ｄ２（＝４×Ｄ１）の４μｍ、導波路幅Ｗａの１μｍ及び導波路長Ｌ１（＝３Ｌ_ｃ／２、Ｌ_ｃ：基本モード及び１次モードのビート長）の７２μｍ、ＭＭＩ導波路１における導波路長Ｌ_ＭＭＩの３５．９μｍ、導波路幅Ｗ_ＭＭＩの４μｍ及び膜厚（＝Ｄ２）の４μｍ、並びに、出力導波路３における導波路幅Ｗｂ（＝２×Ｗａ）の２μｍ及び膜厚（＝Ｄ２）の４μｍを構造パラメーターとしている。

モード変換素子１００は、他の集積デバイスからの位相が互いにπずれた２つの基本モード（０次モード光）を２本の補助導波路４の入射面にそれぞれ入力すると（図９（ｂ））、補助導波路４を伝播して入力導波路２に入射し、入力導波路２において２つの自己結像がπ／２の位相差で生成されて、垂直方向１次モード（１次モード光）に変換される（図９（ｃ））。

すなわち、２つの基本モード（０次モード光）は、垂直方向１次モード（１次モード光）に変換された後、位相が互いにπ／２ずれた２つの１次モード光としてＭＭＩ導波路１の２つの入力ポートにそれぞれ入射されることになる。

そして、モード変換素子１００は、第１の実施形態で前述したように、出力導波路３で０次モード光及び１次モード（高次モード）として結像し、図９（ｄ）に示すように、光ファイバの伝搬モードの一つであるＬＰ_２１の光強度分布に類似する光（擬似ＬＰ_２１）を出力導波路３の出射面から出力することができる。

特に、本実施形態に係るモード変換素子１００の過剰損失は、図１０（ａ）に示すように、Ｃバンド全域で０．５ｄＢ以内に抑制されており、波長依存性が弱く、モード変換素子１００を通信に使用するうえで問題がないことがわかる。

なお、本実施形態においては、入力導波路２の前段に補助導波路４を備えるところのみが第１の実施形態と異なるところであり、補助導波路４による作用効果以外は、第１の実施形態及び第２の実施形態と同様の作用効果を奏する。

本実施形態に係るモード変換素子１００は、他の集積デバイスから補助導波路４に入力される０次モード光を高次モード変換器１０１で１次モード光に変換することにより、現在、市販されていない高次モード光を出力する集積デバイスの代わりに、市販されている０次モード光を出力する集積デバイスを光源として用いることができ、モード変換素子１００の汎用性を向上させることができるという作用効果を奏する。

なお、本実施形態に係る補助導波路４のコア層１２は、図６及び図８に示すように、導波路幅が入力導波路２のコア層１２の導波路幅Ｗａと同一であり、膜厚Ｄ１が入力導波路２のコア層１２の膜厚Ｄ２より薄い場合について説明したが、高次モード変換器１０１が下位のモード光を上位のモード光に変換できる構造であれば、この構造に限られるものではない。

ここで、基本（０次）モード光及び高次（１次、２次、・・・・）モード光は、コア層の膜厚及び導波路幅に依存しており、コア層の膜厚が厚いほど又はコア層の導波路幅が広いほど、上位のモード光が許容され、コア層内を伝播することができる。

このため、高次モード変換器１０１が下位のモード光を上位のモード光に変換できる構造とは、例えば、補助導波路４のコア層１２ａが０次モード光のみを許容する膜厚又は導波路幅であれば、入力導波路２のコア層１２が０次モード光を含む少なくとも１次モード光を許容する（１次モード光以上の高次モード光を許容してもよい）膜厚又は導波路幅である。

すなわち、高次モード変換器１０１が０次モード光を１次モード光に変換する場合は、補助導波路４のコア層１２ａが０次モード光のみを許容する膜厚又は導波路幅であり、入力導波路２のコア層１２が０次モード光及び１次モード光のみを許容する膜厚又は導波路幅であればよい。

特に、高次モード変換器１０１は、補助導波路４のコア層１２ａから入力導波路２のコア層１２にモード光を伝播させるにあたり、補助導波路４及び入力導波路２の境界からのモード光の出射による損失を抑制するために、補助導波路４のコア層１２ａの出射端面は、入力導波路２のコア層１２の入射端面に内包されることが好ましい。

このように、補助導波路４のコア層１２ａは、例えば、図１１（ａ）、図１１（ｂ）及び図１１（ｃ）に示すように、膜厚Ｄ１が入力導波路２のコア層１２の膜厚Ｄ２と同一であり、導波路幅（例えば、０次モード光のみを許容する幅）が入力導波路２のコア層１２の導波路幅Ｗａ（例えば、１次モード光を許容する幅）より狭くしてもよい。

なお、図１１（ａ）においては、補助導波路４のコア層１２ａの導波方向に沿う中心線と入力導波路２のコア層１２の導波方向に沿う中心線とが一致するように、補助導波路４と入力導波路２とが接続されている。

これに対し、図１１（ｂ）及び図１１（ｃ）においては、入力導波路２のコア層１２の中心線に対して補助導波路４のコア層１２ａの中心線を偏心させて、補助導波路４と入力導波路２とが接続されており、特に、図１１（ｂ）においては、入力導波路２のコア層１２の中心線に対する補助導波路４のコア層１２ａの中心線の偏心量を入力導波路２の実効導波路幅の１／４程度としている。

このように、入力導波路２のコア層１２と補助導波路４のコア層１２ａとの不均一な接続構造により、ＭＭＩ導波路１の入力ポートに入射するモード光に位相差を生じさせ、高次モード光に変換することができる。

特に、図１１（ａ）、図１１（ｂ）及び図１１（ｃ）に示す高次モード変換器１０１は、補助導波路４のコア層１２ａの膜厚Ｄ１と入力導波路２のコア層１２の膜厚Ｄ２とが同一であるため、一括して露光することができ、図８に示す高次モード変換器１０１と比較して、製造工程を簡略化することができる。

また、補助導波路４のコア層１２ａは、図１１（ｄ）及び図１１（ｅ）に示すように、膜厚Ｄ１（例えば、０次モード光のみを許容する膜厚）が入力導波路２のコア層１２の膜厚Ｄ２（例えば、１次モード光を許容する膜厚）より薄く、導波路幅（例えば、０次モード光のみを許容する幅）が入力導波路２のコア層１２の導波路幅Ｗａ（例えば、１次モード光を許容する幅）より狭くしてもよい。

特に、図１１（ｄ）及び図１１（ｅ）に示す高次モード変換器１０１は、図８に示す高次モード変換器１０１と比較して、垂直方向のみならず横方向にも高次モードに変換し、モード変換素子１００によるＬＰ_２１を超える更なる多重化を図ることができる。また、図１１（ｄ）及び図１１（ｅ）に示す高次モード変換器１０１は、図１１（ａ）、図１１（ｂ）及び図１１（ｃ）に示す高次モード変換器１０１と比較して、横方向のみならず垂直方向にも高次モードに変換し、モード変換素子１００によるＬＰ_２１を超える更なる多重化を図ることができる。

なお、本実施形態に係る高次モード変換器１０１は、図６、図８及び図１１に示すように、補助導波路４及び入力導波路２からなる導波方向又はその垂直方向に二段の段差を設ける場合について説明したが、入力側のコア層の端面が出力側のコア層の端面に内包されるのであれば、複数の段差により構成されてもよい。

また、本実施形態に係るモード変換素子１００は、第２の実施形態で前述したように、各入力導波路２に対してそれぞれ配設され、導波路の屈折率を変化させる屈折率変化手段５０をさらに備えてもよい。

（本発明の第４の実施形態）
図１２（ａ）は第４の実施形態に係るモード変換素子の概略構成の一例を示す平面図であり、図１２（ｂ）は第４の実施形態に係るモード変換素子の概略構成の他の例を示す平面図である。図１３（ａ）は第４の実施形態に係るモード変換素子の概略構成の一例を示す斜視図であり、図１３（ｂ）は図１３（ａ）に示すＭＭＩ導波路の導波路長及び導波路幅の理論式を説明するための説明図であり、図１３（ｃ）は図１２（ａ）に示すモード変換素子におけるＢＰＭシミュレーションによるモード光の伝播の様子（光フィールド）を示す説明図である。図１２及び図１３において、図１乃至図１１と同じ符号は、同一又は相当部分を示し、その説明を省略する。

本実施形態に係るモード変換素子１００は、図１２及び図１３（ａ）に示すように、２つの補助導波路４の他端に接続される１×２型ＭＭＩ導波路５（以下、「前段ＭＭＩ導波路５」と称す）と、前段ＭＭＩ導波路５の入力ポートに一端が接続され、他端を入射面とする入力導波路６（以下、前段入力導波路６）と、をさらに備え、２つの補助導波路４が位相調整器を構成する。

特に、本実施形態に係る２本の補助導波路４は、直線領域からなる直線導波路４ａと、曲線領域を含む曲線導波路４ｂとから構成され、直線導波路４ａ及び曲線導波路４ｂをそれぞれ伝播する０次モード光の位相差がπとなるように、直線導波路４ａの導波路長と曲線導波路４ｂの導波路長とを異ならせている。

なお、本実施形態に係る前段入力導波路６、前段ＭＭＩ導波路５及び補助導波路４（直線導波路４ａ、曲線導波路４ｂ）の層構造は、導波路幅（コア層１２ａの幅）が異なるだけで、第３の実施形態で前述した補助導波路４の層構造と同一であり、モード変換素子１００の製造工程の説明は省略する。

ここで、ＭＭＩ導波路（前段ＭＭＩ導波路５、ＭＭＩ導波路１、入力導波路２）は、公知の技術を用いて設計できるのであるが、例えば、ＭＭＩ理論に基づいて、前段ＭＭＩ導波路５の導波路長が３Ｌ_Ｃ／８となり、ＭＭＩ導波路１の導波路長が３Ｌ_Ｃ／４となり、入力導波路２の導波路長Ｌ１が３Ｌ_Ｃ／２となる。
但し、Ｌ_Ｃは基本モード及び１次モードのビート長であり、下記数１により算出される。

また、下記式１において、図１３（ｂ）及び図８（ｂ）を参照して、Ｗ_ｅは実効導波路幅を表し（但し、前段ＭＭＩ導波路５の場合はＷ_Ｅとし、ＭＭＩ導波路１の場合はＷ’_Ｅとし、入力導波路２の場合は実効導波路コア厚Ｄ_Ｅとする。）、Ｗ_１はＭＭＩ導波路の導波路幅を表し（但し、前段ＭＭＩ導波路５の場合はＷ_ＭＭＩとし、ＭＭＩ導波路１の場合はＷ’_ＭＭＩとし、入力導波路２の場合は導波路コア厚Ｄ２とする。）、Ｎ_１は導波路（コア層）の屈折率を表し、Ｎ_２はクラッドの屈折率を表し、λは入射光波長を表し、Ｗ_ａ１は前段入力導波路６の導波路幅を表し、Ｗ_ａ２は出力導波路３の導波路幅を表す。

［式１］
Ｌ_Ｃ＝Ｎ_１×３Ｗ_ｅ ^２／４λ
Ｗ_ｅ＝Ｗ_１＋λ／｛π（Ｎ_１ ^２−Ｎ_２ ^２）｝^１／２ ・・・（１）
Ｗ_ａ２＝２×Ｗ_ａ１＝Ｗ_１／４

なお、本実施形態に係る前段ＭＭＩ導波路５、ＭＭＩ導波路１及び入力導波路２は、入射光波長λを１５５０ｎｍとし、導波路の屈折率Ｎ_１を３．４８とし、クラッドの屈折率Ｎ_２を１．４４として設計した。

特に、本実施形態に係るモード変換素子１００は、補助導波路４（前段入力導波路６、前段ＭＭＩ導波路５）の膜厚Ｄ１を０．２μｍとし、入力導波路２（ＭＭＩ導波路１、出力導波路３）の膜厚Ｄ２を０．６μｍとし、入力導波路２の導波路長Ｌ１を１．７μｍとして、実デバイスを作製した。

つぎに、モード変換素子１００の動作について、図１３（ａ）及び図１３（ｃ）を用いて説明する。
前段入力導波路６の入射面に入射された０次モード光は、前段入力導波路６を伝搬して前段ＭＭＩ導波路５に入射する。

そして、前段ＭＭＩ導波路５に入射した０次モード光は、２つに平均分割して分岐され、平均分割後の一方の０次モード光は、直線導波路４ａを伝搬して一方の入力導波路２に入射し、平均分割後の他方の０次モード光は、曲線導波路４ｂを伝搬して、平均分割後の一方の０次モード光に対して位相がπずれて他方の入力導波路２に入射する。
なお、０次モード光が入力導波路２に入射した後は、第３の実施形態で前述したモード変換素子１００の動作と同様であるので、説明を省略する。

本実施形態においては、前段ＭＭＩ導波路５及び前段入力導波路６をさらに備え、２つの補助導波路４が位相調整器を構成するところのみが第３の実施形態と異なるところであり、前段ＭＭＩ導波路５、前段入力導波路６及び補助導波路４による作用効果以外は、第３の実施形態と同様の作用効果を奏する。

前述した第３の実施形態に係るモード変換素子１００は、位相が互いにπずれた２つの基本モード（０次モード光）を入射面にそれぞれ入力するために、２つの集積デバイス（光源）を必要とすると共に、２つの集積デバイス（光源）間で位相をπずらした基本モード（０次モード光）をそれぞれ入力する必要がある。

これに対し、本実施形態に係るモード変換素子１００は、前段ＭＭＩ導波路５により１つの基本モード（０次モード光）を２つに平均分割して分岐し、補助導波路４により２つの基本モード（０次モード光）の位相を互いにπずらすことができるため、１つの集積デバイスのみを光源として用いて擬似ＬＰ_２１モードを生成することができるという作用効果を奏する。

なお、本実施形態に係るモード変換素子１００は、２本の補助導波路４を直線導波路４ａ及び曲線導波路４ｂで構成し、２本の補助導波路４の導波路長を異ならせることにより０次モード光の位相差を与えたが、図１３（ｂ）に示すように、２本の補助導波路４を直線導波路４ａとし、第２の実施形態で前述した屈折率変化手段５０を用いて、２本の入力導波路２にそれぞれ入射される０次モード光に位相差を与えてもよい。

また、本実施形態に係るモード変換素子１００は、第２の実施形態で前述したように、各入力導波路２に対してそれぞれ配設され、導波路の屈折率を変化させる屈折率変化手段５０をさらに備えてもよい。

１ ＭＭＩ導波路
２ 入力導波路
３ 出力導波路
４ 補助導波路
４ａ 直線導波路
４ｂ 曲線導波路
５ 前段ＭＭＩ導波路
６ 前段入力導波路
１０ 基板
１０ａ 一端面
１０ｂ 他端面
１０ｃ エッチング底面
１１ 第１のクラッド層
１２，１２ａ コア層
１３ 第２のクラッド層
１４ 埋め込み層
２０ ＳＯＩ基板
３０ ＳｉＯ_２膜
４０ マスク
４０ａ 第１のマスク
４０ｂ 第２のマスク
５０ 屈折率変化手段
５１ 屈折率変化領域
５１ａ トレンチ
５２ａ 第１の電極
５２ｂ 第２の電極
５３ａ 第１の接続部
５３ｂ 第２の接続部
１００ モード変換素子
１０１ 高次モード変換器
１０２ ＬＰモード変換器
１１０ 半導体層
１１１ 真性半導体領域
１１１ａ リブ部
１１１ｂ スラブ部
１１２ ｐ型半導体領域
１１３ ｎ型半導体領域

Claims (8)

1. Ｎ個（Ｎは２以上の整数）の入力ポート及び１個の出力ポートを有し、コア層の膜厚が高次モード光を許容する厚みであるＮ×１型多モード光干渉導波路と、
   前記Ｎ×１型多モード光干渉導波路の各入力ポートに一端がそれぞれ接続されるＮ本の入力導波路と、
   前記Ｎ×１型多モード光干渉導波路の出力ポートに一端が接続される１本の出力導波路と、
   を備え、
   前記各入力導波路は、位相差をπとする２つの高次モード光がそれぞれ入力されることを特徴とするモード変換素子。
2. 前記請求項１に記載のモード変換素子において、
   前記高次モード光を許容する厚みが、１次モード光を許容する厚みであることを特徴とするモード変換素子。
3. 前記請求項１又は２に記載のモード変換素子において、
   前記各入力導波路は、位相差をπとする２つの１次モード光がそれぞれ入力されることを特徴とするモード変換素子。
4. 前記請求項１乃至３のいずれかに記載のモード変換素子において、
   前記Ｎ×１型多モード光干渉導波路のコア層の膜厚が、０．２９μｍより厚いことを特徴とするモード変換素子。
5. 前記請求項１乃至４のいずれかに記載のモード変換素子において、
   前記出力導波路の導波路幅が、当該出力導波路のコア層の膜厚に等しいことを特徴とするモード変換素子。
6. 前記請求項１乃至５のいずれかに記載のモード変換素子において、
   前記入力導波路及び出力導波路のコア層の膜厚が、前記Ｎ×１型多モード光干渉導波路のコア層の膜厚に等しいことを特徴とするモード変換素子。
7. 前記請求項１乃至５のいずれかに記載のモード変換素子において、
   前記N本の入力導波路の他端にそれぞれ接続され、当該入力導波路のコア層に対して膜厚が薄い及び／又は導波路幅が狭いコア層を有するＮ本の補助導波路を備えることを特徴とするモード変換素子。
8. 前記請求項７に記載のモード変換素子において、
   前記補助導波路のコア層の膜厚又は導波路幅が、０次モード光を許容する厚み又は導波路幅であることを特徴とするモード変換素子。

Images