JPWO2013175557A1 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JPWO2013175557A1 JPWO2013175557A1 JP2013553555A JP2013553555A JPWO2013175557A1 JP WO2013175557 A1 JPWO2013175557 A1 JP WO2013175557A1 JP 2013553555 A JP2013553555 A JP 2013553555A JP 2013553555 A JP2013553555 A JP 2013553555A JP WO2013175557 A1 JPWO2013175557 A1 JP WO2013175557A1
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- eleventh
- insulating film
- columnar silicon
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Abstract
半導体装置は、第1の平面状シリコン層(309)と、その層(309)上に形成された第1及び第2の柱状シリコン層(504,505)と、第1の柱状シリコン層の周囲に形成された第1のゲート絶縁膜(506)と、その膜(506)の周囲に形成された第1のゲート電極(303)と、第2の柱状シリコン層の周囲に形成された第2のゲート絶縁膜(506)と、第2のゲート絶縁膜の周囲に形成された第2のゲート電極(304)と、第1及び第2のゲート電極に接続された第1のゲート配線(305)と、第1の柱状シリコン層(504)の上部に形成された第1のn型拡散層(524)と、第1の柱状シリコン層(504)の下部と平面状シリコン層(309)の上部とに形成された第2のn型拡散層(502)と、その層(502)の上部に形成された第1のp型拡散層(525)と、第2の柱状シリコン層の下部と平面状シリコン層の上部とに形成された第2のp型拡散層(503)と、を有する。第1のゲート配線に沿って延びる中心線が、第1の柱状シリコン層の中心と第2の柱状シリコン層の中心とを結ぶ線に対して第1の所定量オフセットしている。The semiconductor device is formed around the first planar silicon layer (309), the first and second columnar silicon layers (504, 505) formed on the layer (309), and the first columnar silicon layer. First gate insulating film (506) formed, first gate electrode (303) formed around the film (506), and second gate formed around the second columnar silicon layer An insulating film (506), a second gate electrode (304) formed around the second gate insulating film, and a first gate wiring (305) connected to the first and second gate electrodes; A first n-type diffusion layer (524) formed above the first columnar silicon layer (504), a lower portion of the first columnar silicon layer (504), and an upper portion of the planar silicon layer (309). A second n-type diffusion layer (502) formed on the substrate, a first p-type diffusion layer (525) formed on the upper portion of the layer (502), a lower portion of the second columnar silicon layer, and a planar shape Shaped on top of silicon layer It has been a second p-type diffusion layer (503), the. A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line connecting the center of the first columnar silicon layer and the center of the second columnar silicon layer.
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
半導体集積回路、特にMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、MOSトランジスタはナノレベルまで微細化が進んでいる。このようなMOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量を確保する要請から回路の占有面積を減少させることが難しくなっている。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor(以下、「SGT」という。)が提案されている(例えば、特許文献1、特許文献2、特許文献3を参照)。
Semiconductor integrated circuits, in particular integrated circuits using MOS transistors, are becoming increasingly highly integrated. Along with this high integration, MOS transistors have been miniaturized to the nano level. As the MOS transistor is miniaturized, it is difficult to suppress the leakage current, and it is difficult to reduce the area occupied by the circuit because of the requirement to secure a necessary amount of current. In order to solve such a problem, a Surrounding Gate Transistor (hereinafter referred to as “SGT”) having a structure in which a source, a gate, and a drain are arranged in a vertical direction with respect to a substrate and a gate electrode surrounds a columnar semiconductor layer is proposed. (For example, see
また、上記SGTを用いてCMOSインバータを構成し、n型SGTとp型SGTとを直線上に配置し、シリコン柱の底部に位置する拡散層をインバータの出力として用いる構造が提案されている(例えば、特許文献4を参照)。この構造では、素子形成領域の表面に、不純物を含むp、n領域とオーミック接合する接続領域が形成され、この接続領域は、n型SGTとp型SGTとの外側において、出力信号用ビアと電気的に接続することが示されている。
この技術によれば、素子形成領域の幅よりもゲート配線の幅が長いため、接続領域の形成方法を確定することができない。Also, a structure has been proposed in which a CMOS inverter is configured using the SGT, n-type SGT and p-type SGT are arranged on a straight line, and a diffusion layer located at the bottom of a silicon pillar is used as the output of the inverter ( For example, see Patent Document 4). In this structure, a connection region that is in ohmic contact with the p and n regions containing impurities is formed on the surface of the element formation region, and this connection region is connected to the output signal via on the outside of the n-type SGT and the p-type SGT. Electrical connection is shown.
According to this technique, since the width of the gate wiring is longer than the width of the element formation region, the method for forming the connection region cannot be determined.
この技術において、接続領域をシリサイドで形成する場合には、シリサイド化を行うときに保護膜を使用するとともに、短絡防止のために、ゲート配線の周囲にサイドウォールを形成することが必要になる。 In this technique, when the connection region is formed of silicide, it is necessary to use a protective film when silicidation and to form a sidewall around the gate wiring to prevent a short circuit.
このため、ゲート配線の相対向する両辺の周囲にある素子形成領域にシリサイドを形成しようとすると、素子形成領域の幅を、ゲート配線の幅と、サイドウォールの幅を2倍した長さのとの和よりも広くする必要がある。この場合、素子形成領域が占める面積が大きくなる。 Therefore, when silicide is formed in the element formation region around the opposite sides of the gate wiring, the width of the element formation region is set to be twice the width of the gate wiring and the width of the sidewall. It needs to be wider than the sum of In this case, the area occupied by the element formation region increases.
また、6個のSGTを用いたSRAM(Static Random Access Memory)が提案されている(例えば、特許文献5を参照)。ここでは、素子形成領域の幅を、ゲート配線の幅と、サイドウォールの幅を2倍した長さとの和よりも長くし、ゲート配線の相対向する両辺の周囲に存在する素子形成領域にシリサイドを形成している。この場合、素子形成領域が占める面積が大きくなる。 Also, an SRAM (Static Random Access Memory) using six SGTs has been proposed (see, for example, Patent Document 5). Here, the width of the element formation region is made longer than the sum of the width of the gate wiring and the width of the sidewall twice, and silicide is formed in the element formation region existing around the opposite sides of the gate wiring. Is forming. In this case, the area occupied by the element formation region increases.
本発明は、素子形成領域の占める面積が小さい、CMOS SGTを用いた半導体装置を提供することを目的とする。 An object of the present invention is to provide a semiconductor device using CMOS SGT in which an area occupied by an element formation region is small.
本発明の第1の観点に係る半導体装置は、
基板上に形成された第1の平面状シリコン層と、
前記第1の平面状シリコン層上に形成された第1及び第2の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状シリコン層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状シリコン層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに亘って形成された第2の第二導電型拡散層と、
前記第2の柱状シリコン層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに亘って形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状シリコン層の中心と前記第2の柱状シリコン層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする。A semiconductor device according to a first aspect of the present invention includes:
A first planar silicon layer formed on the substrate;
First and second columnar silicon layers formed on the first planar silicon layer;
A first gate insulating film formed around the first columnar silicon layer;
A first gate electrode formed around the first gate insulating film;
A second gate insulating film formed around the second columnar silicon layer;
A second gate electrode formed around the second gate insulating film;
A first gate line connected to the first and second gate electrodes;
A first second conductivity type diffusion layer formed on top of the first columnar silicon layer;
A second second conductivity type diffusion layer formed across the lower portion of the first columnar silicon layer and the upper portion of the planar silicon layer;
A first first conductivity type diffusion layer formed on top of the second columnar silicon layer;
A second first conductivity type diffusion layer formed across the lower portion of the second columnar silicon layer and the upper portion of the planar silicon layer;
A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line connecting the center of the first columnar silicon layer and the center of the second columnar silicon layer. It is characterized by.
前前記第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状シリコン層の幅の半分の長さを減じた値よりも大きいことが好ましい。A first insulating film sidewall formed on the sidewall of the first gate wiring;
A silicide formed over the second second conductivity type diffusion layer and the second first conductivity type diffusion layer;
The first predetermined amount is half the width of the first planar silicon layer from the sum of the width of the first insulating film sidewall and the half length of the width of the first gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第1の所定量は、前記第1の平面状シリコン層の幅から、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことが好ましい。 The first predetermined amount is a value obtained by subtracting the sum of the width of the first insulating film sidewall and the half length of the width of the first gate wiring from the width of the first planar silicon layer. Is preferably larger.
前記第1の柱状シリコン層の上部側壁と前記第1のゲート電極上部とに亘って形成された第2の絶縁膜サイドウォールと、
前記第2の柱状シリコン層の上部側壁と前記第2のゲート電極上部とに亘って形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに亘って形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上と前記第1の第一導電型拡散層上とに亘って形成されたシリサイドと、を有する、
ことが好ましい。A second insulating film sidewall formed over the upper sidewall of the first columnar silicon layer and the upper portion of the first gate electrode;
A third insulating film sidewall formed over the upper sidewall of the second columnar silicon layer and the upper portion of the second gate electrode;
A first insulating film sidewall formed over the second and third insulating film sidewalls, the first and second gate electrodes, and a sidewall of the first gate wiring;
A silicide formed over the first second conductivity type diffusion layer and the first first conductivity type diffusion layer;
It is preferable.
また、本発明の第2の観点に係る半導体装置は、
基板上に設定された行及び列からなる座標の一行目に、当該行方向に延在するように形成された第11の平面状シリコン層と、
前記第11の平面状シリコン層上において、前記座標の一行一列目に形成された第11の柱状シリコン層と、
前記第11の柱状シリコン層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状シリコン層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第12の第二導電型拡散層と、
前記第11の平面状シリコン層上において、前記座標の一行二列目に形成された第12の柱状シリコン層と、
前記第12の柱状シリコン層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状シリコン層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第12の第一導電型拡散層と、
前記第11の平面状シリコン層上において、前記座標の一行三列目に形成された第13の柱状シリコン層と、
前記第13の柱状シリコン層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状シリコン層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状シリコン層と、
前記第21の平面状シリコン層上において、前記座標の二行一列目に形成された第21の柱状シリコン層と、
前記第21の柱状シリコン層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状シリコン層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第22の第二導電型拡散層と、
前記第21の平面状シリコン層上において、前記座標の二行二列目に形成された第22の柱状シリコン層と、
前記第22の柱状シリコン層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状シリコン層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第22の第一導電型拡散層と、
前記第21の平面状シリコン層上において、前記座標の二行三列目に形成された第23の柱状シリコン層と、
前記第23の柱状シリコン層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状シリコン層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状シリコン層の中心と前記第12の柱状シリコン層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状シリコン層の中心と前記第23の柱状シリコン層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする。A semiconductor device according to the second aspect of the present invention is
An eleventh planar silicon layer formed to extend in the row direction in the first row of coordinates composed of rows and columns set on the substrate;
On the eleventh planar silicon layer, an eleventh columnar silicon layer formed in the first row and first column of the coordinates;
An eleventh gate insulating film formed around the eleventh columnar silicon layer;
An eleventh gate electrode formed around the eleventh gate insulating film;
An eleventh second conductivity type diffusion layer formed on the eleventh columnar silicon layer;
A twelfth second conductivity type diffusion layer formed across the lower portion of the eleventh columnar silicon layer and the upper portion of the eleventh planar silicon layer;
A twelfth columnar silicon layer formed in the first row and second column of the coordinates on the eleventh planar silicon layer;
A twelfth gate insulating film formed around the twelfth columnar silicon layer;
A twelfth gate electrode formed around the twelfth gate insulating film;
An eleventh first conductivity type diffusion layer formed on the twelfth columnar silicon layer;
A twelfth first conductivity type diffusion layer formed across the lower portion of the twelfth columnar silicon layer and the upper portion of the eleventh planar silicon layer;
A thirteenth columnar silicon layer formed in the first row and third column of the coordinates on the eleventh planar silicon layer;
A thirteenth gate insulating film formed around the thirteenth columnar silicon layer;
A thirteenth gate electrode formed around the thirteenth gate insulating film;
A thirteenth second conductivity type diffusion layer formed on top of the thirteenth columnar silicon layer;
A fourteenth second conductivity type diffusion layer formed across the lower portion of the thirteenth columnar silicon layer and the upper portion of the eleventh planar silicon layer;
An eleventh gate line connected to the eleventh and twelfth gate electrodes;
A 21st planar silicon layer formed in the second row of coordinates set on the substrate;
A twenty-first columnar silicon layer formed in the second row and first column of the coordinates on the twenty-first planar silicon layer;
A twenty-first gate insulating film formed around the twenty-first columnar silicon layer;
A twenty-first gate electrode formed around the twenty-first gate insulating film;
A 21st second conductivity type diffusion layer formed on top of the 21st columnar silicon layer;
A 22nd second conductivity type diffusion layer formed across the lower part of the 21st columnar silicon layer and the upper part of the 21st planar silicon layer;
A twenty-second columnar silicon layer formed in the second row and second column of the coordinates on the twenty-first planar silicon layer;
A twenty-second gate insulating film formed around the twenty-second columnar silicon layer;
A twenty-second gate electrode formed around the twenty-second gate insulating film;
A 21st first conductivity type diffusion layer formed on top of the 22nd columnar silicon layer;
A 22nd first conductivity type diffusion layer formed across the lower part of the 22nd columnar silicon layer and the upper part of the 21st planar silicon layer;
A 23rd columnar silicon layer formed in the second row and third column of the coordinates on the twenty-first planar silicon layer;
A 23rd gate insulating film formed around the 23rd columnar silicon layer;
A 23rd gate electrode formed around the 23rd gate insulating film;
A 23rd second conductivity type diffusion layer formed on top of the 23rd columnar silicon layer;
A 24th second conductivity type diffusion layer formed across the lower portion of the 23rd columnar silicon layer and the upper portion of the 21st planar silicon layer;
A twenty-first gate wiring connected to the twenty-second and twenty-third gate electrodes;
The center line extending along the eleventh gate wiring is in the second row of the coordinates with respect to the line connecting the center of the eleventh columnar silicon layer and the center of the twelfth columnar silicon layer. Is offset by an eleventh predetermined amount in the direction,
A center line extending along the twenty-first gate wiring has a row direction in the first row of the coordinates with respect to a line connecting the center of the twenty-second columnar silicon layer and the center of the twenty-third columnar silicon layer. 11 is offset by an eleventh predetermined amount.
前記第11のゲート配線の側壁に形成された第11の絶縁膜サイドウォールと、
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状シリコン層の幅の半分の長さを減じた値よりも大きいことが好ましい。An eleventh insulating film sidewall formed on a sidewall of the eleventh gate wiring;
A silicide formed over the twelfth second conductivity type diffusion layer and the twelfth first conductivity type diffusion layer;
The eleventh predetermined amount is a length that is half the width of the eleventh planar silicon layer, based on the sum of the width of the eleventh insulating film sidewall and the half length of the eleventh gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第11の柱状シリコン層と前記第12の柱状シリコン層との間と、前記第21の柱状シリコン層と前記第22の柱状シリコン層との間に亘って第11のコンタクトが形成され、
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状シリコン層に電気的に接続されていることが好ましい。Eleventh contacts are formed between the eleventh columnar silicon layer and the twelfth columnar silicon layer, and between the twenty-first columnar silicon layer and the twenty-second columnar silicon layer,
The eleventh gate wiring is preferably electrically connected to the twenty-first planar silicon layer through the eleventh contact.
前記第11の所定量は、前記第11の平面状シリコン層の幅から、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことが好ましい。 The eleventh predetermined amount is a value obtained by subtracting the sum of the width of the eleventh insulating film sidewall and the half of the width of the eleventh gate wiring from the width of the eleventh planar silicon layer. Is preferably larger.
本発明によれば、素子形成領域の占める面積が小さい、CMOS SGTを用いた半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device using CMOS SGT with the small area which an element formation area occupies can be provided.
図1に示すように、本発明の実施形態に係る半導体装置は、基板501上に形成された第1の平面状シリコン層309と、第1の平面状シリコン層309上に形成された第1及び第2の柱状シリコン層504、505と、を有する。
As shown in FIG. 1, the semiconductor device according to the embodiment of the present invention includes a first
本実施形態に係る半導体装置は、第1の柱状シリコン層504の周囲に形成された第1のゲート絶縁膜506と、第1のゲート絶縁膜506の周囲に形成された第1のゲート電極303と、を有する。
The semiconductor device according to the present embodiment includes a first
本実施形態に係る半導体装置は、第2の柱状シリコン層505の周囲に形成された第2のゲート絶縁膜506と、第2のゲート絶縁膜506の周囲に形成された第2のゲート電極304と、第1及び第2のゲート電極303、304に接続された第1のゲート配線305と、第1の柱状シリコン層504の上部に形成された第1のn型拡散層524と、第1の柱状シリコン層504の下部と平面状シリコン層309の上部とに亘って形成された第2のn型拡散層502と、第2の柱状シリコン層505の上部に形成された第1のp型拡散層525と、第2の柱状シリコン層505の下部と平面状シリコン層309の上部とに亘って形成された第2のp型拡散層503と、を有する。
The semiconductor device according to this embodiment includes a second
本実施形態に係る半導体装置においては、第1のゲート配線305に沿って延びる中心線、より詳細には、第1のゲート配線305に沿って水平方向に延びるとともに、当該第1のゲート配線305の幅方向の中心を通る中心線が、第1の柱状シリコン層504の中心と第2の柱状シリコン層505の中心とを結ぶ線に対して第1の所定量オフセットしている。
ここで、ゲート絶縁膜506には、酸化膜、窒化膜、酸窒化膜、高誘電体膜といった、半導体に使用される絶縁膜が材料として使用できる。In the semiconductor device according to the present embodiment, a center line extending along the
Here, an insulating film used for a semiconductor such as an oxide film, a nitride film, an oxynitride film, or a high dielectric film can be used as a material for the
本実施形態の半導体装置によれば、上述した特徴により、下記の効果を得ることができる。
即ち、第1のゲート配線305の第1の辺の周囲に存在する素子形成領域である平面状シリコン層309にシリサイド308を形成し、n型SGTの第2のn型拡散層502とp型SGTの第2のp型拡散層503とを電気的に接続することができる。このため、ゲート配線の相対向する第1及び第2の辺の周囲に存在する素子形成領域にシリサイドを形成した場合と比べ、素子形成領域である平面状シリコン層309の幅を狭くすることができる。According to the semiconductor device of the present embodiment, the following effects can be obtained due to the above-described features.
That is, the
また、素子形成領域である平面状シリコン層の幅が短いため、高集積なCMOS SGTインバータを実現することができる。 Further, since the width of the planar silicon layer which is an element formation region is short, a highly integrated CMOS SGT inverter can be realized.
本実施形態の半導体装置では、図1に示すように、第1の柱状シリコン層504はn型SGT301を形成するとともに、第2の柱状シリコン層505はp型SGT302を形成している。
In the semiconductor device of this embodiment, as shown in FIG. 1, the first
本実施形態の半導体装置は、第1のゲート配線305の側壁に形成された第1の絶縁膜サイドウォール307と、第2のn型拡散層502上と第2のp型拡散層503上とに亘って形成されたシリサイド308と、を有する。
The semiconductor device according to the present embodiment includes a first
また、第1の所定量は、第1の絶縁膜サイドウォール307の幅と、第1のゲート配線305の幅の半分の長さとの和から、第1の平面状シリコン層309の幅の半分の長さを減じた値よりも大きい。
Further, the first predetermined amount is half the width of the first
また、第1の所定量は、第1の平面状シリコン層309の幅の半分の長さから、第1の絶縁膜サイドウォール307の幅と、第1のゲート配線305の幅の半分の長さとの和を減じた値よりも大きい。
Further, the first predetermined amount is half the width of the first
本実施形態の半導体装置によれば、上述した特徴により、ゲート配線の第1の辺の周囲に形成された素子形成領域である平面状シリコン層にシリサイドを形成することができる。 According to the semiconductor device of this embodiment, silicide can be formed in the planar silicon layer, which is an element formation region formed around the first side of the gate wiring, due to the above-described features.
本実施形態の半導体装置は、第1のゲート絶縁膜506の周囲に形成された金属膜507及びポリシリコン509からなる積層構造から構成される第1のゲート電極303と、第2のゲート絶縁膜506の周囲に形成された金属膜507及びポリシリコン509からなる積層構造から構成される第2のゲート電極304と、を有する。
The semiconductor device according to the present embodiment includes a
ここで、ゲートは、金属膜のみから形成されていてもよく、シリサイドから形成されていてもよい。なお、金属膜には、チタン、窒化チタン、タンタル、窒化タンタルといった、半導体に使用される金属を使用することができる。 Here, the gate may be formed of only a metal film or may be formed of silicide. Note that a metal used for a semiconductor such as titanium, titanium nitride, tantalum, or tantalum nitride can be used for the metal film.
本実施形態の半導体装置では、第1のゲート電極303に接続されるように、ゲート配線306が形成されている。
In the semiconductor device of this embodiment, the
本実施形態の半導体装置は、第1の柱状シリコン層504の上部側壁と第1のゲート電極303上部とに亘って形成された酸化膜516と窒化膜517とからなる第2の絶縁膜サイドウォールと、第2の柱状シリコン層505の上部側壁と第2のゲート電極304上部とに亘って形成された酸化膜518と窒化膜519とからなる第3の絶縁膜サイドウォールと、第2及び第3の絶縁膜サイドウォールと、第1及び第2のゲート電極303、304と、第1のゲート配線305とゲート配線306の側壁とに亘って形成された第1の絶縁膜サイドウォール307と、第1のn型拡散層524上と第1のp型拡散層525上に亘って形成されたシリサイド511、513と、を有する。
The semiconductor device according to the present embodiment includes a second insulating film sidewall formed of an
本実施形態の半導体装置では、第2のゲート電極304は、上部が第3の絶縁膜サイドウォール518、519によって覆われ、側壁が第1の絶縁膜サイドウォール307によって覆われている。第3の絶縁膜サイドウォール518、519の側壁は第1の絶縁膜サイドウォール307によって覆われている。このため、平面状シリコン層309上部の拡散層上に形成するコンタクト523が、第2のゲート電極304側にオフセットしたとき、第2のゲート電極304とコンタクト523とが互いに短絡することが防止される。
In the semiconductor device of this embodiment, the
また、ゲート配線306上にはシリサイド510が形成され、第1のゲート配線305上にはシリサイド512が形成されている。また、第2のp型拡散層503上にシリサイド514が形成されている。また、シリサイド510上にコンタクト520、シリサイド511上にコンタクト521、シリサイド513上にコンタクト522、シリサイド514上にコンタクト523がそれぞれ形成されている。
A
また、第1の平面状シリコン層309の周囲には素子分離膜508、n型SGT301、p型SGT302の周囲には層間絶縁膜515がそれぞれ形成されている。
An
次に、本実施形態の半導体装置をSRAMに適用した場合の構造を図2及び図3に示す。
図2及び図3に示されるように、本実施形態の半導体装置は、基板201上に設定された行及び列からなる座標の一行目において、行方向に延在する第11の平面状シリコン層121と、第11の平面状シリコン層121上において、基板201上の座標の一行一列目に形成された第11の柱状シリコン層208と、第11の柱状シリコン層208の周囲に形成された第11のゲート絶縁膜215と、第11のゲート絶縁膜215の周囲に形成された第11のゲート電極107と、を有する。Next, the structure when the semiconductor device of this embodiment is applied to an SRAM is shown in FIGS.
As shown in FIGS. 2 and 3, the semiconductor device of this embodiment includes an eleventh planar silicon layer extending in the row direction in the first row of coordinates composed of rows and columns set on the
本実施形態の半導体装置は、さらに、第11の柱状シリコン層208の上部に形成された第11のn型拡散層227と、第11の柱状シリコン層208の下部と第11の平面状シリコン層208の上部とに形成された第12のn型拡散層202と、からなるn型SGT101と、第11の平面状シリコン層121上において、基板201上の座標の一行二列目に形成された第12の柱状シリコン層209と、第12の柱状シリコン層209の周囲に形成された第12のゲート絶縁膜215と、第12のゲート絶縁膜215の周囲に形成された第12のゲート電極108と、を有する。
The semiconductor device according to the present embodiment further includes an eleventh n-
本実施形態の半導体装置は、さらに、第12の柱状シリコン層209の上部に形成された第11のp型拡散層228と、第12の柱状シリコン層209の下部と第11の平面状シリコン層121の上部とに形成された第12のp型拡散層203と、からなるp型SGT102と、第11の平面状シリコン層121上において、基板201上の座標の一行三列目に形成された第13の柱状シリコン層210と、第13の柱状シリコン層210の周囲に形成された第13のゲート絶縁膜217と、第13のゲート絶縁膜217の周囲に形成された第13のゲート電極109と、を有する。
The semiconductor device of the present embodiment further includes an eleventh p-
本実施形態の半導体装置は、さらに、第13の柱状シリコン層210の上部に形成された第13のn型拡散層229と、第13の柱状シリコン層210の下部と第11の平面状シリコン層121の上部とに形成された第14のn型拡散層204と、からなるn型SGT103と、第11及び第12のゲート電極107、108に接続された第11のゲート配線113と、を有する。
The semiconductor device of this embodiment further includes a thirteenth n-
本実施形態の半導体装置は、さらに、基板201上の座標の二行目において、行方向に延在する第21の平面状シリコン層122と、第21の平面状シリコン層122上において、基板201上の座標の二行一列目に形成された第21の柱状シリコン層211と、第21の柱状シリコン層211の周囲に形成された第21のゲート絶縁膜219と、
第21のゲート絶縁膜219の周囲に形成された第21のゲート電極110と、を有する。The semiconductor device of this embodiment further includes a
A
本実施形態の半導体装置は、さらに、第21の柱状シリコン層211の上部に形成された第21のn型拡散層230と、第21の柱状シリコン層211の下部と第21の平面状シリコン層122の上部とに形成された第22のn型拡散層205と、からなるn型SGT104と、第21の平面状シリコン層122上の座標の二行二列目に形成された第22の柱状シリコン層212と、第22の柱状シリコン層212の周囲に形成された第22のゲート絶縁膜221と、第22のゲート絶縁膜221の周囲に形成された第22のゲート電極111と、を有する。
The semiconductor device of the present embodiment further includes a twenty-first n-
本実施形態の半導体装置は、さらに、第22の柱状シリコン層212の上部に形成された第21のp型拡散層231と、第22の柱状シリコン層212の下部と第21の平面状シリコン層122の上部とに形成された第22のp型拡散層206と、からなるp型SGT105と、第21の平面状シリコン層122上の座標の二行三列目に形成された第23の柱状シリコン層213と、第23の柱状シリコン層213の周囲に形成された第23のゲート絶縁膜221と、第23のゲート絶縁膜221の周囲に形成された第23のゲート電極112と、を有する。
The semiconductor device of the present embodiment further includes a twenty-first p-type diffusion layer 231 formed above the twenty-second
本実施形態の半導体装置は、さらに、第23の柱状シリコン層213の上部に形成された第23のn型拡散層232と、第23の柱状シリコン層213の下部と第21の平面状シリコン層122の上部とに形成された第24のn型拡散層207と、からなるn型SGT106と、第22及び第23のゲート電極111、112に接続された第21のゲート配線116と、を有する。
The semiconductor device of this embodiment further includes a twenty-third n-
本実施形態の半導体装置では、第11のゲート配線113に沿って延びる中心線が、第11の柱状シリコン層208の中心と第12の柱状シリコン層209の中心とを結ぶ線に対して、基板201上の座標の二行目方向に第11の所定量オフセットしている。
In the semiconductor device according to the present embodiment, the center line extending along the
また、本実施形態の半導体装置では、第21のゲート配線116に沿って延びる中心線が、第22の柱状シリコン層212の中心と第23の柱状シリコン層213の中心とを結ぶ線に対して、基板201上の座標の一行目方向に第11の所定量オフセットしている。
In the semiconductor device of the present embodiment, the center line extending along the
本実施形態の半導体装置は、さらに、第11のゲート配線113の側壁に形成された第11の絶縁膜サイドウォール127と、第12のn型拡散層202上と第12のp型拡散層203上に形成されたシリサイド117と、を有する。そして、第11の所定量は、第11の絶縁膜サイドウォール127の幅と、第11のゲート配線113の幅の半分の長さとの和から、第11の平面状シリコン層121の幅の半分の長さを減じた値よりも大きい。
The semiconductor device of this embodiment further includes an eleventh
本実施形態において、第11の柱状シリコン層208と第12の柱状シリコン層209との間と、第21の柱状シリコン層211と第22の柱状シリコン層212との間に第11のコンタクト124が形成されている。第11のコンタクト124は、第11のゲート配線113と第21の平面状シリコン層122とを電気的に接続している。
In the present embodiment, the
また、本実施形態において、第11の所定量は、第11の平面状シリコン層121の幅の半分の長さから、第11の絶縁膜サイドウォール127の幅と、第11のゲート配線113の幅の半分の長さとの和を減じた値よりも大きい。
In the present embodiment, the eleventh predetermined amount is from the half of the width of the eleventh
本実施形態では、第11のゲート配線113の第1の辺の周囲に存在する素子形成領域である第11の平面状シリコン層121にシリサイドを形成することで、n型SGT101の第12のn型拡散層202とp型SGT102の第12のp型拡散層203とを電気的に接続することができる。
In the present embodiment, silicide is formed on the eleventh
本実施形態では、第11のゲート配線113の第2の辺の周囲に存在する素子形成領域である第11の平面状シリコン層121は、第11のゲート配線113と第11の絶縁膜サイドウォール127によって覆われる構造となる。
In the present embodiment, the eleventh
このため、本実施形態によれば、第11の柱状シリコン層208と第12の柱状シリコン層209との間と、第21の柱状シリコン層211と第22の柱状シリコン層212との間に第11のコンタクト124を形成すると、第11のコンタクト124によって第11のゲート配線113と第21の平面状シリコン層122とを電気的に接続できる一方で、第11のコンタクト124と第11の平面状シリコン層121とを互いに絶縁することができる。
Therefore, according to the present embodiment, the second
本実施形態によれば、第11のコンタクト124によって、SRAMのインバータの入出力を電気的に接続することができる。この結果、高集積なSRAMを提供することができる。
According to this embodiment, the input and output of the inverter of the SRAM can be electrically connected by the
本実施形態において、ゲート絶縁膜221には、酸化膜、窒化膜、酸窒化膜、高誘電体膜といった、半導体に使用される絶縁膜が使用できる。
In this embodiment, the
本実施形態の半導体装置は、さらに、第11のゲート絶縁膜215の周囲に形成された金属膜216及びポリシリコン223の積層構造からなる第11のゲート電極107と、第12のゲート絶縁膜215の周囲に形成された金属膜216及びポリシリコン223の積層構造からなる第12のゲート電極108と、第13のゲート絶縁膜217の周囲に形成された金属膜218及びポリシリコン224の積層構造からなる第13のゲート電極109と、を有する。ここで、ゲートは、金属膜だけから構成されていてもよい。また、ゲートには、シリサイドが材料として使用されていてもよい。また、金属膜には、チタン、窒化チタン、タンタル、窒化タンタルなど、半導体に使用される金属が使用できる。
The semiconductor device of this embodiment further includes an
第13のゲート電極109に接続されるように、ゲート配線114が形成されている。
A
本実施形態の半導体装置は、さらに、第11の柱状シリコン層208の上部側壁と第11のゲート電極107上部とに亘って形成された酸化膜244と窒化膜245からなる絶縁膜サイドウォールと、第12の柱状シリコン層209の上部側壁と第12のゲート電極108上部とに亘って形成された酸化膜246と窒化膜247からなる絶縁膜サイドウォールと、第13の柱状シリコン層210の上部側壁と第13のゲート電極109上部とに亘って形成された酸化膜248と窒化膜249からなる絶縁膜サイドウォールと、第11のn型拡散層227上と、第11のp型拡散層228上と、第13のn型拡散層229上とに亘って形成されたシリサイド234、236、237と、を有する。
The semiconductor device of the present embodiment further includes an insulating film sidewall made of an
第12のp型拡散層203上と第14のn型拡散層204上とに亘ってシリサイド118が形成され、第11のゲート配線113上にシリサイド235が形成されている。ゲート配線114上にシリサイド238が形成されている。
A
ゲート配線114の側壁に絶縁膜サイドウォール128が形成されている。
An insulating
シリサイド234上にコンタクト257、シリサイド236上にコンタクト258、シリサイド237上にコンタクト259がそれぞれ形成されている。
A
本実施形態の半導体装置は、さらに、第21のゲート絶縁膜219の周囲に形成された金属膜220及びポリシリコン225の積層構造からなる第21のゲート電極110と、第22のゲート絶縁膜221の周囲に形成された金属膜222及びポリシリコン226からなる積層構造から構成される第22のゲート電極111と、第23のゲート絶縁膜221の周囲に形成された金属膜222及びポリシリコン226からなる積層構造から構成される第23のゲート電極112と、を有する。
The semiconductor device of this embodiment further includes a twenty-
ここで、ゲートは、金属膜のみからなるものでもよい。また、ゲートには、シリサイドが使用されていてもよい。さらに、金属膜には、チタン、窒化チタン、タンタル、窒化タンタルといった、半導体に使用される金属が使用できる。 Here, the gate may be made of only a metal film. Further, silicide may be used for the gate. Furthermore, a metal used for a semiconductor such as titanium, titanium nitride, tantalum, or tantalum nitride can be used for the metal film.
また、本実施形態では、第21のゲート電極110に接続されるように、ゲート配線115が形成されている。
In the present embodiment, the
本実施形態の半導体装置は、さらに、第21の柱状シリコン層211の上部側壁と第21のゲート電極110上部とに亘って形成された酸化膜250と窒化膜251からなる絶縁膜サイドウォールと、第22の柱状シリコン層212の上部側壁と第22のゲート電極111上部とに亘って形成された酸化膜252と窒化膜253からなる絶縁膜サイドウォールと、第23の柱状シリコン層213の上部側壁と第23のゲート電極112上部とに亘って形成された酸化膜254と窒化膜255とからなる絶縁膜サイドウォールと、第21のn型拡散層230上と第21のp型拡散層231上と第23のn型拡散層232上とに亘って形成されたシリサイド240、241、243と、を有する。
The semiconductor device of the present embodiment further includes an insulating film sidewall formed of an
本実施形態では、第22のn型拡散層205上と、第22のp型拡散層206上とに亘ってシリサイド119が形成され、第21のゲート配線116上にシリサイド242が形成されている。ゲート配線115上にシリサイド239が形成されている。
In the present embodiment, a
第22のp型拡散層206上と第24のn型拡散層207上に亘ってシリサイド120が形成されている。
A
ゲート配線115の側壁に絶縁膜サイドウォール129が形成されている。第21のゲート配線116の側壁に絶縁膜サイドウォール130が形成されている。
An insulating
シリサイド240上にコンタクト260、シリサイド241上にコンタクト261、シリサイド243上にコンタクト262がそれぞれ形成されている。
A
シリサイド239上にコンタクト123、シリサイド235、119上に第11のコンタクト124、シリサイド118、242上にコンタクト125、シリサイド238上にコンタクト126がそれぞれ形成されている。
A
第11の平面状シリコン層121と第21の平面状シリコン層122との周囲には、素子分離膜214が形成されている。また、n型SGT101、103、104、106と、p型SGT102、104との周囲には層間絶縁膜256が形成されている。
An
本実施形態によれば、以上の構成により、第11のコンタクト124によって、SRAMのインバータの入出力を電気的に接続することができるので、高集積なSRAMを提供することができる。
According to the present embodiment, with the above configuration, the input and output of the inverter of the SRAM can be electrically connected by the
以下に説明する本発明に係る実施形態においては、第1のゲート配線に沿って延びる中心線が、第1の柱状シリコン層の中心と第2の柱状シリコン層の中心とを結ぶ線に対して第1の所定量オフセットしている。 In the embodiment according to the present invention described below, the center line extending along the first gate wiring is connected to the line connecting the center of the first columnar silicon layer and the center of the second columnar silicon layer. The first predetermined amount is offset.
これにより、ゲート配線の第1の辺側の周囲に形成された素子形成領域である平面状シリコン層にシリサイドを形成し、n型SGTの第2のn型拡散層とp型 SGTの第2のp型拡散層とを電気的に接続することができる。このため、ゲート配線の相対向する両辺の周囲に存在する素子形成領域にシリサイドを形成したときと比べ、素子形成領域である平面状シリコン層の幅を短くすることができる。また、素子形成領域である平面状シリコン層の幅が短いため、高集積なCMOS SGTインバータを実現することができる。 As a result, silicide is formed on the planar silicon layer, which is an element formation region formed around the first side of the gate wiring, and the second n-type diffusion layer of the n-type SGT and the second of the p-type SGT are formed. The p-type diffusion layer can be electrically connected. For this reason, the width of the planar silicon layer, which is the element formation region, can be reduced as compared with the case where silicide is formed in the element formation region existing around the opposite sides of the gate wiring. Further, since the width of the planar silicon layer which is an element formation region is short, a highly integrated CMOS SGT inverter can be realized.
本発明に係る実施形態によれば、第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、第2のn型拡散層上と第2のp型拡散層上とに亘って形成されたシリサイドと、を有する。さらに、第1の所定量は、第1の絶縁膜サイドウォールの幅と、第1のゲート配線の幅の半分の長さとの和から、第1の平面状シリコン層の幅の半分の長さを減じた値より大きい。さらに、第1の所定量は、第1の平面状シリコン層の幅の半分から、第1の絶縁膜サイドウォールの幅と、第1のゲート配線の幅の半分の長さとの和を減じた値よりも大きい。これにより、ゲート配線の第1の辺の周囲に存在する素子形成領域である平面状シリコン層にシリサイドを形成することができる。 According to the embodiment of the present invention, the first insulating film sidewall formed on the sidewall of the first gate wiring, the second n-type diffusion layer, and the second p-type diffusion layer are covered. And silicide formed. Further, the first predetermined amount is a length that is half the width of the first planar silicon layer, based on the sum of the width of the first insulating film sidewall and half the width of the first gate wiring. Greater than the value obtained by subtracting. Further, the first predetermined amount is obtained by subtracting the sum of the width of the first insulating film sidewall and the length of the half of the width of the first gate wiring from the half of the width of the first planar silicon layer. Greater than the value. Thereby, silicide can be formed in the planar silicon layer, which is an element formation region existing around the first side of the gate wiring.
本発明に係る実施形態によれば、第2のゲート電極は、上部が第3の絶縁膜サイドウォールによって覆われ、側壁が第1の絶縁膜サイドウォールによって覆われている。第3の絶縁膜サイドウォールの側壁は第1の絶縁膜サイドウォールによって覆われている。このため、平面状シリコン層の上部における拡散層上に形成するコンタクトが、第2のゲート電極側にオフセット(相対位置がシフト)したとき、第2のゲート電極とコンタクトとが互いに短絡することを防止することができる。 According to the embodiment of the present invention, the second gate electrode has an upper portion covered with the third insulating film sidewall and a sidewall covered with the first insulating film sidewall. The side wall of the third insulating film side wall is covered with the first insulating film side wall. For this reason, when the contact formed on the diffusion layer above the planar silicon layer is offset (relative position shift) to the second gate electrode side, the second gate electrode and the contact are short-circuited with each other. Can be prevented.
本発明に係る実施形態によれば、素子形成領域である平面状シリコン層の幅が短いCMOS SGTの構造を提供することができる。これにより、高集積なSRAMを提供することができる。 According to the embodiment of the present invention, it is possible to provide a CMOS SGT structure in which the width of a planar silicon layer that is an element formation region is short. Thereby, a highly integrated SRAM can be provided.
本発明に係る実施形態によれば、第11のゲート配線の第1の辺の周囲に存在する素子形成領域である第11の平面状シリコン層にシリサイドを形成し、n型SGTの第12のn型拡散層とp型SGTの第12のp型拡散層とを電気的に接続することができる。また、第11のゲート配線の第2の辺の周囲に存在する素子形成領域である第11の平面状シリコン層は、第11のゲート配線と第11の絶縁膜サイドウォールとによって覆われるようになる。このため、第11の柱状シリコン層と第12の柱状シリコン層との間と、第21の柱状シリコン層と第22の柱状シリコン層との間に第11のコンタクトを形成することで、第11のコンタクトは第11のゲート配線と第21の平面状シリコン層とを電気的に接続することができる一方で、第11のコンタクトと第11の平面状シリコン層とは絶縁することができる。 According to the embodiment of the present invention, silicide is formed on the eleventh planar silicon layer which is the element forming region existing around the first side of the eleventh gate wiring, and the twelfth n-type SGT is formed. The n-type diffusion layer and the twelfth p-type diffusion layer of the p-type SGT can be electrically connected. The eleventh planar silicon layer, which is an element formation region around the second side of the eleventh gate wiring, is covered with the eleventh gate wiring and the eleventh insulating film sidewall. Become. Therefore, the eleventh contact is formed between the eleventh columnar silicon layer and the twelfth columnar silicon layer and between the twenty-first columnar silicon layer and the twenty-second columnar silicon layer, thereby The contact can electrically connect the eleventh gate wiring and the twenty-first planar silicon layer, while the eleventh contact and the eleventh planar silicon layer can be insulated.
本発明に係る実施形態によれば、第11のコンタクトによって、SRAMのインバータの入出力を電気的に接続することができる。これにより、高集積なSRAMが提供される。 According to the embodiment of the present invention, the input and output of the SRAM inverter can be electrically connected by the eleventh contact. Thereby, a highly integrated SRAM is provided.
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。 It should be noted that the present invention can be variously modified and modified without departing from the broad spirit and scope of the present invention. Further, the above-described embodiment is for explaining an example of the present invention, and does not limit the scope of the present invention.
例えば、上記実施形態において、p型(p+型を含む。)とn型(n+型を含む。)とを互いに反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。For example, in the above-described embodiment, a method for manufacturing a semiconductor device in which p-type (including p + -type) and n-type (including n + -type) are opposite to each other, and a semiconductor obtained thereby An apparatus is naturally included in the technical scope of the present invention.
101.n型SGT
102.p型SGT
103.n型SGT
104.n型SGT
105.p型SGT
106.n型SGT
107.第11のゲート電極
108.第12のゲート電極
109.第13のゲート電極
110.第21のゲート電極
111.第22のゲート電極
112.第23のゲート電極
113.第11のゲート配線
114.ゲート配線
115.ゲート配線
116.第21のゲート配線
118.シリサイド
119.シリサイド
120.シリサイド
121.第11の平面状シリコン層
122.第21の平面状シリコン層
123.コンタクト
124.第11のコンタクト
125.コンタクト
126.コンタクト
127.第11の絶縁膜サイドウォール
128.絶縁膜サイドウォール
129.絶縁膜サイドウォール
130.絶縁膜サイドウォール
201.基板
202.第12のn型拡散層
203.第12のp型拡散層
204.第14のn型拡散層
205.第22のn型拡散層
206.第22のp型拡散層
207.第24のn型拡散層
208.第11の柱状シリコン層
209.第12の柱状シリコン層
210.第13の柱状シリコン層
211.第21の柱状シリコン層
212.第22の柱状シリコン層
213.第23の柱状シリコン層
214.素子分離膜
215.第11のゲート絶縁膜、第12のゲート絶縁膜
216.金属膜
217.第13のゲート絶縁膜
218.金属膜
219.第21のゲート絶縁膜
220.金属膜
221.第22のゲート絶縁膜、第23のゲート絶縁膜
222.金属膜
223.ポリシリコン
224.ポリシリコン
225.ポリシリコン
226.ポリシリコン
227.第11のn型拡散層
228.第11のp型拡散層
229.第13のn型拡散層
230.第21のn型拡散層
231.第21のp型拡散層
232.第23のn型拡散層
234.シリサイド
235.シリサイド
236.シリサイド
237.シリサイド
238.シリサイド
239.シリサイド
240.シリサイド
241.シリサイド
242.シリサイド
243.シリサイド
244.酸化膜
245.窒化膜
246.酸化膜
247.窒化膜
248.酸化膜
249.窒化膜
250.酸化膜
251.窒化膜
252.酸化膜
253.窒化膜
254.酸化膜
255.窒化膜
256.層間絶縁膜
257.コンタクト
258.コンタクト
259.コンタクト
260.コンタクト
261.コンタクト
262.コンタクト
301.n型SGT
302.p型SGT
303.第1のゲート電極
304.第2のゲート電極
305.第1のゲート配線
306.ゲート配線
307.第1の絶縁膜サイドウォール
308.シリサイド
309.第1の平面状シリコン層
501.基板
502.第2のn型拡散層
503.第2のp型拡散層
504.前記第1の柱状シリコン層
505.第2の柱状シリコン層
506.第1のゲート絶縁膜、第2のゲート絶縁膜
507.金属膜
508.素子分離膜
509.ポリシリコン
511.シリサイド
512.シリサイド
513.シリサイド
514.シリサイド
515.層間絶縁膜
516.酸化膜
517.窒化膜
518.酸化膜
519.窒化膜
520.コンタクト
521.コンタクト
522.コンタクト
523.コンタクト
524.第1のn型拡散層
525.第1のp型拡散層101. n-type SGT
102. p-type SGT
103. n-type SGT
104. n-type SGT
105. p-type SGT
106. n-type SGT
107.
302. p-type SGT
303.
本発明の第1の観点に係る半導体装置は、
基板上に形成された第1の平面状半導体層と、
前記第1の平面状半導体層上に形成された第1及び第2の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状半導体層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状半導体層の下部と前記第1の平面状半導体層の上部とに亘って形成された第2の第二導電型拡散層と、
前記第2の柱状半導体層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状半導体層の下部と前記第1の平面状半導体層の上部とに亘って形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状半導体層の中心と前記第2の柱状半導体層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする。
A semiconductor device according to a first aspect of the present invention includes:
A first planar semiconductor layer formed on the substrate;
First and second columnar semiconductor layer formed on the first planar semiconductor layer,
A first gate insulating film formed around the first columnar semiconductor layer;
A first gate electrode formed around the first gate insulating film;
A second gate insulating film formed around the second columnar semiconductor layer;
A second gate electrode formed around the second gate insulating film;
A first gate line connected to the first and second gate electrodes;
A first second conductivity type diffusion layer formed on top of the first columnar semiconductor layer;
A second second conductivity type diffusion layer formed across the lower portion of the first columnar semiconductor layer and the upper portion of the first planar semiconductor layer;
A first first conductivity type diffusion layer formed on the second columnar semiconductor layer;
A second first conductivity type diffusion layer formed across the lower part of the second columnar semiconductor layer and the upper part of the first planar semiconductor layer;
A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line connecting the center of the first columnar semiconductor layer and the center of the second columnar semiconductor layer. It is characterized by.
前記第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
A first insulating film sidewall formed on the side wall of the front Symbol first gate line,
A silicide formed over the second second conductivity type diffusion layer and the second first conductivity type diffusion layer;
The first predetermined amount is a length that is half the width of the first planar semiconductor layer, based on the sum of the width of the first insulating film sidewall and the half length of the width of the first gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第1の所定量は、前記第1の平面状半導体層の幅の半分の長さから、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことが好ましい。 The first predetermined amount is a half length of the width of the first planar semiconductor layer, a width of the first insulating film sidewall, and a length of half the width of the first gate wiring. It is preferably larger than the value obtained by subtracting the sum.
前記第1の柱状半導体層の上部側壁と前記第1のゲート電極上部とに亘って形成された第2の絶縁膜サイドウォールと、
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに亘って形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに亘って形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上と前記第1の第一導電型拡散層上とに亘って形成されたシリサイドと、を有する、
ことが好ましい。
A second insulating film sidewall formed over the upper sidewall of the first columnar semiconductor layer and the upper portion of the first gate electrode;
A third insulating film sidewall formed across the upper sidewall of the second columnar semiconductor layer and the upper portion of the second gate electrode;
A first insulating film sidewall formed over the second and third insulating film sidewalls, the first and second gate electrodes, and a sidewall of the first gate wiring;
A silicide formed over the first second conductivity type diffusion layer and the first first conductivity type diffusion layer;
It is preferable.
また、本発明の第2の観点に係る半導体装置は、
基板上に設定された行及び列からなる座標の一行目に、当該行方向に延在するように形成された第11の平面状半導体層と、
前記第11の平面状半導体層上において、前記座標の一行一列目に形成された第11の柱状半導体層と、
前記第11の柱状半導体層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状半導体層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状半導体層の下部と前記第11の平面状半導体層の上部とに亘って形成された第12の第二導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行二列目に形成された第12の柱状半導体層と、
前記第12の柱状半導体層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状半導体層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状半導体層の下部と前記第11の平面状半導体層の上部とに亘って形成された第12の第一導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行三列目に形成された第13の柱状半導体層と、
前記第13の柱状半導体層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状半導体層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状半導体層の下部と前記第11の平面状半導体層の上部とに亘って形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状半導体層と、
前記第21の平面状半導体層上において、前記座標の二行一列目に形成された第21の柱状半導体層と、
前記第21の柱状半導体層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状半導体層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状半導体層の下部と前記第21の平面状半導体層の上部とに亘って形成された第22の第二導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行二列目に形成された第22の柱状半導体層と、
前記第22の柱状半導体層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状半導体層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状半導体層の下部と前記第21の平面状半導体層の上部とに亘って形成された第22の第一導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行三列目に形成された第23の柱状半導体層と、
前記第23の柱状半導体層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状半導体層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状半導体層の下部と前記第21の平面状半導体層の上部とに亘って形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状半導体層の中心と前記第12の柱状半導体層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状半導体層の中心と前記第23の柱状半導体層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする。
A semiconductor device according to the second aspect of the present invention is
An eleventh planar semiconductor layer formed to extend in the row direction on the first row of coordinates composed of rows and columns set on the substrate;
On the eleventh planar semiconductor layer, an eleventh columnar semiconductor layer formed in the first row and first column of the coordinates;
An eleventh gate insulating film formed around the eleventh columnar semiconductor layer;
An eleventh gate electrode formed around the eleventh gate insulating film;
An eleventh second conductivity type diffusion layer formed on the eleventh columnar semiconductor layer;
A twelfth second conductivity type diffusion layer formed across the lower portion of the eleventh columnar semiconductor layer and the upper portion of the eleventh planar semiconductor layer;
In the eleventh planar semiconductor layer, the first 12 and the columnar semiconductor layer formed on the row second column of the coordinates,
A twelfth gate insulating film formed around the twelfth columnar semiconductor layer;
A twelfth gate electrode formed around the twelfth gate insulating film;
An eleventh first conductivity type diffusion layer formed on the twelfth columnar semiconductor layer;
A twelfth first conductivity type diffusion layer formed across the lower portion of the twelfth columnar semiconductor layer and the upper portion of the eleventh planar semiconductor layer;
In the eleventh planar semiconductor layer on a pillar-shaped semiconductor layer of the first 13, which is formed on the row the third row of the coordinates,
A thirteenth gate insulating film formed around the thirteenth columnar semiconductor layer;
A thirteenth gate electrode formed around the thirteenth gate insulating film;
A thirteenth second conductivity type diffusion layer formed on top of the thirteenth columnar semiconductor layer;
A fourteenth second conductivity type diffusion layer formed across the lower portion of the thirteenth columnar semiconductor layer and the upper portion of the eleventh planar semiconductor layer;
An eleventh gate line connected to the eleventh and twelfth gate electrodes;
A twenty-first planar semiconductor layer formed in the second row of coordinates set on the substrate;
In the first 21 planar semiconductor layer on a pillar-shaped semiconductor layer of the first 21, which is formed in two rows first row of the coordinates,
A twenty-first gate insulating film formed around the twenty-first columnar semiconductor layer;
A twenty-first gate electrode formed around the twenty-first gate insulating film;
A 21st second conductivity type diffusion layer formed on top of the 21st columnar semiconductor layer;
A 22nd second conductivity type diffusion layer formed across the lower part of the 21st columnar semiconductor layer and the upper part of the 21st planar semiconductor layer;
In the first 21 planar semiconductor layer on a pillar-shaped semiconductor layer of the first 22 formed in two rows the second row of the coordinates,
A twenty-second gate insulating film formed around the twenty-second columnar semiconductor layer;
A twenty-second gate electrode formed around the twenty-second gate insulating film;
A 21st first conductivity type diffusion layer formed on top of the 22nd columnar semiconductor layer;
A 22nd first conductivity type diffusion layer formed across the lower part of the 22nd columnar semiconductor layer and the upper part of the 21st planar semiconductor layer;
In the first 21 planar semiconductor layer on a pillar-shaped semiconductor layer of the first 23 formed in two rows third row of the coordinates,
A twenty-third gate insulating film formed around the twenty-third columnar semiconductor layer;
A 23rd gate electrode formed around the 23rd gate insulating film;
A 23rd second conductivity type diffusion layer formed on the 23rd columnar semiconductor layer;
A 24th second conductivity type diffusion layer formed across the lower part of the 23rd columnar semiconductor layer and the upper part of the 21st planar semiconductor layer;
A twenty-first gate wiring connected to the twenty-second and twenty-third gate electrodes;
The center line extending along the eleventh gate wiring is in the second row of the coordinates with respect to the line connecting the center of the eleventh columnar semiconductor layer and the center of the twelfth columnar semiconductor layer. Is offset by an eleventh predetermined amount in the direction,
A center line extending along the twenty-first gate wiring has a row direction in a first row of the coordinates with respect to a line connecting the center of the twenty-second columnar semiconductor layer and the center of the twenty-third columnar semiconductor layer. 11 is offset by an eleventh predetermined amount.
前記第11のゲート配線の側壁に形成された第11の絶縁膜サイドウォールと、
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
An eleventh insulating film sidewall formed on a sidewall of the eleventh gate wiring;
A silicide formed over the twelfth second conductivity type diffusion layer and the twelfth first conductivity type diffusion layer;
The eleventh predetermined amount is a length that is half the width of the eleventh planar semiconductor layer, based on the sum of the width of the eleventh insulating film sidewall and the half length of the eleventh gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第11の柱状半導体層と前記第12の柱状半導体層との間と、前記第21の柱状半導体層と前記第22の柱状半導体層との間に亘って第11のコンタクトが形成され、
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状半導体層に電気的に接続されていることが好ましい。
Eleventh contacts are formed between the eleventh columnar semiconductor layer and the twelfth columnar semiconductor layer, and between the twenty-first columnar semiconductor layer and the twenty-second columnar semiconductor layer,
The eleventh gate wiring is preferably electrically connected to the twenty-first planar semiconductor layer through the eleventh contact.
前記第11の所定量は、前記第11の平面状半導体層の幅の半分の長さから、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和を減じた値よりも大きいことが好ましい。 The eleventh predetermined amount is a half length of the width of the eleventh planar semiconductor layer, a width of the eleventh insulating film sidewall, and a half length of the eleventh gate wiring. It is preferably larger than the value obtained by subtracting the sum.
本実施形態の半導体装置は、さらに、第11の柱状シリコン層208の上部に形成された第11のn型拡散層227と、第11の柱状シリコン層208の下部と第11の平面状シリコン層121の上部とに形成された第12のn型拡散層202と、からなるn型SGT101と、第11の平面状シリコン層121上において、基板201上の座標の一行二列目に形成された第12の柱状シリコン層209と、第12の柱状シリコン層209の周囲に形成された第12のゲート絶縁膜215と、第12のゲート絶縁膜215の周囲に形成された第12のゲート電極108と、を有する。
The semiconductor device according to the present embodiment further includes an eleventh n-
本発明に係る実施形態によれば、第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、第2のn型拡散層上と第2のp型拡散層上とに亘って形成されたシリサイドと、を有する。さらに、第1の所定量は、第1の絶縁膜サイドウォールの幅と、第1のゲート配線の幅の半分の長さとの和から、第1の平面状シリコン層の幅の半分の長さを減じた値より大きい。これにより、ゲート配線の第1の辺の周囲に存在する素子形成領域である平面状シリコン層にシリサイドを形成することができる。 According to the embodiment of the present invention, the first insulating film sidewall formed on the sidewall of the first gate wiring, the second n-type diffusion layer, and the second p-type diffusion layer are covered. And silicide formed. Further, the first predetermined amount is a length that is half the width of the first planar silicon layer, based on the sum of the width of the first insulating film sidewall and half the width of the first gate wiring. Greater than the value obtained by subtracting . This ensures that it is possible to form a silicide planar silicon layer is an element forming region existing around the first side of the gate wiring.
本発明の第1の観点に係る半導体装置は、
基板上に形成された第1の平面状半導体層と、
前記第1の平面状半導体層上に形成された第1及び第2の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状半導体層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状半導体層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第二導電型拡散層と、
前記第2の柱状半導体層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状半導体層の下部と前記第1の平面状半導体層の上部とに形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状半導体層の中心と前記第2の柱状半導体層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする。
A semiconductor device according to a first aspect of the present invention includes:
A first planar semiconductor layer formed on the substrate;
First and second columnar semiconductor layers formed on the first planar semiconductor layer;
A first gate insulating film formed around the first columnar semiconductor layer;
A first gate electrode formed around the first gate insulating film;
A second gate insulating film formed around the second columnar semiconductor layer;
A second gate electrode formed around the second gate insulating film;
A first gate line connected to the first and second gate electrodes;
A first second conductivity type diffusion layer formed on top of the first columnar semiconductor layer;
A second second conductivity type diffusion layer was made form the upper of lower and said first planar semiconductor layer of the first columnar semiconductor layer,
A first first conductivity type diffusion layer formed on the second columnar semiconductor layer;
And a second first-conductivity-type diffusion layer was made form the upper of lower and said first planar semiconductor layer of the second columnar semiconductor layer,
A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line connecting the center of the first columnar semiconductor layer and the center of the second columnar semiconductor layer. It is characterized by.
前記第1のゲート配線の側壁に形成された第1の絶縁膜サイドウォールと、
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
A first insulating film sidewall formed on a sidewall of the first gate wiring;
Anda silicide made form the said second of the the second conductivity type diffusion layer on the second first-conductivity-type diffusion layer above,
The first predetermined amount is a length that is half the width of the first planar semiconductor layer, based on the sum of the width of the first insulating film sidewall and the half length of the width of the first gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第1の柱状半導体層の上部側壁と前記第1のゲート電極上部とに形成された第2の絶縁膜サイドウォールと、
前記第2の柱状半導体層の上部側壁と前記第2のゲート電極上部とに形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上に形成されたシリサイドと、
前記第1の第一導電型拡散層上に形成されたシリサイドと、を有する、
ことが好ましい。
A second insulating film sidewall was made form the upper side wall and the first gate electrode above the first columnar semiconductor layer,
Said second third insulating film sidewall was made form the upper sidewall of the columnar semiconductor layer and the second gate electrode upper,
Said second and said third insulating film sidewall, and the first and second gate electrodes, said first first insulating film sidewall been made form to the side wall of the gate wirings,
And silicide formed on the first second conductivity type diffusion layer,
Having a silicide formed in said first first-conductivity-type diffusion layer,
It is preferable.
また、本発明の第2の観点に係る半導体装置は、
基板上に設定された行及び列からなる座標の一行目に、当該行方向に延在するように形成された第11の平面状半導体層と、
前記第11の平面状半導体層上において、前記座標の一行一列目に形成された第11の柱状半導体層と、
前記第11の柱状半導体層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状半導体層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第二導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行二列目に形成された第12の柱状半導体層と、
前記第12の柱状半導体層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状半導体層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第12の第一導電型拡散層と、
前記第11の平面状半導体層上において、前記座標の一行三列目に形成された第13の柱状半導体層と、
前記第13の柱状半導体層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状半導体層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状半導体層の下部と前記第11の平面状半導体層の上部とに形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状半導体層と、
前記第21の平面状半導体層上において、前記座標の二行一列目に形成された第21の柱状半導体層と、
前記第21の柱状半導体層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状半導体層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第二導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行二列目に形成された第22の柱状半導体層と、
前記第22の柱状半導体層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状半導体層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第22の第一導電型拡散層と、
前記第21の平面状半導体層上において、前記座標の二行三列目に形成された第23の柱状半導体層と、
前記第23の柱状半導体層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状半導体層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状半導体層の下部と前記第21の平面状半導体層の上部とに形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状半導体層の中心と前記第12の柱状半導体層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状半導体層の中心と前記第23の柱状半導体層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする。
A semiconductor device according to the second aspect of the present invention is
An eleventh planar semiconductor layer formed to extend in the row direction on the first row of coordinates composed of rows and columns set on the substrate;
On the eleventh planar semiconductor layer, an eleventh columnar semiconductor layer formed in the first row and first column of the coordinates;
An eleventh gate insulating film formed around the eleventh columnar semiconductor layer;
An eleventh gate electrode formed around the eleventh gate insulating film;
An eleventh second conductivity type diffusion layer formed on the eleventh columnar semiconductor layer;
Said eleventh twelfth second conductivity type diffusion layer was made form the upper of lower and the eleventh planar semiconductor layer of the pillar-shaped semiconductor layer,
A twelfth columnar semiconductor layer formed in the first row and second column of the coordinates on the eleventh planar semiconductor layer;
A twelfth gate insulating film formed around the twelfth columnar semiconductor layer;
A twelfth gate electrode formed around the twelfth gate insulating film;
An eleventh first conductivity type diffusion layer formed on the twelfth columnar semiconductor layer;
A 12th first conductivity type diffusion layer was made form the upper of lower and the eleventh planar semiconductor layer of the pillar-shaped semiconductor layer of the first 12,
A thirteenth columnar semiconductor layer formed in the first row and third column of the coordinates on the eleventh planar semiconductor layer;
A thirteenth gate insulating film formed around the thirteenth columnar semiconductor layer;
A thirteenth gate electrode formed around the thirteenth gate insulating film;
A thirteenth second conductivity type diffusion layer formed on top of the thirteenth columnar semiconductor layer;
Wherein the first 13 second 14 second conductivity type diffusion layer was made form the upper and lower portion of the pillar-shaped semiconductor layer and the second 11 planar semiconductor layer of,
An eleventh gate line connected to the eleventh and twelfth gate electrodes;
A twenty-first planar semiconductor layer formed in the second row of coordinates set on the substrate;
A twenty-first columnar semiconductor layer formed in the second row and first column of the coordinates on the twenty-first planar semiconductor layer;
A twenty-first gate insulating film formed around the twenty-first columnar semiconductor layer;
A twenty-first gate electrode formed around the twenty-first gate insulating film;
A 21st second conductivity type diffusion layer formed on top of the 21st columnar semiconductor layer;
A second conductive type diffusion layer 22 was made form the upper of lower and the second 21 planar semiconductor layer of the pillar-shaped semiconductor layer of the first 21,
A twenty-second columnar semiconductor layer formed in the second row and second column of the coordinates on the twenty-first planar semiconductor layer;
A twenty-second gate insulating film formed around the twenty-second columnar semiconductor layer;
A twenty-second gate electrode formed around the twenty-second gate insulating film;
A 21st first conductivity type diffusion layer formed on top of the 22nd columnar semiconductor layer;
A first conductivity type diffusion layer 22 was made form the the bottom of the columnar semiconductor layer and the upper portion of the first 21 planar semiconductor layer of the first 22,
A twenty-third columnar semiconductor layer formed in the second row and third column of the coordinates on the twenty-first planar semiconductor layer;
A twenty-third gate insulating film formed around the twenty-third columnar semiconductor layer;
A 23rd gate electrode formed around the 23rd gate insulating film;
A 23rd second conductivity type diffusion layer formed on the 23rd columnar semiconductor layer;
A second conductive type diffusion layer 24 was made form the upper of lower and the second 21 planar semiconductor layer of the pillar-shaped semiconductor layer of the first 23,
A twenty-first gate wiring connected to the twenty-second and twenty-third gate electrodes;
The center line extending along the eleventh gate wiring is in the second row of the coordinates with respect to the line connecting the center of the eleventh columnar semiconductor layer and the center of the twelfth columnar semiconductor layer. Is offset by an eleventh predetermined amount in the direction,
A center line extending along the twenty-first gate wiring has a row direction in a first row of the coordinates with respect to a line connecting the center of the twenty-second columnar semiconductor layer and the center of the twenty-third columnar semiconductor layer. 11 is offset by an eleventh predetermined amount.
前記第11のゲート配線の側壁に形成された第11の絶縁膜サイドウォールと、
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状半導体層の幅の半分の長さを減じた値よりも大きいことが好ましい。
An eleventh insulating film sidewall formed on a sidewall of the eleventh gate wiring;
Anda silicide made form the said twelfth of the the second conductivity type diffusion layer on the first 12 first conductivity type diffusion layer on the,
The eleventh predetermined amount is a length that is half the width of the eleventh planar semiconductor layer, based on the sum of the width of the eleventh insulating film sidewall and the half length of the eleventh gate wiring. It is preferably larger than the value obtained by subtracting the thickness.
前記第11の柱状半導体層と前記第12の柱状半導体層との間と、前記第21の柱状半導体層と前記第22の柱状半導体層との間に第11のコンタクトが形成され、
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状半導体層に電気的に接続されていることが好ましい。
And between the eleventh columnar semiconductor layer and the twelfth columnar semiconductor layer of the contact of the 11 is formed between the first 21 columnar semiconductor layer and the second 22 columnar semiconductor layer of,
The eleventh gate wiring is preferably electrically connected to the twenty-first planar semiconductor layer through the eleventh contact.
Claims (8)
前記第1の平面状シリコン層上に形成された第1及び第2の柱状シリコン層と、
前記第1の柱状シリコン層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された第1のゲート電極と、
前記第2の柱状シリコン層の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2のゲート電極と、
前記第1及び前記第2のゲート電極に接続された第1のゲート配線と、
前記第1の柱状シリコン層の上部に形成された第1の第二導電型拡散層と、
前記第1の柱状シリコン層の下部と前記平面状シリコン層の上部とに亘って形成された第2の第二導電型拡散層と、
前記第2の柱状シリコン層の上部に形成された第1の第一導電型拡散層と、
前記第2の柱状シリコン層の下部と前記平面状シリコン層の上部とに亘って形成された第2の第一導電型拡散層と、を有し、
前記第1のゲート配線に沿って延びる中心線が、前記第1の柱状シリコン層の中心と前記第2の柱状シリコン層の中心とを結ぶ線に対して第1の所定量オフセットしていることを特徴とする半導体装置。A first planar silicon layer formed on the substrate;
First and second columnar silicon layers formed on the first planar silicon layer;
A first gate insulating film formed around the first columnar silicon layer;
A first gate electrode formed around the first gate insulating film;
A second gate insulating film formed around the second columnar silicon layer;
A second gate electrode formed around the second gate insulating film;
A first gate line connected to the first and second gate electrodes;
A first second conductivity type diffusion layer formed on top of the first columnar silicon layer;
A second second conductivity type diffusion layer formed across the lower portion of the first columnar silicon layer and the upper portion of the planar silicon layer;
A first first conductivity type diffusion layer formed on top of the second columnar silicon layer;
A second first conductivity type diffusion layer formed across the lower portion of the second columnar silicon layer and the upper portion of the planar silicon layer;
A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line connecting the center of the first columnar silicon layer and the center of the second columnar silicon layer. A semiconductor device characterized by the above.
前記第2の第二導電型拡散層上と前記第2の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第1の所定量は、第1の絶縁膜サイドウォールの幅と、前記第1のゲート配線の幅の半分の長さとの和から、前記第1の平面状シリコン層の幅の半分の長さを減じた値よりも大きいことを特徴とする請求項1に記載の半導体装置。A first insulating film sidewall formed on a sidewall of the first gate wiring;
A silicide formed over the second second conductivity type diffusion layer and the second first conductivity type diffusion layer;
The first predetermined amount is half the width of the first planar silicon layer from the sum of the width of the first insulating film sidewall and the half length of the width of the first gate wiring. 2. The semiconductor device according to claim 1, wherein the value is larger than a value obtained by subtracting the thickness.
前記第2の柱状シリコン層の上部側壁と前記第2のゲート電極上部とに亘って形成された第3の絶縁膜サイドウォールと、
前記第2及び前記第3の絶縁膜サイドウォールと、前記第1及び前記第2のゲート電極と、前記第1のゲート配線の側壁とに亘って形成された第1の絶縁膜サイドウォールと、
前記第1の第二導電型拡散層上と前記第1の第一導電型拡散層上とに亘って形成されたシリサイドと、を有する、
ことを特徴とする請求項3に記載の半導体装置。A second insulating film sidewall formed over the upper sidewall of the first columnar silicon layer and the upper portion of the first gate electrode;
A third insulating film sidewall formed over the upper sidewall of the second columnar silicon layer and the upper portion of the second gate electrode;
A first insulating film sidewall formed over the second and third insulating film sidewalls, the first and second gate electrodes, and a sidewall of the first gate wiring;
A silicide formed over the first second conductivity type diffusion layer and the first first conductivity type diffusion layer;
The semiconductor device according to claim 3.
前記第11の平面状シリコン層上において、前記座標の一行一列目に形成された第11の柱状シリコン層と、
前記第11の柱状シリコン層の周囲に形成された第11のゲート絶縁膜と、
前記第11のゲート絶縁膜の周囲に形成された第11のゲート電極と、
前記第11の柱状シリコン層の上部に形成された第11の第二導電型拡散層と、
前記第11の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第12の第二導電型拡散層と、
前記第11の平面状シリコン層上において、前記座標の一行二列目に形成された第12の柱状シリコン層と、
前記第12の柱状シリコン層の周囲に形成された第12のゲート絶縁膜と、
前記第12のゲート絶縁膜の周囲に形成された第12のゲート電極と、
前記第12の柱状シリコン層の上部に形成された第11の第一導電型拡散層と、
前記第12の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第12の第一導電型拡散層と、
前記第11の平面状シリコン層上において、前記座標の一行三列目に形成された第13の柱状シリコン層と、
前記第13の柱状シリコン層の周囲に形成された第13のゲート絶縁膜と、
前記第13のゲート絶縁膜の周囲に形成された第13のゲート電極と、
前記第13の柱状シリコン層の上部に形成された第13の第二導電型拡散層と、
前記第13の柱状シリコン層の下部と前記第11の平面状シリコン層の上部とに亘って形成された第14の第二導電型拡散層と、
前記第11及び前記第12のゲート電極に接続された第11のゲート配線と、
前記基板上に設定された座標の二行目に形成された第21の平面状シリコン層と、
前記第21の平面状シリコン層上において、前記座標の二行一列目に形成された第21の柱状シリコン層と、
前記第21の柱状シリコン層の周囲に形成された第21のゲート絶縁膜と、
前記第21のゲート絶縁膜の周囲に形成された第21のゲート電極と、
前記第21の柱状シリコン層の上部に形成された第21の第二導電型拡散層と、
前記第21の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第22の第二導電型拡散層と、
前記第21の平面状シリコン層上において、前記座標の二行二列目に形成された第22の柱状シリコン層と、
前記第22の柱状シリコン層の周囲に形成された第22のゲート絶縁膜と、
前記第22のゲート絶縁膜の周囲に形成された第22のゲート電極と、
前記第22の柱状シリコン層の上部に形成された第21の第一導電型拡散層と、
前記第22の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第22の第一導電型拡散層と、
前記第21の平面状シリコン層上において、前記座標の二行三列目に形成された第23の柱状シリコン層と、
前記第23の柱状シリコン層の周囲に形成された第23のゲート絶縁膜と、
前記第23のゲート絶縁膜の周囲に形成された第23のゲート電極と、
前記第23の柱状シリコン層の上部に形成された第23の第二導電型拡散層と、
前記第23の柱状シリコン層の下部と前記第21の平面状シリコン層の上部とに亘って形成された第24の第二導電型拡散層と、
前記第22及び前記第23のゲート電極に接続された第21のゲート配線と、を有し、
前記第11のゲート配線に沿って延びる中心線が、前記第11の柱状シリコン層の中心と前記第12の柱状シリコン層の中心とを結ぶ線に対して前記座標の二行目において、当該行方向に第11の所定量オフセットしており、
前記第21のゲート配線に沿って延びる中心線が、前記第22の柱状シリコン層の中心と前記第23の柱状シリコン層の中心とを結ぶ線に対して前記座標の一行目において、当該行方向に第11の所定量オフセットしていることを特徴とする半導体装置。An eleventh planar silicon layer formed to extend in the row direction in the first row of coordinates composed of rows and columns set on the substrate;
On the eleventh planar silicon layer, an eleventh columnar silicon layer formed in the first row and first column of the coordinates;
An eleventh gate insulating film formed around the eleventh columnar silicon layer;
An eleventh gate electrode formed around the eleventh gate insulating film;
An eleventh second conductivity type diffusion layer formed on the eleventh columnar silicon layer;
A twelfth second conductivity type diffusion layer formed across the lower portion of the eleventh columnar silicon layer and the upper portion of the eleventh planar silicon layer;
A twelfth columnar silicon layer formed in the first row and second column of the coordinates on the eleventh planar silicon layer;
A twelfth gate insulating film formed around the twelfth columnar silicon layer;
A twelfth gate electrode formed around the twelfth gate insulating film;
An eleventh first conductivity type diffusion layer formed on the twelfth columnar silicon layer;
A twelfth first conductivity type diffusion layer formed across the lower portion of the twelfth columnar silicon layer and the upper portion of the eleventh planar silicon layer;
A thirteenth columnar silicon layer formed in the first row and third column of the coordinates on the eleventh planar silicon layer;
A thirteenth gate insulating film formed around the thirteenth columnar silicon layer;
A thirteenth gate electrode formed around the thirteenth gate insulating film;
A thirteenth second conductivity type diffusion layer formed on top of the thirteenth columnar silicon layer;
A fourteenth second conductivity type diffusion layer formed across the lower portion of the thirteenth columnar silicon layer and the upper portion of the eleventh planar silicon layer;
An eleventh gate line connected to the eleventh and twelfth gate electrodes;
A 21st planar silicon layer formed in the second row of coordinates set on the substrate;
A twenty-first columnar silicon layer formed in the second row and first column of the coordinates on the twenty-first planar silicon layer;
A twenty-first gate insulating film formed around the twenty-first columnar silicon layer;
A twenty-first gate electrode formed around the twenty-first gate insulating film;
A 21st second conductivity type diffusion layer formed on top of the 21st columnar silicon layer;
A 22nd second conductivity type diffusion layer formed across the lower part of the 21st columnar silicon layer and the upper part of the 21st planar silicon layer;
A twenty-second columnar silicon layer formed in the second row and second column of the coordinates on the twenty-first planar silicon layer;
A twenty-second gate insulating film formed around the twenty-second columnar silicon layer;
A twenty-second gate electrode formed around the twenty-second gate insulating film;
A 21st first conductivity type diffusion layer formed on top of the 22nd columnar silicon layer;
A 22nd first conductivity type diffusion layer formed across the lower part of the 22nd columnar silicon layer and the upper part of the 21st planar silicon layer;
A 23rd columnar silicon layer formed in the second row and third column of the coordinates on the twenty-first planar silicon layer;
A 23rd gate insulating film formed around the 23rd columnar silicon layer;
A 23rd gate electrode formed around the 23rd gate insulating film;
A 23rd second conductivity type diffusion layer formed on top of the 23rd columnar silicon layer;
A 24th second conductivity type diffusion layer formed across the lower portion of the 23rd columnar silicon layer and the upper portion of the 21st planar silicon layer;
A twenty-first gate wiring connected to the twenty-second and twenty-third gate electrodes;
The center line extending along the eleventh gate wiring is in the second row of the coordinates with respect to the line connecting the center of the eleventh columnar silicon layer and the center of the twelfth columnar silicon layer. Is offset by an eleventh predetermined amount in the direction,
A center line extending along the twenty-first gate wiring has a row direction in the first row of the coordinates with respect to a line connecting the center of the twenty-second columnar silicon layer and the center of the twenty-third columnar silicon layer. The semiconductor device is offset by an eleventh predetermined amount.
前記第12の第二導電型拡散層上と前記第12の第一導電型拡散層上とに亘って形成されたシリサイドと、を有し、
前記第11の所定量は、第11の絶縁膜サイドウォールの幅と、前記第11のゲート配線の幅の半分の長さとの和から、前記第11の平面状シリコン層の幅の半分の長さを減じた値よりも大きいことを特徴とする請求項5に記載の半導体装置。An eleventh insulating film sidewall formed on a sidewall of the eleventh gate wiring;
A silicide formed over the twelfth second conductivity type diffusion layer and the twelfth first conductivity type diffusion layer;
The eleventh predetermined amount is a length that is half the width of the eleventh planar silicon layer, based on the sum of the width of the eleventh insulating film sidewall and the half length of the eleventh gate wiring. 6. The semiconductor device according to claim 5, wherein the value is larger than a value obtained by subtracting the thickness.
前記第11のゲート配線は、前記第11のコンタクトを介して、前記第21の平面状シリコン層に電気的に接続されていることを特徴とする請求項6に記載の半導体装置。Eleventh contacts are formed between the eleventh columnar silicon layer and the twelfth columnar silicon layer, and between the twenty-first columnar silicon layer and the twenty-second columnar silicon layer,
The semiconductor device according to claim 6, wherein the eleventh gate wiring is electrically connected to the twenty-first planar silicon layer through the eleventh contact.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/062965 WO2013175557A1 (en) | 2012-05-21 | 2012-05-21 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015107514A Division JP6427068B2 (en) | 2015-05-27 | 2015-05-27 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5755757B2 JP5755757B2 (en) | 2015-07-29 |
JPWO2013175557A1 true JPWO2013175557A1 (en) | 2016-01-12 |
Family
ID=49623290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013553555A Active JP5755757B2 (en) | 2012-05-21 | 2012-05-21 | Semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5755757B2 (en) |
KR (1) | KR20140013051A (en) |
TW (1) | TW201349485A (en) |
WO (1) | WO2013175557A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6294511B2 (en) | 2015-11-09 | 2018-03-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Semiconductor device manufacturing method and semiconductor device |
JP6267369B2 (en) * | 2015-11-17 | 2018-01-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Semiconductor device and manufacturing method of semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03225873A (en) * | 1990-01-30 | 1991-10-04 | Mitsubishi Electric Corp | Semiconductor device |
JP5114968B2 (en) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | Semiconductor device and manufacturing method thereof |
WO2009095998A1 (en) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | Semiconductor storage device |
JP4987926B2 (en) * | 2009-09-16 | 2012-08-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device |
JP5006379B2 (en) * | 2009-09-16 | 2012-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Semiconductor device |
-
2012
- 2012-05-21 JP JP2013553555A patent/JP5755757B2/en active Active
- 2012-05-21 WO PCT/JP2012/062965 patent/WO2013175557A1/en active Application Filing
- 2012-05-21 KR KR1020137030861A patent/KR20140013051A/en active IP Right Grant
-
2013
- 2013-05-10 TW TW102116617A patent/TW201349485A/en unknown
Also Published As
Publication number | Publication date |
---|---|
JP5755757B2 (en) | 2015-07-29 |
WO2013175557A1 (en) | 2013-11-28 |
TW201349485A (en) | 2013-12-01 |
KR20140013051A (en) | 2014-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10002934B2 (en) | Semiconductor device | |
JP5670605B2 (en) | Semiconductor device | |
JP5755757B2 (en) | Semiconductor device | |
JP6122556B2 (en) | Semiconductor device | |
JP6427068B2 (en) | Semiconductor device | |
JP6503421B2 (en) | Semiconductor device | |
WO2017077578A1 (en) | Semiconductor device | |
JP5676807B1 (en) | Semiconductor device | |
JP5954597B2 (en) | Semiconductor device | |
JP6250210B2 (en) | Semiconductor device | |
JP6129387B2 (en) | Semiconductor device | |
JP6527835B2 (en) | Semiconductor device | |
JP6527831B2 (en) | Semiconductor device | |
JP6082489B2 (en) | Semiconductor device | |
JP6527839B2 (en) | Semiconductor device | |
JP5911948B2 (en) | Semiconductor device | |
JP5980288B2 (en) | Semiconductor device | |
JP5917672B2 (en) | Semiconductor device | |
JP5897676B2 (en) | Semiconductor device | |
US20120068274A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5755757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |