JPWO2013145610A1 - 撥水性表面および親水性裏面を有するチップを製造する方法 - Google Patents

撥水性表面および親水性裏面を有するチップを製造する方法 Download PDF

Info

Publication number
JPWO2013145610A1
JPWO2013145610A1 JP2013537960A JP2013537960A JPWO2013145610A1 JP WO2013145610 A1 JPWO2013145610 A1 JP WO2013145610A1 JP 2013537960 A JP2013537960 A JP 2013537960A JP 2013537960 A JP2013537960 A JP 2013537960A JP WO2013145610 A1 JPWO2013145610 A1 JP WO2013145610A1
Authority
JP
Japan
Prior art keywords
chip
substrate
back surface
water
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013537960A
Other languages
English (en)
Other versions
JP5411395B1 (ja
Inventor
荒瀬　秀和
秀和 荒瀬
知行 小森
知行 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013537960A priority Critical patent/JP5411395B1/ja
Application granted granted Critical
Publication of JP5411395B1 publication Critical patent/JP5411395B1/ja
Publication of JPWO2013145610A1 publication Critical patent/JPWO2013145610A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Die Bonding (AREA)

Abstract

撥水性表面および親水性裏面を有するチップを製造する新規な方法を提供する。そのために、本開示の第１態様に係る製造方法は、水膜９０２によってチップ８１１の裏面８１１ｂが保護されながら、Ｒ１−Ｓｉ（ＯＲ２）３またはＲ１−ＳｉＹ３が第２疎水性溶媒９０５ａに溶解された有機溶液９０５に、水酸基を有するチップ８１１の表面８１１ａを接触させて、チップ８１１の表面８１１ａに撥水性の薄膜を形成する工程を含む。

Description

本開示は、撥水性表面および親水性裏面を有するチップを製造する方法に関する。
特許文献１は、チップのような微小な部材２０を基板１０上に配置する方法を開示している。この方法は、「ＦＳＡ法」と言われる。ＦＳＡ法では、図１５Ａに示すように、複数の親水性領域１１および当該親水性領域１１を囲む撥水性領域１２を具備した基板１０が準備される。次に、図１５Ｂに示すように、基板１０に配置される部材２０が水に実質的に溶解しない溶媒４０に分散され、部材含有液５０を準備する。部材２０の裏面は親水性であるので、部材２０の裏面は１つの親水性領域１１と接合し得る。一方、表面は撥水性である。表面だけでなく、部材２０の裏面以外の面は撥水性である。
次に、図１５Ｃに示すように、第１のスキージ６１を用いて複数の親水性領域１１に水３０が配置される。その後、図１５Ｄに示すように、第２のスキージ６２を用いて、部材含有液５０が塗布され、部材含有液５０を親水性領域１１に配置された水３１と接触させる。この過程において、各部材２０は親水性領域１１に配置された水３１の中に移動する。このとき、親水性領域１１に親水性裏面は向かい合う。その後、水３１および部材含有液５０に含まれる溶媒が除去され、親水性領域１１に部材２０を配置する。配置された部材２０の裏面は、親水性領域１１に接している。特許文献１は、本明細書に参照として組み込まれる。
米国特許第７，７３０，６１０号明細書
本開示の目的は、撥水性表面および親水性裏面を有するチップを製造する新規な方法を提供することにある。
本開示に係る撥水性表面および親水性裏面を有するチップを製造する方法は、
ワックス膜を介してチップを裏面側に具備する第１基板を用意する工程（ａ）であって、前記チップは表面および裏面を具備し、前記チップの前記表面が前記ワックス膜に接しており、かつ前記チップの前記裏面は親水性である、工程（ａ）と、
前記チップの前記裏面を、水膜を表面に有する第２基板に接触させ、前記第１基板および前記第２基板から構成される積層体を得る工程（ｂ）であって、前記チップの前記裏面が前記水膜に接触する、工程（ｂ）と、
前記積層体を第１疎水性溶媒に浸漬し、前記ワックス膜を前記第１疎水性溶媒に溶解させる工程（ｃ）と、
前記第１基板を除去して、前記チップが表面に付着した前記第２基板を得る工程（ｄ）であって、前記チップの前記裏面が前記水膜に接触しており、かつ前記チップの前記表面は露出している、工程（ｄ）と、
前記水膜によって前記チップの前記裏面が保護されながら、Ｒ１−Ｓｉ（ＯＲ２）３またはＲ１−ＳｉＹ３が第２疎水性溶媒に溶解された有機溶液に、水酸基を有する前記チップの前記表面を接触させて、前記チップの前記表面に撥水性の薄膜を形成する工程（ｅ）であって、前記Ｒ１は、炭化水素基またはフッ化炭化水素を表し、前記Ｒ２は、アルコキシ基を表し、かつ前記Ｙは、ハロゲンを表す、工程（ｅ）と、
前記第２基板を除去して、撥水性表面および親水性裏面を有する前記チップを得る工程（ｆ）と、を含む。
本開示は、撥水性表面および親水性裏面を有するチップを製造する新規な方法を提供する。
図１は、実施形態に係るチップの製造方法に含まれる工程（ａ）を示す。 図２は、実施形態に係るチップの製造方法に含まれる工程（ｂ）を示す。 図３は、実施形態に係るチップの製造方法に含まれる工程（ｃ）を示す。 図４は、実施形態に係るチップの製造方法に含まれる工程（ｄ）を示す。 図５は、実施形態に係るチップの製造方法に含まれる工程（ｅ）を示す。 図６は、実施例に係るチップの製造方法に含まれる一工程を示す。 図７は、図６に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図８は、図７に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図９は、図８に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図１０は、図９に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図１１は、実施例に係るチップの製造方法に含まれる一工程を示す。 図１２は、図１１に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図１３は、実施例に係るチップの製造方法に含まれる一工程を示す。 図１４は、図１３に続く、実施例に係るチップの製造方法に含まれる一工程を示す。 図１５Ａは、特許文献１に開示されるＦＳＡ法の一工程を示す。 図１５Ｂは、特許文献１に開示されるＦＳＡ法の一工程を示す。 図１５Ｃは、特許文献１に開示されるＦＳＡ法の一工程を示す。 図１５Ｄは、特許文献１に開示されるＦＳＡ法の一工程を示す。
本開示の第１態様に係る撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１を製造する方法は、
ワックス膜８３０を介してチップ８１１を裏面側に具備する第１基板１１０を用意する工程（ａ）であって、チップ８１１は表面８１１ａおよび裏面８１１ｂを具備し、チップ８１１の表面８１１ａが、ワックス膜８３０に接しており、かつチップ８１１の裏面８１１ｂは親水性である、工程（ａ）と、
チップ８１１の裏面８１１ｂを、水膜９０２を表面に有する第２基板１２０に接触させ、第１基板１１０および第２基板１２０から構成される積層体１００を得る工程（ｂ）であって、チップ８１１の裏面８１１ｂが水膜９０２に接触する、工程（ｂ）と、
積層体１００を第１疎水性溶媒９０３ａに浸漬させ、ワックス膜８３０を第１疎水性溶媒９０３ａに溶解させる工程（ｃ）と、
第１基板１１０を除去して、チップ８１１が表面に付着した第２基板１２０を得る工程（ｄ）であって、チップ８１１の裏面８１１ｂが水膜９０２に接触しており、かつチップ８１１の表面８１１ａは露出している、工程（ｄ）と、
水膜９０２によってチップ８１１の裏面８１１ｂが保護されながら、Ｒ１−Ｓｉ（ＯＲ２）３またはＲ１−ＳｉＹ３が第２疎水性溶媒９０５ａに溶解された有機溶液９０５に、水酸基を有するチップ８１１の表面８１１ａを接触させて、チップ８１１の表面８１１ａに撥水性の薄膜を形成する工程（ｅ）であって、Ｒ１は、炭化水素基またはフッ化炭化水素を表し、Ｒ２は、アルコキシ基を表し、かつＹは、ハロゲンを表す、工程（ｅ）と、
第２基板１２０を除去して、撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１を得る工程（ｆ）と、を含む。
第２態様に係る製造方法は、上記第１態様において、ワックス膜８３０は、粘着性であってもよい。
第３態様に係る製造方法は、上記第１態様において、第１疎水性溶媒９０３ａは、酢酸ブチル、酢酸エチル、クロロホルム、トルエン、またはこれらの混合物であってもよい。
第４態様に係る製造方法は、上記第１態様において、工程（ｅ）において、有機溶液９０５に、チップ８１１が表面に付着した第２基板１０２が浸漬されてもよい。
第５態様に係る製造方法は、上記第１態様において、第２疎水性溶媒９０５ａが、６以上の炭素数を有する炭化水素、酢酸ブチル、酢酸エチル、クロロホルム、またはこれらの混合物であってもよい。
また、本開示の第６態様に係る撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１を製造する方法は、
ワックス膜８３０を介してチップ８１１を裏面側に具備する第１基板１１０を用意する工程（ａ）であって、チップ８１１は表面８１１ａおよび裏面８１１ｂを具備し、チップ８１１の表面８１１ａが、ワックス膜８３０に接しており、かつチップ８１１の裏面８１１ｂは親水性である、工程（ａ）と、
チップ８１１の裏面８１１ｂを、水膜９０２を表面に有する第２基板１２０に接触させ、第１基板１１０および第２基板１２０から構成される積層体１００を得る工程（ｂ）であって、チップ８１１の裏面８１１ｂが水膜９０２に接触する、工程（ｂ）と、
積層体１００を第１疎水性溶媒９０３ａに浸漬させ、ワックス膜８３０を第１疎水性溶媒９０３ａに溶解させる工程（ｃ）と、
第１基板１１０を除去して、チップ８１１が表面に付着した第２基板１２０を得る工程（ｄ）であって、チップ８１１の裏面８１１ｂが水膜９０２に接触しており、かつチップ８１１の表面８１１ａは露出している、工程（ｄ）と、
水膜９０２によってチップ８１１の裏面８１１ｂが保護されながら、Ｒ１−ＳＨを含有する第２疎水性溶媒９０５ａに溶解された有機溶液９０５に、金膜を有するチップ８１１の表面８１１ａを接触させて、チップ８１１の表面にアルキル基またはフッ化アルキル基を結合させて撥水性を付与する工程（ｅ）であって、Ｒ１は、炭化水素基またはフッ化炭化水素を表す、工程（ｅ）と、
第２基板１２０を除去して、撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１を得る工程（ｆ）と、を含む。
第７態様に係る製造方法は、上記第６態様において、ワックス膜８３０は、粘着性であってもよい。
第８態様に係る製造方法は、上記第６態様において、第１疎水性溶媒９０３ａは、酢酸ブチル、酢酸エチル、クロロホルム、トルエン、またはこれらの混合物であってもよい。
第９態様に係る製造方法は、上記第６態様において、工程（ｅ）において、有機溶液９０５に、チップ８１１が表面に付着した第２基板１０２が浸漬されてもよい。
第１０態様に係る製造方法は、上記第６態様において、第２疎水性溶媒９０５ａが、６以上の炭素数を有する炭化水素、酢酸ブチル、酢酸エチル、クロロホルム、またはこれらの混合物であってもよい。
以下、本開示の実施形態について、図面を参照しながら説明する。
実施形態では、工程（ａ）〜工程（ｆ）が順に実行される。
（工程（ａ））
まず、図１に示されるように、第１基板１１０を用意する。
第１基板１１０は、裏面にワックス膜８３０を具備する。ワックス膜８３０の材料の例は、テルペンフェノール樹脂である。ワックスが第１基板１１０の裏面８１１ｂに塗布され、ワックス膜８３０が形成される。ワックスを塗布する方法の例は、スピンコータ法である。
ワックス膜８３０を介して、チップ８１１が第１基板１１０の裏面８１１ｂに設けられている。チップ８１１は表面８１１ａおよび裏面８１１ｂを含む。表面８１１ａはワックス膜８３０に接している。一方、裏面８１１ｂは、露出している。
用語「表面」とは、上面を意味する。一方、用語「裏面」とは、底面を意味する。
チップ８１１が第１基板１１０の裏面から落下することを抑制するため、ワックス膜８３０は粘着性であることが好ましい。
チップ８１１の例は、半導体素子又は太陽電池素子である。電極は、チップ８１１の裏面８１１ｂに露出していることが望ましい。チップ８１１が電極を有する基板１０にＦＳＡ法により配置されると、裏面８１１ｂに露出した電極が、基板１０の表面に備えられた電極に電気的に接続される。
チップ８１１の裏面８１１ｂは親水性である。裏面８１１ｂに親水性を付与する方法の例を、以下の項目（ａ）〜（ｃ）に記述する。
（ａ）チップ８１１が付着した第１基板１１０の裏面がプラズマ照射処理される。
（ｂ）チップ８１１の裏面８１１ｂにＳｉＯ２層またはＳｉＮ層が形成される。
（ｃ）チップ８１１の裏面８１１ｂに金層または銅層が形成された後、Ｘ−Ｒ−ＳＨにより示される有機化合物がチップ８１１の裏面８１１ｂに供給される。Ｘは、−ＣＯＯＨ、−ＯＨ、−ＳＯ３、または−ＳＯ４ −を表す。
（工程（ｂ））
次に、図２に示されるように、チップ８１１の裏面８１１ｂを、水膜９０２を表面に有する第２基板１２０に接触させる。このようにして、第１基板１１０および第２基板１２０から構成される積層体１００が得られる。図２に示されるように、チップ８１１の裏面８１１ｂは水膜９０２に接触している。
（工程（ｃ））
工程（ｃ）では、図３に示されるように、積層体１００を、第１疎水性溶媒９０３ａを含有する容器９０３に浸漬する。第１疎水性溶媒９０３ａは、ワックス膜８３０を溶解させる。第１疎水性溶媒９０３ａの例は、酢酸ブチル、酢酸エチル、クロロホルム、トルエン、またはこれらの混合物である。後述される実施例では、酢酸ブチルを用いた。
水膜９０２は第１疎水性溶媒９０３ａに溶解しないので、チップ８１１の裏面８１１ｂは親水性のままである。言い換えれば、水膜９０２によって、第１疎水性溶媒９０３ａからチップ８１１の親水性裏面８１１ｂが保護される。
（工程（ｄ））
工程（ｃ）においてワックス膜８３０が溶解されるので、図４に示されるように、第１基板１１０は簡単に除去される。望ましくは、第１基板１１０は、第１疎水性溶媒９０３ａの中で第２基板１２０から分離される。このようにして、チップ８１１が表面に付着した第２基板１２０が得られる。チップ８１１の裏面８１１ｂは、水膜９０２に接触している。一方、チップ８１１の表面は露出している。
（工程（ｅ））
工程（ｅ）では、チップ８１１の表面８１１ａに撥水性が付与される。表面８１１ａに撥水性を付与する方法の例を、以下、説明する。
図５に示されるように、チップ８１１が表面に付着した第２基板１２０を、有機溶液９０５を含有する容器９０４に浸漬する。有機溶液９０５は、Ｒ１−Ｓｉ（ＯＲ２）３、Ｒ１−ＳｉＹ３、またはＲ１−ＳＨを含有する。ここで、Ｒ１は、炭化水素基またはフッ化炭化水素を表す。Ｒ２は、アルコキシ基を表す。Ｙはハロゲンを表す。好ましいハロゲンは塩素である。
チップ８１１の表面８１１ａは、Ｒ１−Ｓｉ（ＯＲ２）３、Ｒ１−ＳｉＹ３、またはＲ１−ＳＨと反応して、チップ８１１の表面８１１ａに撥水性の薄膜を形成する。
有機溶液９０５の溶媒は、疎水性である。第１疎水性溶媒９０３ａと区別するため、工程（ｅ）において用いられる疎水性溶媒は、「第２疎水性溶媒９０５ａ」という。第２疎水性溶媒９０５ａの例は、６以上の炭素数を有する炭化水素、酢酸ブチル、酢酸エチル、クロロホルム、またはこれらの混合物である。後述される実施例では、クロロホルム／ヘキサデカン混合溶液を用いた。
工程（ｃ）における説明と同様、水膜９０２は第２疎水性溶媒９０５ａに溶解しないので、チップ８１１の裏面８１１ｂは親水性のままである。言い換えれば、水膜９０２によって、チップ８１１の親水性裏面８１１ｂが第２疎水性溶媒９０５ａから保護される。このため、撥水性の薄膜は、チップ８１１の親水性裏面８１１ｂには形成されない。一方、上記のように、撥水性の薄膜が、チップ８１１の裏面８１１ａに形成される。
有機溶液９０５に含有されるＲ１−Ｓｉ−（ＯＲ２）３は、チップ８１１の表面８１１ａに存在する水酸基と反応して、撥水性の薄膜を形成する。このような水酸基は、チップ８１１を自然酸化に曝すことによって形成される。そのため、有機溶液９０５にチップ８１１が浸漬される前に、チップ８１１は自然酸化に曝されることが望ましい。
有機溶液９０５に含有されるＲ１−ＳＨは、チップ８１１の表面８１１ａに形成された金膜と反応して、撥水性の薄膜を形成する。そのため、有機溶液９０５にチップ８１１が浸漬される前に、金膜がチップ８１１の表面８１１ａに形成されることが望ましい。
（工程（ｆ））
工程（ｅ）の後、第２基板１２０を除去する。第２基板１２０の表面は粘着性を有していないので、第２基板１２０は簡単に除去される。このようにして、撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１が得られる。
（実施例）
以下の実施例において、本開示をより詳細に説明する。
チップ８１１として、複数の平板状ＧａＡｓ素子を用意した。平板状ＧａＡｓ素子を製造する方法を、図面を参照しながら説明する。
まず、図６に示されるように、支持基板８００としてＧａＡｓ基板を用意した。支持基板８００の厚みは４５０マイクロメートルであった。次に、図７に示されるように、１００ナノメートルの厚みを有するＡｌＡｓ層８２０が、支持基板８００の表面に形成された。さらに、５マイクロメートルの厚みを有するＧａＡｓ層８１０が、ＡｌＡｓ層８２０の表面に形成された。
その後、図８に示されるように、マスク層９００がＧａＡｓ層８１０の表面上に形成された。図９に示されるように、マスク層９００によって被覆されていない部分がウェットエッチによって除去された。その後、マスク層９００は除去された。このようにして、図１０に示されるように、ＧａＡｓ素子から構成される複数のチップ８１１が、支持基板８００上に形成された。
各チップ８１１は、１５０マイクロメートルの長さ、１５０マイクロメートルの幅、および５．１マイクロメートルの厚みを有していた。
その一方、図１１に示されるように、７００マイクロメートルの厚みを有するガラス基板を、第１基板１１０として用意した。第１基板１１０の表面に、スピンコート法により、テルペンフェノール樹脂ワックスが塗布され、ワックス膜８３０が形成された。テルペンフェノール樹脂ワックスは、日化精工株式会社より、商品名「スペースリキッド」として購入した。ワックス膜８３０は、１．５マイクロメートルの厚みを有していた。
その後、図１２に示されるように、第１基板１１０をひっくり返した。
図１３に示されるように、ワックス膜８３０がチップ８１１の表面８１１ａに接触するように、支持基板８００上に第１基板１１０が積層された。その後、図１４に示されるように、支持基板８００および第１基板１１０を、１Ｍの濃度を有する塩酸水溶液９０１中に浸漬して、ＡｌＡｓ層８２０を溶解した。このようにして、支持基板８００が除去され、図１に示されるような、粘着性のワックス膜８３０を介してチップ８１１を裏面側に具備する第１基板１１０を得た。
酸素プラズマ処理を、第１基板１１０の裏面側から行い、チップ８１１の裏面側８１１ｂを親水性にした。
一方、第２基板１２０として、シリコン基板を用意した。この第２基板１２０は、５２５マイクロメートルの厚みを有していた。第２基板１２０の表面が、酸素雰囲気下でプラズマ処理に曝された。このようにして、第２基板１２０の表面に親水性が付与された。次に、第２基板１２０が水に浸漬され、第２基板１２０の表面に水膜９０２を形成した。
次に、図２に示されるように、チップ８１１の裏面８１１ｂが水膜９０２に接するように、第１基板１１０の裏面が、第２基板１２０の表面に付着され、積層体１００を得た。
図３に示されるように、積層体１００は、４０℃の温度下で、酢酸ブチルに浸漬された。ワックス膜８３０は酢酸ブチルによって溶解された。その後、図４に示されるように、第１基板１１０が酢酸ブチル中で容易に除去された。このようにして、水膜９０２を介して表面に複数のチップ８１１を有する第２基板１２０が得られた。
次いで、図５に示されるように、この第２基板１２０は、０．１ｖｏｌ％の濃度を有するＣＨ３ＣＨ２ＣＨ２ＳｉＣｌ３（以下、「ＰＴＳ」という）を含有するクロロホルム／ヘキサデカン混合溶液（体積比＝１：４）に、６０分間、浸漬された。続いて、この第２基板１２０の表面に配置されている複数のチップ８１１が、純粋なクロロホルム中で洗浄され、そしてクロロホルムが除去された。このようにして、平板状のチップ８１１の表面８１１ａが、ＰＴＳからなる撥水膜によって被覆された。この間、チップ８１１の親水性裏面８１１ｂは、水膜９０２によって保護された。このため、撥水膜は、チップ８１１の裏面８１１ｂには形成されなかった。言い換えれば、チップ８１１の裏面８１１ｂは、撥水膜によって被覆されなかった。
このようにして、撥水性表面８１１ａおよび親水性裏面８１１ｂを有するチップ８１１が得られた。より詳細には、表面８１１ａの全面が撥水性であり、裏面８１１ｂの全面が親水性であった。
本開示によって得られるチップは、ＦＳＡ法で用いられ得る。
１００ 積層体
１１０ 第１基板
１２０ 第２基板
８１１ チップ
８１１ａ 撥水性表面
８１１ｂ 親水性裏面
８３０ ワックス膜
９０２ 水膜
９０３ 容器
９０３ａ 第１疎水性溶媒
９０４ 容器
９０５ 有機溶液
９０５ａ 第２疎水性溶媒
８００ 支持基板
８１０ ＧａＡｓ層
８２０ ＡｌＡｓ層
９００ マスク層

Claims (10)

  1. 撥水性表面および親水性裏面を有するチップを製造する方法であって、
    ワックス膜を介してチップを裏面側に具備する第１基板を用意する工程（ａ）であって、前記チップは表面および裏面を具備し、前記チップの前記表面が前記ワックス膜に接しており、かつ前記チップの前記裏面は親水性である、工程（ａ）と、
    前記チップの前記裏面を、水膜を表面に有する第２基板に接触させ、前記第１基板および前記第２基板から構成される積層体を得る工程（ｂ）であって、前記チップの前記裏面が前記水膜に接触する、工程（ｂ）と、
    前記積層体を第１疎水性溶媒に浸漬し、前記ワックス膜を前記第１疎水性溶媒に溶解させる工程（ｃ）と、
    前記第１基板を除去して、前記チップが表面に付着した前記第２基板を得る工程（ｄ）であって、前記チップの前記裏面が前記水膜に接触しており、かつ前記チップの前記表面は露出している、工程（ｄ）と、
    前記水膜によって前記チップの前記裏面が保護されながら、Ｒ１−Ｓｉ（ＯＲ２）３またはＲ１−ＳｉＹ３が第２疎水性溶媒に溶解された有機溶液に、水酸基を有する前記チップの前記表面を接触させて、前記チップの前記表面に撥水性の薄膜を形成する工程（ｅ）であって、前記Ｒ１は、炭化水素基またはフッ化炭化水素を表し、前記Ｒ２は、アルコキシ基を表し、かつ前記Ｙは、ハロゲンを表す、工程（ｅ）と、
    前記第２基板を除去して、撥水性表面および親水性裏面を有する前記チップを得る工程（ｆ）と、
    を含む製造方法。
  2. 前記ワックス膜は、粘着性である、請求項１に記載の製造方法。
  3. 前記第１疎水性溶媒は、酢酸ブチル、酢酸エチル、クロロホルム、トルエン、またはこれらの混合物である、請求項１に記載の製造方法。
  4. 前記工程（ｅ）において、前記有機溶液に、前記チップが表面に付着した前記第２基板を浸漬する、請求項１に記載の製造方法。
  5. 前記第２疎水性溶媒は、６以上の炭素数を有する炭化水素、酢酸ブチル、酢酸エチル、クロロホルム、またはこれらの混合物である、請求項１に記載の製造方法。
  6. 撥水性表面および親水性裏面を有するチップを製造する方法であって、
    ワックス膜を介してチップを裏面側に具備する第１基板を用意する工程（ａ）であって、前記チップは表面および裏面を具備し、前記チップの前記表面が前記ワックス膜に接しており、かつ前記チップの前記裏面は親水性である、工程（ａ）と、
    前記チップの前記裏面を、水膜を表面に有する第２基板に接触させ、前記第１基板および前記第２基板から構成される積層体を得る工程（ｂ）であって、前記チップの前記裏面が前記水膜に接触する、工程（ｂ）と、
    前記積層体を第１疎水性溶媒に浸漬し、前記ワックス膜を前記第１疎水性溶媒に溶解させる工程（ｃ）と、
    前記第１基板を除去して、前記チップが表面に付着した前記第２基板を得る工程（ｄ）であって、前記チップの前記裏面が前記水膜に接触しており、かつ前記チップの前記表面は露出している、工程（ｄ）と、
    前記水膜によって前記チップの前記裏面が保護されながら、Ｒ１−ＳＨを含有する第２疎水性溶媒に溶解された有機溶液に、金膜を有する前記チップの前記表面を接触させて、前記チップの前記表面にアルキル基またはフッ化アルキル基を結合させて撥水性を付与する工程（ｅ）であって、前記Ｒ１は、炭化水素基またはフッ化炭化水素を表す、工程（ｅ）と、
    前記第２基板を除去して、撥水性表面および親水性裏面を有する前記チップを得る工程（ｆ）と、
    を含む製造方法。
  7. 前記ワックス膜は、粘着性である、請求項６に記載の製造方法。
  8. 前記第１疎水性溶媒は、酢酸ブチル、酢酸エチル、クロロホルム、トルエン、またはこれらの混合物である、請求項６に記載の製造方法。
  9. 前記工程（ｅ）において、前記有機溶液に、前記チップが表面に付着した前記第２基板を浸漬する、請求項６に記載の製造方法。
  10. 前記第２疎水性溶媒は、６以上の炭素数を有する炭化水素、酢酸ブチル、酢酸エチル、クロロホルム、またはこれらの混合物である、請求項６に記載の製造方法。
JP2013537960A 2012-03-28 2013-03-14 撥水性表面および親水性裏面を有するチップを製造する方法 Expired - Fee Related JP5411395B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013537960A JP5411395B1 (ja) 2012-03-28 2013-03-14 撥水性表面および親水性裏面を有するチップを製造する方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012073191 2012-03-28
JP2012073191 2012-03-28
PCT/JP2013/001701 WO2013145610A1 (ja) 2012-03-28 2013-03-14 撥水性表面および親水性裏面を有するチップを製造する方法
JP2013537960A JP5411395B1 (ja) 2012-03-28 2013-03-14 撥水性表面および親水性裏面を有するチップを製造する方法

Publications (2)

Publication Number Publication Date
JP5411395B1 JP5411395B1 (ja) 2014-02-12
JPWO2013145610A1 true JPWO2013145610A1 (ja) 2015-12-10

Family

ID=49258925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013537960A Expired - Fee Related JP5411395B1 (ja) 2012-03-28 2013-03-14 撥水性表面および親水性裏面を有するチップを製造する方法

Country Status (4)

Country Link
US (1) US9018042B2 (ja)
JP (1) JP5411395B1 (ja)
CN (1) CN103582563B (ja)
WO (1) WO2013145610A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
CN108333817B (zh) * 2018-01-25 2021-03-02 Oppo广东移动通信有限公司 显示屏组件及电子设备
FR3137208A1 (fr) * 2022-06-28 2023-12-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Collage auto-aligné par contraste d’hydrophilie

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229932A (ja) * 1984-04-28 1985-11-15 Toyota Central Res & Dev Lab Inc 複合部材およびその製造方法
CA2059733C (en) 1991-01-23 1999-10-05 Kazufumi Ogawa Water- and oil-repelling film and method of manufacturing the same
JP3150133B2 (ja) * 1991-01-23 2001-03-26 松下電器産業株式会社 撥水撥油性面と親水性面を有する物品及びその製造方法
JP3424835B2 (ja) * 1991-12-27 2003-07-07 松下電器産業株式会社 カラー固体撮像装置およびカラーフィルタ
US5980992A (en) * 1997-10-03 1999-11-09 3M Innovative Properties Company Fluorochemical treatments to provide low-energy surfaces
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7459197B2 (en) * 2004-11-30 2008-12-02 Lucent Technologies Inc. Reversibly adaptive rough micro- and nano-structures
KR100873765B1 (ko) * 2005-09-29 2008-12-15 파나소닉 주식회사 전자 회로 구성 부재의 마운트 방법 및 마운트 장치
GB0618460D0 (en) * 2006-09-20 2006-11-01 Univ Belfast Process for preparing surfaces with tailored wettability
US20090265629A1 (en) * 2008-04-18 2009-10-22 Samsung Electronics Co., Ltd Systems and methods for extending assistance in a multi-function peripheral device
JP2011138902A (ja) 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置

Also Published As

Publication number Publication date
JP5411395B1 (ja) 2014-02-12
CN103582563B (zh) 2016-03-02
CN103582563A (zh) 2014-02-12
WO2013145610A1 (ja) 2013-10-03
US20140080261A1 (en) 2014-03-20
US9018042B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
JP5411395B1 (ja) 撥水性表面および親水性裏面を有するチップを製造する方法
TWI531636B (zh) Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
TWI534238B (zh) Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
TWI610996B (zh) 矽氧烷樹脂的去除劑、使用其的矽氧烷樹脂的去除方法以及半導體基板製品及半導體元件的製造方法
US9449940B2 (en) Methods and structures for processing semiconductor devices using polymeric materials and adhesives
TWI589665B (zh) Temporary adhesive material for wafer processing, member for wafer processing using the temporary adhesive material for wafer processing, method for manufacturing wafer processed body, and thin wafer
JP2014146793A5 (ja)
CN105789042A (zh) 一种硅微米线阵列的制备工艺
CN109103072B (zh) 一种大面积单层及少层二硫化钼薄膜的转移方法
TW201130945A (en) Heat-resistant adhesive sheet for semiconductor device fabrication, adhesive used for the sheet, and method for fabricating semiconductor device using the sheet
KR20140095824A (ko) 기판 가공 방법
US8912637B1 (en) Self-adhesive die
TW201231291A (en) Laminate and separation method of same
CN104195518A (zh) 一种黑色吸光薄膜及其制备方法
CN103337449A (zh) 硅纳米线阵列的移植及其简单器件制备的方法
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
CN111017870B (zh) 一种柔性电极及其制备方法
JP2001284288A (ja) 微細構造体及びその製造方法
KR101367183B1 (ko) Ｐｍｍａ 섀도우마스크 제조방법, ｐｍｍａ 섀도우마스크 및 ｐｍｍａ 섀도우마스크를 이용한 금속패턴 형성방법
JP2015201548A (ja) 半導体装置の製造方法
JP2007027729A5 (ja)
JP2009088500A5 (ja)
JP2010135668A (ja) 電子素子の実装方法
CN103489774B (zh) 半导体器件中氧化层的形成方法
JP2005005615A (ja) ダイヤモンド電子素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131107

R150 Certificate of patent or registration of utility model

Ref document number: 5411395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees