JPWO2013140477A1

JPWO2013140477A1 - 光送信器、光送受信システム及び駆動回路

Info

Publication number: JPWO2013140477A1
Application number: JP2014505815A
Authority: JP
Inventors: 栄実野口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2012-03-22
Filing date: 2012-11-06
Publication date: 2015-08-03
Anticipated expiration: 2032-11-06
Also published as: US20150063822A1; WO2013140477A1; US9413467B2; JP6032276B2

Abstract

本発明は、小規模な回路構成で高次の多値変調が可能な光送信器、光送受信システム及び駆動回路を提供する。光変調器（１１）は位相変調領域（ＰＭ１１＿１〜１１＿４、ＰＭ１２＿１〜１２＿４）が形成された光導波路（１１１、１１２）を有する。駆動回路（１２）は下位ビット駆動部（１２１）、上位ビット駆動部（１２２）及びビット分割部（１２３）を有する。ビット分割部（１２３）は入力デジタル信号を上位ビットと下位ビットに分割する。下位ビット駆動部（１２１）は下位ビットをＤ／Ａ変換した値を位相変調領域（ＰＭ１１＿１、ＰＭ１２＿１）に出力する。上位ビット駆動部（１２２）は上位ビットの値に応じて、下位ビット駆動部（１２１）が出力する値の最小値又は下位ビット駆動部（１２１）が出力する値の最大値よりも大きな値を位相変調領域（ＰＭ１１＿２〜１１＿４、ＰＭ１２＿２〜１２＿４）に出力する。

Description

本発明は光送信器、光送受信システム及び駆動回路に関し、特に多値変調を行う光送信器、光送受信システム及び駆動回路に関する。

インターネットや映像配信等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴い、幹線系やメトロ系ではより長距離大容量かつ高信頼な高密度波長多重光ファイバ通信システムの導入が進んでいる。また、加入者系においても、光ファイバアクセスサービスの普及が急速に進んでいる。こうした光ファイバを使用した通信システムでは、光伝送路である光ファイバの敷設コスト低減や、光ファイバ１本当たりの伝送帯域利用効率を高めることが重要である。このため、複数の異なる波長の光信号を多重化して伝送する、波長多重技術が広く用いられている。

波長多重光ファイバ通信システム向け光送信機には、高速光変調が可能で、その光信号波長依存性が小さく、さらに長距離信号伝送時の受信光波形劣化を招く不要な光位相変調成分（変調方式が光強度変調方式の場合）または光強度変調成分（変調方式が光位相変調方式の場合）が極力抑えられた光変調器が要求される。こうした用途には、光導波路型マッハツェンダ（以下ＭＺ：Ｍａｃｈ−Ｚｅｈｎｄｅｒ）干渉計と同様の光導波路型の光位相変調器を組み込んだ、ＭＺ光強度変調器が実用的である。

また、１波長チャンネル当りの伝送容量拡大にあたっては、課題となるスペクトル利用効率および光ファイバの波長分散や偏波モード分散に対する耐性の観点から、通常の２値光強度変調方式に比べて光変調スペクトル帯域幅がより狭い、多値光変調信号方式が有利である。この多値光変調信号方式は、特に今後の需要増加が見込まれる４０Ｇｂ／ｓを越える幹線系光ファイバ通信システムでは主流になると考えられる。現在、こうした用途向けに、上述のＭＺ光強度変調器２個と光合分波器を組み合わせたモノリシック集積多値ＩＱ光変調器が開発されている。

こうした光変調器を用いて、特に変調電気信号の周波数が１ＧＨｚを超えるような高周波領域で高速光変調を行う場合には、光変調器の光位相変調器領域に設けられた電極の長さに対して、変調電気信号の伝搬波長は無視できない程度にまで短くなる。このため、光位相変調器に電場を印加する手段である電極構造の電位分布は、光信号伝搬軸方向で均一と見なすことはできない。よって、光変調特性を正しく見積もるためには、この電極自体を分布定数線路として、かつ、光位相変調器領域を伝搬する変調電気信号を進行波として取り扱う必要がある。この場合、被変調光信号と変調電気信号との実効的な相互作用長をできるだけ稼ぐために、被変調光信号の位相速度ｖｏと変調電気信号の位相速度ｖｍとを可能な限り近づける（位相速度整合させる）工夫を施した、いわゆる進行波型電極構造が必要となる。

このような進行波型電極構造と多値光変調信号方式とを実現するための分割電極構造を有する光変調器モジュールがすでに提案されている（特許文献１〜４）。また、分割電極のそれぞれにおける被変調光信号の位相変化を多値制御することができる光変調器モジュールが提案されている。この光変調器モジュールは、ディジタル信号を入力することにより、進行波構造動作に要する位相速度整合及びインピーダンス整合を維持しつつ任意の多値光変調信号を発生させることが可能な、小型、広帯域及び低駆動電圧の光変調器モジュールである。

特開平７−１３１１２号公報特開平５−２８９０３３号公報特開平５−２５７１０２号公報国際公開第２０１１／０４３０７９号公報

ところが発明者は、上述の光変調器モジュールでは、以下に示す問題点があることを見出した。分割電極構造においては、理論上は分割電極の個数を増やすことにより、分割電極の個数分だけの多値化が可能である。しかし、実際に作製される光変調器モジュールに搭載できる分割電極数は、光変調器のサイズにより制限される。そのため、多値変調の階調数は、実際には制約されてしまう。

そこで、それぞれの分割電極に与える信号を多値化することが考えられる。入力デジタル信号に応じたアナログ信号を出力する多値Ｄ／Ａコンバータにより、分割電極のそれぞれに駆動信号を供給すればよい。ところが、この手法だと、分割電極の数だけ多値Ｄ／Ａコンバータが必要となってしまう。一般的に回路規模が大きい多値Ｄ／Ａコンバータを光送信器に多数搭載すると、光送信器自体のサイズが大きくなっていしまい、高コスト化にも繋がってしまう。

本発明は上記の課題に鑑みてなされたものであり、本発明の目的は、小規模な回路構成で高次の多値変調が可能な光送信器、光送受信システム及び駆動回路を提供することを目的とする。

本発明の一態様である光送信器は、複数の位相変調領域が形成された、光信号が伝搬する光伝送路を有する光変調器と、前記複数の位相変調領域のそれぞれに、入力デジタル信号に応じて駆動信号を出力する駆動回路と、を備え、前記駆動回路は、前記入力デジタル信号を上位ビットと下位ビットとに分割するビット分割部と、前記下位ビットをＤ／Ａ変換した値を、駆動信号として前記複数の変調領域のうちの第１の位相変調領域に出力する下位ビット駆動部と、前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備えるものである。

本発明の一態様である光送受信システムは、光信号を送出する光送信器と、前記光信号が伝搬する伝送路と、前記伝送路を介して前記光信号を受信する光受信器と、を備え、前記光送信器は、複数の位相変調領域が形成された、光信号が伝搬する光伝送路を有する光変調器と、前記複数の位相変調領域のそれぞれに、入力デジタル信号に応じて駆動信号を出力する駆動回路と、を備え、前記駆動回路は、前記入力デジタル信号を上位ビットと下位ビットに分割するビット分割部と、前記下位ビットをＤ／Ａ変換した値を、駆動信号として前記複数の変調領域のうちの第１の位相変調領域に出力する下位ビット駆動部と、前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備えるものである。

本発明の一態様である駆動回路は、入力デジタル信号を上位ビットと下位ビットに分割するビット分割部と、光変調器に設けられた光信号が伝搬する光伝送路に形成された複数の変調領域のうちの第１の位相変調領域に、前記下位ビットをＤ／Ａ変換した値を駆動信号として出力する下位ビット駆動部と、前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備えるものである。

本発明によれば、小規模な回路構成で高次の多値変調が可能な光送信器、光送受信システム及び駆動回路を提供することができる。

一般的な分割電極構造の多値の光送信器５００の構成を模式的に示すブロック図である。光合分波器５１３の構成を模式的に示す図である。光合分波器５１４の構成を模式的に示す図である。光送信器５００の動作を示す動作表である。光送信器５００での光の伝搬態様を模式的に示す図である。位相変調領域ＰＭ５１＿１〜５１＿４及び位相変調領域ＰＭ５２＿１〜５２＿４により位相変調を受けなかった場合の光Ｌ１及びＬ２を示すコンスタレーション図である。光送信器５００において入力デジタル信号の２進コードが「００００」である場合の光Ｌ１及びＬ２を示すコンスタレーション図である。光送信器５００における光Ｌ１及びＬ２を示すコンスタレーション図である。光送信器５００において光Ｌ１及びＬ２が合波されることによる出力光ＯＵＴの光強度を示すコンスタレーション図である。実施の形態１にかかる光送信器１００の構成を模式的に示すブロック図である。実施の形態１にかかる光送信器１００の動作を示す動作表である。実施の形態２にかかる光送信器２００の構成を模式的に示すブロック図である。実施の形態３にかかる光送信器３００の構成を模式的に示すブロック図である。実施の形態３にかかる光送信器３００の動作を示す動作表である。実施の形態４にかかる光送受信システム４００の構成を模式的に示すブロック図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

以下の実施の形態にかかる光送信器の構成及び動作を理解するための前提として、一般的な分割電極構造の多値の光送信器５００について説明する。光送信器５００は、多値変調光送信器であるが、ここでは説明の簡略化のため、光送信器５００を４ビットの光送信器として説明する。図１は、一般的な分割電極構造の多値の光送信器５００の構成を模式的に示すブロック図である。光送信器５００は、光変調器５１、デコーダ５２及び駆動回路５３を有する。

光変調器５１は、入力光ＩＮを変調した出力光ＯＵＴを出力する。光変調器５１は、光導波路５１１及び５１２、光合分波器５１３及び５１４、位相変調領域ＰＭ５１＿１〜ＰＭ５１＿４、ＰＭ５２＿１〜ＰＭ５２＿４を有する。光導波路５１１及び５１２は並列に配置される。

光導波路５１１及び５１２の光信号入力（入力光ＩＮ）側には、光合分波器５１３が挿入される。光合分波器５１３の入力側では、入力ポートＰ１に入力光ＩＮが入力され、入力ポートＰ２は無入力とする。光合分波器５１３の出力側では、光導波路５１１は出力ポートＰ３と接続され、光導波路５１２は出力ポートＰ４と接続される。

図２Ａは、光合分波器５１３の構成を模式的に示す図である。光合分波器５１３では、入力ポートＰ１に入射した光は、出力ポートＰ３及びＰ４に伝搬する。ただし、入力ポートＰ１から出力ポートＰ４に伝搬する光は、入力ポートＰ１から出力ポートＰ３に伝搬する光に比べて、位相が９０°遅延する。また、入力ポートＰ２に入射した光は、出力ポートＰ３及びＰ４に伝搬する。ただし、入力ポートＰ２から出力ポートＰ３に伝搬する光は、入力ポートＰ２から出力ポートＰ４に伝搬する光に比べて、位相が９０°遅延する。

光導波路５１１及び５１２の光信号出力（出力光ＯＵＴ）側には、光合分波器５１４が挿入される。光合分波器５１４の入力側では、光導波路５１１は入力ポートＰ５と接続され、光導波路５１２は入力ポートＰ６と接続される。光合分波器５１４の出力側では、出力ポートＰ７から出力光ＯＵＴが出力される。

図２Ｂは、光合分波器５１４の構成を模式的に示す図である。光合分波器５１４は、光合分波器５１３と同様の構成を有する。入力ポートＰ５及びＰ６は、それぞれ光合分波器５１３の入力ポートＰ１及びＰ２に対応する。出力ポートＰ７及びＰ８は、それぞれ光合分波器５１３の出力ポートＰ３及びＰ４に対応する。入力ポートＰ５に入射した光は、出力ポートＰ７及びＰ８に伝搬する。ただし、入力ポートＰ５から出力ポートＰ８に伝搬する光は、入力ポートＰ５から出力ポートＰ７に伝搬する光に比べて、位相が９０°遅延する。また、入力ポートＰ６に入射した光は、出力ポートＰ７及びＰ８に伝搬する。ただし、入力ポートＰ６から出力ポートＰ７に伝搬する光は、入力ポートＰ６から出力ポートＰ８に伝搬する光に比べて、位相が９０°遅延する。

光合分波器５１３と光合分波器５１４との間の光導波路５１１には、位相変調領域ＰＭ５１＿１〜ＰＭ５１＿４が配置される。光合分波器５１３と光合分波器５１４との間の光導波路５１２には、位相変調領域ＰＭ５２＿１〜ＰＭ５２＿４が配置される。

ここで、位相変調領域とは、光導波路上に形成された電極を有する領域である。そして、電極に電気信号、例えば電圧信号が印加されることにより、電極の下の光導波路の実効屈折率が変化する。その結果、位相変調領域の光導波路の実質的な光路長を変化させることができる。これにより、位相変調領域は、光導波路を伝搬する光信号の位相を変化させることができる。そして、２本の光導波路５１１及び５１２の間を伝搬する光信号間に位相差を与えることで、光信号を変調することができる。すなわち、光変調器５１は、２本のアームと電極分割構造を有する、多値のマッハツェンダ光変調器を構成する。

デコーダ５２は、４ビットの入力デジタル信号Ｄ[３：０]をデコードし、例えば多ビットの信号Ｄ１〜Ｄ４を駆動回路５３に出力する。

駆動回路５３は、５値のＤ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４を有する。Ｄ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４のそれぞれには、信号Ｄ１〜Ｄ４が供給される。Ｄ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４は、信号Ｄ１〜Ｄ４に応じて一対の差動出力信号を出力する。このとき、Ｄ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４から出力される差動出力信号の正相出力信号のそれぞれは、位相変調領域ＰＭ５１＿１〜５１＿４に出力される。Ｄ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４から出力される差動出力信号の逆相出力信号のそれぞれは、位相変調領域ＰＭ５２＿１〜５２＿４に出力される。

ここで、Ｄ／ＡコンバータＤＡＣ５１〜ＤＡＣ５４が出力する差動出力信号について説明する。Ｄ／ＡコンバータＤＡＣ５１は、上述のように、５値出力（０、１、２、３、４）のＤ／Ａコンバータである。つまり、ＤＡＣ５１は、信号Ｄ１の値の増大に応じて、正相出力信号の値を「０」→「１」→「２」→「３」→「４」の順に増加させる。

一方、ＤＡＣ５１は、正相出力信号を反転させた信号を、逆相出力信号として出力する。つまり、ＤＡＣ５１は、信号Ｄ１の値の増大に応じて、逆相出力信号の値を「４」→「３」→「２」→「１」→「０」の順に増加させる。なお、正相出力信号及び逆相出力信号の値の和が、５値出力の最大値「４」と等しくなるように、逆相出力信号の値が決定されると理解することも可能である。

図３は、光送信器５００の動作を示す動作表である。Ｄ／ＡコンバータＤＡＣ５１は、入力デジタル信号Ｄ[３：０]が「００００」→「０００１」→「００１０」→「００１１」→「０１００」と増加するに従って、正相出力信号の値を「０」→「１」→「２」→「３」→「４」の順で増加させ、逆相出力信号の値を「４」→「３」→「２」→「１」→「０」の順で減少させる。ただし、入力デジタル信号Ｄ[３：０]が「０１０１」以上の場合には、Ｄ／ＡコンバータＤＡＣ５１の正相出力信号の値は「４」、逆相出力信号の値は「０」となる。

Ｄ／ＡコンバータＤＡＣ５２は、入力デジタル信号Ｄ[３：０]が「０１００」→「０１０１」→「０１１０」→「０１１１」→「１０００」と増加するに従って、正相出力信号の値を「０」→「１」→「２」→「３」→「４」の順で増加させ、逆相出力信号の値を「４」→「３」→「２」→「１」→「０」の順で減少させる。ただし、入力デジタル信号Ｄ[３：０]が「００１１」以下の場合には、Ｄ／ＡコンバータＤＡＣ５２の正相出力信号の値は「０」、逆相出力信号の値は「４」となる。また、入力デジタル信号Ｄ[３：０]が「１００１」以上の場合には、Ｄ／ＡコンバータＤＡＣ５２の正相出力信号の値は「４」、逆相出力信号の値は「０」となる。

Ｄ／ＡコンバータＤＡＣ５３は、入力デジタル信号Ｄ[３：０]が「１０００」→「１００１」→「１０１０」→「１０１１」→「１１００」と増加するに従って、正相出力信号の値を「０」→「１」→「２」→「３」→「４」の順で増加させ、逆相出力信号の値を「４」→「３」→「２」→「１」→「０」の順で減少させる。ただし、入力デジタル信号Ｄ[３：０]が「０１１１」以下の場合には、Ｄ／ＡコンバータＤＡＣ５３の正相出力信号の値は「０」、逆相出力信号の値は「４」となる。また、入力デジタル信号Ｄ[３：０]が「１１０１」以上の場合には、Ｄ／ＡコンバータＤＡＣ５３の正相出力信号の値は「４」、逆相出力信号の値は「０」となる。

Ｄ／ＡコンバータＤＡＣ５４は、入力デジタル信号Ｄ[３：０]が「１１００」→「１１０１」→「１１１０」→「１１１１」と増加するに従って、正相出力信号の値を「０」→「１」→「２」→「３」の順で増加させ、逆相出力信号の値を「４」→「３」→「２」→「１」→の順で減少させる。ただし、入力デジタル信号Ｄ[３：０]が「１０１１」以下の場合には、Ｄ／ＡコンバータＤＡＣ５１の正相出力信号の値は「０」、逆相出力信号の値は「４」となる。

ここで、光送信器５００の位相変調動作について説明する。図４は、光送信器５００での光の伝搬態様を模式的に示す図である。この例では、図１に示すように、光合分波器５１３の入力ポートＰ１に入力光ＩＮが入力する。そのため、出力ポートＰ３から出力される光に比べて、出力ポートＰ４から出力される光は、位相が９０°遅れる。その後、出力ポートＰ３から出力された光は、位相変調領域ＰＭ５１＿１〜５１＿４を通過し、光合分波器５１４の入力ポートＰ５に到達する。入力ポートＰ５に到達した光は、そのまま出力ポートＰ７に到達する。一方、出力ポートＰ４から出力された光は、位相変調領域ＰＭ５２＿１〜５２＿４を通過し、光合分波器５１４の入力ポートＰ６に到達する。入力ポートＰ６に到達した光は、さらに位相が９０°遅延して、出力ポートＰ７に到達する。

つまり、位相変調領域ＰＭ５１＿１〜５１＿４及び位相変調領域ＰＭ５２＿１〜５２＿４により位相変調を受けなかった場合でも、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２は、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に比べて、位相が１８０°遅延することとなる。

図５Ａは、位相変調領域ＰＭ５１＿１〜５１＿４及び位相変調領域ＰＭ５２＿１〜５２＿４により位相変調を受けなかった場合の光Ｌ１及びＬ２を示すコンスタレーション図である。上述したように、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２は、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に比べて、位相が１８０°遅延する。

これに対し、光送信器５００では、位相変調領域ＰＭ５１＿１〜５１＿４には正相出力信号が入力し、位相変調領域ＰＭ５２＿１〜５２＿４には逆相出力信号が入力する。これにより、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２の位相遅れを補償する。図５Ｂは、光送信器５００において入力デジタル信号Ｄ[３：０]の２進コードが「００００」である場合の光Ｌ１及びＬ２を示すコンスタレーション図である。例えば、入力デジタル信号Ｄ[３：０]の２進コードが「００００」であれば、位相変調領域ＰＭ５１＿１〜５１＿４には正相出力信号である「０」が入力される。一方、位相変調領域ＰＭ５２＿１〜５２＿４には逆相出力信号である「４」が入力される。これにより、位相変調領域ＰＭ５２＿１〜５２＿４を通過する光は、更に位相が１８０°遅れる。

すなわち、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２には、元々の１８０°位相遅れに加えて、位相変調領域ＰＭ５２＿１〜５２＿４による位相遅れである１８０°が加算される。これにより、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２には、３６０°の位相遅れが生じるため、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に対する位相遅れが実質的に解消される。また、入力デジタル信号Ｄ[３：０]の２進コードが増加して、ＤＡＣ５１〜５４から出力される正相出力信号が増加するごとに、逆相出力信号が減少する。

図５Ｃは、光送信器５００における光Ｌ１及びＬ２を示すコンスタレーション図である。図５Ｃに示すように、差動出力信号を用いることで、入力デジタル信号Ｄ［３：０］の変化に応じて、入力ポートＰ１から出力ポートＰ４及び入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２の位相遅れを補償しつつ、Ｌ１／Ｌ２の各々がＲｅ軸に対して対照的に光の位相が変化することとなり、光送信器における光Ｄ／Ａ変換が可能となる。これにより、図３の動作表に示すように、入力デジタル信号Ｄ[３：０]の値に応じて、光Ｌ１の位相変調量を０〜１５Δθ、光Ｌ２の位相変調量を０〜−１５Δθの１６段階に変化させることができる。

なお、図５Ｂ及び図５Ｃでは、入力デジタル信号Ｄ[３：０]の２進コードが「００００」又は「１１１１」のときに、光Ｌ１及びＬ２の位置が一致していないが、これは、図面を見やするために過ぎない。つまり、入力デジタル信号Ｄ[３：０]の２進コードが「００００」又は「１１１１」のときに、光Ｌ１及びＬ２の位置が一致していてもよい。また、ここでは、位相変調領域で変調される位相変化量は、入力デジタル信号に応じて０〜１８０度変化する場合について説明したが、これに限ったことではない。

光送信器５００は、以上の構成により、４ビットの光送信器として機能する。ところが、駆動回路５３によって位相変調されたＬ１およびＬ２の位相の階調が等間隔である場合には、以下の問題が生じる。図５Ｄは、光送信器５００において光Ｌ１及びＬ２が合波されることによる出力光ＯＵＴの光強度を示すコンスタレーション図である。図５Ｄに示すように、光信号の位相を等間隔にずらしてゆくと、出力光の光強度の階調間隔は不均一になってしまい、入力デジタル信号に対する出力光の信号強度の線形性が確保できない。

実施の形態１
まず、本発明の実施の形態１にかかる光送信器１００について説明する。光送信器１００は、多値変調光送信器であるが、ここでは説明の簡略化のため、光送信器１００を４ビットの光送信器として説明する。図６は、実施の形態１にかかる光送信器１００の構成を模式的に示すブロック図である。光送信器１００は、光変調器１１及び駆動回路１２を有する。

光変調器１１は、入力光ＩＮを変調した出力光ＯＵＴを出力する。光変調器１１は、光導波路１１１及び１１２、光合分波器１１３及び１１４、位相変調領域ＰＭ１１＿１〜ＰＭ１１＿４、ＰＭ１２＿１〜１２＿４を有する。光導波路１１１及び１１２は並列に配置される。

光導波路１１１及び１１２の光信号入力（入力光ＩＮ）側には、光合分波器１１３が挿入される。光合分波器１１３は、上述の光合分波器５１３と同様の構成を有する。光合分波器１１３の入力側では、入力ポートＰ１に入力光ＩＮが入力され、入力ポートＰ２は無入力とする。光合分波器１１３の出力側では、光導波路１１１は出力ポートＰ３と接続され、光導波路１１２は出力ポートＰ４と接続される。

光導波路１１１及び１１２の光信号出力（出力光ＯＵＴ）側には、光合分波器１１４が挿入される。光合分波器１１４は、上述の光合分波器５１４と同様の構成を有する。光合分波器１１４の入力側では、光導波路１１１は入力ポートＰ５と接続され、光導波路１１２は入力ポートＰ６と接続される。光合分波器１１４の出力側では、出力ポートＰ７から出力光ＯＵＴが出力される。

光合分波器１１３と光合分波器１１４との間の光導波路１１１には、位相変調領域ＰＭ１１＿１〜ＰＭ１１＿４が配置される。光合分波器１１３と光合分波器１１４との間の光導波路１１２には、位相変調領域ＰＭ１２＿１〜ＰＭ１２＿４が配置される。

ここで、位相変調領域とは、光導波路上に形成された電極（分割電極）を有する領域である。そして、電極に電気信号、例えば電圧信号が印加されることにより、電極の下の光導波路の実効屈折率が変化する。その結果、位相変調領域の光導波路の実質的な光路長を変化させることができる。これにより、位相変調領域は、光導波路を伝搬する光信号の位相を変化させることができる。そして、２本の光導波路１１１及び１１２の間を伝搬する光信号間に位相差を与えることで、光信号を変調することができる。すなわち、光変調器１１は、２本のアームと電極分割構造を有する、多値のマッハツェンダ光変調器を構成する。

駆動回路１２は、下位ビット駆動部１２１、上位ビット駆動部１２２及びビット分割部１２３を有する。ビット分割部１２３は、駆動回路１２に供給される４ビットの入力デジタル信号Ｄ[３：０]を、上位ビットと下位ビットとに分割する。ここでは、ビット分割部１２３は、入力デジタル信号Ｄ[３：０]を、２ビットの上位ビットＤ[３：２]及び２ビットの下位ビットＤ[１：０]に分割するものとする。

図７は、実施の形態１にかかる光送信器１００の動作を示す動作表である。下位ビット駆動部１２１には、下位ビットＤ[１：０]が供給される。下位ビット駆動部１２１は、下位ビットＤ[０：１]の値に応じて、一対の差動出力信号を出力する。このとき、下位ビット駆動部１２１から出力される差動出力信号の正相出力信号は、位相変調領域ＰＭ１１＿１に出力される。下位ビット駆動部１２１から出力される差動出力信号の逆相出力信号は、位相変調領域ＰＭ１２＿１に出力される。

具体的には、下位ビットＤ[１：０]に応じた下位ビット駆動部１２１の出力は４値（０、１、２、３）である。下位ビット駆動部１２１は、下位ビットＤ[１：０]の値の増大に応じて、正相出力信号の値を「０」→「１」→「２」→「３」の順に増加させる。

一方、下位ビット駆動部１２１は、正相出力信号を反転させた信号を、逆相出力信号として出力する。つまり、下位ビット駆動部１２１は、下位ビットＤ[１：０]の値の増大に応じて、逆相出力信号の値を「３」→「２」→「１」→「０」の順に減少させる。なお、正相出力信号及び逆相出力信号の値の和が、４値出力の最大値「３」と等しくなるように、逆相出力信号の値が決定されると理解することも可能である。

上位ビット駆動部１２２には、上位ビットＤ[３：２]が供給される。上位ビット駆動部１２２は、上位ビットＤ[３：２]に値に応じて、３対の差動出力信号を出力する。このとき、上位ビット駆動部１２２から出力される差動出力信号の正相出力信号は、それぞれ位相変調領域ＰＭ１１＿２〜ＰＭ１１＿４に出力される。上位ビット駆動部１２２から出力される差動出力信号の逆相出力信号は、それぞれ位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４に出力される。なお、上位ビット駆動部１２２では、正相出力信号及び逆相出力信号は、ともに「０」又は「４」の値のみをとる。すなわち、正相出力信号が「０」である場合には、逆相出力信号は「４」である。正相出力信号が「４」である場合には、逆相出力信号は「０」である。

具体的には、上位ビットＤ[３：２]のうちの最上位ビットＤ[３]及び最上位ビットＤ[２]がともに「０」である場合に、上位ビット駆動部１２２は、正相出力信号として位相変調領域ＰＭ１１＿２〜ＰＭ１１＿４へ「０」を、逆相出力信号として位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４へ「４」を出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]が「０」、最上位ビットＤ[２]が「１」である場合に、上位ビット駆動部１２２は、正相出力信号として、位相変調領域ＰＭ１１＿２へ「４」、位相変調領域ＰＭ１１＿３及びＰＭ１１＿４へ「０」を出力する。また、上位ビット駆動部１２２は、逆相出力信号として、位相変調領域ＰＭ１２＿２へ「０」、位相変調領域ＰＭ１２＿３及びＰＭ１２＿４へ「４」を出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]が「１」、最上位ビットＤ[２]が「０」である場合に、上位ビット駆動部１２２は、正相出力信号として、位相変調領域ＰＭ１１＿２及びＰＭ１１＿３へ「４」、位相変調領域ＰＭ１１＿４へ「０」を出力する。また、上位ビット駆動部１２２は、逆相出力信号として、位相変調領域ＰＭ１２＿２及びＰＭ１２＿３へ「０」、位相変調領域ＰＭ１２＿４へ「４」を出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]及び最上位ビットＤ[２]がともに「１」である場合に、上位ビット駆動部１２２は、正相出力信号として位相変調領域ＰＭ１１＿２〜ＰＭ１１＿４へ「４」を、逆相出力信号として位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４へ「０」を出力する。

すなわち、上位ビット駆動部１２２は、上位ビットに応じた大まかな制御を行う。一方、下位ビット駆動部１２１は、下位ビットの値に応じた細かい制御を行う。

同じ導波路内を伝搬する光信号では、分割された位相変調領域による位相変調は加算される。よって、下位ビットと上位ビットとに分けて光送信器１００を駆動することにより、少ない分割数でも大規模な多値変調が可能な光送信器を実現することが可能となる。

本構成では、多値変調を行うに際し、多値ＤＡＣの代わりに２値のドライバを用いることができる。よって、多値ＤＡＣだけで駆動回路を構成する場合に比べて、駆動回路の回路規模を小さくすることができる。その結果、光送信器自体の小型化を実現することが可能となる。

また、多値変調の階調数が多くなると、特に電気信号などでは、高速に信号を足し合わせることは困難である。ところが、本構成では、電気信号を光の位相に変換して、その位相の変化を加算するので、高速な加算動作が可能である。よって、高速の光通信に好適に用いることができる光送信器を提供することができる。

実施の形態２
次に、本発明の実施の形態２にかかる光送信器２００について説明する。光送信器２００は、実施の形態１にかかる光送信器１００の具体例である。図８は、実施の形態２にかかる光送信器２００の構成を模式的に示すブロック図である。

下位ビット駆動部１２１は、下位ビットＤ[１：０]が供給される４値のＤ／ＡコンバータＤＡＣ１を有する。Ｄ／ＡコンバータＤＡＣ１は、下位ビットＤ[１：０]に応じて、図７に示すように、位相変調領域ＰＭ１１＿１に正相出力信号を、位相変調領域ＰＭ１２＿１に逆相出力信号を出力する。

上位ビット駆動部１２２は、デコード部２１及び２値のドライバＤＲＶ１〜３を有する。デコード部２１は、上位ビットＤ[３：２]をバイナリコードから温度計コードに変換する。そして、デコード部２１は、温度計コードの増加に応じて、ドライバＤＲＶ１〜３を順に駆動する。ドライバＤＲＶ１〜３は、上位ビットＤ[３：２]に値に応じて、それぞれ差動出力信号を出力する。このとき、ドライバＤＲＶ１〜３から出力される正相出力信号はそれぞれ位相変調領域ＰＭ１１＿２〜ＰＭ１１＿４に出力され、逆相出力信号はそれぞれ位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４に出力される。なお、ドライバＤＲＶ１〜３から出力される正相出力信号及び逆相出力信号は、実施の形態１と同様に、ともに「０」又は「４」の値のみをとる。すなわち、正相出力信号が「０」である場合には、逆相出力信号は「４」である。正相出力信号が「４」である場合には、逆相出力信号は「０」である。

具体的には、上位ビットＤ[３：２]のうちの最上位ビットＤ[３]及び最上位ビットＤ[２]がともに「０」である場合に、ドライバＤＲＶ１〜３は、正相出力信号として「０」を、位相変調領域ＰＭ１１＿２〜ＰＭ１＿４のそれぞれへ出力する。ドライバＤＲＶ１〜３は、逆相出力信号として「４」を、位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４のそれぞれへ出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]が「０」、最上位ビットＤ[２]が「１」である場合に、ドライバＤＲＶ１は、正相出力信号として「４」を位相変調領域ＰＭ１１＿２へ出力し、逆相出力信号として「０」を位相変調領域ＰＭ１２＿２へ出力する。ドライバＤＲＶ２及び３は、正相出力信号として「０」を位相変調領域ＰＭ１１＿３及びＰＭ１＿４のそれぞれへ出力し、逆相出力信号として「４」を位相変調領域ＰＭ１２＿３及びＰＭ１２＿４のそれぞれへ出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]が「１」、最上位ビットＤ[２]が「０」である場合に、ドライバＤＲＶ１及び２は、正相出力信号として「４」を位相変調領域ＰＭ１１＿２及びＰＭ１１＿３のそれぞれへ出力し、逆相出力信号として「０」を位相変調領域ＰＭ１２＿２及びＰＭ１２＿３のそれぞれへ出力する。ドライバＤＲＶ３は、正相出力信号として「０」を位相変調領域ＰＭ１１＿４へ出力し、逆相出力信号として「４」を位相変調領域ＰＭ１２＿４へ出力する。

上位ビットＤ[３：２]のうちの最上位ビットＤ[３]及び最上位ビットＤ[２]がともに「１」である場合に、ドライバＤＲＶ１〜３は、正相出力信号として「４」を、位相変調領域ＰＭ１１＿２〜ＰＭ１＿４のそれぞれへ出力する。ドライバＤＲＶ１〜３は、逆相出力信号として「０」を、位相変調領域ＰＭ１２＿２〜ＰＭ１２＿４のそれぞれへ出力する。

従って、本構成によれば、実施の形態１にかかる光送信器１００と同様の動作を行うことができる光送信器を具体的に実現することが可能となる。

本実施の形態では、４ビットの光送信器について説明したが、本構成は、以下のように一般化して理解することが可能である。上位ビットをｍ（ｍは、１以上の整数）ビット、下位ビットをｎ（ｎは、２以上の整数）ビットとすると、入力デジタル信号は、（ｍ＋ｎ）ビットとなる。よって、下位ビット駆動部のＤ／ＡコンバータＤＡＣ１は、ｎビットの信号をＤ／Ａ変換した２^ｎ階調の信号（「０」〜「２^ｎ−１」）を出力する。

また、上位ビット駆動部は、（２^ｍ−１）個のドライバを有する。（２^ｍ−１）個のドライバは、ｍビットの信号の値に応じて、下位ビット駆動部が出力する駆動信号の最大値より大きな値を、それぞれ異なる位相変調領域に出力する。具体的には、（２^ｍ−１）個のドライバは、前記ｍビットの値が０である場合には、「０」を出力する。また、（２^ｍ−１）個のドライバは、ｍビットの値が１大きくなるごとに、下位ビット駆動部が出力する前記駆動信号の最大値「２^ｎ−１」よりも１大きい「２^ｎ」を出力するものが、１つずつ増えてゆく。

実施の形態３
次に、本発明の実施の形態３にかかる光送信器３００について説明する。光送信器３００は、実施の形態１にかかる光送信器１００及び実施の形態２にかかる光送信器２００の変形例である。図９は、実施の形態３にかかる光送信器３００の構成を模式的に示すブロック図である。光送信器３００は、光変調器３１及び駆動回路３２を有する。光変調器３１及び駆動回路３２は、それぞれ光送信器１００及び２００の光変調器１１及び駆動回路１２に対応する。光送信器３００は、５ビットの光送信器として構成される。

光変調器３１は、光導波路１１１及び１１２、光合分波器１１３及び１１４、位相変調領域ＰＭ３１＿１〜ＰＭ３１＿３、ＰＭ３２＿１〜３２＿３を有する。光合分波器１１３と光合分波器１１４との間の光導波路１１１には、位相変調領域ＰＭ３１＿１〜ＰＭ３１＿３が配置される。光合分波器１１３と光合分波器１１４との間の光導波路１１２には、位相変調領域ＰＭ３２＿１〜ＰＭ３２＿３が配置される。光変調器３１のその他の構成は、光変調器１１と同様であるので、説明を省略する。

駆動回路３２は、下位ビット駆動部１２１、上位ビット駆動部３２２及びビット分割部３２３を有する。ビット分割部３２３は、駆動回路３２に供給される５ビットの入力デジタル信号Ｄ[４：０]を、上位ビットと下位ビットとに分割する。ここでは、ビット分割部３２３は、入力デジタル信号Ｄ[４：０]を、３ビットの上位ビットＤ[４：２]及び２ビットの下位ビットＤ[１：０]に分割するものとする。

下位ビット駆動部１２１は、実施の形態２と同様であるので、説明を省略する。

上位ビット駆動部３２２には、上位ビットＤ[４：２]が供給される。上位ビット駆動部３２２は、ビット分割部３２４、４値のＤ／ＡコンバータＤＡＣ２及び２値のドライバＤＲＶ４を有する。ビット分割部３２４は、上位ビットＤ[４：２]を、最上位ビットＤ[４]と下位側ビットＤ[３：２]とに分割する。下位側ビットＤ[３：２]はＤ／ＡコンバータＤＡＣ２に供給され、最上位ビットＤ[４]はドライバＤＲＶ４に供給される。

図１０は、光送信器３００の動作を示す動作表である。下位ビット駆動部１２１は、実施の形態１及び２と同様に、入力デジタル信号の値が増加するに従って、「０」→「１」→「２」→「３」→「０」→・・・の順で値を繰り返し出力する。

上位ビット駆動部３２２のＤ／ＡコンバータＤＡＣ２は、下位側ビットＤ[３：２]の値に応じて、位相変調領域ＰＭ３１＿２に正相出力信号を、位相変調領域ＰＭ３２＿２に逆相出力信号を出力する。なお、Ｄ／ＡコンバータＤＡＣ２から出力される正相出力信号及び逆相出力信号は、「０」、「４」、「８」、「１２」のいずれかの値ををとる。すなわち、正相出力信号が「０」、「４」、「８」、「１２」である場合、逆相出力信号は、それぞれ「１２」、「８」、「４」、「０」となる。なお、正相出力信号及び逆相出力信号の値の和が、最大値「１２」と等しくなるように、逆相出力信号の値が決定されると理解することも可能である。

上位ビット駆動部３２２のドライバＤＲＶ４は、最上位ビットＤ[４]が「０」である場合に、位相変調領域ＰＭ３１＿３へ正相出力信号として「０」を出力し、位相変調領域ＰＭ３２＿３へ逆相出力信号として「１６」を出力する。一方、ドライバＤＲＶ４は、最上位ビットＤ[４]が「１」である場合に、位相変調領域ＰＭ３１＿３へ正相出力信号として「１６」を出力し、位相変調領域ＰＭ３２＿３へ逆相出力信号として「０」を出力する。

つまり、下位ビット駆動部１２１（Ｄ／ＡコンバータＤＡＣ１）は、実施の形態１及び２と同様に、入力デジタル信号の値が増加するに従って、「０」→「１」→「２」→「３」→「０」→・・・の順で値を繰り返し出力する。これにより、下位ビット駆動部１２１は、下位ビットの値に応じた細かい制御を行う。

上位ビット駆動部３２２は、ドライバＤＲＶ４が、最上位ビットに応じた、第１の大まかな制御を行う。また、Ｄ／ＡコンバータＤＡＣ２が、第１の大まかな制御に比べれば精密な、第２の大まかな制御を行う。

すなわち、光送信器３００では、光送信器１００及び２００と同様に、上位ビット駆動部が上位ビットに応じた大まかな制御を行い、下位ビット駆動部が下位ビットの値に応じた細かい制御を行うことができる。

また、光送信器３００は、光送信器１００及び２００と比べて、位相変調領域、すなわち分割電極の数を減らすことができる。よって、光送信器を小型化できる点で、有利である。さらに、光送信器３００は、位相変調領域（分割電極）の数を減らしたにもかかわらず、光送信器１００及び２００よりも多値の変調を行うことができる。したがって、語型かつより多値の変調を実現できる光送信器を実現することができる。

上位ビット駆動部は、１個のドライバを有する。１個のドライバは、ｍビットの信号の値に応じて、下位ビット駆動部が出力する駆動信号の最大値より大きな値を、出力する。具体的には、上位ビット（ｍビットの信号）の最上位ビットが「０」であれば「０」を出力し、最上位ビットが「１」であれば、「２^{（ｎ＋ｍ−１）}」を出力する。

また、上位ビット駆動部は、１個のＤ／Ａコンバータを有する。１個のＤ／Ａコンバータは、上位ビット（ｍビットの信号）のうち、最上位ビット以外のビットが示す値をＤ／Ａ変換した値に、「２^ｎ」を乗じた値を出力する。

実施の形態４
次に、本発明の実施の形態４にかかる光送受信システム４００について説明する。光送受信システム４００は、上述の光送信器１００、２００及び３００のいずれかを用いた光送受信システムである。ここでは、光送受信システム４００が光送信器１００を有する例について説明する。図１１は、実施の形態４にかかる光送受信システム４００の構成を模式的に示すブロック図である。

光送受信システム４００は、光送信器１００、光受信器４０１、光伝送路４０２、光増幅器４０３を有する。

光送信器１００は、光信号として、例えば四位相偏移変調（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ：以下、ＱＰＳＫと表記する）された、ＱＰＳＫ光信号を出力する。

光送信器１００と光受信器４０１との間は、光伝送路４０２により光学的に接続され、ＱＰＳＫ光信号が伝搬する。光伝送路４０２には、光増幅器４０３が挿入され、光伝送路４０２を伝搬するＱＰＳＫ光信号を増幅する。光受信器４０１は、ＱＰＳＫ光信号を電気信号に復調する。

光送受信システム４００は、以上の構成により、光送信器１００を用いた光信号の伝送が可能である。なお、光送信器１００を、適宜、光送信器２００又は３００に置換できることは勿論である。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、光の位相変化は、変化の順序に関係なく加算することができるので、下位ビット駆動部と上位ビット駆動部の配置を入れ換えることができる。また、上位ビット駆動部内のＤ／Ａコンバータ及びドライバの順序を任意に入れ換えることができる。

上述の実施の形態では、光送信器１００及び２００を４ビットの光送信器、光送信器３００を５ビットの光送信器として説明したが、これは例示に過ぎない。すなわち、位相変調領域（分割電極）、Ｄ／Ａコンバータの個数及び階調数を増加させることにより、さらに高次の多値変調が可能な光送信器を構成できることは、言うまでもない。

上述の実施の形態では、位相変調領域に差動出力信号が供給される例について説明したが、これは例示に過ぎない。例えば、一対の位相変調領域の一方に入力される値を固定し、他方に入力される値のみを変化させる構成とすることもできる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１２年３月２２日に出願された日本出願特願２０１２−０６４７６７を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１１、３１光変調器
１２、３２駆動回路
２１デコード部
１００、２００、３００、５００光送信器
１１１、１１２、５１１、５１２光導波路
１１３、１１４、５１３、５１４光合分波器
１２１下位ビット駆動部
１２２、３２２上位ビット駆動部
１２３、３２３、３２４ビット分割部
４００光送受信システム
４０１光受信器
４０２伝送路
４０３光増幅器
ＤＡＣ１、ＤＡＣ２、ＤＡＣ５１〜ＤＡＣ５４Ｄ／Ａコンバータ
ＤＲＶ１〜４ドライバ
Ｌ１、Ｌ２光
Ｐ１、Ｐ２、Ｐ６、Ｐ７入力ポート
Ｐ３、Ｐ４、Ｐ７、Ｐ８出力ポート
ＰＭ１１＿１〜ＰＭ１１＿４、ＰＭ１２＿１〜ＰＭ１２＿４、ＰＭ３１＿１〜ＰＭ３１＿３、ＰＭ３２＿１〜ＰＭ３２＿３、ＰＭ５１＿１〜５１＿４、ＰＭ５２＿１〜５２＿４位相変調領域

Claims

複数の位相変調領域が形成された、光信号が伝搬する光伝送路を有する光変調器と、
前記複数の位相変調領域のそれぞれに、入力デジタル信号に応じて駆動信号を出力する駆動回路と、を備え、
前記駆動回路は、
前記入力デジタル信号を上位ビットと下位ビットとに分割するビット分割部と、
前記下位ビットをＤ／Ａ変換した値を、駆動信号として前記複数の変調領域のうちの第１の位相変調領域に出力する下位ビット駆動部と、
前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備える、
光送信器。
前記下位ビット駆動部は、前記下位ビットであるｎ（ｎは、２以上の整数）ビットの信号をＤ／Ａ変換する２^ｎ階調の第１のＤＡＣを備えることを特徴とする、
請求項１に記載の光送信器。
前記下位ビット駆動部が出力する前記駆動信号の前記最小値は「０」であり、
前記下位ビット駆動部が出力する前記駆動信号の前記最大値は「２^ｎ−１」であることを特徴とする、
請求項１又は２に記載の光送信器。
前記上位ビット駆動部は、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの信号の値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を、それぞれ異なる位相変調領域に出力する（２^ｍ−１）個のドライバを備えることを特徴とする、
請求項３に記載の光送信器。
前記（２^ｍ−１）個のドライバは、
前記ｍビットの値が０である場合には、「０」を出力し、
前記ｍビットの値が１大きくなるごとに、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を出力するものが１つずつ増えてゆくことを特徴とする、
請求項４に記載の光送信器。
前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値は、「２^ｎ」であることを特徴とする、
請求項５に記載の光送信器。
前記上位ビット駆動部は、
前記第１の位相変調領域とは異なる第２の位相変調領域に、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの最上位ビットが「０」である場合に「０」を出力し、前記最上位ビットが「１」である場合に「２^{（ｍ＋ｎ−１）}」を出力するドライバと、
前記第１及び第２の位相変調領域とは異なる第３の位相変調領域に、前記ｍビットの信号の前記最上位ビット以外のビットが示す値をＤ／Ａ変換した値に「２^ｎ」を乗じた値を出力する第２のＤＡＣと、を備えることを特徴とする、
請求項３に記載の光送信器。
光信号を送出する光送信器と、
前記光信号が伝搬する伝送路と、
前記伝送路を介して前記光信号を受信する光受信器と、を備え、
前記光送信器は、
複数の位相変調領域が形成された、光信号が伝搬する光伝送路を有する光変調器と、
前記複数の位相変調領域のそれぞれに、入力デジタル信号に応じて駆動信号を出力する駆動回路と、を備え、
前記駆動回路は、
前記入力デジタル信号を上位ビットと下位ビットに分割するビット分割部と、
前記下位ビットをＤ／Ａ変換した値を、駆動信号として前記複数の変調領域のうちの第１の位相変調領域に出力する下位ビット駆動部と、
前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備える、
光送受信システム。
前記下位ビット駆動部は、前記下位ビットであるｎ（ｎは、２以上の整数）ビットの信号をＤ／Ａ変換する２^ｎ階調の第１のＤＡＣを備えることを特徴とする、
請求項８に記載の光送受信システム。
前記下位ビット駆動部が出力する前記駆動信号の前記最小値は「０」であり、
前記下位ビット駆動部が出力する前記駆動信号の前記最大値は「２^ｎ−１」であることを特徴とする、
請求項８又は９に記載の光送受信システム。
前記上位ビット駆動部は、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの信号の値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を、それぞれ異なる位相変調領域に出力する（２^ｍ−１）個のドライバを備えることを特徴とする、
請求項１０に記載の光送受信システム。
前記（２^ｍ−１）個のドライバは、
前記ｍビットの値が０である場合には、「０」を出力し、
前記ｍビットの値が１大きくなるごとに、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を出力するものが１つずつ増えてゆくことを特徴とする、
請求項１１に記載の光送受信システム。
前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値は、「２^ｎ」であることを特徴とする、
請求項１２に記載の光送受信システム。
前記上位ビット駆動部は、
前記第１の位相変調領域とは異なる第２の位相変調領域に、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの最上位ビットが「０」である場合に「０」を出力し、前記最上位ビットが「１」である場合に「２^{（ｍ＋ｎ−１）}」を出力するドライバと、
前記第１及び第２の位相変調領域とは異なる第３の位相変調領域に、前記ｍビットの信号の前記最上位ビット以外のビットが示す値をＤ／Ａ変換した値に「２^ｎ」を乗じた値を出力する第２のＤＡＣと、を備えることを特徴とする、
請求項１０に記載の光送受信システム。
入力デジタル信号を上位ビットと下位ビットに分割するビット分割部と、
光変調器に設けられた光信号が伝搬する光伝送路に形成された複数の変調領域のうちの第１の位相変調領域に、前記下位ビットをＤ／Ａ変換した値を駆動信号として出力する下位ビット駆動部と、
前記上位ビットの値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最小値、又は、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな値を、駆動信号として前記第１の位相変調領域とは異なる位相変調領域に出力する上位ビット駆動部と、を備える、
駆動回路。
前記下位ビット駆動部は、前記下位ビットであるｎ（ｎは、２以上の整数）ビットの信号をＤ／Ａ変換する２^ｎ階調の第１のＤＡＣを備えることを特徴とする、
請求項１５に記載の駆動回路。
前記下位ビット駆動部が出力する前記駆動信号の前記最小値は「０」であり、
前記下位ビット駆動部が出力する前記駆動信号の前記最大値は「２^ｎ−１」であることを特徴とする、
請求項１５又は１６に記載の駆動回路。
前記上位ビット駆動部は、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの信号の値に応じて、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を、それぞれ異なる位相変調領域に出力する（２^ｍ−１）個のドライバを備えることを特徴とする、
請求項１７に記載の駆動回路。
前記（２^ｍ−１）個のドライバは、
前記ｍビットの値が０である場合には、「０」を出力し、
前記ｍビットの値が１大きくなるごとに、前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値を出力するものが１つずつ増えてゆくことを特徴とする、
請求項１８に記載の駆動回路。
前記下位ビット駆動部が出力する前記駆動信号の最大値よりも大きな前記値は、「２^ｎ」であることを特徴とする、
請求項１９に記載の駆動回路。
前記上位ビット駆動部は、
前記第１の位相変調領域とは異なる第２の位相変調領域に、前記上位ビットであるｍ（ｍは、１以上の整数）ビットの最上位ビットが「０」である場合に「０」を出力し、前記最上位ビットが「１」である場合に「２^{（ｍ＋ｎ−１）}」を出力するドライバと、
前記第１及び第２の位相変調領域とは異なる第３の位相変調領域に、前記ｍビットの信号の前記最上位ビット以外のビットが示す値をＤ／Ａ変換した値に「２^ｎ」を乗じた値を出力する第２のＤＡＣと、を備えることを特徴とする、
請求項１７に記載の駆動回路。