JPWO2012172682A1 - Arithmetic processing device and control method of arithmetic processing device - Google Patents
Arithmetic processing device and control method of arithmetic processing device Download PDFInfo
- Publication number
- JPWO2012172682A1 JPWO2012172682A1 JP2013520386A JP2013520386A JPWO2012172682A1 JP WO2012172682 A1 JPWO2012172682 A1 JP WO2012172682A1 JP 2013520386 A JP2013520386 A JP 2013520386A JP 2013520386 A JP2013520386 A JP 2013520386A JP WO2012172682 A1 JPWO2012172682 A1 JP WO2012172682A1
- Authority
- JP
- Japan
- Prior art keywords
- unit
- instruction
- command
- state information
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本願の開示するＣＰＵ（１００）は、命令制御部（１２１）とＩ２Ｃコマンド制御部（１１２）とＩ２Ｃコマンド実行部（１２２）とを有する。命令制御部（１２１）は、プログラムに含まれる、制御命令を生成するための制御命令生成命令をデコードする。Ｉ２Ｃコマンド制御部（１１２）は、命令制御部（１２１）がデコードした制御命令生成命令が、故障フラグラッチ（１２３）からの状態情報を読み出す状態情報読出命令を生成する制御命令生成命令である場合に、状態情報読出命令を生成する。Ｉ２Ｃコマンド実行部（１２２）は、Ｉ２Ｃコマンド制御部（１１２）が生成した状態情報読出命令に基づき、故障フラグラッチ（１２３）から状態情報を読出して、プログラムから読出し可能なＩ２Ｃレシーブレジスタ（１１５）に格納する。The CPU (100) disclosed in the present application includes an instruction control unit (121), an I2C command control unit (112), and an I2C command execution unit (122). The instruction control unit (121) decodes a control instruction generation instruction for generating a control instruction included in the program. The I2C command control unit (112), when the control instruction generation instruction decoded by the instruction control unit (121) is a control instruction generation instruction for generating a state information read instruction for reading the state information from the failure flag latch (123). Then, a state information read command is generated. The I2C command execution unit (122) reads the status information from the failure flag latch (123) based on the status information read command generated by the I2C command control unit (112), and stores it in the I2C receive register (115) that can be read from the program. Store.
Description
本発明は、演算処理装置及び演算処理装置の制御方法に関する。 The present invention relates to an arithmetic processing device and a control method for the arithmetic processing device.
従来、演算処理装置であるＣＰＵ（Central Processing Unit）内部のハードウェア情報は、サービスプロセッサがＣＰＵにアクセスすることによって読み出される。図１０を用いて、従来技術に係るＣＰＵ内部のハードウェア情報の読み出し動作を説明する。 Conventionally, hardware information inside a CPU (Central Processing Unit) that is an arithmetic processing unit is read by a service processor accessing the CPU. With reference to FIG. 10, a hardware information read operation inside the CPU according to the prior art will be described.
図１０は、従来技術に係るＣＰＵ内部のハードウェア情報の読み出し動作を示す図である。図１０に示すように、ＣＰＵ９００は、コア部９０１、コア部９０２、共通部９０３、メモリ制御部９０４、テスト制御回路９０５を有する。また、ＣＰＵ９００は、サービスプロセッサ（Service Processor）９１０とバス９２０を介して接続されている。
FIG. 10 is a diagram illustrating a hardware information reading operation inside the CPU according to the related art. As illustrated in FIG. 10, the
コア部９０１は、内部に記憶回路であるＦＦ（Flip Flop）９０１ａ、９０１ｂ、９０１ｃ、９０１ｄを有する。コア部９０２は、内部にＦＦ９０２ａ、９０２ｂ、９０２ｃ、９０２ｄを有する。共通部９０３は、内部にＦＦ９０３ａ、９０３ｂ、９０３ｃ、９０３ｄを有する。また、メモリ制御部９０４は、内部にＦＦ９０４ａ、９０４ｂ、９０４ｃ、９０４ｄを有する。これらのＦＦは、シリアルに接続されてスキャンチェーンを形成する。
The
また、ＣＰＵ９００の内部に故障が発生した場合、ＦＦには故障箇所を示す故障フラグが格納される。そして、テスト制御回路９０５は、サービスプロセッサ９１０からアクセスされた場合、スキャンチェーンを使用して、ＦＦに格納される故障フラグを読み出し、読み出した故障フラグをサービスプロセッサ９１０に出力する。そして、サービスプロセッサ９１０は、読み出した故障フラグを用いて故障箇所の解析を実行する。
Further, when a failure occurs in the
しかしながら、上述した従来の技術では、ＯＳ（Operating System）などのプログラムからＣＰＵ内部のハードウェア情報にアクセスすることができないという課題があった。 However, the above-described conventional technique has a problem that hardware information in the CPU cannot be accessed from a program such as an OS (Operating System).
具体的には、ＣＰＵ内部のハードウェア情報は、サービスプロセッサを介して取得される。しかし、ＣＰＵのユーザは、サービスプロセッサへのアクセスを許可されていない。このため、ＯＳなどのソフトウェアは、ＣＰＵ内部のハードウェア情報にアクセスすることができない。 Specifically, hardware information inside the CPU is acquired via a service processor. However, the CPU user is not authorized to access the service processor. For this reason, software such as an OS cannot access hardware information in the CPU.
１つの側面では、サービスプロセッサを用いずに、プログラムからＣＰＵ内部のハードウェア情報にアクセスすることができる演算処理装置及び演算処理装置の制御方法を提供することを目的とする。 In one aspect, an object of the present invention is to provide an arithmetic processing device that can access hardware information in a CPU from a program without using a service processor, and a control method for the arithmetic processing device.
第１の案では回路部を有する演算処理装置である。演算処理装置は、回路部の状態を示す状態情報を保持する。また、演算処理装置は、プログラムに含まれる、制御命令を生成するための制御命令生成命令をデコードする。また、演算処理装置は、デコードした制御命令生成命令が、状態情報を読み出す状態情報読出命令を生成する制御命令生成命令である場合に、状態情報読出命令を生成する。そして、演算処理装置は、生成した状態情報読出命令に基づき、状態情報を読出して、プログラムから読出し可能なレジスタ部に格納する。 The first proposal is an arithmetic processing unit having a circuit unit. The arithmetic processing unit holds state information indicating the state of the circuit unit. The arithmetic processing unit decodes a control instruction generation instruction for generating a control instruction included in the program. Further, the arithmetic processing unit generates a state information read instruction when the decoded control instruction generation instruction is a control instruction generation instruction for generating a state information read instruction for reading state information. Then, the arithmetic processing unit reads the state information based on the generated state information read command and stores it in the register unit that can be read from the program.
サービスプロセッサを用いずに、プログラムからＣＰＵ内部のハードウェア情報にアクセスすることができる。 The hardware information in the CPU can be accessed from the program without using the service processor.
以下に、本願の開示する演算処理装置及び演算処理装置の制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。そして、各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。 Embodiments of an arithmetic processing device and a control method for the arithmetic processing device disclosed in the present application will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. Each embodiment can be appropriately combined within a range in which processing contents are not contradictory.
実施例１では、図１から図９を用いて、ＣＰＵの構成、処理動作、処理手順、効果などについて説明する。 In the first embodiment, the configuration, processing operation, processing procedure, effects, and the like of the CPU will be described with reference to FIGS.
［ＣＰＵの構成］
図１を用いて、実施例１に係るＣＰＵの構成を説明する。図１は、実施例１に係るＣＰＵの構成を示すブロック図である。図１に示すように、ＣＰＵ１００は、サービスプロセッサ１０とＩ２Ｃ（Inter-Integrated Circuit、登録商標、以下同様）１０１を介して接続されている。なお、ＣＰＵ１００とサービスプロセッサ１０との接続はＩ２Ｃに限定されるものではなく、ＳＰＩ（Serial Peripheral Interface、登録商標）、ＭｉｃｒｏＷｉｒｅ（登録商標）、ＩＥＥＥ１１４９．１で規定されるＪＴＡＧ（Joint Test Architecture Group）などの他のバスであってもよい。[CPU configuration]
The configuration of the CPU according to the first embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating the configuration of the CPU according to the first embodiment. As shown in FIG. 1, the
サービスプロセッサ１０は、ＣＰＵ１００とは独立に動作し、ＣＰＵ１００の制御を行うシステム制御装置である。例えば、サービスプロセッサ１０は、ＣＰＵ１００内の動作状況を監視したり、ＣＰＵ１００内の動作履歴を取得したりして、ＣＰＵ１００の動作が正常であるか否かを診断する。
The service processor 10 is a system control device that operates independently of the
ＣＰＵ１００は、共通部１１０と、コア部１２０と、Ｌ２キャッシュ制御部１３０と、入出力制御部１４０と、メモリ制御部１５０とを有する。また、以下の説明では、コア部１２０、Ｌ２キャッシュ制御部１３０、入出力制御部１４０、メモリ制御部１５０のそれぞれを一般化して称する場合には、機能ブロックと適宜記載する。また、共通部１１０、コア部１２０、Ｌ２キャッシュ制御部１３０、入出力制御部１４０、メモリ制御部１５０のそれぞれを一般化して称する場合には、回路と適宜記載する。なお、ＣＰＵ１００が有するコア部の数はこれに限定されるものではなく、任意に変更可能である。
The
共通部１１０は、Ｉ２Ｃ１０１によって、サービスプロセッサ１０と接続されている。また、共通部１１０は、Ｉ２Ｃ１０２によって、コア部１２０、Ｌ２キャッシュ制御部１３０、入出力制御部１４０、メモリ制御部１５０と接続されている。すなわち、共通部１１０は、Ｉ２Ｃ１０１及びＩ２Ｃ１０２によってサービスプロセッサ１０と各機能ブロックとを接続する。
The
そして、共通部１１０は、コア部１２０から受信した代替メモリ空間であるＡＳＩ（Address Space Identifier）空間をアクセスするメモリアクセス命令であるＡＳＩ（Address Space Identifier）コマンドを解釈し、制御コマンドを生成する。そして、共通部１１０は、生成した制御コマンドを用いて、共通部１１０や各機能ブロックが有するハードウェア情報にアクセスする。また、共通部１１０は、サービスプロセッサ１０からもアクセスを受付け、共通部１１０や各機能ブロックが有するハードウェア情報にアクセスする。なお、ＡＳＩコマンドについては後述する。
Then, the
次に、共通部１１０の構成について説明する。図１に示すように、共通部１１０は、Ｉ２Ｃコマンド解釈部１１１とＩ２Ｃコマンド制御部１１２とＩ２Ｃコマンド実行部１１３と故障フラグラッチ１１４とＩ２Ｃレシーブレジスタ１１５とフラグフリーズレジスタ１１６とを有する。
Next, the configuration of the
Ｉ２Ｃコマンド解釈部１１１は、後述する命令制御部１２１から受信したＡＳＩコマンドを解釈し、アクセスする機能ブロックやアクセスするレジスタなどのデータを生成して、Ｉ２Ｃコマンド制御部１１２に送信する。
The I2C
例えば、Ｉ２Ｃコマンド解釈部１１１は、後述する故障フラグラッチ１１４が保持する状態情報を指定された情報に書き換えるＡＳＩコマンドを命令制御部１２１から受信した場合、以下の処理を実行する。すなわち、Ｉ２Ｃコマンド解釈部１１１は、故障フラグラッチ１１４が保持する状態情報を指定された情報に書き換えるデータを生成する。そして、Ｉ２Ｃコマンド解釈部１１１は、生成したデータをＩ２Ｃコマンド制御部１１２に送信する。
For example, when the I2C
また、Ｉ２Ｃコマンド解釈部１１１は、故障フラグラッチ１１４が保持する状態情報を読み出すＡＳＩコマンドを命令制御部１２１から受信した場合、故障フラグラッチ１１４から状態情報を読み出すデータを生成する。そして、Ｉ２Ｃコマンド解釈部１１１は、生成したデータをＩ２Ｃコマンド制御部１１２に送信する。
Further, when the ASI command for reading the state information held by the
Ｉ２Ｃコマンド制御部１１２は、Ｉ２Ｃコマンド解釈部１１１からデータを受信し、受信したデータに基づいて制御コマンドを生成する。そして、Ｉ２Ｃコマンド制御部１１２は、後述するＩ２Ｃコマンド実行部１１３や各機能ブロックのＩ２Ｃコマンド実行部のうち指定されたＩ２Ｃコマンド実行部に生成した制御コマンドを送信する。なお、以降の説明では、Ｉ２Ｃコマンド制御部１１２が生成する制御コマンドをＩ２Ｃコマンドと適宜記載する。なお、Ｉ２Ｃコマンドは、データバスを介して接続される回路に対して送信される制御命令の一例である。
The I2C
例えば、Ｉ２Ｃコマンド制御部１１２は、Ｉ２Ｃコマンドを発行し、各機能ブロックのＩ２Ｃコマンド実行部に送信して、それぞれの設定レジスタの値の書き換え及び読み出しを行う。一例を挙げると、Ｉ２Ｃコマンド制御部１１２は、Ｉ２Ｃコマンドを発行して、後述するシフトレングスレジスタ１１３ｂにシフト数を設定する。
For example, the I2C
また、Ｉ２Ｃコマンド制御部１１２は、命令制御部１２１によって故障フラグを回収するＡＳＩコマンドが発行された場合、故障フラグを回収するＩ２Ｃコマンドを生成し、指定されたＩ２Ｃコマンド実行部に対して生成したＩ２Ｃコマンドを送信する。
The I2C
Ｉ２Ｃコマンド実行部１１３は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、受信したＩ２Ｃコマンドに基づいて動作を実行する。例えば、Ｉ２Ｃコマンド実行部１１３は、Ｉ２Ｃコマンド制御部１１２によって指示されたレジスタを読み出し、読み出した結果をＩ２Ｃコマンド制御部１１２に転送する。一例を挙げると、Ｉ２Ｃコマンド実行部１１３は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１１４から故障フラグを読み出す。そして、Ｉ２Ｃコマンド実行部１１３は、読み出した故障フラグを後述するＩ２Ｃレシーブレジスタ１１５に転送する。
The I2C
また、Ｉ２Ｃコマンド実行部１１３は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１１４が保持する情報を指定された情報に書き換える。
Further, the I2C
図２を用いて、Ｉ２Ｃコマンド実行部１１３の構成を説明する。図２は、Ｉ２Ｃコマンド実行部の構成を示すブロック図である。図２に示すように、Ｉ２Ｃコマンド実行部１１３は、ｓｈｉｆｔ−ｅｎｂ１１３ａ、シフトレングスレジスタ１１３ｂ、シフトレジスタ１１３ｃを有する。
The configuration of the I2C
ｓｈｉｆｔ−ｅｎｂ１１３ａは、シフトレジスタ１１３ｃに保持されるデータをシフトさせることを許可するＩ２Ｃコマンド「ＲＥＡＤ-ＳＨＩＦＴ−ＲＥＧ」をＩ２Ｃコマンド制御部１１２から受信する。そして、ｓｈｉｆｔ−ｅｎｂ１１３ａは、受信したＩ２Ｃコマンド「ＲＥＡＤ−ＳＨＩＦＴ−ＲＥＧ」をｓｈｉｆｔ−ｅｎｂ信号に変換してシフトレジスタ１１３ｃに出力する。この結果、シフトレジスタ１１３ｃは、保持するデータをシフトさせる。
The shift-enb 113a receives from the I2C
シフトレングスレジスタ１１３ｂは、シフトレジスタ１１３ｃによるスキャンシフトのシフト数を保持する。ここで、シフトレングスレジスタ１１３ｂが保持するシフト数は、Ｉ２Ｃコマンド制御部１１２により送信されるＩ２Ｃコマンドによって設定される。例えば、故障フラグラッチ１１４から故障フラグを読み出す場合、シフトレングスレジスタ１１３ｂに設定された値は、故障フラグを読み出す故障フラグラッチ１１４が有するビット数と同数に設定される。言い換えると、故障フラグラッチ１１４に６４ビットのデータが保持されている場合、シフトレングスレジスタ１１３ｂの値は６４ビットに設定される。そして、シフトレングスレジスタ１１３ｂに設定された値は、シフトレジスタ１１３ｃに故障フラグをスキャンシフトにより１ビット読み出すごとに１つずつ減算される。
The
シフトレジスタ１１３ｃは、ビット０〜ビット６３の６４ビットの故障フラグ専用のシフトレジスタであり、ｓｈｉｆｔ−ｅｎｂ１１３ａ、シフトレングスレジスタ１１３ｂと接続されている。また、シフトレジスタ１１３ｃのビット０は、故障フラグラッチ１１４の出力端と接続され、シフトレジスタ１１３ｃのビット６３は、故障フラグラッチ１１４の入力端と接続されている。
The
シフトレジスタ１１３ｃは、ｓｈｉｆｔ−ｅｎｂ１１３ａからデータをシフトさせることを許可する信号であるｓｈｉｆｔ−ｅｎｂ信号を受信した場合に、故障フラグラッチ１１４から故障フラグを読み出し、読み出した故障フラグを保持する。そして、シフトレジスタ１１３ｃに格納されたデータは、Ｉ２Ｃレシーブレジスタ１１５に転送される。
When the
また、シフトレジスタ１１３ｃには、サービスプロセッサ１０から指定された値を保持するようにしてもよい。
The
図１に戻り、故障フラグラッチ１１４は、回路の状態を示す状態情報を保持する。例えば、故障フラグラッチ１１４は、共通部１１０の故障状態を示す故障フラグを保持する。図３を用いて故障フラグラッチの構成を説明する。図３は、故障フラグラッチの構成を示すブロック図である。
Returning to FIG. 1, the
例えば、図３に示すように、故障フラグラッチ１１４は、複数のＦＦ（Flip Flop）から形成されるｌｏｏｐ、ＥＲＲ＿ＬＶ１＿ｌｏｏｐ１、ＥＲＲ＿ＬＶ２＿ｌｏｏｐ１、ＥＲＲ＿ＬＶ２＿ｌｏｏｐ２を有する。
For example, as shown in FIG. 3, the
ここで、故障フラグラッチ１１４が有する各ｌｏｏｐは、障害の程度に応じて使い分けられる。例えば、ＥＲＲ＿ＬＶ１は、システムの動作に影響をきたす重大な障害を示す障害に用いられ、ＥＲＲ＿ＬＶ２は、システムの動作に影響をきたさないマイナーエラーに用いられる。また、各ＦＦは、障害の種類に対応付けて用いられる。なお、障害を記憶するＦＦの数に応じてｌｏｏｐの数は決定され、ここでは、ＥＲＲ＿ＬＶ２は、ＥＲＲ＿ＬＶ２＿ｌｏｏｐ１及びＥＲＲ＿ＬＶ２＿ｌｏｏｐ２の２つのｌｏｏｐを有するものとして説明する。
Here, each loop included in the
例えば、ＥＲＲ＿ＬＶ１＿ｌｏｏｐ１は、ＦＦ１１４ａ‐１、ＦＦ１１４ａ‐２、ＦＦ１１４ａ‐３、・・・、ＦＦ１１４ａ‐ｎを有する。また、ＥＲＲ＿ＬＶ２＿ｌｏｏｐ１は、ＦＦ１１４ｂ‐１、ＦＦ１１４ｂ‐２、ＦＦ１１４ｂ‐３、・・・、ＦＦ１１４ｂ‐ｎを有し、ＥＲＲ＿ＬＶ２＿ｌｏｏｐ２は、ＦＦ１１４ｃ‐１、ＦＦ１１４ｃ‐２、ＦＦ１１４ｃ‐３、・・・、ＦＦ１１４ｃ‐ｎを有する。なお、ここで、ｎは、任意の自然数である。
For example, ERR_LV1_loop1 includes
Ｉ２Ｃレシーブレジスタ１１５は、Ｉ２Ｃコマンド実行部１１３のスキャンシフト制御によって読み出された６４ビットのデータを保持するレジスタである。Ｉ２Ｃレシーブレジスタ１１５に保持されるデータは、後述する命令制御部１２１がＡＳＩコマンドを発行することによってＯＳ等のプログラムに読み出すことができる。すなわち、Ｉ２Ｃレシーブレジスタ１１５は、ソフトウェアからアクセス可能なレジスタである。
The I2C receive
フラグフリーズレジスタ１１６は、故障フラグラッチ１１４や各機能ブロックが有する故障フラグラッチに保持される値の変更を許可するか否かを示す情報を保持する。フラグフリーズレジスタ１１６には、故障フラグラッチ１１４に保持される故障フラグの値の更新を抑制することを示す「１」、故障フラグラッチに保持される故障フラグの値の更新を許可することを示す「０」が格納される。すなわち、故障フラグラッチ１１４や各機能ブロックが有する故障フラグラッチは、フラグフリーズレジスタ１１６に「１」が格納されている間は、保持する状態情報を更新せずに保持し続ける。
The
図１に戻り、コア部１２０は、命令制御部１２１と、Ｉ２Ｃコマンド実行部１２２と、故障フラグラッチ１２３とを有し、例えば、図示しないＬ１キャッシュから命令を読み出して実行する。
Returning to FIG. 1, the
命令制御部１２１は、コア部１２０が有する図示しないＬ１キャッシュから読み出した実行中のプログラムの命令をデコードし、デコードした命令を実行する。ここで、命令制御部１２１は、読み出した命令がＩ２Ｃコマンドの発行を指示するものであった場合、ＡＳＩコマンドを発行する。
The
ここでは、ＡＳＩコマンドについて説明する。なお、ＡＳＩコマンドの詳細は、特開２０１０−２１８３６７号公報に詳細に記載されているので、ここでは、ＡＳＩコマンドについて簡潔に説明する。 Here, the ASI command will be described. The details of the ASI command are described in detail in Japanese Patent Application Laid-Open No. 2010-218367, so the ASI command will be briefly described here.
ＡＳＩコマンドは、ＡＳＩ空間を識別する８ビットのＡＳＩ空間番号とよばれる識別子を指定するコマンドである。また、このＡＳＩ空間番号は、仮想アドレスを物理アドレスに変換する動作を指定したり、ＣＰＵ１００が有するレジスタの読み書きを指定したりすることができる。
The ASI command is a command for designating an identifier called an 8-bit ASI space number for identifying the ASI space. The ASI space number can specify an operation for converting a virtual address into a physical address, or can specify reading / writing of a register included in the
本実施例において、ＡＳＩ空間番号を一つ新たに定義し、この新たに定義したＡＳＩ空間番号に対して２つの仮想アドレスを割り当てる。ＡＳＩコマンドは、この新たに割り当てたＡＳＩ空間番号と仮想アドレスとを指定することで、共通部１１０がＩ２Ｃコマンドを、指定された仮想アドレスへのアクセスをとして実行する。
In the present embodiment, one new ASI space number is defined, and two virtual addresses are assigned to the newly defined ASI space number. The ASI command designates the newly assigned ASI space number and virtual address, so that the
本実施例において、ＡＳＩコマンドは、『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』の２つの仮想アドレスを有する。『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』は、Ｉ２Ｃコマンドを発行する命令であり、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』は、発行したＩ２Ｃコマンドによる結果を読み出す命令である。以下では、ＡＳＩコマンドのデータパターンについて説明する。 In this embodiment, the ASI command has two virtual addresses “ASI_CMD_ACCESS_REG” and “ASI_CMD_RECEIVE_REG”. “ASI_CMD_ACCESS_REG” is an instruction for issuing an I2C command, and “ASI_CMD_RECEIVE_REG” is an instruction for reading a result of the issued I2C command. Hereinafter, the data pattern of the ASI command will be described.
（ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ）
図４Ａを用いて、ＡＳＩコマンド『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』のデータパターンについて説明する。図４Ａは、ＡＳＩコマンド『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』のデータパターンを示す図である。図４Ａに示すように、『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』は、６４ビットデータのデータパターンを有しており、Ｉ２Ｃコマンドを発行する。(ASI_CMD_ACCESS_REG)
A data pattern of the ASI command “ASI_CMD_ACCESS_REG” will be described with reference to FIG. 4A. FIG. 4A is a diagram showing a data pattern of the ASI command “ASI_CMD_ACCESS_REG”. As shown in FIG. 4A, “ASI_CMD_ACCESS_REG” has a data pattern of 64-bit data and issues an I2C command.
ビット６３は、ＬＯＣＫビットであり、Ｉ２Ｃコマンドが実行中であることを示す。すなわち、ビット６３は、Ｉ２Ｃコマンドの競合を回避するための排他制御の指定を示す。
ビット６２からビット５６は、ＬＯＣＫ＿ＩＤを示す。ＬＯＣＫ＿ＩＤは、Ｉ２Ｃコマンドを実行している機能ブロックを示す情報であり、各機能ブロックにあらかじめ指定されている値が格納される。
ビット５５からビット４９は、Ｉ２Ｃコマンドのコードを示す。ビット４８は、Ｒｅａｄ／Ｗｒｉｔｅであり、レジスタの読みまたはレジスタへの書き込みを指定する情報が格納される。ビット４７からビット３２は、本実施例では未使用であるものとする。ビット３１からビット０は、Ｉ２Ｃコマンドへの引数を示す。
なお、以下の説明で、例えば、ビット６２からビット５６のデータを示す場合、ｄａｔａ[６２：５６]として適宜記載する。
In the following description, for example, when data of
また、以下の説明では、『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』コマンドのデータパターンの一部をａｓｉ＿ｃｍｄ＿ａｃｃｅｓｓ＿ｒｅｇ．ＬＯＣＫ、ａｓｉ＿ｃｍｄ＿ａｃｃｅｓｓ＿ｒｅｇ．ＬＯＣＫ＿ＩＤのように適宜記載する。 In the following description, a part of the data pattern of the “ASI_CMD_ACCESS_REG” command is changed to asi_cmd_access_reg. LOCK, asi_cmd_access_reg. It is described appropriately as LOCK_ID.
（ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ）
次に、図４Ｂを用いて、ＡＳＩコマンド『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』のデータパターンについて説明する。図４Ｂは、ＡＳＩコマンド『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』のデータパターンを示す図である。図４Ｂに示すように、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』は、Ｉ２Ｃコマンドによる結果を読み出すコマンドであり、読み出しに伴う６４ビットデータのデータパターンは次のように定義される。(ASI_CMD_RECEIVE_REG)
Next, the data pattern of the ASI command “ASI_CMD_RECEIVE_REG” will be described with reference to FIG. 4B. FIG. 4B is a diagram showing a data pattern of the ASI command “ASI_CMD_RECEIVE_REG”. As shown in FIG. 4B, “ASI_CMD_RECEIVE_REG” is a command for reading the result of the I2C command, and the data pattern of 64-bit data accompanying the reading is defined as follows.
ビット６３は、ＬＯＣＫビットを示す。このＬＯＣＫビットには、排他制御の結果、Ｉ２Ｃコマンドの実行権を取得できたか否かを示す情報が格納される。
ビット６２からビット５６は、ＬＯＣＫ＿ＩＤを示す。このＬＯＣＫ＿ＩＤフィールドには、どの機能ブロックにアクセス中であるかを示す情報が格納される。
ビット５５からビット５４は、ＢＵＳＹ／ＮＡＣＫを示す。ＢＵＳＹは、Ｉ２Ｃコマンドが実行中であることを示す。また、ＮＡＣＫ（Negative ACKnowledgement）は、Ｉ２Ｃコマンドが実行できなかったことを示す。また、ｄａｔａ［５５:５４］の値が「０１」の場合、ビット３１からビット２８には、ＡＳＩ＿ＣＭＤの実行でエラーが生じたことを示すエラーコードが設定される。
ビット５３からビット３２は、本実施例では未使用であるものとする。ビット３１からビット０は、Ｉ２Ｃコマンドの返り値であり、読み出されたデータになる。
なお、以下の説明では、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』コマンドのデータパターンの一部をａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＬＯＣＫ、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＬＯＣＫ＿ＩＤのように適宜記載する。 In the following description, a part of the data pattern of the “ASI_CMD_RECEIVE_REG” command is asi_cmd_receive_reg. LOCK, asi_cmd_receive_reg. It is described appropriately as LOCK_ID.
このようなＡＳＩコマンドを発行することによって、命令制御部１２１は、以下に示す処理を実行する。すなわち、命令制御部１２１は、ＡＳＩコマンドを発行することによって、共通部１１０にＩ２Ｃコマンドを生成させ、生成されたＩ２ＣコマンドをＩ２Ｃコマンド実行部に実行させる。また、この場合、命令制御部１２１は、ＡＳＩデータ［６３：０］をＩ２Ｃコマンド解釈部１１１に転送する。
By issuing such an ASI command, the
また、命令制御部１２１は、予め特定のＡＳＩ空間番号を指定することによって、ＣＰＵ１００内のレジスタの読み書きを実行することができる。
Further, the
図１に戻り、例えば、Ｉ２Ｃコマンド実行部１２２は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１２３から故障フラグを読み出す。そして、Ｉ２Ｃコマンド実行部１２２は、読み出した故障フラグをＩ２Ｃレシーブレジスタ１１５に転送する。なお、Ｉ２Ｃコマンド実行部１２２の構成は、Ｉ２Ｃコマンド実行部１１３の構成と同様であるので、説明を省略する。また、故障フラグラッチ１２３の構成は、故障フラグラッチ１１４の構成と同様であるので、説明を省略する。
Returning to FIG. 1, for example, the I2C command execution unit 122 receives the I2C command from the I2C
Ｌ２キャッシュ制御部１３０は、図示しないＬ２キャッシュを有し、コア部１２０から要求されたデータや命令がＬ２キャッシュに存在するか否かを判定する。ここで、Ｌ２キャッシュ制御部１３０は、要求されたデータや命令がＬ２キャッシュに存在していると判定した場合、要求されたデータや命令をＬ２キャッシュから読み出して、Ｌ１キャッシュへ転送する。
The L2
また、Ｌ２キャッシュ制御部１３０は、Ｉ２Ｃコマンド実行部１３１、故障フラグラッチ１３２を有する。例えば、Ｉ２Ｃコマンド実行部１３１は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１３２から故障フラグを読み出す。そして、Ｉ２Ｃコマンド実行部１３１は、読み出した故障フラグをＩ２Ｃレシーブレジスタ１１５に転送する。なお、Ｉ２Ｃコマンド実行部１３１の構成は、Ｉ２Ｃコマンド実行部１１３の構成と同様であるので、説明を省略する。また、故障フラグラッチ１３２の構成は、故障フラグラッチ１１４の構成と同様であるので、説明を省略する。
The L2
入出力制御部１４０は、ＣＰＵと図示しない入出力装置とを接続するインターフェースを有し、ＣＰＵと入出力装置との間のデータのやり取りを制御する。また、入出力制御部１４０は、Ｉ２Ｃコマンド実行部１４１、故障フラグラッチ１４２を有する。例えば、Ｉ２Ｃコマンド実行部１４１は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１４２から故障フラグを読み出す。そして、Ｉ２Ｃコマンド実行部１４１は、読み出した故障フラグをＩ２Ｃレシーブレジスタ１１５に転送する。なお、Ｉ２Ｃコマンド実行部１４１の構成は、Ｉ２Ｃコマンド実行部１１３の構成と同様であるので、説明を省略する。また、故障フラグラッチ１４２の構成は、故障フラグラッチ１１４の構成と同様であるので、説明を省略する。
The input /
メモリ制御部１５０は、図示しない主記憶装置との間のデータのやり取りを制御する。また、メモリ制御部１５０は、Ｉ２Ｃコマンド実行部１５１、故障フラグラッチ１５２を有する。例えば、Ｉ２Ｃコマンド実行部１５１は、Ｉ２Ｃコマンド制御部１１２からＩ２Ｃコマンドを受信し、故障フラグラッチ１５２から故障フラグを読み出す。そして、Ｉ２Ｃコマンド実行部１５１は、読み出した故障フラグをＩ２Ｃレシーブレジスタ１１５に転送する。なお、Ｉ２Ｃコマンド実行部１５１の構成は、Ｉ２Ｃコマンド実行部１１３の構成と同様であるので、説明を省略する。また、故障フラグラッチ１５２の構成は、故障フラグラッチ１１４の構成と同様であるので、説明を省略する。
The
［処理動作］
次に、図５から図７を用いて、ＣＰＵにおける処理動作を説明する。[Processing operation]
Next, the processing operation in the CPU will be described with reference to FIGS.
（Ｉ２Ｃコマンドによる故障フラグの読み出し動作）
次に、図５を用いて、ＣＰＵ１００における故障フラグの読み出し動作を説明する。図５は、ＣＰＵにおける故障フラグの読み出し動作を示す図である。なお、図５では、コア部１２０の故障フラグの読み出し動作について説明するが、この動作は共通部１１０、Ｌ２キャッシュ制御部１３０、入出力制御部１４０、メモリ制御部１５０の故障フラグ読み出し動作でも同様である。(Failure flag read operation by I2C command)
Next, a failure flag reading operation in the
図５に示すように、ＣＰＵ１００が有する命令制御部１２１は、故障フラグの読み出しを指示する『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』を発行し、ＡＳＩデータ［６３：０］をＩ２Ｃコマンド解釈部１１１に送信する（Ｓ１）。そして、Ｉ２Ｃコマンド解釈部１１１は、受け取ったＡＳＩデータをデコードし、アクセスをする機能ブロックやアクセスを行うレジスタなどのデータを生成し、Ｉ２Ｃコマンド制御部１１２に送信する（Ｓ２）。
As illustrated in FIG. 5, the
Ｉ２Ｃコマンド制御部１１２は、受信したデータをＩ２Ｃコマンドに変換して、Ｉ２Ｃコマンド実行部１２２に送信する（Ｓ３）。続いて、Ｉ２Ｃコマンド実行部１２２は、故障フラグラッチ１２３から指示された故障フラグの読み出しを開始し（Ｓ４）、故障フラグを取得する（Ｓ５）。そして、Ｉ２Ｃコマンド実行部１２２は、読み出した結果をＩ２Ｃレシーブレジスタ１１５に送信する（Ｓ６）。Ｉ２Ｃレシーブレジスタ１１５は、ｄａｔａ［６３：０］にＩ２Ｃコマンド実行部１２２から受信した故障フラグを保持する。
The I2C
その後、命令制御部１２１は、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』命令を発行することによって、Ｉ２Ｃレシーブレジスタ１１５のｄａｔａ［３１:０］を読み出して、Ｉ２Ｃレシーブレジスタ１１５の下位側の３２ビットに格納する。続いて、命令制御部１２１は、ＣＯＤＥ「０２」を指定して『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』を発行することで、Ｉ２Ｃレシーブレジスタ１１５のｄａｔａ［６３:３２］を読み出して、Ｉ２Ｃレシーブレジスタ１１５の上位側の３２ビットに格納する。すなわち、命令制御部１２１は、ＡＳＩコマンドを実行することにより、プログラムからアクセス可能なＩ２Ｃレシーブレジスタ１１５に故障フラグを格納する。このようにして、命令制御部１２１は、ＡＳＩコマンドの実行により取得した故障フラグをプログラムから利用可能なＩ２Ｃレシーブレジスタ１１５に保持する。
Thereafter, the
（故障フラグラッチにおける処理動作）
次に、図６を用いて故障フラグラッチ１１４における動作を説明する。図６は、故障フラグラッチにおける動作を説明する図である。なお、ここでは、共通部１１０が有する故障フラグラッチ１１４のＥＲＲ＿ＬＶ１＿ｌｏｏｐ１を例にして説明するが、各機能ブロックが有する故障フラグラッチにおいても処理動作は同様である。(Processing operation in failure flag latch)
Next, the operation in the
図６に示すように、故障フラグラッチ１１４のＥＲＲ＿ＬＶ１＿ｌｏｏｐ１は、ＦＦ１１４ａ‐１、・・・ＦＦ１１４ａ‐ｎを有する。ＦＦ１１４ａ‐１は、ＡＮＤ回路（論理積回路）２０１‐１、ＡＮＤ回路２０２‐１、ＡＮＤ回路２０３‐１、ＯＲ回路（論理和回路）２０４‐１、ＦＦ２０５‐１を有する。
As shown in FIG. 6, ERR_LV1_loop1 of the
ＡＮＤ回路２０１‐１は、反転させたフラグフリーズ信号と反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号とエラー信号とを受付けて、受付けた値の論理積をＯＲ回路２０４‐１に出力する。また、ＡＮＤ回路２０２‐１は、ｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号とシフトレジスタ１１３ｃからのデータとを受付け、受付けた値の論理積をＯＲ回路２０４‐１に出力する。また、ＡＮＤ回路２０３‐１は、反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号と反転させたクリアエラーフラグ信号とＦＦ２０５‐１からの出力とを受付け、受付けた値の論理積をＯＲ回路２０４‐１に出力する。
The AND circuit 201-1 receives the inverted flag freeze signal, the inverted loop_0_shift-enb signal, and the error signal, and outputs a logical product of the received values to the OR circuit 204-1. The AND circuit 202-1 receives the loop_0_shift-enb signal and the data from the
ＯＲ回路２０４‐１は、ＡＮＤ回路２０１‐１、ＡＮＤ回路２０２‐１、ＡＮＤ回路２０３‐１のいずれか２つからの出力を受付け、受付けた値の論理和を出力する。そして、ＯＲ回路２０４‐１は、出力した論理和と、残るＡＮＤ回路からの出力とを受付け、受付けた値の論理和をＦＦ２０５‐１に出力する。ＦＦ２０５‐１は、受付けた値をＡＮＤ回路２０３‐１と隣接するＦＦのＡＮＤ回路２０２とに出力する。
The OR circuit 204-1 accepts outputs from any two of the AND circuit 201-1, the AND circuit 202-1 and the AND circuit 203-1, and outputs a logical sum of the accepted values. Then, the OR circuit 204-1 accepts the output logical sum and the output from the remaining AND circuit, and outputs the logical sum of the accepted values to the FF 205-1. The FF 205-1 outputs the received value to the AND circuit 203-1 and the adjacent AND
なお、ＦＦ１１４ａ‐ｎの構成は、ＦＦ１１４ａ‐１の構成と同様であるので、説明は省略する。
Note that the configuration of the
このような、故障フラグラッチ１１４において、データをシフトさせることを許可する信号を受信していない場合の動作について説明する。なお、ここでは、ＦＦ２０５‐１には「１」、ＦＦ２０５‐ｎには「０」が格納されており、フラグフリーズ信号及びクリアエラーフラグ信号が故障フラグラッチ１１４には入力されていないとする。
The operation when the
この場合、ＡＮＤ回路２０１‐１は、反転させたフラグフリーズ信号「１」、反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号「１」、エラー信号「１」を受付けて、ＯＲ回路２０４‐１に「１」を出力する。ＡＮＤ回路２０２‐１は、いずれの信号も受付けず、ＯＲ回路２０４‐１に「０」を出力する。また、ＡＮＤ回路２０３‐１は、反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ「１」、反転させたクリアエラーフラグ信号「１」、ＦＦ２０５‐１の出力「１」を受付け、ＯＲ回路２０４‐１に「１」を出力する。 In this case, the AND circuit 201-1 receives the inverted flag freeze signal “1”, the inverted loop_0_shift-enb signal “1”, and the error signal “1”, and sets “1” to the OR circuit 204-1. Output. The AND circuit 202-1 does not accept any signal and outputs “0” to the OR circuit 204-1. The AND circuit 203-1 receives the inverted loop_0_shift-enb “1”, the inverted clear error flag signal “1”, and the output “1” of the FF 205-1, and the OR circuit 204-1 receives “1”. Is output.
そして、ＯＲ回路２０４‐１は、ＡＮＤ回路２０１‐１から「１」、ＡＮＤ回路２０２‐１から「０」、ＡＮＤ回路２０３‐１から「１」を受付け、ＦＦ２０５‐１に「１」を出力する。なお、ＦＦ２０５‐１が受付けた「１」は、ＦＦ２０５‐１がＡＮＤ回路２０３‐１に「１」を出力することで維持される。 The OR circuit 204-1 receives “1” from the AND circuit 201-1, “0” from the AND circuit 202-1, “1” from the AND circuit 203-1, and outputs “1” to the FF 205-1. To do. Note that “1” received by the FF 205-1 is maintained when the FF 205-1 outputs “1” to the AND circuit 203-1.
このような状況の故障フラグラッチ１１４において、シフトレジスタ１１３ｃからデータをシフトさせることを許可する信号を受信した場合の動作について説明する。なお、ここでは、シフトレジスタ１１３ｃには「０」が格納されていると仮定する。
The operation when the
この場合、ＡＮＤ回路２０１‐１は、反転させたフラグフリーズ信号「０」、反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号「０」、エラー信号「０」を受付けて、ＯＲ回路２０４‐１に「０」を出力する。ＡＮＤ回路２０２‐１は、ｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号「１」とシフトレジスタ１１３ｃに格納されていた「０」とを受付けて、ＯＲ回路２０４‐１に「０」を出力する。また、ＡＮＤ回路２０３‐１は、反転させたｌｏｏｐ＿０＿ｓｈｉｆｔ−ｅｎｂ信号「０」、反転させたクリアエラーフラグ信号「１」、ＦＦ２０５‐１の出力「１」を受付け、ＯＲ回路２０４‐１に「０」を出力する。
In this case, the AND circuit 201-1 receives the inverted flag freeze signal “0”, the inverted loop_0_shift-enb signal “0”, and the error signal “0”, and sets “0” to the OR circuit 204-1. Output. The AND circuit 202-1 receives the loop_0_shift-enb signal “1” and “0” stored in the
そして、ＯＲ回路２０４‐１は、ＡＮＤ回路２０１‐１、ＡＮＤ回路２０２‐１、ＡＮＤ回路２０３‐１のすべてから「０」を受付け、ＦＦ２０５‐１に「０」を出力する。また、ＦＦ２０５‐１に格納されていた「１」は、隣接するＦＦ１１４ａ‐２が有するＡＮＤ回路２０２‐２に出力され、ＦＦ２０５‐２にシフトする。
Then, the OR circuit 204-1 receives “0” from all of the AND circuit 201-1, the AND circuit 202-1 and the AND circuit 203-1 and outputs “0” to the FF 205-1. Further, “1” stored in the FF 205-1 is output to the AND circuit 202-2 included in the
このように、故障フラグラッチ１１４は、シフトレジスタ１１３ｃからデータをシフトさせることを許可する信号を受信した場合、シフトレングスレジスタ１１３ｂに保持される数だけデータをシフトさせる。この結果、シフトレジスタ１１３ｃには、故障フラグラッチ１１４に保持されていたデータがシフトする。
As described above, when the
（シフトレジスタにおける処理動作）
次に、図７を用いてシフトレジスタ１１３ｃの動作を説明する。図７は、シフトレジスタの動作を説明する図である。なお、ここでは、共通部１１０が有するシフトレジスタ１１３ｃを例にして説明するが、各機能ブロックが有するシフトレジスタにおいても処理動作は同様である。(Processing operation in the shift register)
Next, the operation of the
図７に示すように、シフトレジスタ１１３ｃは、ＡＮＤ回路４０１‐１、ＡＮＤ回路４０２‐１、ＡＮＤ回路４０３‐１、ＯＲ回路４０４‐１、ＦＦ４０５‐１を有する。また、シフトレジスタ１１３ｃは、同様に、ＡＮＤ回路４０１‐ｎ、ＡＮＤ回路４０２‐ｎ、ＡＮＤ回路４０３‐ｎ、ＯＲ回路４０４‐ｎ、ＦＦ４０５‐ｎを有する。
As illustrated in FIG. 7, the
ＡＮＤ回路４０１‐１は、Ｉ２Ｃ＿ＷＲＩＴＥ＿ＶＡＬ信号とＩ２Ｃ＿ＷＲＩＴＥ＿ＤＡＴＡ［０］信号と反転させたｓｈｉｆｔ−ｅｎｂ信号とを受付けて、受付けた値の論理積をＯＲ回路４０４‐１に出力する。また、ＡＮＤ回路４０２‐１は、ｓｈｉｆｔ−ｅｎｂ信号と選択されたｌｏｏｐからのデータとを受付け、受付けた値の論理積をＯＲ回路４０４‐１に出力する。また、ＡＮＤ回路４０３‐１は、反転させたｓｈｉｆｔ−ｅｎｂ信号と反転させたＩ２Ｃ＿ＷＲＩＴＥ＿ＶＡＬ信号とＦＦ４０５‐１からの出力とを受付け、受付けた値の論理積をＯＲ回路４０４‐１に出力する。 The AND circuit 401-1 receives the I2C_WRITE_VAL signal, the I2C_WRITE_DATA [0] signal, and the inverted shift-enb signal, and outputs a logical product of the received values to the OR circuit 404-1. The AND circuit 402-1 receives the shift-enb signal and the data from the selected loop, and outputs a logical product of the received values to the OR circuit 404-1. Further, the AND circuit 403-1 receives the inverted shift-enb signal, the inverted I2C_WRITE_VAL signal, and the output from the FF 405-1, and outputs a logical product of the received values to the OR circuit 404-1.
ＯＲ回路４０４‐１は、ＡＮＤ回路４０１‐１、ＡＮＤ回路４０２‐１、ＡＮＤ回路４０３‐１のいずれか２つからの出力を受付け、受付けた値の論理和を出力する。そして、ＯＲ回路４０４‐１は、出力した論理和と、残るＡＮＤ回路からの出力とを受付け、受付けた値の論理和をＦＦ４０５‐１に出力する。ＦＦ４０５‐１は、受付けた値をＡＮＤ回路４０３‐１と隣接するＡＮＤ回路４０２‐２に出力する。 The OR circuit 404-1 accepts outputs from any two of the AND circuit 401-1, the AND circuit 402-1, and the AND circuit 403-1, and outputs a logical sum of the accepted values. Then, the OR circuit 404-1 receives the output logical sum and the output from the remaining AND circuit, and outputs the logical sum of the received values to the FF 405-1. The FF 405-1 outputs the received value to the AND circuit 402-2 adjacent to the AND circuit 403-1.
このような、シフトレジスタ１１３ｃにおいて、ｓｈｉｆｔ−ｅｎｂ１１３ａからデータをシフトさせることを許可する信号を受信していない場合の動作について説明する。なお、ここでは、ＦＦ４０５‐１には「０」が格納されており、Ｉ２Ｃ＿ＷＲＩＴＥ＿ＶＡＬ信号及びＩ２Ｃ＿ＷＲＩＴＥ＿ＤＡＴＡ［０］信号がシフトレジスタ１１３ｃには入力されていないとする。
An operation when the
この場合、ＡＮＤ回路４０１‐１は、反転させたｓｈｉｆｔ−ｅｎｂ信号「１」を受付けて、ＯＲ回路４０４‐１に「０」を出力する。ＡＮＤ回路４０２‐１は、いずれの信号も受付けず、ＯＲ回路４０４‐１に「０」を出力する。また、ＡＮＤ回路４０３‐１は、反転させたｓｈｉｆｔ−ｅｎｂ信号「１」、反転させたＩ２Ｃ＿ＷＲＩＴＥ＿ＶＡＬ信号「１」、ＦＦ４０５‐１の出力「０」を受付け、ＯＲ回路４０４‐１に「０」を出力する。 In this case, the AND circuit 401-1 receives the inverted shift-enb signal “1” and outputs “0” to the OR circuit 404-1. The AND circuit 402-1 does not accept any signal and outputs “0” to the OR circuit 404-1. Also, the AND circuit 403-1 receives the inverted shift-enb signal “1”, the inverted I2C_WRITE_VAL signal “1”, and the output “0” of the FF 405-1, and sets “0” to the OR circuit 404-1. Output.
そして、ＯＲ回路４０４‐１は、ＡＮＤ回路４０１‐１、ＡＮＤ回路４０２‐１、ＡＮＤ回路４０３‐１のすべてから「０」を受付け、ＦＦ４０５‐１に「０」を出力する。なお、ＦＦ４０５‐１が受付けた「０」は、ＦＦ４０５‐１がＡＮＤ回路４０３‐１に「０」を出力することで維持される。 The OR circuit 404-1 receives “0” from all of the AND circuit 401-1, the AND circuit 402-1, and the AND circuit 403-1 and outputs “0” to the FF 405-1. Note that “0” received by the FF 405-1 is maintained when the FF 405-1 outputs “0” to the AND circuit 403-1.
このような状況のシフトレジスタ１１３ｃにおいて、ｓｈｉｆｔ−ｅｎｂ１１３ａからデータをシフトさせることを許可する信号を受信した場合の動作について説明する。なお、ここでは、故障フラグラッチが有するＦＦ１１４ａ-ｎに「１」が格納されていると仮定する。
The operation when the
この場合、ＡＮＤ回路４０１‐１は、反転させたｓｈｉｆｔ−ｅｎｂ信号「０」を受付けて、ＯＲ回路４０４‐１に「０」を出力する。ＡＮＤ回路４０２‐１は、ｓｈｉｆｔ−ｅｎｂ信号「１」とＦＦ１１４ａ-ｎに格納されていた「１」とを受付けて、ＯＲ回路４０４‐１に「１」を出力する。また、ＡＮＤ回路４０３‐１は、反転させたｓｈｉｆｔ−ｅｎｂ信号「０」、反転させたＩ２Ｃ＿ＷＲＩＴＥ＿ＶＡＬ信号「１」、ＦＦ４０５‐１の出力「０」を受付け、ＯＲ回路４０４‐１に「０」を出力する。
In this case, the AND circuit 401-1 receives the inverted shift-enb signal “0” and outputs “0” to the OR circuit 404-1. The AND circuit 402-1 receives the shift-enb signal “1” and “1” stored in the
そして、ＯＲ回路４０４‐１は、ＡＮＤ回路４０１‐１から「０」、ＡＮＤ回路４０２‐１から「１」、ＡＮＤ回路４０３‐１から「０」を受付け、ＦＦ４０５‐１に「１」を出力する。また、ＦＦ４０５‐１に格納されていた「０」は、隣接するＡＮＤ回路４０２‐２に出力され、ＦＦ４０５‐２にシフトする。 The OR circuit 404-1 receives “0” from the AND circuit 401-1, “1” from the AND circuit 402-1, and “0” from the AND circuit 403-1, and outputs “1” to the FF 405-1. To do. Further, “0” stored in the FF 405-1 is output to the adjacent AND circuit 402-2 and shifted to the FF 405-2.
このように、シフトレジスタ１１３ｃは、ｓｈｉｆｔ−ｅｎｂ１１３ａからデータをシフトさせることを許可する信号を受信した場合、シフトレングスレジスタ１１３ｂに保持される数だけデータをシフトさせる。この結果、シフトレジスタ１１３ｃには、故障フラグラッチ１１４に保持されていたデータがシフトする。
As described above, when the
［故障フラグ取得処理の処理手順］
次に図８及び図９を用いて、実施例１に係るＣＰＵ１００における故障フラグ取得処理の処理手順を説明する。図８では、命令制御部によるＡＳＩコマンド発行処理の処理手順を説明し、図９では、Ｉ２Ｃコマンド実行部による故障フラグの読み出し処理の処理手順を説明する。[Failure flag acquisition processing procedure]
Next, the processing procedure of the failure flag acquisition process in the
（命令制御部によるＡＳＩコマンド発行処理）
図８は、命令制御部によるＡＳＩコマンド発行処理の処理手順を示すフローチャートである。図８に示すように、命令制御部１２１は、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』命令を発行する（ステップＳ１０１）。そして、命令制御部１２１は、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＬＯＣＫビットを読み出し、読み出した値が「０」であるか否かを判定する（ステップＳ１０２）。(ASI command issuance processing by the instruction control unit)
FIG. 8 is a flowchart showing a processing procedure of ASI command issue processing by the instruction control unit. As illustrated in FIG. 8, the
ここで、命令制御部１２１は、読み出した値が「０」でないと判定した場合（ステップＳ１０２、Ｎｏ）、ステップＳ１０１に移行する。すなわち、命令制御部１２１は、他のプロセッサ部、またはサービスプロセッサ１００がＩ２Ｃコマンドを実行中である。したがって、命令制御部１２１は、読み出した値が「０」でない場合には、他のプロセッサ部、またはサービスプロセッサ１００によるＩ２Ｃコマンドの完了を待つ。そして、命令制御部１２１は、他のプロセッサ部あるいはサービスプロセッサ１００によるＩ２Ｃコマンドの完了後に、Ｉ２Ｃコマンドを発行する。そのために、命令制御部１２１は、読み出した値が「０」になるまで所定の間隔を置いて、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』命令の発行を繰り返す。
Here, when the
一方、命令制御部１２１は、読み出した値が「０」であると判定した場合（ステップＳ１０２、Ｙｅｓ）、ＡＳＩコマンド経由のＩ２Ｃコマンドの実行が可能であると判定し、以下の処理を実行する。すなわち、命令制御部１２１は、ＬＯＣＫ＝１、制御したい機能ブロックのＬＯＣＫ＿ＩＤ、実行コマンドを指定して、『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』命令を発行する（ステップＳ１０３）。
On the other hand, if the
続いて、命令制御部１２１は、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』命令を発行する（ステップＳ１０４）。そして、命令制御部１２１は、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＬＯＣＫビット及びＬＯＣＫ＿ＩＤを読み出し、読み出した値が「１」であり、かつ、指定したＬＯＣＫ＿ＩＤであるか否かを判定する（ステップＳ１０５）。
Subsequently, the
ここで、命令制御部１２１は、読み出した値が「１」、指定したＬＯＣＫ＿ＩＤの２つの条件のいずれかが満たされていないと判定した場合（ステップＳ１０５、Ｎｏ）、ステップＳ１０１に移行する。この場合、ステップＳ１０３で発行した『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』の実行権の獲得が失敗し、命令が実行されなかったことを意味する。
Here, when the
一方、命令制御部１２１は、２つの条件が満たされていると判定した場合（ステップＳ１０５、Ｙｅｓ）、『ＡＳＩ＿ＣＭＤ＿ＲＥＣＥＩＶＥ＿ＲＥＧ』命令を発行する（ステップＳ１０６）。
On the other hand, if the
そして、命令制御部１２１は、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＢＵＳＹ＝「０」であるか否かを判定する（ステップＳ１０７）。ここで、命令制御部１２１は、ＢＵＳＹ＝「０」でないと判定した場合（ステップＳ１０７、Ｎｏ）、ステップＳ１０６に移行し、ＢＵＳＹ＝「０」になるまで処理を繰り返す。この場合、命令制御部１２１は、ステップＳ１０３で発行したＩ２ＣコマンドがＩ２Ｃコマンド実行部によって実行中であると判定する。
Then, the
一方、命令制御部１２１は、ＢＵＳＹ＝「０」であると判定した場合（ステップＳ１０７、Ｙｅｓ）、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＮＡＣＫ＝「０」であるか否かを判定する（ステップＳ１０８）。ここで、命令制御部１２１は、ＮＡＣＫ＝「０」であると判定した場合（ステップＳ１０８、Ｙｅｓ）、ステップＳ１０３において発行したコマンドが機能ブロックの状態を読み出すＲｅａｄコマンドであるか否かを判定する（ステップＳ１０９）。
On the other hand, if the
ここで、命令制御部１２１は、Ｒｅａｄコマンドであると判定した場合（ステップＳ１０９、Ｙｅｓ）、ｄａｔａ［３１：０］を読み出し（ステップＳ１１０）、ステップＳ１１１に移行する。一方、命令制御部１２１は、Ｒｅａｄコマンドでないと判定した場合（ステップＳ１０９、Ｎｏ）、ステップＳ１１１に移行する。
If the
ステップＳ１１１において、命令制御部１２１は、連続して新たなコマンドを発行するか否かを判定する（ステップＳ１１１）。命令制御部１２１は、連続して新たなコマンドを発行しないと判定した場合（ステップＳ１１１、Ｎｏ）、ａｓｉ＿ｃｍｄ＿ａｃｃｅｓｓ＿ｒｅｇ．ＬＯＣＫ＝「０」で『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』命令を発行する（ステップＳ１１２）。この命令により、命令制御部１２１は、ＡＳＩコマンドによるＩ２Ｃコマンドの排他制御権を開放し、一連のＩ２Ｃコマンド処理を終了する。一方、命令制御部１２１は、連続して新たなコマンドを発行すると判定した場合（ステップＳ１１１、Ｙｅｓ）、ステップＳ１１４に移行する。
In step S111, the
命令制御部１２１は、ステップＳ１０８において、ＮＡＣＫ＝「０」でないと判定した場合（ステップＳ１０８、Ｎｏ）、ａｓｉ＿ｃｍｄ＿ｒｅｃｅｉｖｅ＿ｒｅｇ．ＮＡＣＫ＝「１」であるか否かを判定する（ステップＳ１１３）。ここで、命令制御部１２１は、ＮＡＣＫ＝「１」でないと判定した場合（ステップＳ１１３、Ｎｏ）、ステップＳ１１４に移行する。
If the
一方、命令制御部１２１は、ＮＡＣＫ＝「１」であると判定した場合（ステップＳ１１３、Ｙｅｓ）、ソフトエラーが生じていると判定し（ステップＳ１１５）、処理を終了する。なお、この場合、命令制御部１２１は、ソフトエラーが生じたことをサービスプロセッサ１０に通知する。
On the other hand, when determining that NACK = “1” (Yes in step S113), the
ステップＳ１１４において、命令制御部１２１は、ＬＯＣＫ＝１、ＬＯＣＫ＿ＩＤ＝７Ｆを指定して、『ＡＳＩ＿ＣＭＤ＿ＡＣＣＥＳＳ＿ＲＥＧ』命令を発行し（ステップＳ１１４）、ステップＳ１０６に移行する。
In step S114, the
（Ｉ２Ｃコマンド実行部による故障フラグの読み出し処理）
図９は、Ｉ２Ｃコマンド実行部による故障フラグ読み出し処理の処理手順を示すフローチャートである。例えば、Ｉ２Ｃコマンド実行部は、Ｉ２Ｃコマンド制御部１１２からアクセスを受付けたことを契機に処理を実行する。(Failure flag read processing by the I2C command execution unit)
FIG. 9 is a flowchart illustrating a processing procedure of a failure flag read process by the I2C command execution unit. For example, the I2C command execution unit executes processing upon receiving access from the I2C
図９に示すように、故障フラグを読み出す機能ブロックのＩ２Ｃコマンド実行部は、フラグフリーズレジスタ１１６が「１」に設定される（ステップＳ２０１）。そして、Ｉ２Ｃコマンド実行部は、シフトレングスレジスタにシフト数を決定し（ステップＳ２０２）、ＳＨＩＦＴ＿ｅｎｂ信号を「１」にする（ステップＳ２０３）。
As shown in FIG. 9, in the I2C command execution unit of the functional block that reads the failure flag, the
ここで、Ｉ２Ｃコマンド実行部において、ＳＨＩＦＴ＿ｅｎｂ信号が「１」になった場合、ＬＯＯＰ０に接続された故障フラグが選択されて、シフトレジスタに６４ビットのデータとして読み出される。また、６４ビットのデータをシフトレジスタに読み出した場合、ＳＨＩＦＴ＿ｅｎｂ信号が「０」になる。 Here, in the I2C command execution unit, when the SHIFT_enb signal becomes “1”, the failure flag connected to LOOP0 is selected and read as 64-bit data into the shift register. Further, when 64-bit data is read out to the shift register, the SHIFT_enb signal becomes “0”.
続いて、Ｉ２Ｃコマンド実行部は、読み出したデータをＩ２Ｃコマンド制御部が有する、プログラムからアクセス可能なＩ２Ｃレシーブレジスタに転送する（ステップＳ２０４）。また、Ｉ２Ｃコマンド実行部は、さらに別のｌｏｏｐから故障フラグを読み出すアクセスを受付けたか否かを判定する（ステップＳ２０５）。ここで、Ｉ２Ｃコマンド実行部は、さらに別のｌｏｏｐから故障フラグを読み出すアクセスを受付けたと判定した場合（ステップＳ２０５、Ｙｅｓ）、ステップＳ２０２に移行し、故障フラグの読み出し処理を実行する。 Subsequently, the I2C command execution unit transfers the read data to the I2C receive register accessible by the program included in the I2C command control unit (step S204). Further, the I2C command execution unit determines whether or not an access for reading a failure flag from another loop has been received (step S205). If the I2C command execution unit determines that access to read a failure flag from another loop has been received (step S205, Yes), the process proceeds to step S202, and a failure flag read process is executed.
一方、Ｉ２Ｃコマンド実行部は、別のｌｏｏｐから故障フラグを読み出すアクセスを受付けていないと判定した場合（ステップＳ２０５、Ｎｏ）、フラグフリーズレジスタ１１６が「０」に設定され（ステップＳ２０６）、処理を終了する。
On the other hand, when the I2C command execution unit determines that access for reading the failure flag from another loop is not accepted (No in step S205), the
［実施例１の効果］
上述してきたように、実施例１では、共通部１１０及び各機能ブロックがＩ２Ｃコマンド実行部を有する。そして、Ｉ２Ｃコマンド制御部１１２は、命令制御部１２１によって故障フラグを回収するＡＳＩコマンドが発行された場合、故障フラグを回収するＩ２Ｃコマンドを生成し、生成したＩ２Ｃコマンドを共通部１１０及び各機能ブロックに送信する。これによって、Ｉ２Ｃコマンド実行部は、故障フラグラッチに保持される故障フラグを読み出すことができる。すなわち、実施例１に係るＣＰＵ１００において、サービスプロセッサ１０からスキャンチェーンを用いて故障フラグをスキャンアウトしなくても、ＣＰＵ１００の故障フラグを読み出すことができる。[Effect of Example 1]
As described above, in the first embodiment, the
これまで記述してきたような回路を各機能ブロックにＩ２Ｃコマンド実行部を組み込むことで、１つの機能ブロックの故障フラグを読み出している間に、他の機能ブロックで起きたエラーを漏れることなく故障フラグラッチに取り込むことが可能となる。なお、各機能ブロックは、決定は、ａｓｉ＿ｃｍｄ＿ａｃｃｅｓｓ＿ｒｅｇ．ＬＯＣＫ＿ＩＤに各機能ブロックにあらかじめ指定されている値を書き込むことで制御可能である。 By incorporating the I2C command execution unit into each function block with the circuit described so far, while reading the failure flag of one function block, the failure flag latches without leaking an error that occurred in another function block It becomes possible to import to. Each function block determines asi_cmd_access_reg. Control can be performed by writing a value designated in advance to each functional block in LOCK_ID.
また、近年、ＳｏＣ（System on Chip）化によってＣＰＵが大規模になってきている。このため、ＣＰＵ全体のシミュレーションモデルを作成し、システム制御のテストベンチを走行するシミュレーションを行う場合、コンパイル時間、テストベンチの走行時間が長くなる。すなわち、ＣＰＵ全体でシミュレーションを実行することは、非常に困難になってきている。しかし、本発明によりエミュレータを使用したＣＰＵの検証を行う場合、ＡＳＩコマンドを使用したテストプログラムを作成することで、ＣＰＵ全体のモデルでのシステム制御レジスタの検証を行うことが可能になる。 In recent years, CPUs have become large-scale due to SoC (System on Chip). For this reason, when a simulation model of the entire CPU is created and a simulation for running on a system-controlled test bench is performed, the compilation time and the running time of the test bench become longer. In other words, it has become very difficult to execute a simulation with the entire CPU. However, when verifying a CPU using an emulator according to the present invention, it is possible to verify a system control register in a model of the entire CPU by creating a test program using an ASI command.
ＣＰＵのシステム制御の検証においても、ＣＰＵ全体でエミュレートすることが可能となり、ＣＰＵの品質向上が可能となる。 Even in the verification of the CPU system control, the CPU as a whole can be emulated, and the quality of the CPU can be improved.
本発明のＩ２Ｃコマンド制御部及びＩ２Ｃコマンド実行部を組み込むことでサービスプロセッサがなくても、ソフトウェアからＩ２Ｃ制御部を介してＩ２Ｃコマンド実行部にアクセスし、ハードウェア情報が読み出せる。このため、サービスプロセッサを用いず、ＣＰＵ１００単独でＣＰＵ１００の設定が可能となる。また、ＣＰＵの設定を変えることができるので、ソフトウェアにあったＣＰＵの構成に変更することができる。この結果、ＣＰＵの処理性能を向上させることができる。
By incorporating the I2C command control unit and the I2C command execution unit of the present invention, the hardware information can be read by accessing the I2C command execution unit from the software via the I2C control unit even without a service processor. Therefore, the
また、ソフトウェアは、ＣＰＵのハードウェア情報が読み出せるために、得られた故障情報から致命的な故障を回避することが可能になる。 Further, since the software can read the hardware information of the CPU, it is possible to avoid a fatal failure from the obtained failure information.
また、サービスプロセッサが必要なシステムであっても、ＣＰＵのハードウェアの設定を制御する機能を削減できるため、サービスプロセッサの簡易化によりコストの削減が可能である。 Even in a system that requires a service processor, the function for controlling the hardware settings of the CPU can be reduced, so that the cost can be reduced by simplifying the service processor.
ところで、本発明は、上述した実施例以外にも、種々の異なる形態にて実施されてよい。そこで、実施例２では、本発明に含まれる他の実施例について説明する。 By the way, this invention may be implemented with a various different form other than the Example mentioned above. Accordingly, in the second embodiment, another embodiment included in the present invention will be described.
（エラー制御論理のデバッグ）
また本発明は、このエラー制御論理のデバッグにも用いることでこの回路の品質を保証することが可能である。(Debug error control logic)
The present invention can also be used for debugging the error control logic to guarantee the quality of the circuit.
機能ブロックが有するシフトレジスタのｄａｔａ［６３:０］に、サービスプロセッサがある値、例えば、「０×１２３４５６７８９ａｂｃｄｅｆ」を書き込んでおく。また、Ｉ２Ｃコマンド実行部に接続されている故障フラグラッチのラッチ数をシフトレングスレジスタにも書き込む。 A certain value, for example, “0 × 123456789abcdef” is written in data [63: 0] of the shift register included in the functional block. In addition, the number of failure flag latches connected to the I2C command execution unit is also written to the shift length register.
そして、Ｉ２Ｃコマンド制御部１１２は、フラグフリーズレジスタに「１」を設定し、故障フラグが更新されないようする。続いて、Ｉ２Ｃコマンド制御部１１２は、シフトレングスレジスタの値が「０」になるまで故障フラグラッチを読み出すコマンドを発行する。
Then, the I2C
ここで、シフトレジスタに書き込んだ値が故障フラグレジスタを伝播して再度シフトレジスタに格納される場合、故障フラグレジスタの制御回路が正常であると判定できる。一方、正しい値がシフトレジスタに戻ってこなければ、制御回路または故障フラグレジスタの接続を誤っていることが検出できる。 Here, when the value written in the shift register propagates through the failure flag register and is stored again in the shift register, it can be determined that the control circuit of the failure flag register is normal. On the other hand, if the correct value does not return to the shift register, it can be detected that the connection of the control circuit or the failure flag register is incorrect.
（擬似故障によるＣＰＵの動作シミュレーション）
また、このシフトレジスタへの書き込み方法を利用してシフトレジスタに接続されている故障フラグラッチを「１」にセットすることで、ＣＰＵに擬似故障を起こした場合の動作をシミュレーションすることも可能である。(CPU operation simulation due to simulated failure)
Further, by setting the failure flag latch connected to the shift register to “1” by using this method of writing to the shift register, it is possible to simulate the operation in the case where a pseudo failure occurs in the CPU. .
例えば、サービスプロセッサがシフトレジスタのいずれかのビットに「１」を書き込んでおく。そして、Ｉ２Ｃコマンド制御部１１２は、故障フラグレジスタが更新されないようにフリーズ信号を「１」にする。続いて、故障フラグラッチの擬似故障を起こす対象となるＦＦに個別に割り振られている番号をシフトレングスレジスタに書き込み、読み出しコマンドを発行する。この結果、シフトレジスタに書き込んだ値は、故障フラグレジスタの擬似故障を起こす対象となるＦＦまでシフトされて、擬似故障を起こす対象となるＦＦの値が「１」に変化する。この方法によって、ＣＰＵの故障時の動作のシミュレーションをおこなうことが可能となる。
For example, the service processor writes “1” in any bit of the shift register. Then, the I2C
（システム構成等）
本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。(System configuration etc.)
Of the processes described in the present embodiment, all or part of the processes described as being automatically performed may be performed manually. Alternatively, all or part of the processing described as being performed manually can be automatically performed by a known method. In addition, the processing procedures, control procedures, and specific names shown in the text and drawings can be arbitrarily changed unless otherwise specified.
また、図示した記憶部が格納する情報は一例に過ぎず、必ずしも図示のごとく情報が格納される必要はない。 Further, the information stored in the illustrated storage unit is only an example, and it is not always necessary to store the information as illustrated.
また、各種の負荷や使用状況などに応じて、各実施例において説明した各処理の各ステップでの処理の順番を変更してもよい。 Further, the order of processing in each step of each processing described in each embodiment may be changed according to various loads and usage conditions.
また、図示した各構成部は、機能概念的なものであり、必ずしも物理的に図示のごとく構成されていることを要しない。例えば、共通部１１０において、Ｉ２Ｃコマンド解釈部１１１とＩ２Ｃコマンド制御部１１２とが統合されてもよい。
Each illustrated component is functionally conceptual and does not necessarily need to be physically configured as illustrated. For example, in the
１０ サービスプロセッサ
１００ ＣＰＵ
１１０ 共通部
１１１ Ｉ２Ｃコマンド解釈部
１１２ Ｉ２Ｃコマンド制御部
１１３、１２２、１３１、１４１、１５１ Ｉ２Ｃコマンド実行部
１１３ａ ｓｈｉｆｔ−ｅｎｂ
１１３ｂ シフトレングスレジスタ
１１３ｃ シフトレジスタ
１１４、１２３、１３２、１４２、１５２ 故障フラグラッチ
１１５ Ｉ２Ｃレシーブレジスタ
１１６ フラグフリーズレジスタ
１２０ コア部
１２１ 命令制御部
１３０ Ｌ２キャッシュ制御部
１４０ 入出力制御部
１５０ メモリ制御部10
110
113b
Claims (10)
前記回路部の状態を示す状態情報を保持する状態情報保持部と、
プログラムに含まれる、制御命令を生成するための制御命令生成命令をデコードする命令制御部と、
前記命令制御部がデコードした制御命令生成命令が、前記状態情報保持部からの状態情報を読み出す状態情報読出命令を生成する制御命令生成命令である場合に、状態情報読出命令を生成する命令生成部と、
前記命令生成部が生成した状態情報読出命令に基づき、前記状態情報保持部から状態情報を読出して、プログラムから読出し可能なレジスタ部に格納する命令実行部と
を有することを特徴とする演算処理装置。In an arithmetic processing unit having a circuit unit,
A state information holding unit for holding state information indicating the state of the circuit unit;
An instruction control unit for decoding a control instruction generation instruction for generating a control instruction included in the program;
A command generation unit that generates a status information read command when the control command generation command decoded by the command control unit is a control command generation command that generates a status information read command for reading status information from the status information holding unit When,
An instruction execution unit that reads state information from the state information holding unit and stores the state information in a register unit that can be read from a program based on a state information read command generated by the command generation unit. .
前記命令実行部は、前記命令生成部が生成した状態情報書換命令に基づき、前記状態情報保持部が保持する状態情報を、指定された情報に書き換えることを特徴とする請求項１記載の演算処理装置。When the instruction generation unit is a control instruction generation instruction that generates a state information rewrite instruction for rewriting the state information held by the state information holding unit with specified information, the control instruction generation instruction decoded by the instruction control unit And generating the status information rewriting instruction,
The arithmetic processing according to claim 1, wherein the instruction execution unit rewrites the state information held by the state information holding unit to specified information based on the state information rewriting instruction generated by the instruction generation unit. apparatus.
前記状態情報保持部が保持する状態情報の更新を抑止するロック情報を保持するロック情報保持部を有し、
前記状態情報保持部は、前記ロック情報保持部がロック情報を保持している間は、保持する状態情報を更新せずに保持し続けることを特徴とする請求項１記載の演算処理装置。The arithmetic processing unit further includes:
A lock information holding unit that holds lock information that suppresses updating of the state information held by the state information holding unit;
The arithmetic processing apparatus according to claim 1, wherein the state information holding unit keeps holding the state information without updating while the lock information holding unit holds the lock information.
命令を読み出して実行するコア部、Ｌ２キャッシュの制御を実行するＬ２キャッシュ制御部、自装置と接続される入出力装置との情報の入出力を制御する入出力制御部、メモリの制御を実行するメモリ制御部及び、前記コア部、前記Ｌ２キャッシュ制御部、前記入出力制御部、前記メモリ制御部それぞれに接続される共通部を前記回路部として有し、
前記コア部は、前記命令制御部と前記レジスタ部とを有し、
前記共通部は、前記命令生成部を有し、
前記コア部、前記Ｌ２キャッシュ制御部、前記入出力制御部、前記メモリ制御部、前記共通部それぞれは、前記命令実行部と前記状態情報保持部とを有する
ことを特徴とする請求項１に記載の演算処理装置。The arithmetic processing unit is
A core unit that reads and executes instructions, an L2 cache control unit that executes control of an L2 cache, an input / output control unit that controls input / output of information with an input / output device connected to the own device, and a memory control A memory control unit, a common unit connected to each of the core unit, the L2 cache control unit, the input / output control unit, and the memory control unit as the circuit unit;
The core unit includes the instruction control unit and the register unit,
The common unit includes the instruction generation unit,
The core unit, the L2 cache control unit, the input / output control unit, the memory control unit, and the common unit each include the instruction execution unit and the state information holding unit. Arithmetic processing unit.
前記演算処理装置が有する命令制御部が、プログラムに含まれ、前記回路部の状態を示す状態情報を読み出す制御命令を生成する制御命令生成命令をデコードし、
前記演算処理装置が有する命令生成部が、前記命令制御部がデコードした制御命令生成命令に基づき、状態情報読出命令を生成し、
前記演算処理装置が有する命令実行部が、前記命令生成部が生成した状態情報読出命令に基づき、前記回路部の状態を示す状態情報を保持する状態情報保持部から状態情報を読出して、プログラムから読出し可能なレジスタ部に格納する
ことを特徴とする演算処理装置の制御方法。In a control method of an arithmetic processing unit having a circuit unit,
An instruction control unit included in the arithmetic processing unit is included in the program, decodes a control instruction generation instruction for generating a control instruction for reading out state information indicating the state of the circuit unit,
The instruction generation unit included in the arithmetic processing unit generates a state information read instruction based on the control instruction generation instruction decoded by the instruction control unit,
The instruction execution unit included in the arithmetic processing unit reads state information from a state information holding unit that holds state information indicating the state of the circuit unit based on the state information read instruction generated by the instruction generation unit, A method for controlling an arithmetic processing unit, comprising: storing in a readable register unit.
前記命令生成部が、前記命令制御部がデコードした制御命令生成命令に基づき、前記状態情報保持部が保持する情報を、指定された情報に書き換える状態情報書換命令を生成し、
前記命令実行部が、前記命令生成部が生成した状態情報書換命令に基づき、前記前記状態情報保持部が保持する情報を、指定された情報に書き換える
ことを特徴とする請求項６記載の演算処理装置の制御方法。The control method of the arithmetic processing unit is further
Based on the control instruction generation instruction decoded by the instruction control unit, the instruction generation unit generates a state information rewrite instruction for rewriting the information held by the state information holding unit to specified information,
The arithmetic processing according to claim 6, wherein the instruction execution unit rewrites information held by the state information holding unit to specified information based on a state information rewriting instruction generated by the instruction generation unit. Device control method.
前記演算処理装置はさらに、
前記状態情報保持部が保持する状態情報の更新を抑止するロック情報を保持するロック情報保持部を有し、
前記状態情報保持部は、前記ロック情報保持部がロック情報を保持している間は、保持する状態情報を更新せずに保持し続ける
ことを特徴とする請求項６記載の演算処理装置の制御方法。In the control method of the arithmetic processing unit,
The arithmetic processing unit further includes:
A lock information holding unit that holds lock information that suppresses updating of the state information held by the state information holding unit;
The control of the arithmetic processing device according to claim 6, wherein the state information holding unit keeps holding the state information without updating while the lock information holding unit holds the lock information. Method.
前記演算処理装置はさらに、
命令を読み出して実行するコア部、Ｌ２キャッシュの制御を実行するＬ２キャッシュ制御部、自装置と接続される入出力装置との情報の入出力を制御する入出力制御部、メモリの制御を実行するメモリ制御部及び、前記コア部、前記Ｌ２キャッシュ制御部、前記入出力制御部、前記メモリ制御部それぞれに接続される共通部を前記回路部として有し、
前記コア部が有する前記命令制御部が、制御命令生成命令をデコードし、
前記共通部が有する前記命令生成部が、前記命令制御部がデコードした制御命令生成命令に基づき、状態情報読出命令を生成し、
前記コア部、前記Ｌ２キャッシュ制御部、前記入出力制御部、前記メモリ制御部、前記共通部それぞれが有する命令実行部が、前記状態情報読出命令に基づき、自身を含む回路部が有する前記状態情報保持部から状態情報を読出して、前記コア部が有する前記レジスタ部に格納する
ことを特徴とする請求項６に記載の演算処理装置の制御方法。In the control method of the arithmetic processing unit,
The arithmetic processing unit further includes:
A core unit that reads and executes instructions, an L2 cache control unit that executes control of an L2 cache, an input / output control unit that controls input / output of information with an input / output device connected to the own device, and a memory control A memory control unit, a common unit connected to each of the core unit, the L2 cache control unit, the input / output control unit, and the memory control unit as the circuit unit;
The instruction control unit included in the core unit decodes a control instruction generation instruction,
The command generation unit included in the common unit generates a status information read command based on the control command generation command decoded by the command control unit,
The state information included in the circuit unit including the instruction execution unit included in each of the core unit, the L2 cache control unit, the input / output control unit, the memory control unit, and the common unit based on the state information read command. The method according to claim 6, wherein state information is read from a holding unit and stored in the register unit included in the core unit.
前記命令生成部は、前記状態情報読出命令を生成するとともに、前記コア部、前記Ｌ２キャッシュ制御部、前記入出力制御部、前記メモリ制御部、前記共通部のいずれの命令実行部に前記状態情報読出命令を送信するかを決定し、決定した命令実行部に前記生成した状態情報読出命令を送信することを特徴とする請求項９に記載の演算処理装置の制御方法。In the control method of the arithmetic processing unit,
The instruction generation unit generates the state information read instruction, and transmits the state information to any instruction execution unit of the core unit, the L2 cache control unit, the input / output control unit, the memory control unit, and the common unit. 10. The method according to claim 9, wherein it is determined whether to transmit a read command, and the generated state information read command is transmitted to the determined command execution unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013520386A JPWO2012172682A1 (en) | 2011-06-17 | 2011-06-17 | Arithmetic processing device and control method of arithmetic processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013520386A JPWO2012172682A1 (en) | 2011-06-17 | 2011-06-17 | Arithmetic processing device and control method of arithmetic processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2012172682A1 true JPWO2012172682A1 (en) | 2015-02-23 |
Family
ID=52687718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013520386A Pending JPWO2012172682A1 (en) | 2011-06-17 | 2011-06-17 | Arithmetic processing device and control method of arithmetic processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPWO2012172682A1 (en) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229820B2 (en) * | 1982-05-10 | 1987-06-29 | Hitachi Ltd | |
| JPS62192824A (en) * | 1986-02-20 | 1987-08-24 | Fujitsu Ltd | Access system for processor |
| JPS6479835A (en) * | 1987-09-22 | 1989-03-24 | Nec Corp | Data processor |
| JPH0375939A (en) * | 1989-08-18 | 1991-03-29 | Nec Eng Ltd | Information processing system |
| JPH06139112A (en) * | 1992-10-23 | 1994-05-20 | Fujitsu Ltd | Method and device for preparing flag code |
| JPH0764827A (en) * | 1993-08-31 | 1995-03-10 | Kofu Nippon Denki Kk | Information processing system |
| JPH08235073A (en) * | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | Microcomputer |
| JPH1011319A (en) * | 1996-06-25 | 1998-01-16 | Hitachi Ltd | Method for maintaining multiprocessor system |
| JP2979553B2 (en) * | 1989-09-13 | 1999-11-15 | 日本電気株式会社 | Fault diagnosis method |
| JP2004326775A (en) * | 2003-04-28 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | Mechanism for fru fault isolation in distributed node environment |
| JP2004326784A (en) * | 2003-04-28 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | Cross-chip communication mechanism of distributed node topology |
| JP2005044361A (en) * | 2003-07-25 | 2005-02-17 | Internatl Business Mach Corp <Ibm> | Self-contained processor subsystem as component for system-on-chip design |
| JP2009236879A (en) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | Scan control method, scan control circuit and device |
| JP2010218367A (en) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | Processing apparatus and method for acquiring log information |
-
2011
- 2011-06-17 JP JP2013520386A patent/JPWO2012172682A1/en active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229820B2 (en) * | 1982-05-10 | 1987-06-29 | Hitachi Ltd | |
| JPS62192824A (en) * | 1986-02-20 | 1987-08-24 | Fujitsu Ltd | Access system for processor |
| JPS6479835A (en) * | 1987-09-22 | 1989-03-24 | Nec Corp | Data processor |
| JPH0375939A (en) * | 1989-08-18 | 1991-03-29 | Nec Eng Ltd | Information processing system |
| JP2979553B2 (en) * | 1989-09-13 | 1999-11-15 | 日本電気株式会社 | Fault diagnosis method |
| JPH06139112A (en) * | 1992-10-23 | 1994-05-20 | Fujitsu Ltd | Method and device for preparing flag code |
| JPH0764827A (en) * | 1993-08-31 | 1995-03-10 | Kofu Nippon Denki Kk | Information processing system |
| JPH08235073A (en) * | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | Microcomputer |
| JPH1011319A (en) * | 1996-06-25 | 1998-01-16 | Hitachi Ltd | Method for maintaining multiprocessor system |
| JP2004326775A (en) * | 2003-04-28 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | Mechanism for fru fault isolation in distributed node environment |
| JP2004326784A (en) * | 2003-04-28 | 2004-11-18 | Internatl Business Mach Corp <Ibm> | Cross-chip communication mechanism of distributed node topology |
| JP2005044361A (en) * | 2003-07-25 | 2005-02-17 | Internatl Business Mach Corp <Ibm> | Self-contained processor subsystem as component for system-on-chip design |
| JP2009236879A (en) * | 2008-03-28 | 2009-10-15 | Fujitsu Ltd | Scan control method, scan control circuit and device |
| JP2010218367A (en) * | 2009-03-18 | 2010-09-30 | Fujitsu Ltd | Processing apparatus and method for acquiring log information |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0453394B1 (en) | Dynamic process for the generation of biased pseudo-random test patterns for the functional verification of hardware designs | |
| US20050268195A1 (en) | Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems | |
| EP2479673B1 (en) | Software architecture for validating C++ programs using symbolic execution | |
| JP2005129053A (en) | Fault-tolerant multi-core microprocessing | |
| US6732297B2 (en) | Pipeline testing method, pipeline testing system, pipeline test instruction generation method and storage method | |
| JP7088897B2 (en) | Data access methods, data access devices, equipment and storage media | |
| US7447966B2 (en) | Hardware verification scripting | |
| KR100607023B1 (en) | Program processing apparatus | |
| WO2012172682A1 (en) | Arithmetic processing device and control method for arithmetic processing device | |
| KR20050021241A (en) | Program processing apparatus | |
| JP2878503B2 (en) | Integrated circuit including standard cells, application cells, and test cells | |
| JP2007058450A (en) | Semiconductor integrated circuit | |
| JPWO2012172682A1 (en) | Arithmetic processing device and control method of arithmetic processing device | |
| CN113704040A (en) | Microprocessor memory reliability testing method | |
| EP3734491A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
| Grosso et al. | A software-based self-test methodology for system peripherals | |
| JPS63193237A (en) | Semiconductor integrated circuit device | |
| US9721048B1 (en) | Multiprocessing subsystem with FIFO/buffer modes for flexible input/output processing in an emulation system | |
| CN114138588B (en) | Method, system, equipment and medium for deriving debug information of controller | |
| JP7172155B2 (en) | Electronic control device and software generation method | |
| CN108604205B (en) | Test point creating method, device and system | |
| CN115718685A (en) | CPU test method, device, electronic equipment and storage medium | |
| WO2011010427A1 (en) | Running state monitoring apparatus and running state monitoring method | |
| US9342359B2 (en) | Information processing system and information processing method | |
| JP2004362157A (en) | Semiconductor device, method for allocating its address, and method for controlling semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |