JPWO2012147609A1 - スイッチング電源装置及びこれを用いた電子機器 - Google Patents

Abstract

非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑えることのできるスイッチング電源装置を提供する。スイッチング電源装置（１）は、帰還電圧（ＦＢ）と基準電圧（ＲＥＦ）の比較結果に応じてスイッチ素子（１１，１２）のオン／オフ制御を行うことにより、入力電圧（ＩＮ）から出力電圧（ＯＵＴ）を生成する非線形制御方式のスイッチング制御部（１３，１４，１６，１７）と、スイッチ素子（１１，１２）の一端に現れるスイッチ電圧（ＳＷ）を監視し、スイッチ電圧（ＳＷ）のデューティに基づいて、スイッチング制御部（１３，１４，１６，１７）におけるスイッチ素子（１１）のオン時間（Ｔｏｎ）を設定するオン時間設定部（１５）とを有する。

Description

本発明は、非線形制御方式のスイッチング電源装置、及び、これを用いた電子機器に関するものである。

図８は、非線形制御方式（ここではボトム検出オン時間固定方式）を採用したスイッチング電源装置の従来例を示す回路ブロック図及び動作波形図である。なお、図８に描写されているスイッチング電源装置は、入力電圧ＩＮを降圧して所望の出力電圧ＯＵＴを生成する同期整流方式の降圧型ＤＣ／ＤＣコンバータである。

上記に関連する従来技術の一例としては、特許文献１〜特許文献５が挙げられる。

特開２００８−２９１５９号公報 特開２００９−１４８１５５号公報 特開２００９−１４８１５７号公報 米国特許第７７１４５４７号公報 特開２０１０−２２６９３０号公報

非線形制御方式のスイッチング電源装置は、線形制御方式（例えば電圧モード制御方式や電流モード制御方式）のスイッチング電源装置に比べて、簡単な回路構成で、高い負荷応答特性が得られるという特長を有している。

しかしながら、非線形制御方式のスイッチング電源装置では、出力トランジスタのスイッチング周波数が入力電圧ＶＩＮ、出力電圧ＶＯＵＴ、及び、出力電流ＩＯＵＴに応じて大きく変化する。そのため、非線形制御方式のスイッチング電源装置は、線形制御方式のスイッチング電源装置に比べて、出力電圧精度やロードレギュレーション特性（負荷の変動に対する出力電圧ＯＵＴの安定性）が悪いという課題があった。

また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源として、非線形制御方式のスイッチング電源装置を適用しようとした場合には、広い周波数帯域をカバーし得るようにＥＭＩ［ElectroMagnetic Interference］対策やノイズ対策を施さなければならず、セットの設計が困難となっていた。

本発明は、本願の発明者らにより見出された上記の問題点に鑑み、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑えることのできるスイッチング電源装置、及び、これを用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明に係るスイッチング電源装置は、帰還電圧と基準電圧の比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング制御部と；前記スイッチ素子の一端に現れるスイッチ電圧を監視し、前記スイッチ電圧のデューティに基づいて、前記スイッチング制御部における前記スイッチ素子のオン時間を設定するオン時間設定部と；を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源装置において、前記オン時間設定部は前記スイッチ電圧のデューティが大きいほど前記出力トランジスタのオン時間を長くし、前記スイッチ電圧のデューティが小さいほど前記出力トランジスタのオン時間を短くする構成（第２の構成）にするとよい。

また、上記第２の構成から成るスイッチング電源装置において、前記オン時間設定部はキャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、前記スイッチ電圧のデューティに応じた第２電圧を生成する第２電圧生成回路と、前記第１電圧と前記第２電圧を比較して第１制御信号を生成する第１コンパレータと、を含む構成（第３の構成）にするとよい。

また、上記第３の構成から成るスイッチング電源装置において、前記第１電圧生成回路は、前記入力電圧に依存しない一定の充電電流を生成する定電流源と、前記定電流源に接続されたキャパシタと、前記スイッチ素子のオン／オフ制御に応じて前記キャパシタの充放電を切り替える充放電スイッチと、を含む構成（第４の構成）にするとよい。

また、上記第３または第４の構成から成るスイッチング電源装置において、前記第２電圧生成回路は、前記スイッチ電圧のレベルシフト処理を行うレベルシフタと、前記レベルシフタの出力を波形整形するバッファと、前記バッファの出力を平滑して前記第２電圧を生成するフィルタと、を含む構成（第５の構成）にするとよい。

また、上記第５の構成から成るスイッチング電源装置において、前記第２電圧生成回路は、前記スイッチ素子の出力電流に応じて前記第２電圧をオフセットさせる電流帰還部を含む構成（第６の構成）にするとよい。

また、上記第６の構成から成るスイッチング電源装置において、前記電流帰還部は、前記スイッチ素子の両端間電圧を差動増幅する差動アンプと、前記差動アンプの出力を前記第２電圧に足し合わせる加算器と、を含む構成（第７の構成）にするとよい。

また、上記第３〜第７のいずれかの構成から成るスイッチング電源装置において、前記スイッチング制御部は、前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部と、前記基準電圧を生成する基準電圧生成部と、前記帰還電圧と前記基準電圧を比較して第２制御信号を生成する第２コンパレータと、前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、を含む構成（第８の構成）にするとよい。

本発明によれば、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑えることのできるスイッチング電源装置を提供することが可能となる。

スイッチング電源装置の全体構成例を示すブロック図 オン時間設定部の第１構成例を示す図 第１構成例のオン時間設定動作を説明するためのタイムチャート オン時間設定部の第２構成例を示す図 第２構成例のオン時間設定動作を説明するためのタイムチャート オン時間設定部の第３構成例を示す図 第３構成例のオン時間設定動作を説明するためのタイムチャート スイッチング電源装置の一従来例を示す図 スイッチング電源装置を備えたテレビの外観図 スイッチング電源装置を備えたセットトップボックスの外観図

＜全体構成＞
図１は、スイッチング電源装置の全体構成例を示すブロック図である。本構成例のスイッチング電源装置１は、非線形制御方式（ここではボトム検出オン時間固定方式）によって入力電圧ＩＮから出力電圧ＯＵＴを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされる種々のディスクリート部品（インダクタＬ１、キャパシタＣ１、抵抗Ｒ１及びＲ２）と、を有する。

半導体装置１０は、外部との電気的な接続を確立するために、少なくとも外部端子Ｔ１〜Ｔ３を有する。半導体装置１０の外部において、外部端子（電源端子）Ｔ１は、入力電圧ＩＮの印加端に接続されている。外部端子（スイッチ端子）Ｔ２は、インダクタＬ１の第１端に接続されている。インダクタＬ１の第２端、キャパシタＣ１の第１端、及び、抵抗Ｒ１の第１端は、いずれも出力電圧ＯＵＴの印加端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。抵抗Ｒ１の第２端、及び、抵抗Ｒ２の第１端は、いずれも半導体装置１の外部端子（帰還端子）Ｔ３に接続されている。抵抗Ｒ２の第２端は、接地端に接続されている。抵抗Ｒ１及びＲ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した帰還電圧ＦＢを出力する帰還電圧生成部として機能する。

半導体装置１０は、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１及び１２と、ドライバ１３と、ＳＲフリップフロップ１４と、オン時間設定部１５と、コンパレータ１６と、基準電圧生成部１７と、を集積化したいわゆるスイッチング電源ＩＣである。

トランジスタ１１は、外部端子Ｔ１と外部端子Ｔ２との間に接続され、ドライバ１３から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。接続関係について具体的に述べると、トランジスタ１１のドレインは、外部端子Ｔ１に接続されている。トランジスタ１１のソースは、外部端子Ｔ２に接続されている。トランジスタ１１のゲートは、ゲート信号Ｇ１の印加端に接続されている。

トランジスタ１２は、外部端子Ｔ２と接地端との間に接続され、ドライバ１３から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。接続関係について具体的に述べると、トランジスタ１２のドレインは、外部端子Ｔ２に接続されている。トランジスタ１２のソースは、接地端に接続されている。トランジスタ１２のゲートは、ゲート信号Ｇ２の印加端に接続されている。なお、整流素子としては、トランジスタ１２に代えてダイオードを用いても構わない。

ドライバ１３は、ＳＲフリップフロップ１４の出力信号Ｑに応じてゲート信号Ｇ１、Ｇ２を生成し、トランジスタ１１及び１２を相補的（排他的）にスイッチング制御する。なお、本明細書中で用いられる「相補的（排他的）」という文言は、トランジスタ１１、１２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタ１１、１２のオン／オフ遷移タイミングに所定の遅延が与えられている場合（同時オフ期間が設けられている場合）も含む。

ＳＲフリップフロップ１４は、コンパレータ１６から入力されるセット信号Ｓの立上がりエッジで出力信号Ｑをハイレベルにセットし、オン時間設定部１５から入力されるリセット信号Ｒの立上がりエッジで出力信号Ｑをローレベルにリセットする。

オン時間設定部１５は、ＳＲフリップフロップ１４の反転出力信号ＱＢがローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｒにハイレベルのトリガパルスを発生させる。オン時間設定部１５の構成及び動作については、後ほど詳細に説明する。

コンパレータ１６は、外部端子Ｔ３（抵抗Ｒ１と抵抗Ｒ２との接続ノード）から反転入力端（−）に入力される帰還電圧ＦＢ（出力電圧ＯＵＴの分圧電圧）と、基準電圧生成部１７から非反転入力端（＋）に入力される基準電圧ＲＥＦを比較してセット信号Ｓを出力する。帰還電圧ＦＢが基準電圧ＲＥＦよりも高ければセット信号Ｓはローレベルとなり、帰還電圧ＦＢが基準電圧ＲＥＦよりも低ければセット信号Ｓはハイレベルとなる。

基準電圧生成部１７は、バンドギャップ回路などを用いて、入力電圧ＩＮや周囲温度の変動に依存しない一定の基準電圧ＲＥＦを生成する。

なお、上記したドライバ１３、ＳＲフリップフロップ１４、コンパレータ１６、及び、基準電圧生成部１７は、帰還電圧ＦＢと基準電圧ＲＥＦの比較結果に応じてスイッチ素子（トランジスタ１１及び１２）のオン／オフ制御を行うことにより、入力電圧ＩＮから出力電圧ＯＵＴを生成する非線形制御方式のスイッチング制御部として機能する。

＜オン時間設定部＞
［第１構成例］
図２は、オン時間設定部１５の第１構成例を示す図である。第１構成例のオン時間設定部１５Ｘは、電圧／電流変換部Ｘ１と、キャパシタＸ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＸ３と、コンパレータＸ４と、抵抗Ｘ５及びＸ６と、を含む。

電圧／電流変換部Ｘ１は、外部端子Ｔ１に印加される入力電圧ＩＮを電圧／電流変換することにより充電電流ＩＸ（＝Ａ×ＩＮ）を生成する。充電電流ＩＸの電流値は、入力電圧ＩＮの電圧値に応じて変動する。具体的には、入力電圧ＩＮが高いほど充電電流ＩＸは大きくなり、入力電圧ＩＮが低いほど充電電流ＩＸは小さくなる。

キャパシタＸ２の第１端は、電圧／電流変換部Ｘ１に接続されている。キャパシタＸ２の第２端は接地端に接続されている。トランジスタＸ３がオフされているときには、キャパシタＸ２が充電電流ＩＸによって充電され、キャパシタＸ２の第１端に現れる第１電圧ＶＸ１が上昇する。一方、トランジスタＸ３がオンされているときには、キャパシタＸ２がトランジスタＸ３を介して放電され、第１電圧ＶＸ１が低下する。

トランジスタＸ３は、トランジスタ１１及び１２のオン／オフ制御に応じてキャパシタＸ２の充放電を切り替える充放電スイッチである。トランジスタＸ３のドレインは、キャパシタＸ２の第１端に接続されている。トランジスタＸ３のソースは、接地端に接続されている。トランジスタＸ３のゲートは、反転出力信号ＱＢの印加端に接続されている。

上記した電圧／電流変換部Ｘ１、キャパシタＸ２、及び、トランジスタＸ３は、キャパシタＸ２の充放電動作に応じた第１電圧ＶＸ１を生成する第１電圧生成回路に相当する。

コンパレータＸ４は、非反転入力端（＋）に入力される第１電圧ＶＸ１と、反転入力端（−）に入力される第２電圧ＶＸ２を比較してリセット信号Ｒを生成する。第１電圧ＶＸ１が第２電圧ＶＸ２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧ＶＸ１が第２電圧ＶＸ２よりも低ければリセット信号Ｒはローレベルとなる。

抵抗Ｘ５の第１端は、出力電圧ＯＵＴが印加される外部端子Ｔ４に接続されている。抵抗Ｘ５の第２端は、抵抗Ｘ６の第１端に接続されている。抵抗Ｘ６の第２端は、接地端に接続されている。抵抗Ｘ１及びＸ２は、互いの接続ノードから出力電圧ＯＵＴを分圧した第２電圧ＶＸ２を出力する第２電圧生成回路に相当する。

図３は、第１構成例のオン時間設定動作を説明するためのタイムチャートである。図３では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＸ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。

トランジスタ１１のオフ期間中に、帰還電圧ＦＢが基準電圧ＲＥＦまで低下すると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタＸ３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流ＩＸによるキャパシタＸ２の充電が開始される。先にも述べたように、充電電流ＩＸの電流値は、入力電圧ＩＮの電圧値に応じて変動する。従って、第１電圧ＶＸ１は、入力電圧ＩＮに応じた上昇度（傾き）を持って上昇する。

その後、第１電圧ＶＸ１が第２電圧ＶＸ２（出力電圧ＯＵＴの分圧電圧）まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタＸ３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタＸ２がトランジスタＸ３を介して速やかに放電され、第１電圧ＶＸ１がローレベルに引き下げられる。

ドライバ１３は、出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。

また、オン時間設定部１５Ｘは、オン時間Ｔｏｎを固定値として設定するのではなく、入力電圧ＩＮと出力電圧ＯＵＴに応じた変動値として設定する。より具体的には、オン時間設定部１５Ｘは、入力電圧ＩＮが高いほど第１電圧ＶＸ１の上昇度（傾き）を大きくしてオン時間Ｔｏｎを短くし、入力電圧ＩＮが低いほど第１電圧ＶＸ１の上昇度（傾き）を小さくしてオン時間Ｔｏｎを長くする。また、オン時間設定部１５Ｘは、出力電圧ＯＵＴが低いほど第２電圧ＶＸ２を引き下げてオン時間Ｔｏｎを短くし、出力電圧ＯＵＴが高いほど第２電圧ＶＸ２を引き上げてオン時間Ｔｏｎを長くする。

このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。

［第２構成例］
先に説明した第１構成例のオン時間設定部１５Ｘは、スイッチング周波数の変動を抑制するために、入力電圧ＩＮと出力電圧ＯＵＴを監視してオン時間Ｔｏｎを設定する。従って、第１構成例のオン時間設定部１５Ｘでは、出力電圧ＯＵＴを監視するための外部端子Ｔ４を半導体装置１０に別途設ける必要がある。

また、第１構成例のオン時間設定部１５Ｘでは、スイッチング周波数ｆの算出式（１）に、変数（出力電圧ＯＵＴ、出力電流ＩＯＵＴ、及び、トランジスタ１１及び１２のオン抵抗ＲＯＮ）が含まれているので、スイッチング周波数ｆの変動を完全に払拭することはできない。なお、算出式（１）において、ＣはキャパシタＸ２の容量値（定数）を示しており、Ｒ５及びＲ６は抵抗Ｘ５及びＸ６の抵抗値（定数）を示している。また、ＤＵＴＹはスイッチ電圧ＳＷのデューティを示している。

図４は、オン時間設定部１５の第２構成例を示す図である。第２構成例のオン時間設定部１５Ｙは、定電流源Ｙ１と、キャパシタＹ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ３と、コンパレータＹ４と、レベルシフタＹ５と、バッファＹ６と、フィルタＹ７とを含む。第２構成例の特徴は、電圧／電流変換部Ｘ１に代えて定電流源Ｙ１を有する点と、抵抗Ｘ５及びＸ６に代えてレベルシフタＹ５、バッファＹ６、及び、フィルタＹ７を有する点である。

定電流源Ｙ１は、入力電圧ＩＮや周囲温度の変動に依存しない一定の内部電源電圧ＲＥＧ（例えば５Ｖ）の供給を受けて動作し、入力電圧ＩＮに依存しない一定の充電電流ＩＹを生成する。

キャパシタＹ２の第１端は、定電流源Ｙ１に接続されている。キャパシタＹ２の第２端は接地端に接続されている。トランジスタＹ３がオフされているときには、キャパシタＹ２が充電電流ＩＹによって充電され、キャパシタＹ２の第１端に現れる第１電圧ＶＹ１が上昇する。一方、トランジスタＹ３がオンされているときには、キャパシタＹ２がトランジスタＹ３を介して放電され、第１電圧ＶＹ１が低下する。

トランジスタＹ３は、トランジスタ１１及び１２のオン／オフ制御に応じてキャパシタＹ２の充放電を切り替える充放電スイッチである。トランジスタＹ３のドレインは、キャパシタＹ２の第１端に接続されている。トランジスタＹ３のソースは、接地端に接続されている。トランジスタＹ３のゲートは、反転出力信号ＱＢの印加端に接続されている。

上記した定電流源Ｙ１、キャパシタＹ２、及び、トランジスタＹ３は、キャパシタＹ２の充放電動作に応じた第１電圧ＶＹ１を生成する第１電圧生成回路に相当する。

コンパレータＹ４は、非反転入力端（＋）に入力される第１電圧ＶＹ１と、反転入力端（−）に入力される第２電圧ＶＹ２を比較してリセット信号Ｒを生成する。第１電圧ＶＹ１が第２電圧ＶＹ２よりも高ければリセット信号Ｒはハイレベルとなり、第１電圧ＶＹ１が第２電圧ＶＹ２よりも低ければリセット信号Ｒはローレベルとなる。

レベルシフタＹ５は、内部電源電圧ＲＥＧの供給を受けて動作し、外部端子Ｔ２に印加されるスイッチ電圧ＳＷのレベルシフト処理を行う。具体的に述べると、レベルシフタＹ５は、入力電圧ＩＮ（より正確にはＩＮ−ＩＯＵＴ×ＲＯＮ）と接地電圧ＧＮＤとの間でパルス駆動されるスイッチ電圧ＳＷの入力を受けて、内部電源電圧ＲＥＧと接地電圧ＧＮＤとの間でパルス駆動される電圧信号を出力する。レベルシフタＹ５を形成する素子の耐圧は、入力電圧ＩＮと内部電源電圧ＲＥＧとの電圧差に応じて適宜設定すればよい。

バッファＹ６は、内部電源電圧ＲＥＧの供給を受けて動作し、レベルシフタＹ５の出力を波形整形する。オン時間設定部１５Ｙの回路規模縮小を優先する場合には、バッファＹ６を省略することも可能である。

フィルタＹ７は、バッファＹ６の出力を平滑して第２電圧ＶＹ２を生成する。バッファＹ６としては、キャパシタと抵抗から成るＣＲフィルタなどを用いることができる。

上記したレベルシフタＹ５、バッファＹ６、及び、フィルタＹ７は、スイッチ電圧ＳＷのデューティに応じた第２電圧ＶＹ２を生成する第２電圧生成回路に相当する。

図５は、第２構成例のオン時間設定動作を説明するためのタイムチャートである。図５では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＹ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。

トランジスタ１１のオフ期間中に、帰還電圧ＦＢが基準電圧ＲＥＦまで低下すると、セット信号Ｓがハイレベルに立ち上がり、出力信号Ｑがハイレベルに遷移される。従って、トランジスタ１１がオンとなり、帰還電圧ＦＢが上昇に転ずる。このとき、トランジスタＹ３は、反転出力信号ＱＢのローレベル遷移に伴ってオフとなるので、充電電流ＩＹによるキャパシタＹ２の充電が開始される。先にも述べたように、充電電流ＩＹの電流値は、入力電圧ＩＮに依存しない固定値である。従って、第１電圧ＶＹ１は、入力電圧ＩＮに依存しない一定の上昇度（傾き）を持って上昇する。

その後、第１電圧ＶＹ１が第２電圧ＶＹ２（スイッチ電圧ＳＷのデューティに応じて電圧値が変動する疑似的な出力電圧ＯＵＴ）まで上昇すると、リセット信号Ｒがハイレベルに立ち上がり、出力信号Ｑがローレベルに遷移される。従って、トランジスタ１１がオフとなり、帰還電圧ＦＢが再び下降に転ずる。このとき、トランジスタＹ３は、反転出力信号ＱＢのハイレベル遷移に伴ってオンとなる。従って、キャパシタＹ２がトランジスタＹ３を介して速やかに放電され、第１電圧ＶＹ１がローレベルに引き下げられる。

ドライバ１３は、出力信号Ｑに応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタ１１及び１２のオン／オフ制御を行う。その結果、外部端子Ｔ２から矩形波形状のスイッチ電圧ＳＷが出力される。スイッチ電圧ＳＷは、インダクタＬ１とキャパシタＣ１によって平滑され、出力電圧ＯＵＴが生成される。なお、出力電圧ＯＵＴは、抵抗Ｒ１及びＲ２によって分圧され、先述の帰還電圧ＦＢが生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧ＩＮから所望の出力電圧ＯＵＴが生成される。この点は、先の第１構成例と何ら変わりがない。

また、オン時間設定部１５Ｙは、オン時間Ｔｏｎを固定値として設定するのではなく、スイッチ電圧ＳＷのデューティに応じた変動値として設定する。より具体的には、オン時間設定部１５Ｙは、スイッチ電圧ＳＷのデューティが大きいほど第２電圧ＶＹ２を引き上げてオン時間Ｔｏｎを長くし、スイッチ電圧ＳＷのデューティが小さいほど第２電圧ＶＹ２を引き下げてオン時間Ｔｏｎを短くする。例えば、入力電圧ＩＮの上昇や出力電圧ＯＵＴの低下、ないしは、出力電流ＩＯＵＴの増大が生じて、スイッチ電圧ＳＷのデューティが大きくなったときには、第２電圧ＶＹ２が引き上げられてオン時間Ｔｏｎが長くなる。逆に、入力電圧ＩＮの低下や出力電圧ＯＵＴの上昇、ないしは、出力電流ＩＯＵＴの減少が生じて、スイッチ電圧ＳＷのデューティが小さくなったときには、第２電圧ＶＹ２が引き下げられてオン時間Ｔｏｎが短くなる。

このような構成とすることにより、先の第１構成例と同じく、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。

また、第２構成例のオン時間設定部１５Ｙは、スイッチング周波数の変動を抑制するために、スイッチ電圧ＳＷを監視してオン時間Ｔｏｎを設定する。従って、先の第１構成例と異なり、出力電圧ＯＵＴを監視するための外部端子Ｔ４を半導体装置１０に別途設ける必要がなくなる。

また、第２構成例のオン時間設定部１５Ｙでは、スイッチング周波数ｆの算出式（２）に変数が一切含まれていないので、スイッチング周波数ｆの変動を完全に払拭することができる。なお、算出式（２）において、ＣはキャパシタＹ２の容量値（定数）を示しており、ＤＵＴＹはスイッチ電圧ＳＷのデューティを示している。

［第３構成例］
図６は、オン時間設定部１５の第３構成例を示す図である。第３構成例のオン時間設定部１５Ｚは、定電流源Ｚ１と、キャパシタＺ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＺ３と、コンパレータＺ４と、レベルシフタＺ５と、バッファＺ６と、フィルタＺ７と、差動アンプＺ８と、加算器Ｚ９と、を含む。

なお、図６において符号Ｚ１〜Ｚ７、ＩＺ、ＶＺ１及びＶＺ２を付した構成要素については、それぞれ、図４において符号Ｙ１〜Ｙ７、ＩＹ、ＶＹ１及びＶＹ２を付した構成要素と基本的に同一であるため、重複した説明を割愛する。以下では、第３構成例で新たに追加された差動アンプＺ８と加算器Ｚ９についての重点的な説明を行う。

差動アンプＺ８は、外部端子Ｔ１から非反転入力端（＋）に印加される入力電圧ＩＮと外部端子Ｔ２から反転入力端（−）に印加されるスイッチ電圧ＳＷとの差電圧（トランジスタ１１のドレイン・ソース間電圧Ｖｄｓ）を差動増幅してオフセット電圧を生成する。トランジスタ１１のオン期間中におけるドレイン・ソース間電圧Ｖｄｓは、出力電流ＩＯＵＴに応じて変動する（Ｖｄｓ＝ＩＮ−ＩＯＵＴ×ＲＯＮ）。従って、トランジスタ１１のオン期間中に生成される上記のオフセット電圧は、出力電流ＩＯＵＴが大きいほど高くなり、逆に、出力電流ＩＯＵＴが小さいほど低くなる。

加算器Ｚ９は、差動アンプＺ８の出力を第２電圧ＶＺ２（フィルタＺ７の出力）に足し合わせる。従って、コンパレータＺ４に入力される第２電圧ＶＺ２は、出力電流ＩＯＵＴが大きいほど高くなり、逆に、出力電流ＩＯＵＴが小さいほど低くなる。

上記した差動アンプＺ８と加算器Ｚ９は、トランジスタ１１に流れる出力電流ＩＯＵＴに応じて第２電圧ＶＺ２をオフセットさせる電流帰還部に相当する。

図７は、第３構成例のオン時間設定動作を説明するためのタイムチャートである。図７では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＹ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。なお、第２構成例と同様の動作については重複した説明を割愛し、以下では、第３構成例に特有の動作について重点的な説明を行う。

オン時間設定部１５Ｚは、スイッチ電圧ＳＷのデューティに応じて電圧値が変動する第２電圧ＶＹ２に対して、さらに、出力電流ＩＯＵＴの監視結果に応じたオフセットを与える構成とされている。より具体的に述べると、オン時間設定部１５Ｚは、出力電流ＩＯＵＴが大きいほど第２電圧ＶＺ２に与えるオフセット電圧を高くしてオン時間Ｔｏｎを長くし、出力電流ＩＯＵＴが小さいほど第２電圧ＶＺ２に与えるオフセット電圧を低くしてオン時間Ｔｏｎを短くする。

このような構成とすることにより、先の第１構成例や第２構成例と同じく、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないしは、セット設計におけるＥＭＩ対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。

また、第３構成例のオン時間設定部１５Ｚは、出力電流ＩＯＵＴの監視結果を直接的にフィードバックしてオン時間Ｔｏｎを調整するための電流帰還部（Ｚ８及びＺ９）を有する。従って、第２構成例と比べて、スイッチング周波数ｆの算出式を完全に定数化することはできなくなるものの、出力電流ＩＯＵＴの急変動にも対応することが可能となる。

なお、トランジスタ１１のオフ期間中には、スイッチ電圧ＳＷが接地電圧ＧＮＤ近傍まで低下して、第２電圧ＶＺ２のオフセット量が非常に大きくなる。しかし、トランジスタ１１のオフ期間中には、キャパシタＺ２が放電されて第１電圧ＶＺ１がローレベル（接地電圧ＧＮＤ）に維持されているので、第１電圧ＶＺ１は、第２電圧ＶＺ２のオフセット量に依ることなく、第２電圧ＶＺ２よりも常に低い状態となっている。従って、トランジスタ１１のオフ期間中における第２電圧ＶＺ２のオフセット変動がリセット信号Ｒの生成に悪影響を及ぼすことはない。

＜テレビやセットトップボックスへの適用＞
図９及び図１０は、それぞれ、スイッチング電源装置を搭載したテレビ及びセットトップボックスの外観図である。テレビＡ及びセットトップボックスＢは、いずれも機器の各部に電力供給を行う電源部を有する。この電源部としては、先述のスイッチング電源装置を好適に用いることができる。

テレビＡは、液晶ディスプレイを備えたものであってもよいし、或いは、プラズマディスプレイを備えたものであってもよい。

また、セットトップボックスＢは、放送信号のフォーマット変換機能やスクランブル解除機能のみを備えるものであってもよいし、或いは、放送信号の録画／再生機能やブルーレイディスクの再生機能などを追加的に備えるものであってもよい。

なお、テレビＡとセットトップボックスＢは、あくまで先述のスイッチング電源装置が搭載される電子機器の一例であり、先述のスイッチング電源装置は、種々の電子機器に広く搭載することが可能である。

＜その他の変形例＞
なお、上記実施形態では、同期整流方式の降圧型スイッチング電源装置に本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、スイッチング駆動方式として非同期整流方式を採用してもよいし、また、スイッチング電源装置の出力段を昇圧型や昇降圧型としても構わない。

このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックスなど、種々の電子機器に搭載される電源として利用することが可能である。

１ スイッチング電源装置
１０ 半導体装置（スイッチング電源ＩＣ）
１１ Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
１２ Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
１３ ドライバ
１４ ＳＲフリップフロップ
１５（１５Ｘ、１５Ｙ、１５Ｚ） オン時間設定部
１６ コンパレータ
１７ 基準電圧市西部
Ｌ１ インダクタ
Ｒ１、Ｒ２ 抵抗
Ｃ１ キャパシタ
Ｔ１〜Ｔ４ 外部端子
Ｘ１ 電圧／電流変換部
Ｘ２ キャパシタ
Ｘ３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｘ４ コンパレータ
Ｘ５、Ｘ６ 抵抗
Ｙ１、Ｚ１ 定電流源
Ｙ２、Ｚ２ キャパシタ
Ｙ３、Ｚ３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｙ４、Ｚ４ コンパレータ
Ｙ５、Ｚ５ レベルシフタ
Ｙ６、Ｚ６ バッファ
Ｙ７、Ｚ７ フィルタ（ＣＲフィルタ）
Ｚ８ 差動アンプ
Ｚ９ 加算器
Ａ テレビ
Ｂ セットトップボックス

図７は、第３構成例のオン時間設定動作を説明するためのタイムチャートである。図７では、上から順に、帰還電圧ＦＢ、セット信号Ｓ、反転出力信号ＱＢ、第１電圧ＶＺ１、リセット信号Ｒ、及び、出力信号Ｑが描写されている。なお、第２構成例と同様の動作については重複した説明を割愛し、以下では、第３構成例に特有の動作について重点的な説明を行う。

オン時間設定部１５Ｚは、スイッチ電圧ＳＷのデューティに応じて電圧値が変動する第２電圧ＶＺ２に対して、さらに、出力電流ＩＯＵＴの監視結果に応じたオフセットを与える構成とされている。より具体的に述べると、オン時間設定部１５Ｚは、出力電流ＩＯＵＴが大きいほど第２電圧ＶＺ２に与えるオフセット電圧を高くしてオン時間Ｔｏｎを長くし、出力電流ＩＯＵＴが小さいほど第２電圧ＶＺ２に与えるオフセット電圧を低くしてオン時間Ｔｏｎを短くする。

Claims (11)

1. 帰還電圧と基準電圧の比較結果に応じてスイッチ素子のオン／オフ制御を行うことにより、入力電圧から出力電圧を生成する非線形制御方式のスイッチング制御部と；
   前記スイッチ素子の一端に現れるスイッチ電圧を監視し、前記スイッチ電圧のデューティに基づいて、前記スイッチング制御部における前記スイッチ素子のオン時間を設定するオン時間設定部と；
   を有することを特徴とするスイッチング電源装置。
2. 前記オン時間設定部は、前記スイッチ電圧のデューティが大きいほど前記出力トランジスタのオン時間を長くし、前記スイッチ電圧のデューティが小さいほど前記出力トランジスタのオン時間を短くすることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記オン時間設定部は、
   キャパシタの充放電動作に応じた第１電圧を生成する第１電圧生成回路と、
   前記スイッチ電圧のデューティに応じた第２電圧を生成する第２電圧生成回路と、
   前記第１電圧と前記第２電圧を比較して第１制御信号を生成する第１コンパレータと、
   を含むことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記第１電圧生成回路は、
   前記入力電圧に依存しない一定の充電電流を生成する定電流源と、
   前記定電流源に接続されたキャパシタと、
   前記スイッチ素子のオン／オフ制御に応じて前記キャパシタの充放電を切り替える充放電スイッチと、
   を含むことを特徴とする請求項３に記載のスイッチング電源装置。
5. 前記第２電圧生成回路は、
   前記スイッチ電圧のレベルシフト処理を行うレベルシフタと、
   前記レベルシフタの出力を波形整形するバッファと、
   前記バッファの出力を平滑して前記第２電圧を生成するフィルタと、
   を含むことを特徴とする請求項３または請求項４に記載のスイッチング電源装置。
6. 前記第２電圧生成回路は、前記スイッチ素子の出力電流に応じて前記第２電圧をオフセットさせる電流帰還部を含むことを特徴とする請求項５に記載のスイッチング電源装置。
7. 前記電流帰還部は、
   前記スイッチ素子の両端間電圧を差動増幅する差動アンプと、
   前記差動アンプの出力を前記第２電圧に足し合わせる加算器と、
   を含むことを特徴とする請求項６に記載のスイッチング電源装置。
8. 前記スイッチング制御部は、
   前記出力電圧を分圧して前記帰還電圧を生成する帰還電圧生成部と、
   前記基準電圧を生成する基準電圧生成部と、
   前記帰還電圧と前記基準電圧を比較して第２制御信号を生成する第２コンパレータと、
   前記第１制御信号と前記第２制御信号に応じて出力信号の論理レベルが切り替わるフリップフロップと、
   前記フリップフロップの出力信号に応じて前記スイッチ素子のオン／オフ制御を行うドライバと、
   を含むことを特徴とする請求項３〜請求項７のいずれか一項に記載のスイッチング電源装置。
9. 機器各部に電力供給を行う電源として、請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置を有することを特徴とする電子機器。
10. 前記電子機器は、テレビであることを特徴とする請求項９に記載の電子機器。
11. 前記電子機器は、セットトップボックスであることを特徴とする請求項９に記載の電子機器。

Images