TWI521838B - 固定時間導通控制電路及直流轉直流轉換電路 - Google Patents

Description

固定時間導通控制電路及直流轉直流轉換電路

本發明係關於一種固定時間導通控制電路及直流轉直流轉換電路。

請參見第一圖，為美國專利證號6369555所提供低紋波、高頻遲滯的直流轉直流轉換電路之電路示意圖。直流轉直流轉換電路包含了一緩衝電路2、一遲滯比較器4、一回授電路6及一驅動電路8。回授電路6耦接遲滯比較器4的一輸出並提供一回授訊號VRAMP至緩衝電路2的一輸入端。緩衝電路2於輸入端接收回授訊號VRAMP及一輸入參考訊號VREF之一疊加訊號VREF’(=VREF+VRAMP)。遲滯比較器4的一輸入端耦接緩衝電路2的一輸出端及一輸出電壓VOUT，輸出端耦接驅動電路8。驅動電路8可以是功率電晶體，耦接一輸入電壓VIN及一LC濾波電路12。LC濾波電路12提供輸出電壓VOUT。

由於雜訊的干擾及電壓偵測的極限，遲滯比較器4的遲滯量無法設定太小，因此無法抑制輸出電壓VOUT的紋波，尤其輸出電壓VOUT若越小，紋波就越明顯。

另外一種新的回授控制方式為固定導通時間控制回路，透過將輸出電容的等效串聯電阻所造成的紋波疊加入回授訊號內，藉此達到抑制紋波的效果。這樣的固定導通時間的電路架構，輸出電容必須具有較大的等效串聯電阻，工作頻率不能夠太高。

為了解決這個問題，美國專利證號7482793提出了一種固定導通時間、最小截止時間的直流轉直流轉換電路之電路。請參見第二圖，為此專利之直流轉直流轉換電路之電路示意圖。直流轉直流轉換電路包含一降壓切換控制器100，耦接一LC濾波電路。降壓切換控制器100於一端 點102接收一輸入電壓VIN，並於一端點104提供一切換輸出電壓VSW至由一電感L1及一輸出電容COUT所構成的LC濾波電路。LC濾波電路於一端點114產生一輸出電壓VOUT，以驅動一負載116。輸出電容COUT具有一較小等效串聯電阻ESR。降壓切換控制器100以固定導通時間、最小截止時間進行回授控制。一對功率電晶體M1、M2串聯於輸入電壓VIN(端點102)及地(一端點PGND)之間，並由一驅動電路134所控制。功率電晶體M1、M2的一連接點122產生切換輸出電壓VSW，並透過一端點SW耦接至LC濾波電路。降壓切換控制器100具有兩個分離的地接點，端點PGND及SGND，以避免功率電晶體M1、M2切換時所造成的雜訊干擾。

輸出電壓VOUT透過一端點FB耦接由電阻R1、R2構成的分壓器，產生一回授電壓VFB至一誤差比較器126之一輸入端，以形成一回授控制回路來調節切換輸出電壓VSW。一基準電壓產生器136耦接輸入電壓VIN並提供一輸入參考訊號VREF至誤差比較器126之另一輸入端。誤差比較器126比較輸入參考訊號VREF及回授電壓VEB，並據此產生一誤差電壓訊號VERR。誤差電壓訊號VERR耦接一導通定時器128之一開始輸入端Start以啟動導通定時器128的導通時間程序。此時，導通定時器128提供一控制訊號129至一邏輯電路132，使邏輯電路132導通功率電晶體M1一固定導通時間以提升電感L1之電流。當經過固定導通時間後，導通定時器128控制邏輯電路132截止功率電晶體M1並導通功率電晶體M2。

為執行最小截止時間控制，導通定時器128由一終止輸出端End提供一終止訊號至一截止定時器130之一開始輸入端Start。截止定時器130於導通定時器128的固定導通時間完成後，開始截止時間程序。截止定時器130於截止時間程序完成時提供一終止訊號至邏輯電路132。此時，若回授電壓VFB低於輸入參考訊號VREF，邏輯電路132導通功率電晶體M1。

降壓切換控制器100包含一紋波引入電路120，連接切換輸出電壓VSW(端點122)與回授電壓VFB(端點FB)之間。一前饋電容CFE連接輸出電壓VOUT(端點114)及紋波引入電路120(一端點FFWD)。藉由上述的電路架構，導入一定量的紋波訊號進入回授控制回路，而使輸出電容COUT的等效串聯電阻ESR的電阻值不受限制。

第二圖所示的固定導通時間的直流轉直流轉換電路雖然在回授訊號引入紋波補償而可以使用等效串聯電阻較小的MLCC電容和並適合高頻應用。然而，系統輸出電壓VOUT的直流成分常常會因為引入到端點FFWD的紋波補償的大小造成一定的偏差。在輸出電壓VOUT電壓較小時，這種由於紋波補償帶來的直流成分偏移尤為嚴重。

鑑於先前技術中的直流轉直流轉換電路有紋波過大或輸出電壓的直流偏移之問題，本發明透過比較電路引入一額外電流源至差動對的其中一通道，藉此達到紋波補償之效果且同時避免了直流偏移之問題。

為達上述目的，本發明提供了一種固定時間導通控制電路，用以控制一轉換電路，將一輸入電壓轉換成穩定之一輸出電壓。固定時間導通控制電路包含一比較器以及一邏輯電路。比較器係用以比較一參考電壓及代表輸出電壓之一電壓訊號，並據此輸出一比較結果訊號。邏輯電路週期地控制轉換電路進行電壓轉換，使每一週期之一工作週期之時間長度大致固定且每一週期的啟始時點係根據比較結果訊號來決定。其中，比較器具有一差動比較對電路、一基本電流源及一額外電流源，差動比較對電路比較參考電壓及電壓訊號以輸出比較結果訊號，基本電流源提供差動比較對電路所需之一偏壓電流，額外電流源提供實質上一斜波電流至差動比較對電路之其中一通道。

本發明也提供了一種直流轉直流轉換電路，包含一切換模組、一LC濾波電路以及一控制電路。切換模組耦接一輸入電壓。LC濾波電路耦接切換模組，並輸出一輸出電壓。控制電路係用以週期性控制切換模組，將輸入電壓之一電力傳送至LC濾波電路。控制電路包含一比較器，而比較器比較一參考電壓及代表輸出電壓之一電壓訊號，並據此輸出一比較結果訊號以決定每一週期的之啟始時點。其中，比較器具有一差動比較對電路，差動比較對電路之其中一通道耦接一額外電流源，以接收實質上一斜波電流。

以上的概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點，將在後 續的說明與圖示加以闡述。

先前技術：

2‧‧‧緩衝電路

4‧‧‧遲滯比較器

6‧‧‧回授電路

8‧‧‧驅動電路

VRAMP‧‧‧回授訊號

VREF‧‧‧輸入參考訊號

VREF’‧‧‧疊加訊號

VOUT‧‧‧輸出電壓

VIN‧‧‧輸入電壓

12‧‧‧LC濾波電路

ESR‧‧‧等效串聯電阻

100‧‧‧降壓切換控制器

102、104、114、PGND、SGND、SW、FB、FFWD‧‧‧端點

VSW‧‧‧切換輸出電壓

L1‧‧‧電感

COUT‧‧‧輸出電容

116‧‧‧負載

134‧‧‧驅動電路

122‧‧‧連接點

R1、R2‧‧‧電阻

VFB‧‧‧回授電壓

126‧‧‧誤差比較器

136‧‧‧基準電壓產生器

VERR‧‧‧誤差電壓訊號

128‧‧‧導通定時器

Start‧‧‧開始輸入端

129‧‧‧控制訊號

132‧‧‧邏輯電路

End‧‧‧終止輸出端

130‧‧‧截止定時器

120‧‧‧紋波引入電路

CFF‧‧‧前饋電容

M1、M2‧‧‧功率電晶體

本發明：

VIN‧‧‧輸入電壓

VOUT‧‧‧輸出電壓

SW1‧‧‧上端電晶體

SW2‧‧‧下端電晶體

L1‧‧‧電感

COUT‧‧‧輸出電容

202‧‧‧比較器

210‧‧‧邏輯電路

VREF‧‧‧輸入參考訊號

SFB‧‧‧電壓訊號

Scom‧‧‧比較結果訊號

Ib‧‧‧基本電流源

Ia‧‧‧額外電流源

S1-S8‧‧‧電晶體

Ich‧‧‧充電電流源

Idis‧‧‧放電電流源

S11‧‧‧充電開關

S12‧‧‧放電開關

C、C1、C2‧‧‧電容

222‧‧‧電壓轉電流電路

Rs‧‧‧電流設定電阻

228‧‧‧電流鏡

Con‧‧‧導通時間訊號

Coff‧‧‧截止時間訊號

Id‧‧‧受控放電電流源

224‧‧‧電流控制電路

Vc‧‧‧電壓

V1‧‧‧電流參考電壓

Vos‧‧‧偏移電壓

218‧‧‧連接點

R11、R12‧‧‧電阻

Vcg‧‧‧偵測訊號

第一圖為美國專利證號6369555所提供低紋波、高頻遲滯的直流轉直流轉換電路之電路示意圖。

第二圖為美國專利證號7482793所提供固定導通時間、最小截止時間的直流轉直流轉換電路之電路示意圖。

第三圖為根據本發明之一第一較佳實施例之固定時間導通控制電路之電路示意圖。

第四圖為根據本發明之一第一較佳實施例之比較器之電路圖。

第五圖為根據本發明之一第二較佳實施例之比較器之電路圖。

第六圖為根據本發明之一第一較佳實施例之額外電流源之電路示意圖。

第七圖為根據本發明之一第二較佳實施例之額外電流源之電路示意圖。

第八圖為第七圖所示的額外電流源的訊號波形圖。

第九圖為根據本發明之一第二較佳實施例之固定時間導通控制電路之電路示意圖。

第十圖為根據本發明之一第三較佳實施例之固定時間導通控制電路之電路示意圖。

請參見第三圖，為根據本發明之一第一較佳實施例之固定時間導通控制電路之電路示意圖。固定時間導通控制電路用以控制一轉換電路，將一輸入電壓VIN轉換成穩定之一輸出電壓VOUT。在本實施例，轉換電路為一降壓轉換電路，包含一切換模組以及一LC濾波電路，切換模組包含一上端電晶體SW1、一下端電晶體SW2，而LC濾波電路包含一電感L1以及一輸出電容COUT。固定時間導通控制電路包含一比較器202以及一邏輯電路210。比較器202係用以比較一輸入參考訊號VREF及代表輸出電壓VOUT之一電壓訊號SFB，並據此輸出一比較結果訊號Scom。邏輯電路210週期地控制轉換電路進行電壓轉換。邏輯電路210內建一固定導通電路(未繪出)，以決定一固定導通時間長度，使每一週期之一工作週期之時 間長度大致固定。當在每一週期之固定導通時間內，邏輯電路210導通上端電晶體SW1並截止下端電晶體SW2，使輸入電壓VIN的電力傳送至LC濾波電路。然後，邏輯電路210截止上端電晶體SW1並導通下端電晶體SW2以等待下一個週期(比較結果訊號Scom)。在此同時，邏輯電路210同時偵測電感L1之電流，當電感L1之電流為零或幾乎為零時，將下端電晶體SW2也截止，以避免電流逆流之情況發生。比較器202於一非反相輸入端接收輸入參考訊號VREF，於一反相輸入端接收電壓訊號SFB，於電壓訊號SFB等於或低於輸入參考訊號VREF時，產生比較結果訊號Scom。邏輯電路210根據比較結果訊號Scom決定每一週期的啟始時點，較佳的設定為同時也是固定導通時間的啟始時點。

一基本電流源Ib及一額外電流源Ia為比較器內兩個電流源。請參見第四圖，為根據本發明之一第一較佳實施例之比較器之電路圖。比較器包含一差動比較對電路、一反相器電路、一基本電流源Ib及一額外電流源Ia。差動輸入電路包含電晶體S1-S6，反相器電路包含電晶體S7、S8。實際應用時，反相器電路包含電晶體S7、S8並非必要元件可省略。基本電流源Ib提供差動比較對電路所需之一偏壓電流。左側之電晶體S3接收一輸入參考訊號VREF，右側之電晶體S4接收一電壓訊號SFB。電晶體S2、S4的連接點接到反相器電路之電晶體S8。差動比較對電路具有兩個通道，額外電流源Ia提供實質上一斜波電流至差動比較對電路之其中一通道，在此實施例為左側之通道。在一般的比較器，當電壓訊號SFB低於輸入參考訊號VREF時，電晶體S2、S4的連接點之電位為一低準位，使電晶體S8截止，因此比較器輸出一高準位之一比較結果訊號Scom。當電壓訊號SFB高於輸入參考訊號VREF時，電晶體S2、S4的連接點之電位為一高準位，使電晶體S8導通，因此比較器輸出一低準位之比較結果訊號Scom。額外電流源Ia並不限於耦接差動比較對電路的哪一通道。請參見第五圖，為根據本發明之一第二較佳實施例之比較器之電路圖。相較於第四圖所示的實施例，本實施例之額外電流源Ia耦接差動比較對電路之另一通道，即左側之通道，依然可以提供相同的功能。

請參見第六圖，為根據本發明之一第一較佳實施例之額外電 流源之電路示意圖。額外電流源包含一充電電流源Ich、一放電電流源Idis、一充電開關S11、一放電開關S12、一電容C、一電壓轉電流電路222、一電流設定電阻Rs以及一電流鏡228。充電電流源Ich及放電電流源Idis的電流比例等於輸出電壓VOUT及輸入電壓VIN的比例。充電開關S11接收邏輯電路210的一導通時間訊號Con，而放電開關S12接收邏輯電路210的一截止時間訊號Coff，其中導通時間訊號Con代表邏輯電路210正處於固定導通時間之週期(此時上端電晶體SW1導通)，而截止時間訊號Coff代表邏輯電路210正處於固定導通時間以外之週期(此時上端電晶體SW1截止)。當導通時間訊號Con導通充電開關S11時，充電電流源Ich對電容C充電(此時放電開關S12為截止)，使電容C的一電壓Vc上升。當截止時間訊號Coff導通放電開關S12時，放電電流源Idis對電容C放電(此時充電開關S11為截止)，使電容C的電壓Vc下降。電壓轉電流電路222之一輸入端耦接電容C，以根據電容C之電壓Vc產生一電流經過電流設定電阻Rs，並經過電流鏡228鏡射出而提供一額外電流源Ia。因此，額外電流源Ia可提供實質上一斜波電流，於上端電晶體SW1導通時隨時間增加，且於上端電晶體SW1截止時隨時間減少。

請參見第七圖，為根據本發明之一第二較佳實施例之額外電流源之電路示意圖。相較於第六圖所示的實施例，額外增加了一個受控放電電流源Id以及一電流控制電路224。電流控制電路224於電容C之電壓Vc低於一電流參考電壓V1時，控制受控放電電流源Id產生一放電電流，且放電電流之大小隨電容C之電壓Vc與電流參考電壓V1之電壓差變大。請參見第八圖，為第七圖所示的額外電流源的訊號波形圖。電容C的電壓Vc會隨著導通時間訊號Con上升及下降。而下降過程，當電容C的電壓Vc低於電流參考電壓V1時，受控放電電流源Id開始共同對電容C放電，且隨著電容C的電壓Vc越低，受控放電電流源Id的電流越大。所以，此期間，電壓Vc為非線性變化，造成額外電流源Ia也對應產生非線性電流。額外電流源Ia此段斜波電流之變化率(斜率的絕對值)隨時間變大的非線性區，佔每一週期之結束前多少的預定週期比例，可以藉由電流參考電壓V1的高低來調整。額外電流源Ia的一電流提供至差動比較對電路之其中一 通道，會造成比較輸入參考訊號VREF及電壓訊號SFB會出現一偏移電壓Vos，此偏移電壓Vos於每一週期結束前也會出現非線性的變化率。因此，在每一週期結束前，偏移電壓Vos與水平的夾角會加大，而減小比較器因雜訊造成的誤差量。也就是說，本發明的控制電路相較於習知之電路有較佳的抗雜訊能力。

請參見第九圖，為根據本發明之一第二較佳實施例之固定時間導通控制電路之電路示意圖。與第三圖所示的固定時間導通控制電路的不同點在於本實施例的額外電流源Ia之電流根據上端電晶體SW1及下端電晶體SW2的一連接點218之電位而產生。透過由一電阻R11及一電容C1所構成的一濾波電路偵測連接點218以產生一偵測訊號Vcg。額外電流源Ia於偵測訊號Vcg位於一高準位(接近輸入電壓VIN)時，電流隨時間上升，而於偵測訊號Vcg位於一低準位(接近地電壓)時，電流隨時間下降。

請參見第十圖，為根據本發明之一第三較佳實施例之固定時間導通控制電路之電路示意圖。與第三圖所示的固定時間導通控制電路的不同點在於本實施例的額外電流源Ia之電流根據流經電感L1之一電流而產生。透過有一電阻R12及一電容C2所構成的一電感電流偵測電路偵測電感L1的電流以產生偵測訊號Vcg。額外電流源Ia的電流隨電感電流變化。

綜上所述，本發明之控制電路，週期性控制切換模組，將輸入電壓之一電力傳送至LC濾波電路以產生一輸出電壓。控制電路包含一比較器，比較器比較一參考電壓及代表輸出電壓之一電壓訊號，並據此輸出一比較結果訊號以決定每一週期的之啟始時點。值得注意的是，比較器具有一差動比較對電路，差動比較對電路之其中一通道耦接一額外電流源，以接收實質上一斜波電流。如此，比較器具有週期性的斜波補償，可抑制輸出電壓的紋波。尤其，斜波電流的部分具有非線性時，可進一步降低雜訊造成比較器的比較誤差，而減少抖動(Jitter)的問題。

如上所述，本發明完全符合專利三要件：新穎性、進步性和產業上的利用性。本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於 本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。

VIN‧‧‧輸入電壓

VOUT‧‧‧輸出電壓

SW1‧‧‧上端電晶體

SW2‧‧‧下端電晶體

L1‧‧‧電感

COUT‧‧‧輸出電容

202‧‧‧比較器

210‧‧‧邏輯電路

VREF‧‧‧輸入參考訊號

SFB‧‧‧電壓訊號

Scom‧‧‧比較結果訊號

Ib‧‧‧基本電流源

Ia‧‧‧額外電流源

Claims (6)

1. 一種固定時間導通控制電路，用以控制一轉換電路，將一輸入電壓轉換成穩定之一輸出電壓，該固定時間導通控制電路包含：一比較器，用以比較一參考電壓及代表該輸出電壓之一電壓訊號，並據此輸出一比較結果訊號；以及一邏輯電路，週期地控制該轉換電路進行電壓轉換，使每一週期之一工作週期之時間長度大致固定且每一週期的之啟始時點係根據該比較結果訊號來決定；其中，該比較器具有一差動比較對電路、一基本電流源及一額外電流源，該差動比較對電路比較該參考電壓及該電壓訊號以輸出該比較結果訊號，該基本電流源提供該差動比較對電路所需之一偏壓電流，該額外電流源提供實質上一斜波電流至該差動比較對電路之其中一通道；其中該轉換電路為一降壓轉換電路，包含一上端電晶體及一下端電晶體，該斜波電流以下述其中之一之方式提供：a.於該上端電晶體導通時隨時間增加，且於該上端電晶體截止時隨時間減少；b.根據該上端電晶體及該下端電晶體之一連接點之一電位產生；c.根據流經一LC濾波電路之一電感之一電流產生；以及d.根據該輸入電壓及該輸出電壓產生。
2. 如申請專利範圍第1項所述之固定時間導通控制電路，其中該額外電流源於每一週期之結束前一預定週期比例內，該斜波電流之變化率隨時間變大。
3. 如申請專利範圍第2項所述之固定時間導通控制電路，其中該額外電流源包含一電容、一充電電流源、一放電電流源以及一電壓轉電流電路，該充電電流源用以對該電容充電，該放電電流源用以對該電容放電，以及該電壓轉電流電路根據該電容之一電壓產生該斜波電流。
4. 如申請專利範圍第3項所述之固定時間導通控制電路，其中該放電電流 源之一電流係根據該電容之該電壓而決定。
5. 一種直流轉直流轉換電路，包含：一切換模組，耦接一輸入電壓；一LC濾波電路耦接該切換模組，並輸出一輸出電壓；以及一控制電路，用以週期性控制該切換模組，將該輸入電壓之一電力傳送至該LC濾波電路，該控制電路包含一比較器，該比較器比較一參考電壓及代表該輸出電壓之一電壓訊號，並據此輸出一比較結果訊號以決定每一週期的之啟始時點；其中，該比較器具有具有一差動比較對電路，該差動比較對電路之其中一通道耦接一額外電流源，以接收實質上一斜波電流；其中該轉換電路為一降壓轉換電路，包含一上端電晶體及一下端電晶體，該斜波電流以下述其中之一之方式提供：a.於該上端電晶體導通時隨時間增加，且於該上端電晶體截止時隨時間減少；b.根據該上端電晶體及該下端電晶體之一連接點之一電位產生；c.根據流經該LC濾波電路之一電感之一電流產生；以及d.根據該輸入電壓及該輸出電壓產生。
6. 如申請專利範圍第5所述之直流轉直流轉換電路，其中該額外電流源於每一週期之結束前一預定週期比例內，該斜波電流之變化率隨時間變大。