JP2018523446A

JP2018523446A - スイッチングレギュレータ及びその制御方法

Info

Publication number: JP2018523446A
Application number: JP2017540790A
Authority: JP
Inventors: 華曹
Original assignee: ツァォホア
Priority date: 2015-01-12
Filing date: 2015-12-22
Publication date: 2018-08-16
Anticipated expiration: 2035-12-22
Also published as: US20160204704A1; EP3245722A4; CN107112895A; US11183928B2; CN107112895B; CA2973231A1; WO2016114911A1; JP6783776B2; EP3245722A1

Abstract

【課題】本発明では、スイッチングレギュレータを動作させる新規な方法が提示される。
【解決手段】本方法は、少なくとも２つの基準信号の生成を含む。第１の基準信号は一定のＤＣ電圧信号であり、第２の基準信号は所定の周波数での周期的なランプ波状の波形信号である。この方法はまた、スイッチングレギュレータの出力電圧を使用してフィードバック信号を生成することを含む。本発明の１つの方法では、キャパシタはバイアス電流によって充電されるか、またはスイッチによって放電される。第１の比較器は、第１の一定のＤＣ基準電圧信号をフィードバック信号と比較するように構成される。第２の比較器は、周期的負のランプ波状の信号をコンデンサ上の電圧信号と比較するように構成される。他の代替方法では、フィードバック信号を周期的なノコギリ波波形基準信号と比較するか、フィードバック信号を一定のＤＣ基準信号と比較するように比較器を構成する。この動作はスイッチングレギュレータのスイッチング動作に依存する。別の方法では、周期的なランプ波状の波形基準信号は、正または負のいずれかになり得る。この方法は降圧スイッチングレギュレータ向けに提供されており、昇圧、昇降圧、フライバック、フォワード、セピックなどにも利用できます。
【選択図】図１

Description

発明の詳細な説明

発明の名称

スイッチングレギュレータ及びその制御方法

本発明は、ＤＣ−ＤＣコンバータまたはスイッチングレギュレータに関する。

本発明はまた、多相ＤＣ−ＤＣコンバータまたは多相スイッチングレギュレータに関する。

ＤＣ−ＤＣコンバータまたはスイッチング・レギュレータは、１つのＤＣ電圧レベルから別のＤＣ電圧レベルにエネルギーを変換するように動作します。スイッチングモード電源とも呼ばれるＤＣ／ＤＣコンバータまたはスイッチングレギュレータは、入力電源電圧を所望の出力電圧に変換するために使用されます。スイッチング・レギュレータは、入力から出力へ離散パケットでエネルギーを転送するためにオン／オフされるコンデンサ、インダクタ、トランス、パワー・スイッチなどの低損失部品を通じて電源機能を提供します。フィードバック制御回路は、一定の出力電圧を維持するためにエネルギー伝達を調整するために使用される。

スイッチングレギュレータは、入力電圧をステップアップするか、入力電圧を降圧するか、または両方を行うように構成することができます。具体的には、バックコンバータとも呼ばれるバックスイッチングレギュレータは、入力電圧を降圧します。昇圧コンバータとも呼ばれる昇圧型スイッチングレギュレータは、入力電圧を昇圧します。昇降圧スイッチング・レギュレータ、または昇降圧コンバータは、ステップアップ機能と降圧機能の両方を提供します。

典型的なバックスイッチングレギュレータの動作は周知であり、以下のように一般化される。入力電源に接続された電源スイッチをオンにして、出力フィルタ回路のインダクタにエネルギーを供給し、インダクタを流れる電流を蓄積させる。入力電源に接続された電源スイッチがオフになり、グランドに接続された第２の電源スイッチがオンになると、インダクタ両端の電圧が逆転します。比較的一定の出力電圧が維持される。入力電源からのエネルギーは、これら２つの電源スイッチを介してインダクタとコンデンサに保存され、負荷に転送されます。

典型的なスイッチングレギュレータは、負荷電流に応じて、連続導通モード（ＣＣＭ）と不連続導通モード（ＤＣＭ）の２つの動作モードを有する。負荷が大きいとき、インダクタ電流はスイッチング期間全体で正のままであり、スイッチングレギュレータはＣＣＭモードにあります。負荷電流が非常に小さい場合、高効率を維持するために、スイッチングレギュレータはスイッチング周波数を下げ、ＤＣＭモードでの消費電流を低減する必要があります。

最新のスイッチングレギュレータまたはＤＣ−ＤＣコンバータの設計では、負荷電流が非常に軽負荷状態と非常に重負荷状態の間で急激に切り替わるとき、出力電圧の変化をできるだけ小さく保つことが課題の１つです。それが起こると、コンバータは最小オーバーシュートとアンダーシュートと高速過渡応答を提供する必要があります。

したがって、本発明の目的は、高速過渡応答を有するスイッチングレギュレータを説明することである。

本発明の別の目的は、多相スイッチングレギュレータを説明することである。

降圧スイッチングレギュレータでは、本発明によれば、２つの電圧比較器がある。第１の電圧比較器は、ＤＣ基準電圧信号およびフィードバック信号を受信する。フィードバック信号は、スイッチングレギュレータの出力電圧とインダクタ電流を使用して生成されます。第２の電圧比較器は、周期的負のランプ波状の信号と、コンデンサ上の電圧信号とを受け取る。コンデンサは、バイアス電流によって充電されるか、またはスイッチによって接地に放電される。２つの電圧比較器の出力信号は、ロジックおよびドライバブロックに結合され、ハイサイドパワースイッチおよびローサイドパワースイッチのスイッチング動作を制御する。

本発明による降圧スイッチングレギュレータの別の実施形態では、スイッチングレギュレータのスイッチング動作に応じてフィードバック信号を周期的なランプ波状の基準信号または一定のＤＣ基準信号のいずれかと比較する少なくとも１つの比較器が構成される。この方法では、周期的なランプ波の基準信号は正または負のいずれかになります。

本発明の他の実施形態は、以下の詳細な説明から当業者に容易に明らかになるであろうし、説明のために本発明の様々な実施形態のみが示され説明されていることが理解される。この新しいレギュレータアーキテクチャは、ブースト、バックブースト、フライバック、フォワード、セピックなど、すべてのスイッチング電源レギュレータで使用できます。理解されるように、本発明は、他の異なる実施形態が可能であり、そのいくつかの詳細は、本発明から逸脱することなく、様々な明白な点で変更可能である。したがって、図面および説明は、本質的に例示的であると見なされるべきであり、限定的ではないとみなされるべきである。

本発明の前述は、本発明の開示の一部を形成する添付の図面と関連して読むとき、例示的な実施形態および請求項の以下の詳細な説明から明らかになるであろう。図面において、同様の参照番号は、一般に、同一の、機能的に類似の、および／または構造的に類似の要素を示す。前述及び以下の記載及び図示された開示は、本発明の例示的な実施形態を開示することに焦点を当てているが、これは例示及び実施例のみであり、本発明はそれに限定されない。以下は図面の簡単な説明を表す。

図１は、本発明の第１の実施形態に係るスイッチングレギュレータの概略図である。

図２は、図１の周波数制御回路の概略図である。

図３は、図１のフィードバック生成方法の代替実施形態によるスイッチングレギュレータの概略図である。ここで、図１の電流検出抵抗器は、１は新しいＲＣネットワークに置き換えられます。

図４は、図１のフィードバック生成方法の代替実施形態によるスイッチングレギュレータの概略図である。ここで、図１の電流検出抵抗器は、は電流検出回路に置き換えられる。

図５は、図４の本発明のさらなる実施形態による多相スイッチングレギュレータの概略図である。

図６は、図１の本発明の別の実施形態によるスイッチングレギュレータの概略図である。

図７は、本発明の第２の実施形態に係るスイッチングレギュレータの概略図である。

図８は、図７の代替実施形態によるスイッチングレギュレータの概略図である。

本発明は、プロセスを含む多くの方法で実施することができる、装置；システム；および／または物質の組成物。本明細書では、これらの実装形態、または本発明の他の形態を、技術と呼ぶことができる。一般に、開示されたプロセスのステップの順序は、本発明の範囲内で変更することができる。

添付の図面に関連して以下に述べる詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明を実施することができる唯一の実施形態を表すものではない。「例示的な」という用語は、「例、事例、または実例として役立つ」を意味し、必ずしも他の実施形態よりも好ましいまたは有利であると解釈されるべきではない。詳細な説明は、本発明の完全な理解を提供するための特定の詳細を含む。しかしながら、当業者には、これらの特定の詳細なしに本発明を実施できることが明らかであろう。いくつかの例では、本発明の概念を不明瞭にすることを避けるために、周知の構造およびデバイスをブロック図形式で示す。これらの構造およびデバイス、ならびに他のブロック、モジュール、および回路は、様々な機能を実行するために一緒に「結合」することができる。用語「結合された」は、直接接続または適切な場合には間接接続のいずれかを意味する。

図１は、本発明によるバックスイッチングレギュレータの一実施形態を示す概略図である。図１のスイッチングレギュレータ３００は、図１には降圧スイッチングレギュレータが示されている。しかしながら、本開示を通して説明された様々な概念は、ブースト、バックブースト、フライバック、フォワード、セピックなどの他のスイッチングレギュレータ、ならびに他の適切なアプリケーションに拡張されてもよい。また、制御方式は、同期および非同期スイッチングレギュレータの両方に使用できます。図１において、スイッチングレギュレータ３００は、電圧増幅器１１０と、分圧器３２０と、スイッチングレギュレータコントローラ２００と、２つの電力スイッチＭ１およびＭ２とを含む。ＦＢおよびＦＢ２信号は、出力電圧ＶＯＵＴから生成された２つのフィードバック信号です。電力スイッチＭ１は、ノード３０における入力電圧ＶＩＮとノード３１におけるスイッチングノードＳＷとの間に結合される。電源スイッチＭ２は、接地とスイッチングノードＳＷとの間に接続される。Ｍ１およびＭ２のゲートは、スイッチングレギュレータコントローラ２００内のロジックおよびドライバ回路２に結合される。スイッチングノードＳＷは、等価直列抵抗（ＥＳＲ）を有する出力インダクタＬと出力コンデンサＣＯＵＴと電流センス抵抗Ｒｓｎｓとを含む出力ＬＲＣフィルタ回路に結合される。電流センス抵抗Ｒｓｎｓは、インダクタＬと出力コンデンサＣＯＵＴの間に接続されています。分圧器３２０は、ＶＯＵＴ信号を受信し、フィードバック信号ＦＢ２を生成する。ＦＢ２信号の電圧レベルは、ＶＯＵＴ信号の電圧レベルに比例します。電圧増幅器１１０はフィードバック信号ＦＢ２および基準電圧ＶＲＥＦを感知して誤差電圧信号ＶＥを生成する。ＶＥ信号は、フィードバック信号ＦＢ２と基準電圧ＶＲＥＦとの間の電圧差を示す。

図１において、スイッチングレギュレータコントローラ２００は、電圧比較器１と、周波数制御回路１０と、論理及びドライバ回路２とを含む。コントローラ２００は、２つの電力スイッチＭ１およびＭ２に結合される。電源スイッチＭ１は、ハイサイド電源スイッチとも呼ばれる。電源スイッチＭ２は、ローサイド電源スイッチとも呼ばれる。図１図１において、電源スイッチＭ１はＰＭＯＳＦＥＴトランジスタであり、電源スイッチＭ２はＮＭＯＳＦＥＴトランジスタである。いくつかの他の用途では、電源スイッチＭ１はＮＭＯＳトランジスタであってもよい。電力スイッチＭ１およびＭ２は、入力電圧ＶＩＮ（ノード３０）と接地電位との間に直列に接続される。電源スイッチＭ１およびＭ２は交互にオンおよびオフされ、ノード３１においてスイッチング出力信号ＳＷを生成する。Ｍ１およびＭ２のスイッチング動作は、論理およびドライバ回路２の出力信号によって制御される。信号ＰＧは、論理及びドライバ回路２の出力信号であり、ノード４１において電力スイッチＭ１を制御する。信号ＮＧは、論理およびドライバ回路２の別の出力信号であり、ノード４２で電力スイッチＭ２を制御する。信号ＳＷは、出力インダクタＬ、電流センス抵抗Ｒｓｎｓおよび出力コンデンサＣＯＵＴを含むＬＲＣフィルタ回路に直接結合され、ノード３２において実質的に一定の電圧レベルを有する調整出力電圧ＶＯＵＴを生成する。出力コンデンサＣＯＵＴは、等価直列抵抗ＥＳＲをさらに含む。出力電圧ＶＯＵＴは負荷５０を駆動するために使用され、それによってスイッチングレギュレータ３００は出力電圧ＶＯＵＴを一定の電圧レベルに維持するための電流を供給する。

図１において、ＶＲＥＦはスイッチングコンバータ３００の入力信号の１つであり、ＶＲＥＦは一定のＤＣ電圧信号である。ＶＲＡＭＰはスイッチングレギュレータコントローラ２００の別の入力信号であり、ＶＲＡＭＰは周期的な負のランプノコギリ波信号である。ＶＲＡＭＰは、周波数制御回路１０に結合される。フィードバック信号ＦＢは、スイッチングレギュレータコントローラ２００の別の入力信号である。ＦＢ信号は、出力電圧ＶＯＵＴとインダクタ電流ＩＬを合成することで生成できます。ＦＢ信号は、出力電圧ＶＯＵＴとスイッチング信号ＳＷとを組み合わせて生成することもできる。ＦＢ信号は三角波形で、インダクタ電流ＩＬと同相です。

フィードバック信号ＦＢは、様々なフィードバック生成回路で生成することができる。図１に示すフィードバック生成回路は、そのうちの１つのみであり、多くの選択肢を持つことができます。フィードバック生成回路は、通常、直接または間接的にインダクタ電流を検出することができる電流検出回路を含む。図１は、インダクタ電流を直接検出する方法を示しています。図１に示すように、抵抗器Ｒｓｎｓは、インダクタＬを流れる電流を直接検出するために、ノード３３とノード３２との間にインダクタＬと直列に接続される。ノード３３の信号はフィードバック信号ＦＢである。インダクタＬを流れる電流は、センス抵抗Ｒｓｎｓにリップル信号を生成する。センス抵抗Ｒｓｎｓの電圧は、インダクタ電流とインダクタ電流との位相に比例します。

図１の電圧比較器１は、フィードバック信号ＦＢおよびＶＥ信号を受信し、次いで、出力信号ＣＯＭＰＯＵＴを生成する。ＣＯＭＰＯＵＴ信号は、論理及び駆動回路２に結合される。周波数制御回路１０は、ロジック及びドライバ回路２からそれぞれ生成される第１の入力信号ＶＲＡＭＰ及び第２の入力信号ＶＰＤを有する。周波数制御回路１０は、出力信号ＣＯＭＰＯＵＴ２を生成する。ＣＯＭＰＯＵＴ２信号は、論理及び駆動回路２に結合される。

図２は、図１に示す周波数制御回路１０の概略図である。周波数制御回路１０は、電圧比較器１１と、コンデンサＣと、バイアス電流１２と、インバータ１９と、スイッチＳ１と、スイッチＳ２とを含む。コンデンサＣの電圧信号はＶＣＡＰです。スイッチＳ１の制御信号はＶＰＤ信号であり、スイッチＳ２の制御信号はＶＰＤｂ信号である。インバータ１９は、ＶＰＤ信号を受け取り、ＶＰＤｂ信号を生成する。ＶＰＤおよびＶＰＤｂは論理信号であり、それらは反対の極性を有する。ＶＰＤ信号が論理ハイ状態にあるとき、ＶＰＤｂ信号は論理ロー状態にあり、ＶＰＤ信号が論理ロー状態にあるとき、ＶＰＤｂ信号は論理ハイ状態にある。ＶＰＤ信号が論理ハイ状態にあるとき、スイッチＳ１はターンオンされ、スイッチＳ２はターンオフされ、キャパシタＣはスイッチＳ１を介して放電され、ＶＣＡＰ信号は０Ｖにプルダウンされる。ＶＰＤが論理ロー状態にあるとき、スイッチＳ１はターンオフされ、スイッチＳ２はターンオンされ、コンデンサＣはバイアス電流１２によって充電電流Ｉｂｉａｓによって充電され、ＶＣＡＰ信号はランプアップする。電圧比較器１１は、２つの入力端子を有する。ＶＣＡＰは比較器１１の第１の入力端子に結合される。ＶＲＡＭＰ信号は、比較器１１の第２の入力端子に結合される。ＶＲＡＭＰ信号は、周期的な負のランプ波状の信号である。コンパレータ１１は、信号ＶＣＡＰを信号ＶＲＡＭＰと比較し、その比較に基づいて出力信号ＣＯＭＰＯＵＴ２を生成する。ＣＯＭＰＯＵＴ２信号は、図１の論理およびドライバ２に結合される。論理及びドライバ信号２は、比較器１からのＣＯＭＰＯＵＴ信号及び比較器１１からのＣＯＭＰＯＵＴ２信号をそれぞれ受信する。それは、ＰＧ信号およびＮＧ信号を生成して、電力スイッチＭ１およびＭ２のスイッチング動作を制御する。

ＶＲＥＦ信号は一定のＤＣ電圧信号である。ＶＲＡＭＰ信号は、周期的な負のランプ波状の信号である。
ＶＲＡＭＰ信号の周期はＴｓであり、ＶＲＡＭＰ信号の周波数は１／Ｔｓである。正方向の斜面は非常に急峻です。ＶＲＡＭＰのピーク値からＶＲＡＭＰの谷値までの下降時間は、ＶＲＡＭＰの谷値からＶＲＡＭＰのピーク値までの上昇時間よりもはるかに大きい。

図１の実施形態によれば、比較器１は、ＶＥ信号とフィードバック信号ＦＢのピークとを比較する。フィードバック信号ＦＢがＶＥ信号を超えると、電圧比較器１はＣＯＭＰＯＵＴ論理状態を変化させる。論理およびドライバ回路２は、ＣＯＭＰＯＵＴ信号を受信し、電源スイッチＭ１をオフにし、電源スイッチＭ２をオンにして、ＶＰＤ信号をローに設定する。インダクタ電流は（−ＶＯＵＴ）／Ｌにほぼ等しい負の傾きでランプダウンします。電源スイッチＭ１はオフのままであり、電源スイッチＭ２は、電圧比較器１１がＣＯＭＰＯＵＴ２論理状態を変化させるまでオンのままである。論理ロー信号ＶＰＤは、周波数制御回路１０のスイッチＳ１をオフにし、スイッチＳ２をオンにする。コンデンサＣはバイアス電流１２によって充電され、したがってＶＣＡＰ信号は０Ｖからランプアップします。ＶＣＡＰ信号がＶＲＡＭＰを超えると、電圧比較器１１はＣＯＭＰＯＵＴ２論理状態を変化させる。論理及び駆動回路２ＣＯＭＰＯＵＴ２信号を受信し、電源スイッチＭ２を外し、電源スイッチＭ１を接続し、ＶＰＤ信号をハイに設定します。インダクタ電流は（ＶＩＮ−ＶＯＵＴ）／Ｌにほぼ等しい正の傾きでランプアップします。電源スイッチＭ２はオフを維持し、電源スイッチＭ１は、電圧比較器１がＣＯＭＰＯＵＴ論理状態を変化させるまでオンのままである。論理ハイ信号ＶＰＤは、スイッチＳ１をオンにし、スイッチＳ２をオフにする。キャパシタＣは、スイッチＳ１を介して放電される。ＶＣＡＰ信号は０Ｖにプルダウンされます。図１の抵抗Ｒｓｎｓは、インダクタ電流を直接検出すると、抵抗Ｒｓｎｓの電圧はインダクタ電流ＩＬに比例し、インダクタ電流ＩＬと同相になります。フィードバック信号ＦＢは、出力電圧ＶＯＵＴ＋Ｒｓｎｓの電圧降下です。フィードバック信号ＦＢは、インダクタ電流ＩＬと同相である。

図１および図２を参照すると、電圧比較器１は、ＶＥ信号とＦＢ信号とを比較する。ＣＯＭＰＯＵＴ信号を生成し、電源スイッチＭ１をオフにするタイミングと電源スイッチＭ２をオンにするタイミングを制御する。電圧比較器１１は、ＶＣＡＰ信号とＶＲＡＭＰ信号とを比較し、ＣＯＭＰＯＵＴ２信号を生成し、電源スイッチＭ２をオフするタイミングと、電源スイッチＭ１をオンするタイミングとを制御する。電力スイッチＭ１およびＭ２のスイッチング動作は、電圧比較器１および比較器１１のトリガ点にのみ依存する。

図１および図２を参照する、本発明の別の実施形態によれば、比較器１は、ＶＥ信号をフィードバック信号ＦＢの谷と比較する。フィードバック信号ＦＢがＶＥ信号を下回ると、電圧比較器１はＣＯＭＰＯＵＴ論理状態を変化させる。論理およびドライバ回路２は、ＣＯＭＰＯＵＴ信号を受信し、電源スイッチＭ２をオフにし、電源スイッチＭ１をオンにし、ＶＰＤ信号をローに設定する。インダクタ電流は（ＶＩＮ‐ＶＯＵＴ）／Ｌにほぼ等しい正の傾きでランプアップします。電源スイッチＭ２はオフのままであり、電源スイッチＭ１は、電圧比較器１１がＣＯＭＰＯＵＴ２論理状態を変化させるまでオンのままである。論理ロー信号ＶＰＤは、周波数制御回路１０のスイッチＳ１をオフにし、スイッチＳ２をオンにする。ＶＣＡＰ信号が０Ｖからランプアップするように、コンデンサＣはバイアス電流１２によって充電されます。ＶＣＡＰ信号がＶＲＡＭＰを超えると、電圧比較器１１はＣＯＭＰＯＵＴ２論理状態を変化させる。論理及びドライバ回路２は、ＣＯＭＰＯＵＴ２信号を受信し、電源スイッチＭ１をオフにし、電源スイッチＭ２をオンにし、ＶＰＤ信号をハイに設定する。インダクタ電流は（‐ＶＯＵＴ）／Ｌにほぼ等しい負の傾きでランプダウンします。電源スイッチＭ１はオフのままであり、電源スイッチＭ２は、電圧比較器１がＣＯＭＰＯＵＴ論理状態を変えるまでオンのままである。論理ハイ信号ＶＰＤは、周波数制御回路１０のスイッチＳ１をオンにし、スイッチＳ２をオフにする。キャパシタＣは、スイッチＳ１を介して放電される。ＶＣＡＰ信号は０Ｖにプルダウンされます。図１の抵抗Ｒｓｎｓは、インダクタ電流を直接検出すると、抵抗Ｒｓｎｓの電圧はインダクタ電流ＩＬに比例し、インダクタ電流ＩＬと同相になります。フィードバック信号ＦＢは、出力電圧ＶＯＵＴ＋Ｒｓｎｓの電圧降下です。フィードバック信号ＦＢは、インダクタ電流ＩＬと同相である。

図３は、図１のフィードバック信号ＦＢが新しいＲＣネットワークによって生成される、本発明の別の実施形態によるスイッチングレギュレータ３００の概略図である。図３を参照すると、スイッチングレギュレータ３００は、図１のスイッチングレギュレータと同様である。これは、電圧増幅器１１０と、分圧器３２０と、スイッチングレギュレータコントローラ２００と、２つの電力スイッチＭ１およびＭ２を含み、Ｍ１およびＭ２は出力ＬＣフィルタ回路に結合され、出力ＬＣフィルタ回路は、出力インダクタＬと、等価直列抵抗（ＥＳＲ）を有する出力キャパシタＣＯＵＴとを含む。ＦＢおよびＦＢ２信号は、出力電圧ＶＯＵＴから生成された２つのフィードバック信号です。分圧器３２０は、ＶＯＵＴ信号を受信し、フィードバック信号ＦＢ２を生成する。ＦＢ２信号の電圧レベルは、ＶＯＵＴ信号の電圧レベルに比例します。電圧増幅器１１０はフィードバック信号ＦＢ２および基準電圧ＶＲＥＦを感知して誤差電圧信号ＶＥを生成する。ＶＥ信号は、フィードバック信号ＦＢ２と基準電圧ＶＲＥＦとの間の電圧差を示す。ＶＥ信号は、コントローラ２００に結合される。図３は、フィードバック信号ＦＢを生成するための新しいＲＣネットワークを有する。フィードバック信号ＦＢは、図１と同様のコントローラ２００内の電圧比較器１に結合される。新しいＲＣネットワークは、Ｒ１、Ｒ２、Ｃ１、Ｒ３、Ｃ３およびＣ４を含む。抵抗器Ｒ１およびＲ２は、ノード３２の出力電圧と接地電位との間に直列に接続されている。Ｒ１およびＲ２の共通ノード３３の信号は、コントローラ２００内の電圧比較器１の入力端子に結合されたフィードバック信号ＦＢである。コンデンサＣ１は、ノード３２とノード３３との間に抵抗Ｒ１と並列に接続される。抵抗器Ｒ２は任意であり、他の実施形態では省略することができる。キャパシタＣ１は任意であり、他の実施形態では省略することができる。抵抗Ｒ３およびコンデンサＣ３は、ノード３１とノード３２との間のインダクタＬを介して直列に接続される。キャパシタＣ４は、抵抗Ｒ３の共通ノード３９に接続され、またノード３３においてキャパシタＣ３およびフィードバック電圧信号ＦＢに接続される。フィードバック信号ＦＢインダクタ電流ＩＬの波形に類似したほぼ三角形の波形を有し、インダクタ電流ＩＬと同相である。

図４は、図１の本発明の別の実施形態によるスイッチングレギュレータ３００の概略図である。図４を参照すると、スイッチングレギュレータ３００は、図１のスイッチングレギュレータと同様である。スイッチングレギュレータ３００は、電圧増幅器１１０と、分圧器３２０と、スイッチングレギュレータコントローラ２００と、２つの電力スイッチＭ１およびＭ２とを含み、Ｍ１およびＭ２は、出力ＬＣフィルタ回路に結合され、出力ＬＣフィルタ回路は、出力インダクタＬと、等価直列抵抗（ＥＳＲ）で接続された出力コンデンサＣＯＵＴとを含む。ＦＢ信号とＦＢ２信号は２つのフィードバック信号です。分圧器３２０は、ＶＯＵＴ信号を受信し、フィードバック信号ＦＢ２を生成する。ＦＢ２信号の電圧レベルは、ＶＯＵＴ信号の電圧レベルに比例します。電圧増幅器１１０はフィードバック信号ＦＢ２および基準電圧ＶＲＥＦを感知して誤差電圧信号ＶＥを生成する。ＶＥ信号は、フィードバック信号ＦＢ２と基準電圧ＶＲＥＦとの間の電圧差を示す。ＶＥ信号は、コントローラ２００に結合される。図４は、電流検出回路３６およびフィードバック発生器３５を含む。電流検出回路３６は、出力信号Ｉｓｎｓを生成する。Ｉｓｎｓ信号は、インダクタ電流ＩＬに比例し、インダクタ電流ＩＬと同相です。フィードバック発生器３５は、電流センス信号Ｉｓｎｓおよび出力電圧ＶＯＵＴを受け取り、フィードバック信号ＦＢを生成する。フィードバック信号ＦＢは、インダクタ電流ＩＬと同相である。フィードバック信号ＦＢは、コントローラ２００内の電圧比較器１に結合される。

本発明の方法は、多相スイッチングレギュレータに用いることができる。図５は、図４の本発明のさらなる実施形態による三相スイッチングレギュレータ４００の概略図である。他のスイッチングレギュレータは、異なる数の位相を有することができる。図５に示す多相スイッチングレギュレータは、降圧多相スイッチングレギュレータであるが、この実施形態に限定されない。同様の原理、主ブロックおよびシステム動作は、例えばブースト多相スイッチングレギュレータのような他の多相スイッチングレギュレータの場合にも行うことができる。図５に示すように、３相スイッチングレギュレータ４００は、電圧増幅器１１０と、分圧器３２０と、３つのスイッチングレギュレータコントローラ２０１，２０２，２０３とを含む。分圧器３２０は、ＶＯＵＴ信号を受信し、フィードバック信号ＦＢ２を生成する。ＦＢ２信号の電圧レベルは、ＶＯＵＴ信号の電圧レベルに比例します。電圧増幅器１１０はフィードバック信号ＦＢ２および基準電圧ＶＲＥＦを感知して誤差電圧信号ＶＥを生成する。ＶＥ信号は、フィードバック信号ＦＢ２と基準電圧ＶＲＥＦとの間の電圧差を示す。ＶＥ信号は、３つのコントローラに結合される。３つのコントローラは、図４のものと同様である。コントローラ２０１は、ハイサイドパワースイッチＭ１およびローサイドパワースイッチＭ２のスイッチング動作を制御する。電力スイッチＭ１およびＭ２は、インダクタＬ１に結合される。インダクタＬ１は、等価直列抵抗（ＥＳＲ）を有する出力コンデンサＣＯＵＴに結合される。電流検出回路４１は、インダクタ電流に比例する電流検出信号を生成する。フィードバック発生器６１は、電流感知信号及び出力電圧ＶＯＵＴを受信し、フィードバック信号ＦＢ１を生成する。フィードバック信号ＦＢ１は、インダクタＬ１電流と同相であり、コントローラ２０１に結合される。誤差電圧信号ＶＥは、コントローラ２０１の入力信号である。ＶＲＡＭＰ１はコントローラ２０１の別の入力信号である。コントローラ２０２は、ハイサイドパワースイッチＭ３およびローサイドパワースイッチＭ４のスイッチング動作を制御する。コントローラ２０２は、ハイサイドパワースイッチＭ３およびローサイドパワースイッチＭ４のスイッチング動作を制御する。電力スイッチＭ３およびＭ４は、インダクタＬ２に結合される。インダクタＬ２は、等価直列抵抗（ＥＳＲ）を有する出力コンデンサＣＯＵＴに結合される。電流検出回路４２は、インダクタ電流に比例する電流検出信号を生成する。フィードバック発生器６２は、電流センス信号と出力電圧ＶＯＵＴとを受け取り、フィードバック信号ＦＢ２を生成する。フィードバック信号ＦＢ２は、インダクタＬ２電流と同相であり、コントローラ２０２に結合される。誤差電圧信号ＶＥは、コントローラ２０２の入力信号である。ＶＲＡＭＰ２はコントローラ２０２の別の入力信号である。コントローラ２０３は、ハイサイドパワースイッチＭ５およびローサイドパワースイッチＭ６のスイッチング動作を制御する。電力スイッチＭ５およびＭ６は、インダクタＬ３に結合される。インダクタＬ３は、等価直列抵抗（ＥＳＲ）を有する出力コンデンサＣＯＵＴに結合される。電流検出回路４３は、インダクタ電流に比例する電流検出信号を生成する。フィードバック発生器６３は、電流感知信号及び出力電圧ＶＯＵＴを受信し、フィードバック信号ＦＢ３を生成する。フィードバック信号ＦＢ３は、インダクタＬ３の電流と同相であり、コントローラ２０３に結合される。誤差電圧信号ＶＥは、コントローラ２０３の入力信号である。ＶＲＡＭＰ３はコントローラ２０３の別の入力信号である。

図５において、ＶＲＡＭＰ１、ＶＲＡＭＰ２及びＶＲＡＭＰ３は、周期的な負のランプ波状の信号である。彼らは同じ期間（Ｔｓ）を持っています。ＶＲＡＭＰ１、ＶＲＡＭＰ２、ＶＲＡＭＰ３のピーク値は同じです。ＶＲＡＭＰ１、ＶＲＡＭＰ２、ＶＲＡＭＰ３の谷の値は同じです。ＶＲＡＭＰ１、ＶＲＡＭＰ２、ＶＲＡＭＰ３の正方向の傾きは非常に急峻です。ＶＲＡＭＰ１、ＶＲＡＭＰ２、ＶＲＡＭＰ３のピーク値からＶＲＡＭＰ１、ＶＲＡＭＰ２、ＶＲＡＭＰ３の谷値までの立ち下がり時間は、谷値からピーク値までの立ち上がり時間よりもはるかに大きくなります。ＶＲＡＭＰ１とＶＲＡＭＰ２の間の位相シフトは１２０度です。ＶＲＡＭＰ２とＶＲＡＭＰ３の間の位相シフトは１２０度です。ＶＲＡＭＰ３とＶＲＡＭＰ１の間の位相シフトは１２０度です。ＶＲＡＭＰ１とＶＲＡＭＰ２との間の時間遅延はＴｓ／３である。ＶＲＡＭＰ２とＶＲＡＭＰ３との間の時間遅延はＴｓ／３である。ＶＲＡＭＰ３とＶＲＡＭＰ１との間の時間遅延はＴｓ／３である。スイッチングレギュレータ４００は３相を含む。各相のスイッチング周波数は１／Ｔｓです。他のスイッチングレギュレータは異なる数の位相を有し、位相間の位相シフトは異なる可能性がある。例えば、４相スイッチングレギュレータでは、２つの隣接する相の間の位相シフトは９０度である。

図５に示すように、フィードバック信号を生成するために代替のフィードバック生成方法を使用することもできる。例えば、図１または図３で使用されるフィードバック生成方法を使用して、多相スイッチングレギュレータでフィードバック信号を生成することもできます。

図６は、図１に示す本発明による降圧スイッチングレギュレータの別の実施形態を示す概略図である。図６において、スイッチングレギュレータ３００は、スイッチングレギュレータコントローラ２００と、２つのパワースイッチＭ１およびＭ２とを含む。電力スイッチＭ１は、ノード３０における入力電圧ＶＩＮとノード３１におけるスイッチングノードＳＷとの間に結合される。電源スイッチＭ２は、接地とスイッチングノードＳＷとの間に接続される。Ｍ１およびＭ２のゲートは、スイッチングレギュレータコントローラ２００内のロジックおよびドライバ回路２に結合される。スイッチングノードＳＷは、出力インダクタＬを含む出力ＬＲＣフィルタ回路に結合され、等価直列抵（ＥＳＲ）を有する出力キャパシタＣＯＵＴを含み、電流検出抵抗Ｒｓｎｓも含む。電流センス抵抗Ｒｓｎｓは、インダクタＬと出力コンデンサＣＯＵＴの間に接続されています。スイッチングレギュレータコントローラ２００は、電圧比較器１と、図２に示す周波数制御回路１０と、２及び論理及び駆動回路２を含む。

図６を参照すると、フィードバック信号ＦＢは、図３に示すか、または図４に示すような別の実施形態によって生成することができる。

図７は、本発明による降圧スイッチングレギュレータの代替実施形態を示す概略図である。図７において、スイッチングレギュレータ３００は、コントローラ２００と、２つの電力スイッチＭ１およびＭ２とを含む。電力スイッチＭ１は、ノード３１において入力電圧ＶＩＮとスイッチングノードＳＷとの間に結合される。電源スイッチＭ２は、接地とスイッチングノードＳＷとの間に接続される。Ｍ１およびＭ２のゲートはコントローラ２００に結合されている。スイッチングノードＳＷは出力ＬＲＣフィルタ回路に結合され、出力ＬＲＶフィルタ回路は出力インダクタＬを含み、等価直列抵抗（ＥＳＲ）を有する出力キャパシタＣＯＵＴも含む。フィードバック生成器３２０は、出力電圧ＶＯＵＴを受け取り、フィードバック信号ＦＢを生成する。フィードバック信号は、インダクタ電流と同相であり、コントローラ２００に結合される。信号ＶＲＥＦおよびＶＲＡＭＰは、コントローラ２００の２つの基準信号である。ＶＲＥＦ信号はＤＣ電圧信号である。ＶＲＡＭＰは、周期的な負のランプノコギリ波信号または周期的な正のランプノコギリ波信号のいずれかです。ＶＲＥＦ信号の電圧レベルがＶＲＡＭＰ信号の電圧レベルよりも大きい場合（ＶＲＥＦは高い基準信号であり、ＶＲＡＭＰは低い基準信号である）、ＶＲＡＭＰは周期的な正のランプ波状の信号であり、その立ち上がり時間は下降時間よりもはるかに長い。ＶＲＥＦ信号の電圧レベルがＶＲＡＭＰ信号の電圧レベルよりも小さい場合（ＶＲＥＦは低い基準信号であり、ＶＲＡＭＰは高い基準信号である）、ＶＲＡＭＰは周期的な負のランプ波状の信号であり、その立ち上がり時間は立ち下がり時間よりもはるかに短い。通常の動作モードでは、フィードバック信号ＦＢが下側基準信号を下回ると、コントローラはローサイドスイッチをオフにし、ハイサイドスイッチをオンにします。その間に、インダクタ電流が増加し始めます。ハイサイドスイッチは、フィードバック信号ＦＢがより高い基準信号を超えるまでオンを維持する。フィードバック信号ＦＢが高い基準信号を超えると、コントローラはハイサイドスイッチをオフにし、ローサイドスイッチをオンにします。その間、インダクタ電流は減少し始めます。ローサイドスイッチは、フィードバック信号ＦＢが下側の基準信号を下回るまでオンを維持します。

図８は、本発明による降圧スイッチングレギュレータの別の実施形態を示す概略図である。図８を参照すると、スイッチングレギュレータ３００は、電圧増幅器１１０と、フィードバックジェネレータ２００と、分圧器２１０と、コントローラ１００と、２つの電力スイッチＭ１およびＭ２とを含み、Ｍ１およびＭ２は、出力ＬＣフィルタ回路、出力ＬＣフィルタ回路は出力インダクタＬを含み、等価直列抵抗（ＥＳＲ）を有する出力コンデンサＣＯＵＴも含む。ＦＢおよびＦＢ２信号は、出力電圧ＶＯＵＴから生成された２つのフィードバック信号です。分圧器２１０は、ＶＯＵＴ信号を受信し、フィードバック信号ＦＢを生成する。ＦＢ信号の電圧レベルは、ＶＯＵＴ信号の電圧レベルに比例する。電圧増幅器１１０は、フィードバック信号ＦＢおよび基準電圧ＶＲＥＦを感知し、誤差電圧信号ＶＥを生成する。ＶＥ信号は、フィードバック信号ＦＢと基準電圧ＶＲＥＦとの間の電圧差を示す。ＶＥ信号はコントローラ１００に結合される。フィードバック発生器２００は、出力電圧ＶＯＵＴを受信し、フィードバック信号ＦＢ２を生成する。フィードバック信号ＦＢ２は、インダクタ電流と同相であり、コントローラ１００に結合される。信号ＶＥおよびＶＲＡＭＰは、コントローラ２００の２つの基準信号である。ＶＥ信号はＤＣまたはゆっくり変化する電圧信号です。ＶＲＡＭＰは、周期的な負のランプノコギリ波信号または周期的な正のランプノコギリ波信号のいずれかです。ＶＥ信号の電圧レベルがＶＲＡＭＰ信号の電圧レベルよりも大きい場合（ＶＥはより高い基準信号であり、ＶＲＡＭＰはより低い基準信号である）、ＶＲＡＭＰは周期的な正のランプ波状の信号であり、その立ち上がり時間は立ち下がり時間よりもはるかに長い。ＶＥ信号の電圧レベルがＶＲＡＭＰ信号の電圧レベルよりも小さい場合（ＶＥはより低い基準信号であり、ＶＲＡＭＰはより高い基準信号である）、ＶＲＡＭＰは周期的な負のランプ波状の信号であり、その立ち上がり時間は立ち下がり時間よりもはるかに小さい。通常動作モードでは、フィードバック信号ＦＢ２が下側基準信号を下回ると、コントローラ１００は、ローサイドスイッチをオフにし、ハイサイドスイッチをオンにする。その間に、インダクタ電流が増加し始めます。ハイサイドスイッチは、フィードバック信号ＦＢ２がより高い基準信号を上回るまでオンのままである。フィードバック信号ＦＢ２が高い基準信号を上回ると、コントローラ１００は、ハイサイドスイッチをオフにし、ローサイドスイッチをオンにする。その間、インダクタ電流は減少し始めます。ローサイドスイッチは、フィードバック信号ＦＢ２が下側の基準信号を下回るまでオンのままです。

本発明の他の実施形態は、以下の詳細な説明から当業者に容易に明らかになるであろうし、説明のために本発明の様々な実施形態のみが示され説明されていることが理解される。本発明の記載された実施形態は、ブースト、バックブースト、フライバック、フォワード、セピックなどのすべてのスイッチングレギュレータに使用することができる。理解されるように、本発明は、他の異なる実施形態が可能であり、そのいくつかの詳細は、本発明の精神および範囲から逸脱することなく、様々な他の点で変更可能である。したがって、開示された実施形態、図面、および詳細な説明は、本質的に単なる例示であり、限定的ではないと見なされるべきである。

Claims

スイッチングレギュレータは、入力電圧を受けるように構成されている。また、安定した出力電圧を生成します。前記スイッチングレギュレータは、ハイサイドパワースイッチ及びローサイドパワースイッチを制御する。この動作は、フィードバック制御方式に基づいており、スイッチング出力電圧を生成するためにスイッチング・ノードを駆動します。前記スイッチ出力ノードは、ＬＣフィルタに結合され、出力コンデンサ上に実質的に一定の大きさを有する前記調整された出力電圧を生成し、前記スイッチングレギュレータは、備え：
定電圧基準信号と、
所定の周波数における周期的なランプ波の基準信号と、
フィードバック生成回路であって、前記レギュレータ出力電圧を用いて第１のフィードバック信号を生成するように構成されている。
請求項１に記載のスイッチングレギュレータ、さらに備え：
レギュレータ出力電圧を受信し、第２のフィードバック信号を生成するように構成された分圧器と、
前記第２のフィードバック信号と前記定電圧基準信号とを受け取り、出力信号を生成するように構成された電圧増幅器と、
前記第１のフィードバック信号、前記周期的なランプ波の基準信号、および前記電圧増幅器の前記出力信号を受信するように構成されたコントローラと、
前記コントローラは、前記第１のフィードバック信号と、前記周期的なランプ波の基準信号または前記電圧増幅器の出力信号のいずれかからのいずれか１つの信号とを受信する第１の比較器と、
前記コントローラはさらに、論理およびドライバ回路を備え、前記第１のコンパレータ出力信号を受信し、前記パワースイッチの制御信号を生成するように構成され、
前記第１のフィードバック信号はインダクタ電流と同相であり、
前記周期的なノコギリ波の基準信号は、負または正のいずれかとすることができる。
請求項１に記載のスイッチングレギュレータ、さらに備え：
前記第１のフィードバック信号、前記周期的なランプ波状の基準電圧信号、および前記定電圧基準信号を受信するように構成されたコントローラと、
前記コントローラは、前記第１のフィードバック信号と、前記周期的なランプ波の基準信号または前記一定電圧基準信号のいずれかからのいずれか１つの信号とを受信する第１の比較器と、
前記コントローラはさらに、論理およびドライバ回路を備え、前記第１のコンパレータ出力信号を受信し、前記パワースイッチの制御信号を生成するように構成され、
前記第１のフィードバック信号はインダクタ電流と同相であり、
前記周期的なノコギリ波の基準信号は、負または正のいずれかとすることができる。
請求項２に記載のスイッチングレギュレータにおいて、
前記コントローラは、キャパシタをさらに備える、前記コンデンサは、前記第１の比較器出力信号に基づいて充放電され、前記コンデンサに電圧信号を生成するように構成され、
前記第１の比較器は、前記電圧増幅器の前記出力信号と前記第１のフィードバック信号とを受け取るようにさらに構成されていることを特徴とする装置、前記第１のコンパレータ出力信号を生成することである、その出力レベルは、前記電圧増幅器の前記出力信号と前記第１のフィードバック信号との間の電圧差を反映する。
請求項３に記載のスイッチングレギュレータにおいて、
前記コントローラは、キャパシタをさらに備える、前記コンデンサは、前記第１の比較器出力信号に基づいて充放電され、前記コンデンサに電圧信号を生成するように構成され、
前記第１の比較器は、前記定電圧基準信号と前記第１のフィードバック信号とを受信するようにさらに構成され。こうしてコンパレータ出力信号を生成し、その出力レベルは、前記定電圧基準信号と前記第１のフィードバック信号との間の電圧差を反映する。
請求項４に記載のスイッチングレギュレータにおいて、
前記周期的なノコギリ波基準信号は負であり、
前記コントローラは、第２の比較器をさらに備え、前記周期的な負のランプ波の基準信号および前記コンデンサ上の前記電圧信号を受信し、第２のコンパレータ出力信号を生成するために、その出力レベルは前記周期的な負のランプ波状の波形基準信号と前記コンデンサ上の前記電圧信号との間の電圧差を反映する。
前記第１のコンパレータ出力信号および前記第２のコンパレータ出力信号を受信し、前記ハイサイドパワースイッチおよび前記ローサイドパワースイッチを駆動するための制御信号を生成するようにさらに構成された前記ロジックおよびドライバ回路。
請求項５に記載のスイッチングレギュレータにおいて、
前記周期的なノコギリ波基準信号は負であり、
前記コントローラは、第２の比較器をさらに備え、前記周期的な負のランプ波の基準信号および前記コンデンサ上の前記電圧信号を受信し、第２のコンパレータ出力信号を生成するために、その出力レベルは前記周期的な負のランプ波状の波形基準信号と前記コンデンサ上の前記電圧信号との間の電圧差を反映する。
前記第１のコンパレータ出力信号および前記第２のコンパレータ出力信号を受信し、前記ハイサイドパワースイッチおよび前記ローサイドパワースイッチを駆動するための制御信号を生成するようにさらに構成された前記ロジックおよびドライバ回路。
請求項２に記載のスイッチングレギュレータを複数備えた多相スイッチングレギュレータ。
請求項３に記載のスイッチングレギュレータを複数備えた多相スイッチングレギュレータ。
スイッチングレギュレータの制御方法は、入力電圧を受けて、ハイサイドパワースイッチとローサイドパワースイッチを制御し、出力電圧を生成するスイッチングノードを駆動するステップと、前記スイッチングノードは、ＬＣフィルタ回路に結合され、出力コンデンサに実質的に一定の電圧を有する調整された出力電圧を生成する。前記方法は、備え：
一定のＤＣ基準信号を生成するステップと、
所与の周波数で周期的な負のランプ波状の波形基準信号を生成するステップと、
インダクタ電流と前記レギュレータ出力電圧とを組み合わせて第１のフィードバック信号を生成するステップと。
請求項１０に記載の動作方法、さらに備え：
生成する前記スイッチングレギュレータ出力電圧に比例する第２のフィードバック信号を生成し、
電圧増幅器を使用して、前記一定ＤＣ基準信号と前記第２のフィードバック信号との間の電圧差を反映する大きさの出力信号を生成するステップと、
前記第１のフィードバック信号を前記増幅器出力信号と比較し、第１の比較信号を生成するステップと、
コンデンサを充電および放電することによってコンデンサ電圧信号を生成し、この動作は前記第１の比較信号に応答し、
前記コンデンサ電圧信号を前記周期的な負のランプ波状の波形信号と比較し、第２の比較信号を生成するステップと、
前記第１比較信号及び前記第２比較信号に応答して、前記レギュレータ出力電圧を調整する、前記ハイサイド電源スイッチ及び前記ローサイド電源スイッチを制御するステップとを含む方法。
請求項１０に記載の動作方法、さらに備え：
前記第１のフィードバック信号を前記一定のＤＣ基準信号と比較し、第１の比較信号を生成するステップと、
コンデンサを充電および放電することによってコンデンサ電圧信号を生成し、この動作は前記第１の比較信号に応答し、
前記コンデンサ電圧信号を前記周期的な負のランプ波状の波形信号と比較し、第２の比較信号を生成するステップと、
前記第１比較信号及び前記第２比較信号に応答して、前記レギュレータ出力電圧を調整する、前記ハイサイド電源スイッチ及び前記ローサイド電源スイッチを制御するステップとを含む方法。
多相スイッチングレギュレータは、複数の前記スイッチングレギュレータを含む、請求項１１に記載の制御方法。
多相スイッチングレギュレータは、複数の前記スイッチングレギュレータを含む、請求項１２に記載の制御方法。
スイッチングレギュレータの制御方法は、入力電圧を受けて、ハイサイドパワースイッチとローサイドパワースイッチを制御し、出力電圧を生成するスイッチングノードを駆動するステップと、前記スイッチングノードは、ＬＣフィルタ回路に結合され、出力コンデンサに実質的に一定の電圧を有する調整された出力電圧を生成する。前記方法は、備え：
一定のＤＣ基準信号を生成するステップと、
所定の周波数を有する周期的なランプ波状の基準信号を生成するステップと、
インダクタ電流と前記レギュレータ出力電圧とを組み合わせて第１のフィードバック信号を生成するステップと、
前記第１のフィードバック信号を前記一定ＤＣ基準信号と比較し、第１の比較信号を生成するステップと、
前記第１のフィードバック信号を前記周期的なノコギリ波信号と比較して第２の比較信号を生成するステップと、
前記第１比較信号及び前記第２比較信号に応答して、前記レギュレータ出力電圧を調整する、前記ハイサイド電源スイッチ及び前記ローサイド電源スイッチを制御するステップとを含む方法。
請求項１５に記載の制御方法であって、
レギュレータシステムによって導入されるオフセットを補償するために、電圧増幅器によって前記ＤＣ基準信号の前記電圧レベルを調整することをさらに含み、前記スイッチングレギュレータの前記出力電圧は、所望の電圧。
多相スイッチングレギュレータは、複数の前記スイッチングレギュレータを含む、請求項１５に記載の制御方法。
多相スイッチングレギュレータは、複数の前記スイッチングレギュレータを含む、請求項１６に記載の制御方法。
前記スイッチングレギュレータは、バック、ブースト、バックブースト、フライバック、フォワードおよびセピックスイッチングレギュレータを含むグループに属するスイッチングレギュレータである、請求項１０に記載の方法。
前記スイッチングレギュレータは、バック、ブースト、バックブースト、フライバック、フォワードおよびセピックスイッチングレギュレータを含むグループに属するスイッチングレギュレータである、請求項１５に記載の方法。