JPWO2012101698A1 - スイッチング電源装置 - Google Patents

Abstract

交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化することができるスイッチング電源装置を提供する。主端子の一方がインダクタ(4)の他端に接続され、主端子の他方が所定の定電源部に接続され、インダクタ(4)と定電源部とを接続することによりインダクタ(4)にエネルギーを蓄積し、インダクタ(4)と定電源部との接続を遮断することにより出力コンデンサ(5)を充電するようにスイッチングするスイッチ(41)と、スイッチ(41)を所定のスイッチング周波数で駆動する制御回路(44)とを有し、制御回路(44)は、スイッチ(41)の遮断時間(Toff)に対する接続時間(Ton)の比に応じてスイッチング周波数を変化させる。

Description

本発明は、交流電源から入力される電圧の力率を改善しながら負荷に直流電圧を供給するＰＦＣ（Power Factor Correction）動作をするスイッチング電源装置に関し、特に、周波数拡散によるノイズ低減技術を有するスイッチング電源装置に関する。

交流電源から入力される電圧に基づいて負荷に直流電圧を供給するＰＦＣ動作をするスイッチング電源装置において、入力電圧に応じてスイッチング周波数を変更する構成が知られている（例えば特許文献１参照）。図７は従来におけるスイッチング電源装置の構成を示す回路図である。図７に示すように、入力交流電源２０１からの交流電圧Ｖａは入力フィルタ２０２を介して全波整流回路２０３に供給され、この全波整流回路２０３によって全波整流されて整流電圧Ｖｉとなり、さらに昇圧コンバータ（converter）２１０によって出力直流電圧Ｖｏに変換されて出力される。昇圧コンバータ２１０はインダクタ（inductor）２４０とスイッチ２４１とダイオード（diode）２４２と出力コンデンサ（capacitor）２４３と制御回路２４４とから構成されている。この昇圧コンバータ２１０は、スイッチ２４１がオン状態のときにインダクタ２４０に整流電圧Ｖｉを印加してエネルギーを蓄え、スイッチ２４１がオフ状態のときにインダクタ２４０に蓄えたエネルギーを、ダイオード２４２を介して出力コンデンサ２４３を充電する電流として放出する。このように、昇圧コンバータ２１０はスイッチ２４１のスイッチング動作によって出力コンデンサ２４３から出力直流電圧Ｖｏを負荷回路２０５に供給する。ここで、インダクタ２４０の電流は、スイッチ２４１のスイッチング動作によって増減するリプル（ripple）成分を有しているが、入力フィルタ２０２によってこのインダクタ電流が平均化されるため、入力交流電源２０１を流れる交流電流のリプルノイズ（ripple noise）は抑制される。

制御回路２１１は、抵抗素子２４５とコンデンサ２４６とによって設定されるスイッチング周波数に応じた駆動パルスでスイッチ２４１を駆動する。その際、出力直流電圧Ｖｏを安定化させながらインダクタ２４０に流れる電流の平均値が整流電圧Ｖｉに比例するように、スイッチ２４１への駆動パルス幅を調整する。抵抗素子２４７は全波整流回路２０３の出力とコンデンサ２４６との間に接続されており、これにより、整流電圧Ｖｉが高くなるほどコンデンサ２４６への充電電流が増加する。したがって、抵抗素子２４５によって設定される電流値に抵抗素子２４７を流れる電流が加わることとなるため、コンデンサ２４６の充電時間が整流電圧Ｖｉによって変化する。このように、図７に示すような従来の構成は、整流電圧Ｖｉが高いほどスイッチング周波数が高くなるように変調することにより、スイッチング動作に起因して発生するノイズの周波数を拡散させてノイズを抑制するものである。

なお、上記のように入力交流電圧のレベルによってスイッチング周波数を変調し、発生するノイズの周波数を拡散させる従来のスイッチング電源として、他にも特許文献２や特許文献３などが知られている。

米国特許５，４５９，３９２号明細書 特開２００５−２９５６３７号公報 米国特許７，１９６，９１７号明細書

しかしながら、上記従来のスイッチング電源装置においては、入力交流電圧のレベルによってスイッチング周波数を変調しているため、交流ラインに重畳されるスイッチング周波数によるリプルノイズが入力フィルタによって十分に除去できず、出力電圧の安定化を十分に行えない問題があった。特に、近年、装置の小型化や高速化などによりインダクタの時定数が低くなるとともにスイッチング周波数が高周波数化する傾向にあり、このような小型かつ高速動作するスイッチング電源装置においては、交流ラインに重畳されるリプルノイズの影響が相対的に大きくなり、無視できなくなる傾向にある。

本発明は、このような従来の課題を解決するものであり、交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化することができるスイッチング電源装置を提供することを目的とする。

本発明に係るスイッチング電源装置は、交流電源からの入力交流出力をフィルタリング（filtering）する入力フィルタと、フィルタリングされた前記入力交流出力を全波整流する全波整流回路と、前記全波整流回路の出力端子に一端が接続されるインダクタと、前記インダクタの他端に接続され、前記インダクタから出力される電流を整流する整流器と、前記整流器の出力端子に接続され、前記インダクタから出力される電流に応じて充電され、負荷回路へ出力する出力直流電圧を生成する出力コンデンサと、主端子の一方が前記インダクタの他端に接続され、主端子の他方が所定の定電源部に接続され、前記インダクタと前記定電源部とを接続することにより前記インダクタにエネルギーを蓄積し、前記インダクタと前記定電源部との接続を遮断することにより前記出力コンデンサを充電するようにスイッチングするスイッチと、前記スイッチを所定のスイッチング周波数で駆動する制御回路とを有し、前記制御回路は、前記スイッチの遮断時間に対する接続時間の比に応じて前記スイッチング周波数を変化させるよう構成されている。

スイッチング電源装置に用いられる入力フィルタは、一般的にスイッチング周波数のリプルノイズを交流ラインから除去するローパスフィルタ（low-pass filter）であるので、スイッチング電源装置のスイッチング周波数が低いほど減衰率は低くなると考えられる。一方、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅に拘わらず、入力される交流電圧に応じてスイッチング周波数に変調をかけている。このため、インダクタに流れる電流の振幅が大きくなることによりリプルノイズが大きくなる場合に、スイッチング周波数が低くなる状態が生じ得る。したがって、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅が大きくなった場合に、スイッチング周波数が低くなると、入力フィルタによるノイズ減衰効果が低減され、交流ラインに重畳されるリプルノイズが増大してしまうと考えられる。

これに対し、上記構成のスイッチング電源装置によれば、スイッチの遮断時間に対する接続時間の比（接続時間／遮断時間）に応じてスイッチング周波数が変化する。この遮断時間に対する接続時間の比に応じてインダクタに流れる電流の振幅が変化すると考えられるため、遮断時間に対する接続時間の比に応じてスイッチング周波数を変化させることにより、インダクタ電流のリプル成分が大きくなる場合にスイッチング周波数を高くすることができる。したがって、入力フィルタにおいてインダクタ電流のリプル成分を有効に除去することができる。よって、交流ラインに重畳されるスイッチング周波数によるリプルノイズが十分に除去され、出力電圧を安定化することができる。

前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が１を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くするよう構成してもよい。さらに、前記所定範囲は、０．７以上かつ１．３以下の範囲であってもよい。また、前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が１に近いほど前記スイッチング周波数を高くするよう構成してもよい。

理想的にはスイッチの遮断時間に対する接続時間の比が１（接続時間：遮断時間＝１：１）に近いほどインダクタに流れる電流の振幅が大きくなると考えられる。このため、理想的にはスイッチの遮断時間に対する接続時間の比が１に近いほどスイッチング周波数を高くすることにより電流リプルをより有効に低減することができる。さらに、スイッチの遮断時間に対する接続時間の比に応じてスイッチング周波数を変化させることにより、インダクタに流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際にはスイッチの遮断時間に対する接続時間の比が１となる場合より少しずれたところで電流の振幅が最も大きくなる場合がある。そこで、スイッチの遮断時間に対する接続時間の比が１を含む所定範囲内の所定の設定値（具体的には０．７〜１．３内の値）において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。

前記制御回路は、前記出力直流電圧に基づいて制御電圧を生成する誤差増幅回路と、前記所定のスイッチング周波数で増減を繰り返すランプ電圧を生成する発振回路と、前記制御電圧と前記ランプ電圧とを比較することにより前記スイッチをスイッチングする駆動信号を生成する比較器と、前記ランプ電圧の中間値と前記制御電圧との差電圧の絶対値が小さいほど前記スイッチング周波数が高くなるような変調信号を前記発振回路に出力する変調信号生成回路とを有していてもよい。これにより、制御電圧とランプ電圧の中間値との差が小さいほどスイッチの遮断時間に対する接続時間の比が１に近くなるため、これらの差電圧の絶対値が小さいほどスイッチング周波数が高くなるような変調信号を発振回路に出力することで、有効にリプルノイズを除去することができる制御回路を簡単な構成で実現することができる。

前記制御回路は、前記全波整流回路の出力電圧および前記出力直流電圧を検出し、前記スイッチの遮断時間に対する接続時間の比を検出された前記全波整流迂回路の出力電圧および前記出力直流電圧から演算するよう構成されてもよい。全波整流回路の出力電圧に対する出力直流電圧の比がスイッチの遮断時間に対する接続時間の比に対応するため、両電圧を検出して両電圧からスイッチの遮断時間に対する接続時間の比を演算する制御回路を構成することにより、簡単な構成でスイッチの遮断時間に対する接続時間の比を演算することができる。

前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が０．５を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くするよう構成してもよい。さらに、前記所定範囲は、０．３以上かつ０．７以下の範囲であってもよい。また、前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が０．５に近いほど前記スイッチング周波数を高くするよう構成してもよい。

理想的には全波整流回路の出力電圧に対する出力直流電圧の比が１を含む所定範囲内の所定の値（すなわち、全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が０．５）に近いほどインダクタに流れる電流の振幅が大きくなると考えられる。このため、理想的には全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が０．５に近いほどスイッチング周波数を高くすることにより電流リプルをより有効に低減することができる。さらに、全波整流回路の出力電圧に対する出力直流電圧の比に応じてスイッチング周波数を変化させることにより、インダクタに流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際には全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が０．５となる場合より少しずれたところで電流の振幅が最も大きくなる場合がある。そこで、全波整流回路の出力電圧に対する出力直流電圧の半分の値の比が０．５を含む所定範囲内の所定の値（具体的には０．３〜０．７内の値）において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明は以上に説明したように構成され、交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化することができるという効果を奏する。

図１は本発明の第１実施形態に係るスイッチング電源装置の概略構成を示す回路図である。 図２は図１に示すスイッチング電源装置の変調信号生成回路の概略構成を示す回路図である。 図３は図１に示すスイッチング電源装置の各信号波形を示すグラフである。 図４は図１に示すスイッチング電源装置において得られるスイッチング周波数ｆｓの整流電圧Ｖｉおよび出力直流電圧Ｖｏとの関係を示すグラフである。 図５は本発明の第２実施形態に係るスイッチング電源装置の概略構成を示す回路図である。 図６は本発明の第３実施形態に係るスイッチング電源装置の概略構成を示す回路図である。 図７は従来のスイッチング電源装置の構成を示す回路図である。

以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。

＜第１実施形態＞
まず、本発明の第１実施形態に係るスイッチング電源装置について説明する。図１は、本発明の第１実施形態に係るスイッチング電源装置の概略構成を示す回路図である。

図１に示すように、本実施形態のスイッチング電源装置の電源として、入力交流電圧Ｖａを供給する交流電源１が設けられている。交流電源１の出力端子には入力フィルタ２が接続されており、交流電源１からの出力をフィルタリングする。入力フィルタ２は、インダクタおよびコンデンサから構成される既知のローパスフィルタである。入力フィルタ２の出力端子には、全波整流回路３が接続されており、入力交流電圧Ｖａを全波整流して整流電圧Ｖｉを出力する。全波整流回路３と負荷回路５との間には昇圧コンバータ４が設けられており、整流電圧Ｖｉを昇圧して出力直流電圧Ｖｏを生成し、負荷回路５へ供給する。

昇圧コンバータ４は、全波整流回路３の正出力端子が一端に接続されるインダクタ４０と、インダクタ４０の他端と全波整流回路３の負出力端子の間に主端子が接続されたスイッチ４１と、インダクタ４０の他端にアノード（anode）端子が接続された整流器（ダイオード）４２と、ダイオード４２のカソード（cathode）端子に接続された出力コンデンサ４３とを有している。ダイオード４２は、インダクタ４０から出力される電流を整流し、出力コンデンサ４３は、ダイオード４２で整流された電流により充電される。出力コンデンサ４３が充電されることにより印加される電圧が負荷回路５に供給される出力直流電圧Ｖｏとなる。スイッチ４１は、主端子の一方がインダクタ４０の他端に接続され、主端子の他方が所定の定電源部に接続されている。本実施形態のスイッチング電源装置は、スイッチ４１がインダクタ４０と定電源部とを接続する（オン状態となる）ことによりインダクタ４０にエネルギーを蓄積し、インダクタ４０と定電源部とを遮断する（オフ状態となる）ことによりインダクタ４０に蓄積されたエネルギーにより出力コンデンサ４３を充電する。

本実施形態において、スイッチ４１は、ＮチャンネルＭＯＳＦＥＴにより構成されている。なお、スイッチ４１はこれに限られず、ＰチャンネルＭＯＳＦＥＴでもよいし、バイポーラ（bipolar）などのスイッチ動作を行い得る他のトランジスタであってもよい。また、本実施形態において、スイッチ４１の主端子の他方に接続される定電源部は、グランドであるが、その他の所定の電位を有する定電源部であってもよい。

さらに、本実施形態において、昇圧コンバータ４は、スイッチ４１を所定のスイッチング周波数ｆｓで駆動する制御回路４４を有している。制御回路４４は、スイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比に応じてスイッチング周波数ｆｓを変化させるよう構成されている。より詳しくは、制御回路４４は、出力直流電圧Ｖｏに基づいて制御電圧Ｖｅを生成する誤差増幅回路７３と、所定のスイッチング周波数ｆｓで増減を繰り返すランプ電圧Ｖｔを生成する発振回路６７と、制御電圧Ｖｅとランプ電圧Ｖｔとを比較することによりスイッチ４１をスイッチングする駆動信号Ｖｇを生成する比較器６９と、ランプ（ramp）電圧Ｖｔの中間値Ｖｒと制御電圧Ｖｅとの差電圧の絶対値｜Ｖｅ−Ｖｒ｜が小さいほどスイッチング周波数ｆｓが高くなるような変調信号Ｓｍを発振回路６７に出力する変調信号生成回路６８とを有している。

昇圧コンバータ４は、発振回路６７に接続される抵抗素子４５およびコンデンサ４６を有しており、発振回路６７は、抵抗素子４５の抵抗値によって設定される電流と変調信号生成回路６８からの電流との和によってコンデンサ４６を第１のしきい値（最高電圧値）まで充電した後、第２のしきい値（最低電圧値）まで急速放電することを繰り返し行うことにより所定のスイッチング周波数ｆｓを有する鋸歯波形となるランプ電圧Ｖｔを生成するとともに、第１のしきい値と第２のしきい値との中間値Ｖｒを出力する。変調信号生成回路６８は、後述するように制御電圧Ｖｅと中間値Ｖｒとの差電圧に逆比例した変調信号Ｓｍ（変調電流Ｉｍ）を出力する。このため、変調電流Ｉｍは、制御電圧Ｖｅと中間値Ｖｒとが等しい場合に最大となる。

以上のように構成された本実施形態におけるスイッチング電源装置が、出力直流電圧Ｖｏを安定化させる動作について説明する。なお、本実施形態におけるスイッチ４１のスイッチング周波数ｆｓ（数１０〜数１００ｋＨｚ）は入力交流電圧Ｖａの入力交流周波数（数１０Ｈｚ）よりも十分大きく、スイッチ４１のスイッチング周期内での整流電圧Ｖｉの変化は無視できるものとする。

まず、スイッチ４１がオンすると、インダクタ４０には整流電圧Ｖｉが印加され、交流電源１→入力フィルタ２→全波整流回路３→インダクタ４０→スイッチ４１→全波整流回路３→入力フィルタ２→交流電源１の経路で直線的に増加する電流が流れて、インダクタ４０にエネルギーが蓄積される。スイッチ４１のオン期間（接続時間）をＴｏｎ、インダクタ４０のインダクタンスをＬとすると、インダクタ４０に流れる電流の接続時間Ｔｏｎにおける増加量ΔＩＬ１は次式のようになる。

ΔＩＬ１＝Ｖｉ×Ｔｏｎ／Ｌ … （１）
次に、スイッチ４１がオフすると、インダクタ４０には出力直流電圧Ｖｏと整流電圧Ｖｉの差電圧が印加され、交流電源１→入力フィルタ２→全波整流回路３→インダクタ４０→ダイオード４２→出力コンデンサ４３及び負荷回路５→全波整流回路３→入力フィルタ２→入力交流電源１の経路で直線的に減少する電流が流れる。これにより、インダクタ４０に蓄積されたエネルギーが放出され、出力コンデンサ４３が充電されるとともに出力コンデンサ４３に印加される出力直流電圧Ｖｏに基づいて負荷回路５にエネルギーが供給される。スイッチ４１のオフ期間（遮断時間）をＴｏｆｆとすると、インダクタ４０に流れる電流の遮断時間Ｔｏｆｆにおける減少量ΔＩＬ２は次式のようになる。

ΔＩＬ２＝（Ｖｏ−Ｖｉ）×Ｔｏｆｆ／Ｌ … （２）
以上のように、スイッチ４１のスイッチング動作に伴って直線的な増減が繰り返されることによる三角波状の電流（インダクタ電流）がインダクタ４０に流れる。交流電源１から供給され、交流ラインを流れる入力交流電流は、この三角波状のインダクタ電流が主に入力フィルタ２によって平均化されたものとなる。また、スイッチング周期Ｔ（＝Ｔｏｎ＋Ｔｏｆｆ）に占める接続時間Ｔｏｎの割合であるデューティ比δ（＝Ｔｏｎ／Ｔ）が大きくなると、増加量ΔＩＬ１が増加し、これにより、インダクタ電流が増加し、結果として出力電力が増加する。逆に、デューティ比δが小さくなると、減少量ΔＩＬ２が増加し、これにより、インダクタ電流が減少し、結果として出力電力が減少する。すなわち、デューティ比δを調整することによってインダクタ電流や出力電力を制御することができる。

制御回路４４において、スイッチ４１をスイッチング制御するパルス信号である駆動信号Ｖｇは、誤差増幅回路７３により出力直流電圧Ｖｏと基準電圧との誤差が増幅された制御信号Ｖｅが発振回路６７で生成されたランプ電圧Ｖｔと比較器６９で比較されることによって生成される。例えば、出力直流電圧Ｖｏが基準電圧より大きい状態が続くと、制御電圧Ｖｅは低下し、駆動信号Ｖｇのデューティ比δが減少する。これにより、インダクタ電流も減少し、出力直流電圧Ｖｏは低下する。逆に、出力直流電圧Ｖｏが基準電圧より小さい状態が続くと、制御電圧Ｖｅは上昇し、駆動信号Ｖｇのデューティ比δは増加する。これにより、インダクタ電流も増加し、出力直流電圧Ｖｏは上昇する。このようなフィードバックによってスイッチング電源装置は、出力直流電圧Ｖｏが基準電圧に追従するように動作する。

図２は、図１に示すスイッチング電源装置の変調信号生成回路の概略構成を示す回路図であり、図３は、図１に示すスイッチング電源装置の各信号波形を示すグラフである。

図２に示すように、本実施形態における変調信号生成回路６８は、基準電圧Ｅ１を生成する基準電圧源１００と、基準電圧Ｅ１とランプ電圧Ｖｔの中間値Ｖｒとに基づいて演算増幅する第１の演算増幅器１０１と、基準電圧Ｅ１と制御電圧Ｖｅとに基づいて演算増幅する第２の演算増幅器１０２とを有している。第１の演算増幅器１０１の非反転入力端子には、制御電圧Ｖｅの入力端子が抵抗素子１０４を介して接続され、第１の演算増幅器１０１の反転入力端子には、中間値Ｖｒの入力端子が抵抗素子１０３を介して接続されている。また、第２の演算増幅器１０２の非反転入力端子には中間値Ｖｒの入力端子が抵抗素子１０８を介して接続され、反転入力端子には制御電圧Ｖｅの入力端子が抵抗素子１０７を介して接続されている。なお、抵抗素子１０３，１０４，１０７，１０８は同じ抵抗値ｒを有している。また、第１および第２の演算増幅器１０１，１０２の非反転端子には、基準電圧源１００がそれぞれ抵抗素子１０６，１１０を介して接続されている。また、第１および第２の演算増幅器１０１，１０２の反転端子は、それぞれの出力端子と抵抗素子１０５，１０９を介して接続されている。なお、抵抗素子１０５，１０６，１０９，１１０は同じ抵抗値Ｒを有している。

このように、基準電圧源１００と第１の演算増幅器１０１と抵抗素子１０３〜１０６とは、第１の演算増幅器１０１の出力端子から出力電圧Ｖ１＝Ｅ１＋（Ｒ／ｒ）×（Ｖｅ−Ｖｒ）を出力する減算回路として構成される。また、基準電圧源１００と第２の演算増幅器１０２と抵抗素子１０７〜１１０とは、第２の演算増幅器１０２の出力端子から出力電圧Ｖ２＝Ｅ１＋（Ｒ／ｒ）×（Ｖｒ−Ｖｅ）を出力する減算回路として構成される。

第１および第２の演算増幅器１０１の出力端子には、ダイオード１１１，１１２が接続されている。ダイオード１１１，１１２は、アノードが共通に接続され、カソードが各演算増幅器１０１，１０２の出力端子に接続されている。これにより、ダイオード１１１，１１２のアノード側の共通端子には、演算増幅器１０１，１０２の出力電圧Ｖ１，Ｖ２の低い方に対応するダイオード１１１，１１２の順方向電圧が加算された電圧が発生する。

ダイオード１１１，１１２のアノード側の共通端子には、電流源１１３とＮＰＮ型のトランジスタ（transistor）１１４のベースが接続されている。トランジスタ１１４のエミッタは、抵抗素子１１５（抵抗値Ｒ１５）を介して定電圧部（例えばグランド（ground））に接続されている。したがって、トランジスタ１１４のエミッタには演算増幅器１０１，１０２の低い方の出力電圧Ｖ１，Ｖ２（すなわち、Ｅ１−（Ｒ／ｒ）×｜Ｖｅ−Ｖｒ｜）が発生し、この電圧を抵抗１１５の抵抗値Ｒ１５で除算した電流がトランジスタ１１４に流れる。

トランジスタ１１４のコレクタ（collector）には２つのＰ型トランジスタ１１６，１１７を有するカレントミラー（current mirror）回路が接続されており、トランジスタ１１４に流れる電流に対応する変調電流Ｉｍがトランジスタ１１７のコレクタから出力される。トランジスタ１１６，１１７のミラー比を１：１とすると、変調電流Ｉｍはトランジスタ１１４に流れる電流と等しく、次式で表される。

Ｉｍ＝（Ｅ１−（Ｒ／ｒ）×｜Ｖｅ−Ｖｒ｜）／Ｒ１５ … （３）
図１に示すように、この変調電流Ｉｍは、変調信号Ｓｍとして発振回路６７に入力される。発振回路６７では中間値Ｖｒを中心とするランプ電圧（鋸波電圧）Ｖｔが生成される。このとき、コンデンサ４６の充電電流は抵抗素子４５によって設定される電流Ｉｃに上記変調電流Ｉｍが加えられたものとなる。コンデンサ４６の静電容量をＣｔ、ランプ電圧Ｖｔの振幅をΔＶｔとすると、スイッチング周期Ｔは次式で表される。

Ｔ＝Ｃｔ×ΔＶｔ／（Ｉｃ＋Ｉｍ） … （４）
式（３）に示すように、理想的には制御電圧Ｖｅがランプ電圧Ｖｔの中間値Ｖｒに近いほど、変調電流Ｉｍは大きくなるので、理想的には制御電圧Ｖｅがランプ電圧Ｖｔの中間値Ｖｒに近いほど、ランプ電圧Ｖｔのスイッチング周期Ｔは短くなる。スイッチ４１の駆動信号Ｖｇは、制御電圧Ｖｅとランプ電圧Ｖｔとの比較によってパルス幅が設定されるので、図３に示すように、理想的には制御電圧Ｖｅが中間値Ｖｒに等しい場合に最大周波数となる。このときの駆動信号Ｖｇのデューティ比（duty ratio）δは、δ＝０．５である。すなわち、スイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比は１である。図３に示すように、制御電圧Ｖｅの上昇とともに駆動信号Ｖｇのデューティ比δ（スイッチ４１をオン状態とするパルス幅）は大きくなるが、周波数はデューティ比がδ＜０．５の範囲では制御電圧Ｖｅの上昇とともに高くなり、δ＝０．５で最高となって、δ＞０．５の範囲では制御電圧Ｖｅの上昇とともに低くなっていく。

以上のように、本実施形態のスイッチング電源装置は、理想的にはデューティ比δが０．５に近いほどスイッチング周波数ｆｓが高くなる。

ここで、ＰＦＣ動作のためにインダクタ電流の平均値が刻々と変化するので、オン期間での増加量を示す式（１）とオフ期間での減少量を示す式（２）とは厳密には等しくはならない。しかし、１スイッチング周期の前後におけるインダクタ電流の値で考えればオン期間での増加量とオフ期間での減少量はほとんど等しいと考えられる。このため、式（１）と式（２）とが等しいとすると、インダクタ電流の振幅ΔＩは次式で表される。

ΔＩ＝Ｖｉ×Ｔｏｎ／Ｌ＝（Ｖｏ−Ｖｉ）×Ｔｏｆｆ／Ｌ … （５）
また、Ｔ＝Ｔｏｎ＋Ｔｏｆｆであるため、式（５）は以下のように変形できる。

ΔＩ＝（１−Ｖｉ／Ｖｏ）×（Ｖｉ／Ｖｏ）×Ｖｏ×Ｔ／Ｌ … （６）
ここで、Ｖｏ×Ｔ／Ｌが一定であるとすると、Ｖｉ／Ｖｏ＝０．５のときにインダクタ電流の振幅ΔＩは最大となる。式（５）から、Ｖｉ／Ｖｏ＝０．５のときは、Ｔｏｎ＝Ｔｏｆｆであるので、デューティ比δ＝０．５のときにインダクタ電流の振幅ΔＩは最大となる。

スイッチング電源装置に用いられる入力フィルタ２は、スイッチング周波数ｆｓのリプルノイズを交流ラインから除去するローパスフィルタであるので、スイッチング電源装置のスイッチング周波数ｆｓが低いほど減衰率は低くなると考えられる。一方、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅に拘わらず、入力される交流電圧に応じてスイッチング周波数ｆｓに変調をかけている。このため、インダクタに流れる電流の振幅が大きくなることによりリプルノイズが大きくなる場合に、スイッチング周波数ｆｓが低くなる状態が生じ得る。したがって、従来のスイッチング電源装置においては、インダクタに流れる電流の振幅が大きくなった場合に、スイッチング周波数ｆｓが低くなると、入力フィルタによるノイズ減衰効果が低減され、交流ラインに重畳されるリプルノイズが増大してしまうと考えられる。

これに対し、本実施形態におけるスイッチング電源装置によれば、スイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比（デューティ比δと略同義である）に応じてスイッチング周波数ｆｓが変化する。すなわち、出力直流電圧Ｖｏが一定であればインダクタ電流の振幅ΔＩが大きくなるデューティ比δ＝０．５のときに、スイッチング周波数ｆｓが最高となるように変調される。図４は図１に示すスイッチング電源装置において得られるスイッチング周波数ｆｓの整流電圧Ｖｉおよび出力直流電圧Ｖｏとの関係を示すグラフである。図４に示すように、デューティ比δが０．５となるＶｉ／Ｖｏ＝０．５のとき（すなわち、Ｖｉ＝Ｖｏ／２のとき）に、スイッチング周波数ｆｓが最も高くなっている。

すなわち、本実施形態のスイッチング電源装置においては、スイッチング周波数ｆｓを拡散する際に、インダクタ電流の振幅が大きくなる場合に、スイッチング周波数ｆｓが高くなるように設定している。その具体的な方法として本実施形態においては、制御電圧Ｖｅのレベルに応じてランプ電圧Ｖｔの周波数（スイッチング周波数ｆｓ）を変動させた上で、比較器６９においてランプ電圧Ｖｔと制御電圧Ｖｅとを比較することによりスイッチ４１のオン期間とオフ期間とを設定する駆動信号Ｖｇを出力することとしている。

上述したとおり、このデューティ比δに応じてインダクタに流れる電流の振幅が変化すると考えられるため、デューティ比δに応じてスイッチング周波数ｆｓを変化させることにより、インダクタ電流のリプル成分が大きくなる時にスイッチング周波数ｆｓが高くすることができる。したがって、スイッチング周波数ｆｓの拡散によるノイズ低減効果に加え、インダクタ電流の振幅ΔＩが抑制され、かつ入力フィルタ２の減衰効果も向上する。これにより、交流ラインに重畳されるリプルノイズも十分除去することができ、交流電源１からの入力力率を改善することができる。特に、時定数が低いインダクタ４０に対してもリプルノイズを有効に除去することができる。

また、上述したとおり、理想的にはスイッチ４１のデューティ比δが０．５（遮断時間に対する接続時間の比Ｔｏｎ／Ｔｏｆｆ＝１）に近いほどインダクタに流れる電流の振幅が大きくなると考えられるが、スイッチ４１のデューティ比に応じてスイッチング周波数ｆｓを変化させることにより、インダクタ４０に流れる電流自体が変化するため、それに応じて電流の振幅も変化する。したがって、実際にはスイッチ４１のデューティ比δが０．５となる場合より少しずれたところで電流の振幅が最も大きくなることが考えられる。そこで、スイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比が１を含む所定範囲内の所定の設定値（具体的には０．７〜１．３内の値。デューティ比δで言えば０．３≦δ≦０．７の範囲内の値）において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。

＜第２実施形態＞
次に、本発明の第２実施形態に係るスイッチング電源装置について説明する。図５は本発明の第２実施形態に係るスイッチング電源装置の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態のスイッチング電源装置が第１実施形態と異なる点は、図５に示すように、昇圧コンバータ４Ｂの制御回路４４Ｂにおいて、制御電圧Ｖｅを出力直流電圧Ｖｏに加えて、全波整流回路３の出力電圧である整流電圧Ｖｉおよびインダクタ４０を流れるインダクタ電流に基づいて生成するように構成されていることである。具体的には、本実施形態の制御回路４４Ｂは、第１実施形態における誤差増幅回路７３に代えて、インダクタ４０に流れるインダクタ電流を検出するための検出抵抗素子４８に印加される第１の電流検出電圧Ｖｃ１と整流電圧Ｖｉに基づく入力検出電圧Ｖｉｓと出力直流電圧Ｖｏに基づく出力検出電圧Ｖｏｓとが入力され、これらの電圧に基づいて制御電圧Ｖｅを生成する誤差増幅回路７３Ｂを有している。

本実施形態において、検出抵抗素子４８は、全波整流回路３の負出力端子とスイッチ４１の主端子の他方に接続される定電源部（グランド）との間に接続されている。ただし、インダクタ電流を検出可能である限り、検出抵抗素子４８は昇圧コンバータ４Ｂ内の何れに設けられていてもよい。

また、昇圧コンバータ４Ｂは、整流電圧Ｖｉを分圧して制御回路４４Ｂに入力検出電圧Ｖｉｓを印加する抵抗素子４９，５０と、出力直流電圧Ｖｏを分圧して制御回路４４Ｂに出力検出電圧Ｖｏｓを印加する抵抗素子５１，５２とを有している。

本実施形態の誤差増幅回路７３Ｂは、基準電圧Ｅｒを生成する基準電圧源６０と、出力検出電圧Ｖｏｓと基準電圧Ｅｒとの誤差を増幅して第１の誤差電圧Ｖｅ１を出力する第１の誤差増幅器６１と、入力検出電圧Ｖｉｓと第１の誤差電圧Ｖｅ１との積に比例した電圧（乗算器出力電圧）Ｖｃｒを出力する乗算器６２とを有している。乗算器６２の比例定数をＫとすると、乗算器出力電圧Ｖｃｒは、Ｖｃｒ＝Ｋ×Ｖｉｓ×Ｖｅ１で表される。

さらに、誤差増幅回路７３Ｂは、抵抗素子６３，６４および演算増幅器６５から構成される反転増幅器を有している。この反転増幅器は、負電位となる第１の電流検出電圧Ｖｃ１を正電位に反転増幅した第２の電流検出電圧Ｖｃ２を出力する。

さらに、誤差増幅回路７３Ｂは、第２の電流検出電圧Ｖｃ２と乗算器６２から出力される乗算器出力電圧Ｖｃｒとの誤差を増幅して第２の誤差電圧Ｖｅを出力する第２の誤差増幅器６６を有している。この第２の誤差電圧Ｖｅが制御電圧として比較器６９および変調信号生成回路６８に入力される。変調信号生成回路６８は、第１実施形態と同様に、制御電圧Ｖｅと中間値Ｖｒとの差電圧に逆比例した変調信号Ｓｍ（変調電流Ｉｍ）を出力する。また、比較器６９は、第１実施形態と同様に、制御電圧Ｖｅとランプ電圧Ｖｔとの比較結果である駆動信号Ｖｇを生成し、これに基づいてスイッチ４１が駆動される。

制御回路４４Ｂにおいて、スイッチ４１をスイッチング動作させる駆動信号Ｖｇは、インダクタ電流に基づく第２の電流検出電圧Ｖｃ２と乗算器出力電圧Ｖｃｒとの誤差が増幅された第２の誤差電圧である制御電圧Ｖｅが、ランプ電圧Ｖｔと比較されることによって生成される。例えば、第２の電流検出電圧Ｖｃ２が乗算器出力電圧Ｖｃｒより大きい状態が続くと、制御電圧Ｖｅは低下し、駆動信号Ｖｇにおけるパルスのデューティ比δは減少する。これにより、インダクタ電流も減少していき、第１の電流検出電圧Ｖｃ１は減少する。逆に、第２の電流検出電圧Ｖｃ２が乗算器出力電圧Ｖｃｒより小さい状態が続くと、制御電圧Ｖｅは上昇し、駆動信号Ｖｇにおけるパルスのデューティ比δは増加する。これにより、インダクタ電流も増加していき、第１の電流検出電圧Ｖｃ１は増加する。このようなフィードバックによって本実施形態におけるスイッチング電源装置は、第１の電流検出電圧Ｖｃ１が乗算器出力電圧Ｖｃｒに追従するように動作する。すなわち、本実施形態におけるスイッチング電源装置は、インダクタ電流の平均値である入力交流電流が乗算器出力電圧Ｖｃｒに比例するように動作する。

乗算器出力電圧Ｖｃｒは、出力検出電圧Ｖｏｓが誤差増幅器６１によって基準電圧Ｅｒと比較増幅された第１の誤差電圧Ｖｅ１と入力検出電圧Ｖｉｓとの乗算値に比例する。誤差増幅器６１の応答周波数が入力交流周波数より十分低く設定されていれば、整流電圧Ｖｉの１周期にわたって第１の誤差電圧Ｖｅ１は、ほとんど変動しない直流値となる。このため、乗算器出力電圧Ｖｃｒは、全波整流波形である入力検出電圧Ｖｉｓに比例し、その波高値が第１の誤差電圧Ｖｅ１によって増減する電圧波形となる。例えば、出力検出電圧Ｖｏｓが基準電圧Ｅｒより高い状態が続くと、第１の誤差電圧Ｖｅ１は低下し、乗算器出力電圧Ｖｃｒの波高値は低下するので、入力交流電流も減少していき、出力検出電圧Ｖｏｓは低下する。逆に、出力検出電圧Ｖｏｓが基準電圧Ｅｒより低い状態が続くと、第１の誤差電圧Ｖｅ１は上昇し、乗算器出力電圧Ｖｃｒの波高値は上昇するので、入力交流電流も増加していき、出力検出電圧Ｖｏｓは上昇する。このようなフィードバックによってスイッチング電源装置は、出力電圧Ｖｏが安定化するように入力交流電流の振幅を調整するように動作し、これにより、入力交流電流は入力交流電圧に比例する。

以上のように構成された本実施形態のスイッチング電源装置においても、第１実施形態において説明した式（１）から式（６）が成り立ち、Ｖｏ×Ｔ／Ｌが一定であるとすると、Ｖｉ／Ｖｏ＝０．５のときにインダクタ電流の振幅ΔＩは最大となる。式（５）から、Ｖｉ／Ｖｏ＝０．５のときは、Ｔｏｎ＝Ｔｏｆｆであるので、デューティ比δ＝０．５のときにインダクタ電流の振幅ΔＩは最大となる。

このように、本実施形態におけるスイッチング電源装置によれば、出力直流電圧Ｖｏだけでなくインダクタ電流に基づく電圧を検出することにより、インダクタ電流の平均値を制御して、出力電圧を安定化させるとともに入力交流電流を安定化させることができる。

＜第３実施形態＞
次に、本発明の第３実施形態に係るスイッチング電源装置について説明する。図６は本発明の第３実施形態に係るスイッチング電源装置の概略構成を示す回路図である。本実施形態において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態のスイッチング電源装置が第２実施形態と異なる点は、図６に示すように、昇圧コンバータ４Ｃの制御回路４４Ｃにおいて、変調信号生成回路６８Ｃに、制御電圧Ｖｅおよびランプ電圧Ｖｔの中間値Ｖｒの代わりに、入力検出電圧Ｖｉｓおよび出力検出電圧Ｖｏｓに基づく電圧が入力されることである。これにより、制御回路４４Ｃは、スイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比を全波整流回路３の出力電圧（整流電圧）Ｖｉおよび出力直流電圧Ｖｏを検出することにより推定するよう構成されている。具体的には、変調信号生成回路６８Ｃには、制御電圧Ｖｅに対応する入力電圧として入力検出電圧Ｖｉｓが入力され、ランプ電圧Ｖｔの中間値Ｖｒに対応する入力電圧として出力検出電圧Ｖｏｓの所定の分圧値（例えば１／２の値）が入力される。

制御回路４４Ｃには、出力検出電圧Ｖｏｓを分圧するための抵抗素子７１，７２が設けられている。また、抵抗素子５１，５２による分圧が抵抗素子７１，７２により影響を受けないように、出力検出電圧Ｖｏｓを生成する抵抗素子５１，５２と抵抗素子７１，７２との間にはバッファ７０が設けられている。例えば、抵抗素子７１，７２の抵抗値を等しくすることにより出力検出電圧Ｖｏｓが１／２に分圧される。また、本実施形態においては、整流電圧Ｖｉと出力直流電圧Ｖｏの１／２の電圧との差電圧に応じた電圧を検出するため、整流電圧Ｖｉを分圧する抵抗素子４９，５０の分圧比と、出力直流電圧Ｖｏを分圧する抵抗素子５１，５２の分圧比とは等しくなるように各抵抗素子の抵抗値が設定される。

本実施形態のスイッチング電源装置においても、変調信号生成回路６８Ｃは、図２と同様の回路構成とすることができる。この場合、変調信号Ｓｍである変調電流Ｉｍは、次式で表される。

Ｉｍ＝（Ｅ１−（Ｒ／ｒ）×｜Ｖｉｓ−Ｖｏｓ／２｜）／Ｒ１５ … （７）
第１実施形態において説明したように、Ｖｉ／Ｖｏ＝０．５のときにインダクタ電流の振幅ΔＩは最大となる。したがって、整流電圧Ｖｉが出力直流電圧Ｖｏの半分になるときにスイッチング周波数ｆｓが最高になるように変調する。前述したとおり、全波整流回路３の出力電圧である整流電圧Ｖｉに対する出力直流電圧Ｖｏの比がスイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比に対応するため、両電圧を検出する制御回路４４Ｃを構成することにより、簡単な構成でスイッチ４１の遮断時間Ｔｏｆｆに対する接続時間Ｔｏｎの比を演算することができる。

なお、本実施形態においては、出力直流電圧Ｖｏを分圧する抵抗素子５１，５２とは別にバッファ７０および抵抗素子７１，７２を用いて出力直流電圧Ｖｏをさらに分圧する構成としているが、整流電圧Ｖｉと出力直流電圧Ｖｏとを適正に検出して比較可能な構成である限りこれに限られない。例えば、バッファ７０および抵抗素子７１，７２を設けずに、出力直流電圧Ｖｏを分圧する抵抗素子５１，５２の分圧比を、整流電圧Ｖｉを分圧する抵抗素子４９，５０の分圧比の半分に設定し、基準電圧源６０の基準電圧Ｅｒを第２実施形態の半分の値に設定することとしてもよい。また、整流電圧Ｖｉを分圧する抵抗素子４９，５０の分圧比を、出力直流電圧Ｖｏを分圧する抵抗素子５１，５２の分圧比の２倍に設定し、乗算器６２の比例定数Ｋを第２実施形態の半分の値に設定することとしてもよい。

なお、本実施形態においても、第１実施形態と同様に、、実際にはスイッチ４１のデューティ比δが０．５となる場合より少しずれたところで電流の振幅が最も大きくなることが考えられる。そこで、Ｖｉ／Ｖｏが０．５を含む所定範囲内の所定の設定値（具体的には０．３≦Ｖｉ／Ｖｏ≦０．７の範囲内の値）において最もスイッチング周波数が高くなるように設定することで、より有効にリプルノイズを除去することができる。

また、第２および第３実施形態においては、制御回路４４Ｂ，４４Ｃがインダクタ電流の平均値を制御する構成となっているが、例えばインダクタ電流のピーク値を制御する構成としても、同様に、出力電圧を安定化させるとともに入力交流電流を安定化させることができる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明のスイッチング電源装置は、交流ラインに重畳されるスイッチング周波数によるリプルノイズを十分に除去して出力電圧を安定化するために有用である。

１ 交流電源
２ 入力フィルタ
３ 全波整流回路
４，４Ｂ，４Ｃ 昇圧コンバータ
５ 負荷回路
４０ インダクタ
４１ スイッチ
４２，１１１ ダイオード
４３ 出力コンデンサ
４４，４４Ｂ，４４Ｃ 制御回路
４５，４８〜５２，６３，６４，７１，７２，１０３〜１１０，１１５ 抵抗素子
４６ コンデンサ
４８ 検出抵抗素子
６０，１００ 基準電圧源
６１，６６ 誤差増幅器
６２ 乗算器
６５，１０１，１０２ 演算増幅器
６７ 発振回路
６８，６８Ｃ 変調信号生成回路
６９ 比較器
７０ バッファ
７３，７３Ｂ 誤差増幅回路
１１３ 電流源
１１４，１１６，１１７ トランジスタ

Claims (9)

1. 交流電源からの入力交流出力をフィルタリングする入力フィルタと、
   フィルタリングされた前記入力交流出力を全波整流する全波整流回路と、
   前記全波整流回路の出力端子に一端が接続されるインダクタと、
   前記インダクタの他端に接続され、前記インダクタから出力される電流を整流する整流器と、
   前記整流器の出力端子に接続され、前記インダクタから出力される電流に応じて充電され、負荷回路へ出力する出力直流電圧を生成する出力コンデンサと、
   主端子の一方が前記インダクタの他端に接続され、主端子の他方が所定の定電源部に接続され、前記インダクタと前記定電源部とを接続することにより前記インダクタにエネルギーを蓄積し、前記インダクタと前記定電源部との接続を遮断することにより前記出力コンデンサを充電するようにスイッチングするスイッチと、
   前記スイッチを所定のスイッチング周波数で駆動する制御回路とを有し、
   前記制御回路は、前記スイッチの遮断時間に対する接続時間の比に応じて前記スイッチング周波数を変化させる、スイッチング電源装置。
2. 前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が１を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くする、請求項１に記載のスイッチング電源装置。
3. 前記所定範囲は、０．７以上かつ１．３以下の範囲である、請求項２に記載のスイッチング電源装置。
4. 前記制御回路は、前記スイッチの遮断時間に対する接続時間の比が１に近いほど前記スイッチング周波数を高くする、請求項２に記載のスイッチング電源装置。
5. 前記制御回路は、前記出力直流電圧に基づいて制御電圧を生成する誤差増幅回路と、前記所定のスイッチング周波数で増減を繰り返すランプ電圧を生成する発振回路と、前記制御電圧と前記ランプ電圧とを比較することにより前記スイッチをスイッチングする駆動信号を生成する比較器と、前記ランプ電圧の中間値と前記制御電圧との差電圧の絶対値が小さいほど前記スイッチング周波数が高くなるような変調信号を前記発振回路に出力する変調信号生成回路とを有する、請求項２に記載のスイッチング電源装置。
6. 前記制御回路は、前記全波整流回路の出力電圧および前記出力直流電圧を検出し、前記スイッチの遮断時間に対する接続時間の比を検出された前記全波整流迂回路の出力電圧および前記出力直流電圧から演算するよう構成されている、請求項１に記載のスイッチング電源装置。
7. 前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が０．５を含む所定範囲内の所定の設定値に近いほど前記スイッチング周波数を高くする、請求項６に記載のスイッチング電源装置。
8. 前記所定範囲は、０．３以上かつ０．７以下の範囲である、請求項７に記載のスイッチング電源装置。
9. 前記制御回路は、前記全波整流回路の出力電圧に対する前記出力直流電圧の半分の値の比が０．５に近いほど前記スイッチング周波数を高くする、請求項６に記載のスイッチング電源装置。
   

Images