JPWO2011122322A1 - Epitaxial substrate and epitaxial substrate manufacturing method - Google Patents
Epitaxial substrate and epitaxial substrate manufacturing method Download PDFInfo
- Publication number
- JPWO2011122322A1 JPWO2011122322A1 JP2012508201A JP2012508201A JPWO2011122322A1 JP WO2011122322 A1 JPWO2011122322 A1 JP WO2011122322A1 JP 2012508201 A JP2012508201 A JP 2012508201A JP 2012508201 A JP2012508201 A JP 2012508201A JP WO2011122322 A1 JPWO2011122322 A1 JP WO2011122322A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- group iii
- iii nitride
- epitaxial substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 198
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000203 mixture Substances 0.000 claims abstract description 306
- 150000004767 nitrides Chemical class 0.000 claims abstract description 98
- 239000013078 crystal Substances 0.000 claims abstract description 61
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 230000001427 coherent effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 524
- 230000015572 biosynthetic process Effects 0.000 description 25
- 238000005755 formation reaction Methods 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000007789 gas Substances 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000002346 layers by function Substances 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 17
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 13
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 12
- 230000005587 bubbling Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- MGYGFNQQGAQEON-UHFFFAOYSA-N 4-tolyl isocyanate Chemical compound CC1=CC=C(N=C=O)C=C1 MGYGFNQQGAQEON-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- -1 SiC Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
- H01L21/02507—Alternating layers, e.g. superlattice
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
クラックフリーなエピタキシャル基板を提供する。(111)方位の単結晶シリコンである下地基板の上に、基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板を、第1の積層単位と第2の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも第1の積層単位にて構成されてなるバッファ層と、バッファ層の上に形成された結晶層と、を備え、第1の積層単位が、組成の相異なる第1組成層と第2組成層とを交互に、かつ、下地基板の側から離れるほど第2組成層の厚みが大きくなるように積層してなることで、下地基板から離れるほど大きな圧縮歪を内在しており、第2の積層単位が、15nm以上150nm以下の厚みに形成された実質的に無歪の中間層であるように形成する。A crack-free epitaxial substrate is provided. An epitaxial substrate formed by forming a group III nitride layer group on a base substrate that is single crystal silicon of (111) orientation and having a (0001) crystal plane substantially parallel to the substrate surface is A stack unit and a second stack unit are alternately stacked, and the uppermost layer and the lowermost layer are both formed by the first stack unit, and the buffer layer is formed on the buffer layer. The second composition layer increases in thickness as the first stack unit alternates between the first composition layer and the second composition layer having different compositions, and away from the base substrate side. By being laminated in such a manner, a large compressive strain is inherently far from the base substrate, and the second laminated unit is a substantially unstrained intermediate layer formed to a thickness of 15 nm or more and 150 nm or less. To form.
Description
本発明は、半導体素子用のエピタキシャル基板に関し、特にIII族窒化物を用いて構成されるエピタキシャル基板に関する。 The present invention relates to an epitaxial substrate for a semiconductor device, and more particularly to an epitaxial substrate configured using a group III nitride.
窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界および高い飽和電子速度を有することから、LEDやLDなどの発光デバイスや、HEMTなど高周波/ハイパワーの電子デバイス用半導体材料として注目されている。例えば、AlGaNからなる障壁層とGaNからなるチャネル層とを積層してなるHEMT(高電子移動度トランジスタ)素子は、窒化物材料特有の大きな分極効果(自発分極効果とピエゾ分極効果)により積層界面(ヘテロ界面)に高濃度の二次元電子ガス(2DEG)が生成するという特徴を活かしたものである(例えば、非特許文献1参照)。 Nitride semiconductors have a wide band gap of direct transition type, a high breakdown electric field, and a high saturation electron velocity. Therefore, semiconductors for light emitting devices such as LEDs and LDs, and high frequency / high power electronic devices such as HEMTs. It is attracting attention as a material. For example, a HEMT (High Electron Mobility Transistor) element formed by laminating a barrier layer made of AlGaN and a channel layer made of GaN has a laminated interface due to a large polarization effect (spontaneous polarization effect and piezoelectric polarization effect) peculiar to nitride materials. This utilizes the feature that a high-concentration two-dimensional electron gas (2DEG) is generated at the (heterointerface) (see, for example, Non-Patent Document 1).
HEMT素子用エピタキシャル基板に用いる下地基板として、SiCのような、III族窒化物とは異なる組成の単結晶(異種単結晶)を用いる場合がある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたHEMT素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、2次元電子ガスの空間的な閉じ込めを促進することを目的として、厚さ1nm前後のスペーサ層が設けられることもある。スペーサ層は、例えばAlNなどで構成される。さらには、HEMT素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばn型GaN層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。 In some cases, a single crystal (heterogeneous single crystal) having a composition different from that of the group III nitride, such as SiC, is used as a base substrate used for an epitaxial substrate for HEMT elements. In this case, a buffer layer such as a strained superlattice layer or a low temperature growth buffer layer is generally formed on the base substrate as an initial growth layer. Therefore, epitaxially forming the barrier layer, the channel layer, and the buffer layer on the base substrate is the most basic configuration of the HEMT element substrate using the base substrate made of different single crystals. In addition, a spacer layer having a thickness of about 1 nm may be provided between the barrier layer and the channel layer for the purpose of promoting spatial confinement of the two-dimensional electron gas. The spacer layer is made of, for example, AlN. Furthermore, a cap layer made of, for example, an n-type GaN layer or a superlattice layer is formed on the barrier layer for the purpose of controlling the energy level at the outermost surface of the substrate for HEMT elements and improving the contact characteristics with the electrode. Sometimes it is done.
HEMT素子およびHEMT素子用の基板に対しては、電力密度の増大、高効率化などの性能向上に関する課題、ノーマリーオフ動作化などの機能性向上に関する課題、高信頼性や低コスト化などの基本的な課題など、様々な課題があり、各々について活発な取り組みが行われている。 For HEMT devices and substrates for HEMT devices, there are issues related to performance improvements such as increased power density and higher efficiency, issues related to improved functionality such as normally-off operation, higher reliability and lower costs, etc. There are various issues such as basic issues, and active efforts are being made for each.
一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている(例えば、特許文献1ないし特許文献3、および非特許文献2参照)。HEMT素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なHEMT素子の設計が可能となる。
On the other hand, for the purpose of reducing the cost of an epitaxial substrate and further integrating it with a silicon-based circuit device, research and development using single crystal silicon as a base substrate has been carried out in producing the nitride device as described above. (For example, see
また、HEMT素子用エピタキシャル基板を高耐電圧構造とするためには、チャネル層と障壁層の総膜厚を増やすことや、両層の絶縁破壊強度を向上させることが有効であることも既に公知である(例えば、非特許文献2参照)。 It is also already known that increasing the total film thickness of the channel layer and the barrier layer and improving the dielectric breakdown strength of both layers are effective for making the HEMT device epitaxial substrate have a high withstand voltage structure. (For example, see Non-Patent Document 2).
また、Si下地基板の上にAlNからなる介在層を形成し、続いて、GaNからなる第1半導体層とAlNからなる第2半導体層とを交互に、ただし全体として凸の反りが生じるように形成し、その後の降温時においてこれらの層が収縮した結果として基板全体の反りが打ち消されるようにした、半導体デバイスの製法も公知である(例えば、特許文献4参照)。 Further, an intervening layer made of AlN is formed on the Si base substrate, and then the first semiconductor layer made of GaN and the second semiconductor layer made of AlN are alternately formed, however, as a whole, a convex warp occurs. A method of manufacturing a semiconductor device is also known in which the warpage of the entire substrate is canceled as a result of the shrinkage of these layers when the temperature is subsequently lowered (see, for example, Patent Document 4).
しかしながら、サファイア基板やSiC基板を用いる場合に比較して、シリコン基板上に良質な窒化物膜を形成することは、以下のような理由で非常に困難であることが知られている。 However, it is known that it is very difficult to form a high-quality nitride film on a silicon substrate for the following reason as compared with the case of using a sapphire substrate or a SiC substrate.
まず、シリコンと窒化物材料とでは、格子定数の値に大きな差異がある。このことは、シリコン基板と成長膜の界面にてミスフィット転位を発生させたり、核形成から成長に至るタイミングで3次元的な成長モードを促進させる要因となる。換言すれば、転位密度が少なく表面が平坦である良好な窒化物エピタキシャル膜の形成を阻害する要因となっている。 First, there is a great difference in lattice constant values between silicon and nitride materials. This causes misfit dislocations at the interface between the silicon substrate and the growth film, and promotes a three-dimensional growth mode at the timing from nucleation to growth. In other words, it is a factor that hinders the formation of a good nitride epitaxial film having a low dislocation density and a flat surface.
また、シリコンに比べると窒化物材料の熱膨張係数の値は大きいため、シリコン基板上に高温で窒化物膜をエピタキシャル成長させた後、室温付近に降温させる過程において、窒化物膜内には引張応力が働く。その結果として、膜表面においてクラックが発生しやすくなるとともに、基板に大きな反りが発生しやすくなる。 In addition, since the value of the thermal expansion coefficient of a nitride material is larger than that of silicon, in the process of epitaxially growing a nitride film on a silicon substrate at a high temperature and then lowering the temperature to near room temperature, a tensile stress is generated in the nitride film. Work. As a result, cracks are likely to occur on the film surface, and large warpage is likely to occur in the substrate.
このほか、気相成長における窒化物材料の原料ガスであるトリメチルガリウム(TMG)は、シリコンと液相化合物を形成しやすく、エピタキシャル成長を妨げる要因となることも知られている。 In addition, it is also known that trimethylgallium (TMG), which is a raw material gas for a nitride material in vapor phase growth, easily forms a liquid phase compound with silicon, and hinders epitaxial growth.
特許文献1ないし特許文献3および非特許文献1に開示された従来技術を用いた場合、シリコン基板上にGaN膜をエピタキシャル成長することは可能である。しかしながら、得られたGaN膜の結晶品質は、SiCやサファイアを下地基板として用いた場合と比べると決して良好なものではない。そのため、従来技術を用いて例えばHEMTのような電子デバイスを作製した場合には、電子移動度が低かったり、オフ時のリーク電流や耐圧が低くなったりするという問題があった。
When the conventional techniques disclosed in
また、特許文献4に開示された方法は、デバイス作製の途中で大きな凸の反りを意図的に生じさせているため、層形成条件によってはデバイス作製途中においてクラックが生じてしまうおそれがある。
Moreover, since the method disclosed in
本発明は上記課題に鑑みてなされたものであり、シリコン基板を下地基板とし、クラックフリーなエピタキシャル基板を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a crack-free epitaxial substrate using a silicon substrate as a base substrate.
上記課題を解決するため、本発明の第1の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、第1の積層単位と第2の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第1の積層単位にて構成されてなるバッファ層と、前記バッファ層の上に形成された結晶層と、を備え、前記第1の積層単位は、組成の相異なる第1組成層と第2組成層とを交互に、かつ、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように積層してなることで、前記下地基板から離れるほど大きな圧縮歪を内在しており、前記第2の積層単位は、15nm以上150nm以下の厚みに形成された実質的に無歪の中間層であるようにした。In order to solve the above problems, in the first aspect of the present invention, the (0001) crystal plane is substantially parallel to the substrate surface of the base substrate on the base substrate which is single crystal silicon of (111) orientation. Thus, the epitaxial substrate formed of the group III nitride layer group is formed by alternately laminating the first laminated unit and the second laminated unit, and both the uppermost part and the lowermost part are the first part. And a crystal layer formed on the buffer layer, wherein the first stack unit includes a first composition layer and a second composition layer having different compositions. And the number of stacked layers of the first composition layer and the second composition layer is n (n is a natural number of 2 or more), respectively, and the thickness of the i-th second composition layer from the base substrate side Is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
As a result of being laminated, a large compressive strain is inherently far away from the base substrate, and the second laminated unit is formed with a thickness of 15 nm or more and 150 nm or less and is substantially unstrained. It was made to be an intermediate layer.
本発明の第2の態様では、第1の態様に係るエピタキシャル基板において、前記第1組成層を構成する第1のIII族窒化物よりも前記第2組成層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、それぞれの前記第2組成層は前記第1組成層に対してコヒーレントな状態に形成されてなるようにした。 In the second aspect of the present invention, in the epitaxial substrate according to the first aspect, the second group III nitride constituting the second composition layer rather than the first group III nitride constituting the first composition layer. The in-plane lattice constant in the unstrained state of the object is larger, and each of the second composition layers is formed in a coherent state with respect to the first composition layer.
本発明の第3の態様では、第2の態様に係るエピタキシャル基板において、前記中間層が、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物からなるようにした。 According to a third aspect of the present invention, in the epitaxial substrate according to the second aspect, the third group III nitride in which the intermediate layer has a smaller in-plane lattice constant in an unstrained state than the second group III nitride. Made of things.
本発明の第4の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行となるようにIII族窒化物層群を形成してなるエピタキシャル基板が、第1の積層単位と第2の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第1の積層単位にて構成されてなるバッファ層と、前記バッファ層の上に形成された、III族窒化物からなる結晶層と、を備え、前記第1の積層単位は、第1のIII族窒化物からなる第1組成層と第2のIII族窒化物からなる第2組成層とを交互に、かつ、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように積層してなり、前記第1のIII族窒化物よりも前記第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、それぞれの前記第2組成層が前記第1組成層に対してコヒーレントな状態に形成されてなり、前記第2の積層単位は、15nm以上150nm以下の厚みに形成された、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物からなる中間層であるようにした。In a fourth aspect of the present invention, a group III nitride layer is formed on a base substrate that is single crystal silicon of (111) orientation so that the (0001) crystal plane is substantially parallel to the substrate surface of the base substrate. An epitaxial substrate formed of a group is formed by alternately stacking a first stack unit and a second stack unit, and the uppermost part and the lowermost part are both configured by the first stack unit. And a crystal layer made of a group III nitride formed on the buffer layer, wherein the first stack unit is a first composition layer made of a first group III nitride. And the second composition layer made of the second group III nitride, and the number of stacked layers of the first composition layer and the second composition layer is n (n is a natural number of 2 or more), respectively, When the thickness of the i-th second composition layer from the substrate side is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
The in-plane lattice constant in the unstrained state of the second group III nitride is larger than that of the first group III nitride, and each of the second composition layers The surface of the second composition unit formed in a coherent state with respect to the first composition layer, and formed in a thickness of 15 nm or more and 150 nm or less in a strain-free state than the second group III nitride. The intermediate layer is made of a third group III nitride having a small inner lattice constant.
本発明の第5の態様では、第1ないし第4のいずれかの態様に係るエピタキシャル基板において、前記第1組成層がAlNからなり、前記第2組成層がAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物からなるようにした。In the fifth aspect of the present invention, in the epitaxial substrate according to any one of the first to fourth aspects, the first composition layer is made of AlN, and the second composition layer is made of Al x Ga 1-x N (0 ≦ x ≦ 0.25) is made of a group III nitride having a composition.
本発明の第6の態様では、第5の態様に係るエピタキシャル基板において、前記第2組成層がAlxGa1-xN(0.1≦x≦0.25)なる組成のIII族窒化物からなるようにした。According to a sixth aspect of the present invention, in the epitaxial substrate according to the fifth aspect, the group III nitride has a composition in which the second composition layer is Al x Ga 1-x N (0.1 ≦ x ≦ 0.25). It was made to consist of.
本発明の第7の態様では、第1ないし第6のいずれかの態様に係るエピタキシャル基板が、前記下地基板の上に形成された、AlNからなる第1の下地層と、前記第1の下地層の上に形成され、AlpGa1-pN(0≦p<1)からなる第2の下地層と、をさらに備え、前記第1の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第1の下地層と前記第2の下地層との界面が3次元的凹凸面であり、前記第2の下地層の直上に前記バッファ層が形成されてなるようにした。In a seventh aspect of the present invention, an epitaxial substrate according to any one of the first to sixth aspects includes a first underlayer made of AlN formed on the undersubstrate, and the first underlayer. And a second underlayer formed of Al p Ga 1-p N (0 ≦ p <1), wherein the first underlayer is made of columnar or granular crystals or domains. It is a polycrystal defect-containing layer composed of at least one kind, and an interface between the first underlayer and the second underlayer is a three-dimensional uneven surface, and the above-described second underlayer is directly above the second underlayer. A buffer layer was formed.
本発明の第8の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、第1の積層単位と第2の積層単位とを最上部と最下部がいずれも前記第1の積層単位となるように交互に積層することによってバッファ層を形成するバッファ層形成工程と、前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記バッファ層形成工程が、第1のIII族窒化物からなる第1組成層と第2のIII族窒化物からなる第2組成層とを交互に積層することにより前記第1の積層単位を形成する第1積層単位形成工程と、前記第1の積層単位の上に中間層を形成する前記第2積層単位形成工程と、を含み、前記第1積層単位形成工程においては、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように、前記第1のIII族窒化物よりも前記第2のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、かつ、それぞれの前記第2組成層が前記第1組成層に対してコヒーレントな状態になるように、前記第1の積層単位を形成し、前記第2積層単位形成工程においては、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物にて前記中間層を15nm以上150nm以下の厚みに形成するようにした。In the eighth aspect of the present invention, a group III nitride layer group whose (0001) crystal plane is substantially parallel to the substrate surface of the base substrate is formed on the base substrate which is single crystal silicon of (111) orientation. A method of manufacturing an epitaxial substrate for a semiconductor device comprising: alternately stacking a first stack unit and a second stack unit so that the uppermost part and the lowermost part are the first stack unit. A buffer layer forming step for forming a buffer layer; and a crystal layer forming step for forming a crystal layer made of a group III nitride above the buffer layer, wherein the buffer layer forming step includes a first group III A first stacked unit forming step of forming the first stacked unit by alternately stacking a first composition layer made of nitride and a second composition layer made of a second group III nitride; and Forming the intermediate layer on the stacked unit of A stack unit forming step, wherein in the first stack unit forming step, the number of stacks of the first composition layer and the second composition layer is n (n is a natural number of 2 or more), respectively. When the thickness of the i-th second composition layer from the side is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
As described above, the in-plane lattice constant in the unstrained state of the second group III nitride is larger than that of the first group III nitride, and each second composition layer has The first stacked unit is formed so as to be in a coherent state with respect to the first composition layer, and in the second stacked unit forming step, the first layer is in a strain-free state as compared with the second group III nitride. The intermediate layer is formed with a thickness of 15 nm or more and 150 nm or less with a third group III nitride having a small in-plane lattice constant.
本発明の第9の態様では、第8の態様に係るエピタキシャル基板の製造方法において、前記第1組成層をAlNにて形成し、前記第2組成層をAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて形成するようにした。According to a ninth aspect of the present invention, in the epitaxial substrate manufacturing method according to the eighth aspect, the first composition layer is formed of AlN, and the second composition layer is formed of Al x Ga 1-x N (0 ≦ It was made of a group III nitride having a composition of x ≦ 0.25).
本発明の第10の態様では、第8または第9の態様に係るエピタキシャル基板の製造方法において、前記第2組成層をAlxGa1-xN(0.1≦x≦0.25)なる組成のIII族窒化物にて形成するようにした。In a tenth aspect of the present invention, in the epitaxial substrate manufacturing method according to the eighth or ninth aspect, the second composition layer is made of Al x Ga 1-x N (0.1 ≦ x ≦ 0.25). It was made to form with the group III nitride of a composition.
本発明の第11の態様では、第8ないし第10のいずれかの態様に係るエピタキシャル基板の製造方法が、前記下地基板の上に、AlNからなる第1の下地層を形成する第1下地層形成工程と、前記第1の下地層の上に、AlpGa1-pN(0≦p<1)からなる第2の下地層を形成する第2下地層形成工程と、をさらに備え、前記第1下地層形成工程においては、前記第1の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記バッファ層形成工程においては、前記第2の下地層の直上に前記バッファ層を形成するようにした。In an eleventh aspect of the present invention, a method of manufacturing an epitaxial substrate according to any of the eighth to tenth aspects includes forming a first ground layer made of AlN on the ground substrate. A forming step; and a second underlayer forming step of forming a second underlayer made of Al p Ga 1-p N (0 ≦ p <1) on the first underlayer, In the first underlayer forming step, the first underlayer is formed as a polycrystalline defect-containing layer composed of at least one of columnar or granular crystals or domains and having a three-dimensional uneven surface. In the buffer layer forming step, the buffer layer is formed immediately above the second underlayer.
本発明の第1ないし第11の態様によれば、バッファ層に圧縮歪が内在されるので、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が該圧縮歪によって相殺される。これにより、シリコン基板を下地基板に用いた場合であっても、クラックフリーで反りが少なく、結晶品質の優れたエピタキシャル基板を、得ることができる。 According to the first to eleventh aspects of the present invention, since the compressive strain is inherent in the buffer layer, the tensile stress caused by the difference in thermal expansion coefficient between silicon and the group III nitride is offset by the compressive strain. Is done. As a result, even when a silicon substrate is used as the base substrate, an epitaxial substrate with excellent crystal quality and crack-free warpage can be obtained.
特に、第6および第10の態様によれば、クラックフリーで反りが少なく、かつ耐電圧性の優れたエピタキシャル基板が実現される。 In particular, according to the sixth and tenth aspects, an epitaxial substrate that is crack-free, has little warpage, and has excellent voltage resistance is realized.
特に、第7および第11の態様によれば、低転位かつ表面平坦性に優れた下地層の上にバッファ層が設けられるので、バッファ層や結晶層などが良好な結晶品質を有するものとなる。その一方で、第2の下地層における歪みエネルギーの蓄積は抑制されるので、バッファ層に含まれる圧縮歪による引張応力の相殺効果が、下地層に歪みエネルギーが蓄積されることによって阻害されることはない。 In particular, according to the seventh and eleventh aspects, since the buffer layer is provided on the underlayer having low dislocations and excellent surface flatness, the buffer layer, the crystal layer, and the like have good crystal quality. . On the other hand, since the accumulation of strain energy in the second underlayer is suppressed, the effect of canceling the tensile stress due to the compressive strain contained in the buffer layer is inhibited by the accumulation of strain energy in the underlayer. There is no.
<エピタキシャル基板の概略構成>
図1は、本発明の実施の形態に係るエピタキシャル基板10の構成を概略的に示す模式断面図である。エピタキシャル基板10は、下地基板1と、下地層2と、それぞれ複数の組成変調層3と中間層4とを備えるバッファ層5と、機能層6とを主として備える。なお、以降においては、下地基板1の上に形成した各層を、エピタキシャル膜と総称することがある。また、III族元素中のAlの存在比率のことを、便宜上、Alモル分率とも称する場合がある。<Schematic configuration of epitaxial substrate>
FIG. 1 is a schematic cross-sectional view schematically showing a configuration of an
下地基板1は、p型の導電型を有する(111)面の単結晶シリコンウェハーである。下地基板1の厚みに特段の制限はないが、取り扱いの便宜上、数百μmから数mmの厚みを有する下地基板1を用いるのが好ましい。
The
下地層2と、組成変調層3と、中間層4と、機能層6とは、それぞれ、ウルツ鉱型のIII族窒化物を(0001)結晶面が下地基板1の基板面に対し略平行となるように、エピタキシャル成長手法によって形成した層である。これらの層の形成は、有機金属化学気相成長法(MOCVD法)により行うのが好適な一例である。
The
下地層2は、その上に上述の各層を良好な結晶品質で形成することを可能とするべく設けられる層である。具体的には、下地層2は、少なくともその表面近傍において(組成変調層3との界面近傍において)、転位密度が好適に低減されてなるとともに良好な結晶品質を有するように設けられる。これにより、組成変調層3さらにはその上に形成される各層においても、良好な結晶品質が得られる。
The
本実施の形態においては、係る目的をみたすべく、以下に示すように、下地層2が、第1下地層2aと第2下地層2bとからなるものとする。
In the present embodiment, in order to satisfy such a purpose, the
第1下地層2aは、AlNからなる層である。第1下地層2aは、下地基板1の基板面に略垂直な方向(成膜方向)に成長した多数の微細な柱状結晶等(柱状結晶、粒状結晶、柱状ドメインあるいは粒状ドメインの少なくとも一種)から構成される層である。換言すれば、第1下地層2aは、エピタキシャル基板10の積層方向への一軸配向はしてなるものの、積層方向に沿った多数の結晶粒界もしくは転位を含有する、結晶性の劣った多欠陥含有性層である。なお、本実施の形態においては、便宜上、ドメイン粒界あるいは転位も含めて、結晶粒界と称することがある。第1下地層2aにおける結晶粒界の間隔は大きくても数十nm程度である。
The
係る構成を有する第1下地層2aは、c軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる(0002)面のX線ロッキングカーブ半値幅が、0.5度以上1.1度以下となるように、かつ、c軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる(10−10)面のX線ロッキングカーブ半値幅が0.8度以上1.1度以下となるように、形成される。
The
一方、第2下地層2bは、第1下地層2aの上に形成された、AlpGa1-pN(0≦p<1)なる組成のIII族窒化物からなる層である。On the other hand, the second underlayer 2b is a layer made of a group III nitride having a composition of Al p Ga 1-p N (0 ≦ p <1) formed on the
また、第1下地層2aと第2下地層2bとの界面I1(第1下地層2aの表面)は、第1下地層2aを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。界面I1がこのような形状を有することは、例えば、エピタキシャル基板10のHAADF(高角散乱電子)像において、明瞭に確認される。なお、HAADF像とは、走査透過電子顕微鏡(STEM)によって得られる、高角度に非弾性散乱された電子の積分強度のマッピング像である。HAADF像においては、像強度は原子番号の二乗に比例し、原子番号が大きい原子が存在する箇所ほど明るく(白く)観察されるので、Gaを含む第2下地層2bが相対的に明るく、Gaを含まない第1下地層2aが相対的に暗く観察される。これにより、両者の界面I1が、三次元的凹凸面となっていることが容易に認識される。
Further, the interface I1 (the surface of the
なお、図1の模式断面においては、第1下地層2aの凸部2cが略等間隔に位置するように示されているが、これは図示の都合にすぎず、実際には必ずしも等間隔に凸部2cが位置するわけではない。好ましくは、第1下地層2aは、凸部2cの密度が5×109/cm2以上5×1010/cm2以下であり、凸部2cの平均間隔が45nm以上140nm以下であるように形成される。これらの範囲をみたす場合、特に結晶品質の優れた機能層6の形成が可能となる。なお、本実施の形態において、第1下地層2aの凸部2cとは、表面(界面I1)において上に凸の箇所の略頂点位置のことを指し示すものとする。なお、本発明の発明者の実験および観察の結果、凸部2cの側壁を形成しているのは、AlNの(10−11)面もしくは(10−12)面であることが確認されている。In the schematic cross section of FIG. 1, the
第1下地層2aの表面に上記の密度および平均間隔を満たす凸部2cが形成されるには、平均膜厚が40nm以上200nm以下となるように第1下地層2aを形成することが好ましい。平均膜厚が40nmより小さい場合には、上述のような凸部2cを形成しつつAlNが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を200nmより大きくしようとすると、AlN表面の平坦化が進行し始めるために上述のような凸部2cを形成することが難しくなる。
In order to form the
なお、第1下地層2aの形成は、所定のエピタキシャル成長条件のもとで実現されるが、第1下地層2aをAlNにて形成することは、シリコンと液相化合物を形成するGaを含まないという点、および、横方向成長が比較的進みにくいので界面I1が三次元的凹凸面として形成されやすいという点において好適である。
The formation of the
エピタキシャル基板10においては、下地基板1と第2下地層2bとの間に、上述のような態様にて結晶粒界を内在する多欠陥含有性層である第1下地層2aを介在させることにより、下地基板1と第2下地層2bとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した第1下地層2aについての(0002)面および(10−10)面のX線ロッキングカーブ半値幅の範囲は、この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
In
ただし、係る第1下地層2aが介在することで、第2下地層2bには、第1下地層2aの柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては、第1下地層2aと第2下地層2bとの界面I1を上述のように三次元的凹凸面とすることで、係る転位を効果的に低減させてなる。
However, since the
第1下地層2aと第2下地層2bとの界面I1が三次元的凹凸面として形成されていることにより、第1下地層2aで発生した転位のほとんどは、第1下地層2aから第2下地層2bへと伝播する(貫通する)際に、界面I1で屈曲され、第2下地層2bの内部において合体消失する。結果として、第1下地層2aを起点とする転位のうち、第2下地層2bを貫通する転位はごく一部となる。
Since the interface I1 between the
また、第2下地層2bは、好ましくは、その成長初期こそ第1下地層2aの表面形状(界面I1の形状)に沿って形成されるものの、成長が進むにつれて徐々にその表面が平坦化されていき、最終的には、10nm以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、AFM(原子間力顕微鏡)により計測した5μm×5μm領域についての平均粗さraで表すものとする。ちなみに、第2下地層2bが、横方向成長が比較的進みやすい、少なくともGaを含む組成のIII族窒化物にて形成されることは、第2下地層2bの表面平坦性を良好なものとするうえで好適である。
The second underlayer 2b is preferably formed along the surface shape (the shape of the interface I1) of the
また、第2下地層2bの平均厚みは、40nm以上とするのが好適である。これは、40nmより薄く形成した場合には、第1下地層2aに由来する凹凸が十分に平坦化しきれないことや、第2下地層2bに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが40nm以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第2下地層2bの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μm以下程度の厚みに形成するのが好ましい。
The average thickness of the second base layer 2b is preferably 40 nm or more. This is because when it is formed thinner than 40 nm, the unevenness derived from the
以上のように、第2下地層2bの表面は、低転位でかつ優れた平坦性を有するものとなっているので、その上に形成される各層は、良好な結晶品質を有するものとなる。 As described above, since the surface of the second underlayer 2b has low dislocations and excellent flatness, each layer formed thereon has good crystal quality.
バッファ層5は、複数の組成変調層3の間に、中間層4を介在させた構成を有する。換言すれば、中間層4は個々の組成変調層3の間に境界層として設けられているともいえる。あるいはまた、バッファ層5は、最下部と最上部を組成変調層3とする態様にて、第1の積層単位である組成変調層3と第2の積層単位である中間層4とが繰り返し交互に積層された構成を有するともいえる。図1においては、4つの組成変調層3(3a、3b、3c、3d)と3つの中間層4(4a、4b、4c)を備える場合を例示しているが、組成変調層3と中間層4の数はこれに限られない。
The
組成変調層3は、相異なる組成のIII族窒化物からなる第1組成層31と第2組成層32とを交互に積層することにより形成されてなる部位である。なお、本実施の形態においては、下地基板1の側からi番目の第1組成層31を「31<i>」と表記し、下地基板1の側からi番目の第2組成層32を「32<i>」と表記する。
The
それぞれの第1組成層31は、3nm〜20nm程度の略同一の厚みに形成される。典型的には5nm〜10nmである。一方、第2組成層32は、第1組成層31と第2組成層32の層数がそれぞれn(nは2以上の自然数)であり、下地基板1の側からi番目の第2組成層32<i>の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n) ・・(式1)
かつ、
t(1)<t(n) ・・(式2)
であるように形成される。すなわち、組成変調層3は、第2組成層32<1>よりも第2組成層32<n>の厚みが大きく、かつ、少なくとも一部において、下地基板1から離れるほど第2組成層32の厚みが段階的に大きくなるように、構成されてなる。この要件は、典型的には、組成変調層3が下地基板1から離れた第2組成層32ほど大きな厚みを有するように形成されることで満たされることから、本実施の形態においては、以降、同じ厚みを有する第2組成層32<i−1>と第2組成層32<i>とが存在する場合も含めて、下地基板1から離れた第2組成層32ほど大きな厚みを有するように形成されてなるとみなすものとする。Each
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n) (Equation 1)
And,
t (1) <t (n) (Equation 2)
It is formed to be. That is, in the
下地基板1に最も近い第2組成層32<1>の厚みt(1)は、10nm〜25nm程度であり、かつ、第1組成層31の厚みより大きいのが好適である。一方、下地基板1から最も離れている第2組成層32<n>の厚みt(n)は、nの値にもよるが、150nm〜350nm程度であるのが好適である。第2組成層32<i>の厚みt(i)に関する要件については、後述する。
The thickness t (1) of the
また、第1組成層31と第2組成層32とは、前者を構成するIII族窒化物よりも後者を構成するIII族窒化物の方が無歪の状態(バルク状態)における面内格子定数(格子長)が大きい、という関係をみたすように形成されてなる。
In addition, the
加えて、組成変調層3においては、第2組成層32が、第1組成層31に対してコヒーレントな状態に形成されてなる。
In addition, in the
好ましくは、第1組成層31はAlNにて構成され、第2組成層32はAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて構成される。なお、第2組成層32におけるAlモル分率は、エピタキシャル基板10自体の耐電圧性と関係がある。これらについての詳細は後述する。Preferably, the
中間層4は、第2組成層32を構成するIII族窒化物よりも無歪の状態における面内格子定数が小さいIII族窒化物にて構成される層である。中間層4は、15nm以上150nm以下の厚みに形成される。好ましくは、中間層4は、15nm以上90nm以下の厚みに形成される。また、好ましくは、中間層4は、第1組成層31と同じ組成を有するIII族窒化物にて構成される。より好ましくは、中間層4は、AlNからなる。
The
機能層6は、バッファ層5の上に形成された、III族窒化物により形成される少なくとも1つの層であり、エピタキシャル基板10の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において、所定の機能を発現する層である。それゆえ、機能層6は、当該機能に応じた組成および厚みを有する1または複数の層にて形成される。図1においては、機能層6が単一の層からなる場合を例示しているが、機能層6の構成はこれに限られるものではない。
The functional layer 6 is at least one layer formed of group III nitride formed on the
例えば、高抵抗のGaNからなる数μm厚のチャネル層と、AlGaNやInAlNなどからなる数十nm厚の障壁層とを機能層6として積層すれば、HEMT素子用のエピタキシャル基板10が得られる。すなわち、障壁層の上に、図示を省略するゲート電極、ソース電極、およびドレイン電極を形成することで、HEMT素子が得られる。これらの電極形成には、フォトリソグラフィープロセスなどの公知の技術を適用可能である。また、係る場合において、チャネル層と障壁層との間にAlNからなる1nm程度の厚みのスペーサ層を設ける態様であってもよい。
For example, if a channel layer having a thickness of several μm made of high-resistance GaN and a barrier layer having a thickness of several tens of nm made of AlGaN, InAlN, or the like are stacked as the functional layer 6, the
あるいは、機能層6として、1つのIII族窒化物層(例えばGaN層)を形成し、その上に図示を省略するアノードとカソードとを形成することで、同心円型ショットキーバリアダイオードが実現される。これらの電極形成にも、フォトリソグラフィープロセスなどの公知の技術を適用可能である。 Alternatively, a concentric Schottky barrier diode is realized by forming one group III nitride layer (for example, GaN layer) as the functional layer 6 and forming an anode and a cathode (not shown) thereon. . Known techniques such as a photolithography process can also be applied to these electrode formations.
<エピタキシャル基板の製造方法>
次に、MOCVD法を用いる場合を例として、エピタキシャル基板10を製造する方法について概説する。<Epitaxial substrate manufacturing method>
Next, an outline of a method for manufacturing the
まず、下地基板1として(111)面の単結晶シリコンウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、SPM洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをMOCVD装置のリアクタ内にセットする。
First, a (111) plane single crystal silicon wafer is prepared as the
そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、AlNからなる第1下地層2aは、基板温度を800℃以上、1200℃以下の所定の初期層形成温度に保ち、リアクタ内圧力を0.1kPa〜30kPa程度とした状態で、アルミニウム原料であるTMA(トリメチルアルミニウム)バブリングガスとNH3ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を20nm/min以上、目標膜厚を200nm以下、とすることによって、形成させることができる。Then, each layer is formed under a predetermined heating condition and gas atmosphere. First, the
第2下地層2bの形成は、第1下地層2aの形成後、基板温度を800℃以上1200℃以下の所定の第2下地層形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaとした状態で、ガリウム原料であるTMG(トリメチルガリウム)バブリングガスとTMAバブリングガスとNH3ガスとを、作製しようとする第2下地層2bの組成に応じた所定の流量比にてリアクタ内に導入し、NH3とTMAおよびTMGとを反応させることにより実現される。In the formation of the second underlayer 2b, after the formation of the
バッファ層5を構成する各層、すなわち、組成変調層3を構成する第1組成層31および第2組成層32と中間層4との形成は、第2下地層2bの形成に続いて、基板温度を800℃以上1200℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaの各層に応じた所定の値に保った状態で、NH3ガスとIII族窒化物原料ガス(TMA、TMGのバブリングガス)とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。The formation of each layer constituting the
機能層6の形成は、バッファ層5の形成後、基板温度を800℃以上1200℃以下の所定の機能層形成温度に保ち、リアクタ内圧力を0.1kPa〜100kPaとした状態で、TMIバブリングガス、TMAバブリングガス、あるいはTMGバブリングガスの少なくとも1つとNH3ガスとを、作製しようとする機能層6の組成に応じた流量比にてリアクタ内に導入し、NH3とTMI,TMA、およびTMGの少なくとも1つとを反応させることにより実現される。After the
機能層6が形成された後、エピタキシャル基板10は、リアクタ内で常温まで降温される。その後、リアクタから取り出されたエピタキシャル基板10は、適宜、後段の処理(電極層のパターニングなど)に供される。
After the functional layer 6 is formed, the
<バッファ層の作用効果>
本実施の形態もそうであるように、一般に、単結晶シリコンウェハーの上にIII族窒化物からなる結晶層を所定の形成温度でエピタキシャル成長させてエピタキシャル基板を得ようとする場合、III族窒化物の方がシリコンよりも熱膨張係数が大きい(例えば、シリコン:3.4×10-6/K、GaN:5.5×10-6/K)ことから、結晶成長後、常温にまで降温される過程において、結晶層には面内方向に引張応力が生じる。この引張応力は、エピタキシャル基板におけるクラック発生や、反りの要因となる。本実施の形態においては、係る引張応力を低減させ、クラック発生や反りを抑制する目的で、エピタキシャル基板10にバッファ層5が設けられている。より具体的には、バッファ層5を構成する各層がそれぞれに奏する作用効果によって、エピタキシャル基板10におけるクラックの発生と反りとが抑制されてなる。以下、詳細に説明する。<Effect of buffer layer>
As is the case with the present embodiment, in general, when a crystal layer made of a group III nitride is epitaxially grown on a single crystal silicon wafer at a predetermined formation temperature to obtain an epitaxial substrate, a group III nitride is used. thermal expansion coefficient is larger than that of silicon towards: from (e.g., silicon 3.4 × 10 -6 /K,GaN:5.5×10 -6 / K ) that, after the crystal growth, it is cooled to ambient temperature In the process, tensile stress is generated in the crystal layer in the in-plane direction. This tensile stress causes cracks and warpage in the epitaxial substrate. In the present embodiment, the
(組成変調層)
図2は、組成変調層3において第1組成層31の上に第2組成層32が形成されるときの結晶格子の様子を示すモデル図である。いま、第2組成層32を構成するIII族窒化物の無歪状態における面内方向の格子長をa0、実際の格子長をaとする。本実施の形態においては、図2(a)、(b)に示すように、第2組成層32は第1組成層31の結晶格子に対して整合を保ちつつ結晶成長していく。このことは、結晶成長時に、第2組成層32の面内方向にs=a0−aだけの圧縮歪が生じることを意味している。すなわち、第2組成層32の結晶成長は歪みエネルギーを保持した状態で進行する。(Composition modulation layer)
FIG. 2 is a model diagram showing the state of the crystal lattice when the
ただし、成長が進むにつれて、エネルギー的な不安定さが増していくため、第2組成層32には歪みエネルギーを解放するべく徐々にミスフィット転位が導入されていく。やがて、ある臨界状態に達すると、第2組成層32に保持されていた歪みエネルギーは全て解放されてしまうことになる。このとき、図2(c)に示すようにa=a0となる。However, since the energy instability increases as the growth proceeds, misfit dislocations are gradually introduced into the
ところが、この図2(c)に示す状態に達するまでの、図2(b)に示すようなa0>aの状態で第2組成層32の形成を終了させてしまえば、第2組成層32は歪みエネルギーを保持したまま(圧縮歪を含んだまま)となる。本実施の形態においては、このような歪みエネルギーを含んだままの結晶成長を、コヒーレントな状態での結晶成長と称する。換言すれば、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第2組成層32を形成する限りにおいては、第2組成層32は第1組成層31に対してコヒーレントな状態にあるといえる。あるいは、第2組成層32の最上面(直上の第1組成層31と接する面)の格子長aについてa0>aが成り立つ限りにおいては、第2組成層32は第1組成層31に対してコヒーレントな状態にあるということもできる。なお、第2組成層32が上述した態様にて歪みエネルギーを含んでいる限りにおいては、第2組成層32において部分的にa0=aになっていたとしても、第2組成層32は第1組成層31に対してコヒーレントな状態にあるといえる。However, if the formation of the
第1組成層31を構成するIII族窒化物の面内格子定数は第2組成層32を構成するIII族窒化物の面内格子定数よりも小さいので、この歪みエネルギーを保持したままの第2組成層32の上に第1組成層31を形成させたとしても、コヒーレントな状態は保たれ、直下の第1組成層31に保持された歪みエネルギーが解放されることもない。そして、この第1組成層31の上に再び、第2組成層32をコヒーレントな状態に成長させれば、係る第2組成層32においても、上述と同様の圧縮歪が生じることとなる。
Since the in-plane lattice constant of the group III nitride composing the
以降、同様に、コヒーレントな状態での成長を維持したままで第1組成層31と第2組成層32の形成を交互に行うと、それぞれの第2組成層32に歪みエネルギーが保持される。しかも、係る場合、下方から圧縮歪の作用をより大きく受けるために、上方に形成される第2組成層32ほど、臨界膜厚は大きくなる。そして、厚みが大きいほど第2組成層32に内在される圧縮歪は大きくなる。本実施の形態においては、これらに鑑み、(式1)および(式2)を満たすように、すなわち、下地基板1から離れた第2組成層32<i>ほど臨界膜厚を超えない範囲で大きな厚みt(i)を有するように、組成変調層3を形成してなる。よって、組成変調層3は、下地基板1から離れるほど大きな圧縮歪を内在するように構成された歪導入層であるともいえる。
Thereafter, similarly, when the
係る圧縮歪は、熱膨張係数差に起因して生じる引張応力とは正反対の向きに作用するので、降温時において、該引張応力を相殺する作用がある。概略的にいえば、n個の第2組成層32における圧縮歪の大きさの総和に比例する力で、引張応力が相殺されることになる。 Such compressive strain acts in the direction opposite to the tensile stress generated due to the difference in thermal expansion coefficient, and thus has an effect of canceling out the tensile stress when the temperature is lowered. Generally speaking, the tensile stress is canceled by a force proportional to the sum of the magnitudes of the compressive strains in the n second composition layers 32.
なお、第1組成層31は、2つの第2組成層32の間に介在することになるが、その厚みが小さすぎる場合は、第2組成層32に生じる圧縮歪が小さくなって逆に第1組成層31自体に引張応力を内在しやすくなり好ましくない。一方、厚みが大きすぎる場合は、第2組成層32自体が引張方向の力を受けやすくなってやはり好ましくない。上述した、3nm〜20nm程度の厚みという要件は、このような不具合が生じないという点から好適なものである。
The
また、上述した、第1組成層31がAlNにて構成され、第2組成層32がAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて構成されるという要件は、個々の第2組成層32において十分な大きさの圧縮歪を得ることができるという点で好適なものである。The
ただし、第2組成層32<1>の厚みt(1)が第1組成層31の厚みよりも大きすぎると、そもそも第2組成層32<1>がコヒーレントな状態で成長しないことになる。それゆえ、第2組成層32<1>の厚みはせいぜい第1組成層31の3倍程度以下であるのが好ましい。また、それぞれの組成変調層3においてその下方に形成されてなる第1組成層31と第2組成層32の厚みの総和にもよるが、コヒーレントな状態での成長が好適に実現されるという観点からは、第2組成層32<i>の厚みt(i)はせいぜい、第2組成層32<i−1>の厚みt(i−1)の5倍〜6倍程度以下であるのが好ましい。
However, if the thickness t (1) of the
(中間層)
上述したように、組成変調層3は全体として圧縮歪を内在することになる。それゆえ、複数の組成変調層3を積層すれば、クラック発生防止に十分な、大きな圧縮歪が得られることになるはずである。しかしながら、実際には、ある組成変調層3の直上に別の組成変調層3を形成したとしても、上側の組成変調層3においては十分な圧縮歪が得られない。これは、下側の組成変調層3の最上層である第2組成層32<n>を構成するIII族窒化物の方が、上側の組成変調層3の最下層である第1組成層31<1>を構成するIII族窒化物よりも無歪の状態における面内格子定数が大きく、かつ、第1組成層31<1>がせいぜい3nm〜20nm程度の厚みに形成されるに過ぎないために、第2組成層32<n>の上に直接、第1組成層31<1>を形成すると、第1組成層31<1>が引張歪を内在してしまい、これに引き続き形成する組成変調層3に十分な圧縮歪が導入されなくなるためである。(Middle layer)
As described above, the
そこで、本実施の形態においては、2つの組成変調層3の間に中間層4を設けることによって、上述のような引張歪の導入に伴う不具合を生じさせないようにするとともに、個々の組成変調層3に十分な圧縮歪が内在されるようにしている。
Therefore, in the present embodiment, by providing the
具体的には、組成変調層3の最上層である第2組成層32<n>の上に、該第2組成層32を構成するIII族窒化物よりも無歪の状態における面内格子定数が小さいIII族窒化物にて、中間層4が形成されてなる。係る態様にて設けられる中間層4は、第2組成層32<n>との界面近傍に第2組成層32との格子定数差に起因したミスフィット転位を内在するが、少なくともその表面近傍においては、格子緩和して、引張応力が作用することのない実質的に無歪状態が実現されてなる。ここで、実質的に無歪であるとは、少なくとも直下の第2組成層32<n>との界面近傍以外のところにおいてはバルク状態における格子定数と実質的に同一の格子定数を有することを意味している。
Specifically, the in-plane lattice constant in a state in which the
このような実質的に無歪の中間層4の上に形成した組成変調層3においては、その最下層となる第1組成層31<1>に引張応力が作用することはないので、該組成変調層3も、中間層4の直下の組成変調層3と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
In the
好ましくは、第1組成層31と中間層4とがともにAlNにて形成される。係る場合、中間層4と第1組成層31<1>とを連続的に形成することで、両者が実質的に1つの層を構成することになるので、第1組成層31<1>に引張応力が作用することがより確実に防止される。
Preferably, both the
ただし、中間層4は、15nm以上150nm以下の厚みに形成される必要がある。中間層4の厚みが15nmを下回る場合、第2組成層32<n>の上に直接に第1組成層31<1>を形成する場合と同様に、中間層4に引張応力が作用してしまい、その影響のもとで組成変調層3を形成することになるため、組成変調層3に好適に圧縮歪が内在されなくなり好ましくない。一方、中間層4の厚みが150nmを上回る場合、中間層4自体の、下地基板1であるシリコンとの間の熱膨張係数差の影響を無視できなくなって、中間層4に係る熱膨張係数差に起因した引張応力が作用してしまうことになり、好ましくない。いずれの場合も、エピタキシャル基板10にクラックが生じてしまう。15nm以上150nm以下の厚みに形成されることで、中間層4は実質的に無歪の状態となり、その直上の第1組成層31<1>に引張応力が作用しない状態が実現され、結果として、クラックフリーなエピタキシャル基板10が実現される。
However, the
さらに多くの組成変調層3を設ける場合も、上述と同様の態様にてそれぞれの組成変調層3の間に中間層4を介在させることで、全ての組成変調層3に圧縮歪が好適に内在された状態が実現されてなる。なお、組成変調層3の構成が同じであれば、組成変調層3の繰り返し積層数が多いほど、バッファ層5に内在される圧縮歪は大きくなる。
Even when a larger number of
以上のような態様にて構成されたバッファ層5を備えるエピタキシャル基板10においては、該バッファ層5が大きな圧縮歪を内在していることで、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、エピタキシャル基板10においては、クラックフリーが実現されてなる。また、このよう態様にて引張応力が相殺されてなることで、エピタキシャル基板10は、反り量が100μm以下にまで抑制されたものとなっている。
In the
すなわち、本実施の形態に係るエピタキシャル基板10においては、歪導入層である組成変調層3と、実質的に無歪の中間層4とを交互に積層する態様にてバッファ層5を設けることで、バッファ層5に大きな圧縮歪を内在させ、シリコンとIII族窒化物との熱膨張係数差に起因してエピタキシャル基板10に生じる引張応力を、好適に低減させてなる。これにより、エピタキシャル基板10においては、クラックフリーが実現され、反りも低減されてなる。
That is, in
なお、バッファ層5は、上述したように歪みエネルギーの蓄積が抑制された状態の第2下地層2bの上に形成されることから、引張応力の相殺効果が、第2下地層2bに蓄積された歪みエネルギーを原因として阻害されることはない。
Since the
また、組成変調層3と中間層4とを繰り返し積層することは、エピタキシャル膜自体の総膜厚を増大させることになる。一般に、エピタキシャル基板10を用いてHEMT素子を作製する場合、その総膜厚が大きいほど該HEMT素子の絶縁破壊電圧が大きくなるので、本実施の形態に係るエピタキシャル基板10の構成は、係る絶縁破壊電圧の増大にも資するものである。
In addition, repeatedly stacking the
<エピタキシャル基板の高耐電圧化>
本実施の形態においては、バッファ層5の構成パラメータ(各層の組成、厚み、第1組成層31および第2組成層の層数、組成変調層3と中間層4の繰り返し積層数など)を種々に違えることで、具体的構成の異なる様々なエピタキシャル基板10を得ることができる。<High breakdown voltage of epitaxial substrate>
In the present embodiment, various constituent parameters (such as the composition and thickness of each layer, the number of first composition layers 31 and the second composition layer, and the number of repeated laminations of the
特に、第2組成層32をAlxGa1-xN(0.1≦x≦0.25)なる組成のIII族窒化物にて形成することで、クラックフリーであり、かつ、耐電圧の高いエピタキシャル基板10が実現される。なお、本実施の形態において、耐電圧とは、エピタキシャル基板10に対し、0Vから値を増大させつつ電圧を印加したときに、1mA/cm2の漏れ電流が生じた電圧値であるとする。例えば、下地基板1を除いたエピタキシャル膜全体の総膜厚を4.0μm以下とする一方で、第2組成層32の総膜厚を1700nm以上となるようにバッファ層5を形成した場合には、600V以上という高い耐電圧が実現される。In particular, the
係る場合においては、各層の厚みや積層数が同じであれば、上述の組成範囲で第2組成層32におけるAlモル分率(上述のxに相当)が大きいほど、耐電圧が高い傾向がある。
In such a case, if the thickness and the number of stacked layers are the same, the withstand voltage tends to be higher as the Al mole fraction (corresponding to the above x) in the
組成変調層3の繰り返し積層数や、エピタキシャル膜全体の総膜厚および第2組成層32の総膜厚を適宜に設定することで、さらに高い耐電圧を有するエピタキシャル基板10を得ることも可能である。例えば、エピタキシャル膜全体の総膜厚が5μmで耐電圧が1000V以上のエピタキシャル基板や、エピタキシャル膜全体の総膜厚が7μmで耐電圧が1400V以上のエピタキシャル基板なども、実現可能である。
It is also possible to obtain an
以上、説明したように、本実施の形態によれば、下地基板と機能層との間に、第1組成層と第2組成層とを交互に、かつ上方ほど第2組成層の厚みが大きくなる態様にて積層することで、圧縮歪を内在してなる組成変調層と、実質的に無歪の中間層とを、交互に積層してなるバッファ層を設けるようにしたことで、安価で大口径のものを入手容易なシリコン基板を下地基板とし、かつ、クラックフリーで結晶品質の優れたエピタキシャル基板を、得ることができる。また、係るエピタキシャル基板は、反り量が100μm以下にまで抑制されたものとなっている。 As described above, according to the present embodiment, the first composition layer and the second composition layer are alternately arranged between the base substrate and the functional layer, and the thickness of the second composition layer is increased upward. By laminating in such a manner, a buffer layer formed by alternately laminating a composition modulation layer with inherent compression strain and a substantially unstrained intermediate layer is provided, so that it is inexpensive. It is possible to obtain an epitaxial substrate having a large-diameter silicon substrate, which is easily available, as a base substrate, and being crack-free and having excellent crystal quality. Further, the epitaxial substrate is suppressed to a warp amount of 100 μm or less.
さらには、第2組成層をAlモル分率が0.1以上0.25以下のAlGaNにて形成した場合には、クラックフリーであり、かつ、耐電圧の高いエピタキシャル基板が実現される。 Furthermore, when the second composition layer is formed of AlGaN having an Al mole fraction of 0.1 or more and 0.25 or less, an epitaxial substrate that is crack-free and has a high withstand voltage is realized.
<変形例>
エピタキシャル基板10は、下地基板1と第1下地層2aの間に図示しない界面層を備える態様であってもよい。界面層は、数nm程度の厚みを有し、アモルファスのSiAluOvNwからなるのが好適な一例である。<Modification>
The
下地基板1と第1下地層2aとの間に界面層を備える場合、下地基板1と第2下地層2bなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。すなわち、界面層を備える場合には、第1下地層2aであるAlN層が、界面層を備えない場合と同様の凹凸形状を有しかつ界面層を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に(0002)面でのX線ロッキングカーブ半値幅の値が改善された第1下地層2aが得られる。これは、下地基板1の上に直接に第1下地層2aを形成する場合に比して、界面層の上に第1下地層2aを形成する場合の方が第1下地層2aとなるAlNの核形成が進みにくく、結果的に、界面層が無い場合に比べて横方向成長が促進されることによる。なお、界面層の膜厚は5nmを超えない程度で形成される。このような界面層を備えた場合、第1下地層2aを、(0002)面のX線ロッキングカーブ半値幅が、0.5度以上0.8度以下の範囲となるように形成することができる。この場合、(0002)面のX線ロッキングカーブ半値幅が800sec以下であり、らせん転位密度が1×109/cm2以下であるという、さらに結晶品質の優れた機能層6を形成することができる。When an interface layer is provided between the
なお、界面層の形成は、シリコンウェハーが第1下地層形成温度に達した後、第1下地層2aの形成に先立って、TMAバブリングガスのみをリアクタ内に導入し、ウェハーをTMAバブリングガス雰囲気に晒すようすることによって実現される。
In the formation of the interface layer, after the silicon wafer reaches the first underlayer formation temperature, prior to the formation of the
また、第1下地層2aの形成時に、Si原子とO原子の少なくとも一方が第1下地層2aに拡散固溶してなる態様や、N原子とO原子の少なくとも一方が下地基板1に拡散固溶してなる態様であってもよい。
In addition, when the
また、バッファ層5を構成するそれぞれの組成変調層3における層構成は同じである必要はなく、互いに異なっていてもよい。
Further, the layer configurations of the
(実施例)
バッファ層5の層構成および第2組成層32の組成が異なる複数種のエピタキシャル基板10を作製した。実施例および後述する比較例における、バッファ層5の層構成、中間層4の厚み、エピタキシャル膜の総膜厚、および第2組成層32の総厚を表1に示す。(Example)
A plurality of types of
バッファ層5の層構成、具体的には、第2組成層32の層数および各層の厚みと組成変調層3の繰り返し数とは層構成a〜層構成eの5通りに違えた。それぞれの層構成について、第2組成層32の組成はAl0.1Ga0.9NとAl0.2Ga0.8Nの2通りとし、前者については中間層4の厚みを6通りに違え、後者については4通りに違えた。下地層2、第1組成層31、および機能層6は全て同じ組成および厚みとした。The layer configuration of the
第2下地層2bの形成まではいずれの試料についても同様の手順で行った。まず、下地基板1として基板厚みが525μmのp型の導電型を有する4インチ(111)面単結晶シリコンウェハー(以下、シリコンウェハー)を用意した。用意したシリコンウェハーに、フッ化水素酸/純水=1/10(体積比)なる組成の希フッ酸による希フッ酸洗浄と硫酸/過酸化水素水=1/1(体積比)なる組成の洗浄液によるSPM洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とし、これをMOCVD装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を15kPaとして、基板温度が第1下地層形成温度である1100℃となるまで加熱した。
The same procedure was used for all samples until the formation of the second underlayer 2b. First, as the
基板温度が1100℃に達すると、リアクタ内にNH3ガスを導入し、1分間、基板表面をNH3ガス雰囲気に晒した。When the substrate temperature reached 1100 ° C., NH 3 gas was introduced into the reactor, and the substrate surface was exposed to an NH 3 gas atmosphere for 1 minute.
その後、TMAバブリングガスを所定の流量比にてリアクタ内に導入し、NH3とTMAを反応させることによって表面が三次元的凹凸形状を有する第1下地層2aを形成した。その際、第1下地層2aの成長速度(成膜速度)は20nm/minとし、第1下地層2aの目標平均膜厚は100nmとした。Thereafter, TMA bubbling gas was introduced into the reactor at a predetermined flow ratio, and NH 3 and TMA were reacted to form the
第1下地層2aが形成されると、続いて、基板温度を1100℃とし、リアクタ内圧力を15kPaとして、TMGバブリングガスをリアクタ内にさらに導入し、NH3とTMAならびにTMGとの反応により、第1下地層2bとしてのAl0.1Ga0.9N層を平均膜厚が40nm程度となるように形成した。When the
第2下地層2bの形成に続いて、バッファ層5を、以下の5種類の層構成のいずれかで形成した。
Subsequent to the formation of the second underlayer 2b, the
層構成a:1つの組成変調層3内において第2組成層32の厚みを最小10nmから320nmまで層ごとに倍増させていき、全6層形成する。組成変調層3の繰り返し数は3である。
Layer configuration a: The thickness of the
層構成b:1つの組成変調層3内において第2組成層32の厚みを最小10nmから160nmまで層ごとに倍増させていき、全5層形成する。組成変調層3の繰り返し数は6である。
Layer structure b: The thickness of the
層構成c:1つの組成変調層3内において第2組成層32の厚みを最小15nmから240nmまで層ごとに倍増させていき、全5層形成する。組成変調層3の繰り返し数は4である。
Layer structure c: The thickness of the
層構成d:1つの組成変調層3内において第2組成層32の厚みを第1層から第5層までは全て15nmとし、第6層から第8層までは全て80nmとし、第9層と第10層とはともに160nmとして、全10層形成する。組成変調層3の繰り返し数は3である。
Layer configuration d: the thickness of the
層構成e:1つの組成変調層3内において第2組成層32の厚みを第1層から第7層までは全て10nmとし、第8層から第10層までは最小50nmから200nmまで層ごとに倍増させていき、全10層形成する。組成変調層3の繰り返し数は4である。
Layer structure e: The thickness of the
一方、いずれの試料も、第1組成層31および中間層4は全てAlNにて形成した。第1組成層31の厚み5nmとした。中間層4の厚みは、第2組成層32の組成がAl0.1Ga0.9Nである試料については10nm、15nm、30nm、60nm、90nm、200nmの6通りとし、第2組成層32の組成がAl0.2Ga0.8Nである試料については10nmと200nmを除いた4通りとした。On the other hand, in each sample, the
なお、バッファ層5の形成においては、基板温度を1100℃とし、リアクタ内圧力を15kPaとした。用いた原料ガスは下地層2の形成に用いたものと同じである。
In forming the
いずれの試料においても、バッファ層5の形成後、GaNからなる機能層6を700nmの厚みに形成した。機能層6の形成においては、基板温度を1100℃とし、リアクタ内圧力を15kPaとした。いずれも、用いた原料ガスは下地層2の形成に用いたものと同じである。
In any sample, after the
以上により、計50種のエピタキシャル基板が得られた。 As a result, a total of 50 types of epitaxial substrates were obtained.
(比較例1〜比較例3)
バッファ層5の構成を違えた3種類の比較例(層構成f〜層構成h)を作製した。(Comparative Examples 1 to 3)
Three types of comparative examples (layer configuration f to layer configuration h) with different configurations of the
比較例1(層構成f)として、組成変調層3と中間層4とを交互に備える代わりに、5nm厚のAlN層と15nm厚のAl0.1Ga0.9N層とを交互に100層ずつ積層した、いわゆる超格子層を備えるエピタキシャル基板を作製した。AlN層とAl0.1Ga0.9N層との形成条件は、それぞれ、実施例の第1組成層31および第2組成層の32の形成条件と同じとした。As Comparative Example 1 (layer structure f), instead of alternately providing the
比較例2(層構成g)および比較例3(層構成h)として、第2組成層32の厚みが全て同じある組成変調層3を有するエピタキシャル基板を作製した。比較例2においては、第2組成層32の厚みを240nmとし、中間層4の厚みを15nmとし、組成変調層3の繰り返し数を3とした。比較例3においては、第2組成層32の厚みを160nmとし、中間層4の厚みを15nmとし、組成変調層3の繰り返し数を4とした。
As Comparative Example 2 (layer configuration g) and Comparative Example 3 (layer configuration h), epitaxial substrates having the
(実施例および比較例についての評価結果)
実施例および比較例において得られたエピタキシャル基板について、クラック発生の有無を目視により確認した。また、レーザー変位計によって反り量を測定した。さらに、クラックの発生しなかったエピタキシャル基板については、耐電圧を測定した。実施例および比較例に係るエピタキシャル基板についての評価結果を表2に示す。(Evaluation results for Examples and Comparative Examples)
About the epitaxial substrate obtained in the Example and the comparative example, the presence or absence of crack generation was confirmed visually. The amount of warpage was measured with a laser displacement meter. Furthermore, the withstand voltage was measured about the epitaxial substrate in which the crack did not generate | occur | produce. Table 2 shows the evaluation results of the epitaxial substrates according to Examples and Comparative Examples.
表2に示したように、比較例1ないし比較例3の全ての試料と、実施例のうち中間層の厚みが10nmの試料および200nmの試料においては、外周20mmのところにクラックが発生していた。一方、実施例のうち中間層の厚みが15nm以上150nm以下の範囲にある試料においては、クラックは確認されなかった。 As shown in Table 2, in all of the samples of Comparative Examples 1 to 3 and the samples having the intermediate layer thickness of 10 nm and 200 nm in the examples, cracks occurred at the outer periphery of 20 mm. It was. On the other hand, no crack was confirmed in the samples in which the thickness of the intermediate layer was in the range of 15 nm to 150 nm in the examples.
また、クラックが発生していた試料では反り量が100μmを上回っていたのに対して、クラックが発生していなかった試料では反り量が100μm以下に抑制されていた。 In addition, the amount of warpage exceeded 100 μm in the sample where the crack occurred, whereas the amount of warpage was suppressed to 100 μm or less in the sample where the crack did not occur.
以上の結果は、下地基板から離れるほど第2組成層の厚みが大きくなる組成変調層3と、15nm以上150nm以下の厚みを有する中間層4とを繰り返し交互に積層することが、エピタキシャル基板10のクラックフリー化および反りの抑制に有効であることを示している。
The above results indicate that the
なお、比較例1の場合、第2組成層32に相当するAl0.1Ga0.9N層の厚みは15nmと比較的小さいので、Al0.1Ga0.9N層自体はコヒーレントな状態で成長しているものと推察される。それにも関わらず比較例1においてはクラックが発生していることから、比較例1のように単に超格子層のみを設ける場合、個々の第2組成層32に圧縮歪は導入されるものの、その総和は引張応力を相殺するには十分ではないものと考えられる。In the case of Comparative Example 1, since the thickness of the Al 0.1 Ga 0.9 N layer corresponding to the
一方、比較例2や比較例3においてクラックが発生したのは、1層目の第1組成層31とその上に形成されると第2組成層32<1>との厚みの差が大きいために、第2組成層32<1>がコヒーレントな状態を保てなかったためであると考えられる。
On the other hand, cracks occurred in Comparative Example 2 and Comparative Example 3 because the difference in thickness between the
なお、クラックが発生しなかった試料について、反り量を比較すると、中間層4の厚みが大きいほど反り量が小さいという傾向があった。
When the amount of warping was compared for the samples in which no cracks occurred, the amount of warping tended to be smaller as the thickness of the
また、クラックが発生しなかった試料においては全て、第2組成層の総厚は1700nm0以上であり、耐電圧は600V以上であった。しかも、第2組成層32をAl0.2Ga0.8Nにて形成した試料は全て、耐電圧が700V以上であり、反り量がほとんど同程度であるにも関わらず、Al0.1Ga0.9Nにて形成した試料よりも耐電圧が100V以上も高かった。In all the samples in which no crack occurred, the total thickness of the second composition layer was 1700 nm0 or more, and the withstand voltage was 600 V or more. Moreover, all the samples in which the
本発明の第8の態様では、(111)方位の単結晶シリコンである下地基板の上に、前記下地基板の基板面に対し(0001)結晶面が略平行なIII族窒化物層群を形成してなる半導体素子用エピタキシャル基板の製造方法が、第1の積層単位と第2の積層単位とを最上部と最下部がいずれも前記第1の積層単位となるように交互に積層することによってバッファ層を形成するバッファ層形成工程と、前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、を備え、前記バッファ層形成工程が、第1のIII族窒化物からなる第1組成層と第2のIII族窒化物からなる第2組成層とを交互に積層することにより前記第1の積層単位を形成する第1積層単位形成工程と、前記第1の積層単位の上に中間層を形成する第2積層単位形成工程と、を含み、前記第1積層単位形成工程においては、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように、前記第1のIII族窒化物よりも前記第2のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、かつ、それぞれの前記第2組成層が前記第1組成層に対してコヒーレントな状態になるように、前記第1の積層単位を形成し、前記第2積層単位形成工程においては、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物にて前記中間層を15nm以上150nm以下の厚みに形成するようにした。
In the eighth aspect of the present invention, a group III nitride layer group whose (0001) crystal plane is substantially parallel to the substrate surface of the base substrate is formed on the base substrate which is single crystal silicon of (111) orientation. A method of manufacturing an epitaxial substrate for a semiconductor device comprising: alternately stacking a first stack unit and a second stack unit so that the uppermost part and the lowermost part are the first stack unit. A buffer layer forming step for forming a buffer layer; and a crystal layer forming step for forming a crystal layer made of a group III nitride above the buffer layer, wherein the buffer layer forming step includes a first group III A first stacked unit forming step of forming the first stacked unit by alternately stacking a first composition layer made of nitride and a second composition layer made of a second group III nitride; and the second product you forming an intermediate layer on the stacked units of In the first stacked unit forming step, the number of stacked layers of the first composition layer and the second composition layer is n (n is a natural number of 2 or more), and the base substrate side When the thickness of the i-th second composition layer is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
As described above, the in-plane lattice constant in the unstrained state of the second group III nitride is larger than that of the first group III nitride, and each second composition layer has The first stacked unit is formed so as to be in a coherent state with respect to the first composition layer, and in the second stacked unit forming step, the first layer is in a strain-free state as compared with the second group III nitride. The intermediate layer is formed with a thickness of 15 nm or more and 150 nm or less with a third group III nitride having a small in-plane lattice constant.
第1下地層2aが形成されると、続いて、基板温度を1100℃とし、リアクタ内圧力を15kPaとして、TMGバブリングガスをリアクタ内にさらに導入し、NH3とTMAならびにTMGとの反応により、第2下地層2bとしてのAl0.1Ga0.9N層を平均膜厚が40nm程度となるように形成した。
When the
層構成e:1つの組成変調層3内において第2組成層32の厚みを第1層から第7層までは全て15nmとし、第8層から第10層までは最小50nmから200nmまで層ごとに倍増させていき、全10層形成する。組成変調層3の繰り返し数は4である。
Layer structure e: The thickness of the
また、クラックが発生しなかった試料においては全て、第2組成層の総厚は1700nm以上であり、耐電圧は600V以上であった。しかも、第2組成層32をAl0.2Ga0.8Nにて形成した試料は全て、耐電圧が700V以上であり、反り量がほとんど同程度であるにも関わらず、Al0.1Ga0.9Nにて形成した試料よりも耐電圧が100V以上も高かった。
Also, all the samples which cracking did not occur, the total thickness of the second composite layer is on 1700n m or more, the withstand voltage was at least 600V. Moreover, all the samples in which the
Claims (11)
第1の積層単位と第2の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第1の積層単位にて構成されてなるバッファ層と、
前記バッファ層の上に形成された結晶層と、
を備え、
前記第1の積層単位は、組成の相異なる第1組成層と第2組成層とを交互に、かつ、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように積層してなることで、前記下地基板から離れるほど大きな圧縮歪を内在しており、
前記第2の積層単位は、15nm以上150nm以下の厚みに形成された実質的に無歪の中間層である、
ことを特徴とするエピタキシャル基板。An epitaxial substrate in which a group III nitride layer group is formed on a base substrate that is single crystal silicon of (111) orientation and a (0001) crystal plane is substantially parallel to the substrate surface of the base substrate. There,
A buffer layer in which the first stack unit and the second stack unit are alternately stacked, and the uppermost part and the lowermost part are both configured by the first stack unit;
A crystal layer formed on the buffer layer;
With
The first stack unit includes first and second composition layers having different compositions alternately, and the number of stacks of the first and second composition layers is n (n is 2 or more). And the thickness of the i-th second composition layer from the base substrate side is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
By laminating so as to be, inherently large compressive strain away from the base substrate,
The second laminated unit is a substantially unstrained intermediate layer formed to a thickness of 15 nm or more and 150 nm or less,
An epitaxial substrate characterized by that.
前記第1組成層を構成する第1のIII族窒化物よりも前記第2組成層を構成する第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、
それぞれの前記第2組成層は前記第1組成層に対してコヒーレントな状態に形成されてなる、
ことを特徴とするエピタキシャル基板。The epitaxial substrate according to claim 1,
The in-plane lattice constant in the unstrained state of the second group III nitride constituting the second composition layer is larger than that of the first group III nitride constituting the first composition layer,
Each of the second composition layers is formed in a coherent state with respect to the first composition layer.
An epitaxial substrate characterized by that.
前記中間層が、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物からなることを特徴とするエピタキシャル基板。The epitaxial substrate according to claim 2, wherein
An epitaxial substrate, wherein the intermediate layer is made of a third group III nitride having a smaller in-plane lattice constant in an unstrained state than the second group III nitride.
第1の積層単位と第2の積層単位とを交互に積層してなり、かつ、最上部と最下部がいずれも前記第1の積層単位にて構成されてなるバッファ層と、
前記バッファ層の上に形成された、III族窒化物からなる結晶層と、
を備え、
前記第1の積層単位は、第1のIII族窒化物からなる第1組成層と第2のIII族窒化物からなる第2組成層とを交互に、かつ、前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように積層してなり、
前記第1のIII族窒化物よりも前記第2のIII族窒化物の方が無歪状態における面内格子定数が大きく、
それぞれの前記第2組成層が前記第1組成層に対してコヒーレントな状態に形成されてなり、
前記第2の積層単位は、15nm以上150nm以下の厚みに形成された、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物からなる中間層である、
ことを特徴とするエピタキシャル基板。An epitaxial substrate in which a group III nitride layer group is formed on a base substrate that is single crystal silicon of (111) orientation and a (0001) crystal plane is substantially parallel to the substrate surface of the base substrate. There,
A buffer layer in which the first stack unit and the second stack unit are alternately stacked, and the uppermost part and the lowermost part are both configured by the first stack unit;
A crystal layer made of a group III nitride formed on the buffer layer;
With
The first stack unit includes a first composition layer made of a first group III nitride and a second composition layer made of a second group III nitride alternately, and the first composition layer and the first composition layer. When the number of stacked two composition layers is n (n is a natural number of 2 or more) and the thickness of the i-th second composition layer from the base substrate side is t (i),
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
It is laminated so that
The in-plane lattice constant in the unstrained state of the second group III nitride is larger than that of the first group III nitride,
Each of the second composition layers is formed in a coherent state with respect to the first composition layer,
The second stacked unit is an intermediate layer made of a third group III nitride formed in a thickness of 15 nm or more and 150 nm or less and having a smaller in-plane lattice constant in an unstrained state than the second group III nitride. Is,
An epitaxial substrate characterized by that.
前記第1組成層がAlNからなり、前記第2組成層がAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物からなることを特徴とするエピタキシャル基板。The epitaxial substrate according to any one of claims 1 to 4, wherein
An epitaxial substrate, wherein the first composition layer is made of AlN, and the second composition layer is made of a group III nitride having a composition of Al x Ga 1-x N (0 ≦ x ≦ 0.25).
前記第2組成層がAlxGa1-xN(0.1≦x≦0.25)なる組成のIII族窒化物からなることを特徴とするエピタキシャル基板。The epitaxial substrate according to claim 5, wherein
An epitaxial substrate, wherein the second composition layer is made of a group III nitride having a composition of Al x Ga 1-x N (0.1 ≦ x ≦ 0.25).
前記下地基板の上に形成された、AlNからなる第1の下地層と、
前記第1の下地層の上に形成され、AlpGa1-pN(0≦p<1)からなる第2の下地層と、
をさらに備え、
前記第1の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
前記第1の下地層と前記第2の下地層との界面が3次元的凹凸面であり、
前記第2の下地層の直上に前記バッファ層が形成されてなる、
ことを特徴とするエピタキシャル基板。The epitaxial substrate according to any one of claims 1 to 6,
A first base layer made of AlN formed on the base substrate;
A second underlayer formed on the first underlayer and made of Al p Ga 1-p N (0 ≦ p <1);
Further comprising
The first underlayer is a polycrystalline defect-containing layer composed of at least one of columnar or granular crystals or domains,
The interface between the first underlayer and the second underlayer is a three-dimensional uneven surface;
The buffer layer is formed immediately above the second underlayer.
An epitaxial substrate characterized by that.
第1の積層単位と第2の積層単位とを最上部と最下部がいずれも前記第1の積層単位となるように交互に積層することによってバッファ層を形成するバッファ層形成工程と、
前記バッファ層よりも上方にIII族窒化物からなる結晶層を形成する結晶層形成工程と、
を備え、
前記バッファ層形成工程が、
第1のIII族窒化物からなる第1組成層と第2のIII族窒化物からなる第2組成層とを交互に積層することにより前記第1の積層単位を形成する第1積層単位形成工程と、
前記第1の積層単位の上に中間層を形成する前記第2積層単位形成工程と、
を含み、
前記第1積層単位形成工程においては、
前記第1組成層と前記第2組成層の積層数をそれぞれn(nは2以上の自然数)とし、前記下地基板の側からi番目の前記第2組成層の厚みをt(i)とするときに、
t(1)≦t(2)≦・・・≦t(n−1)≦t(n)
かつ
t(1)<t(n)
であるように、
前記第1のIII族窒化物よりも前記第2のIII族窒化物の方が無歪状態における面内格子定数が大きくなるように、かつ、
それぞれの前記第2組成層が前記第1組成層に対してコヒーレントな状態になるように、
前記第1の積層単位を形成し、
前記第2積層単位形成工程においては、前記第2のIII族窒化物よりも無歪状態における面内格子定数が小さい第3のIII族窒化物にて前記中間層を15nm以上150nm以下の厚みに形成する、
ことを特徴とするエピタキシャル基板の製造方法。An epitaxial substrate for a semiconductor device, in which a group III nitride layer group having a (0001) crystal plane substantially parallel to the substrate surface of the base substrate is formed on a base substrate that is single crystal silicon of (111) orientation A manufacturing method comprising:
A buffer layer forming step of forming a buffer layer by alternately stacking the first stack unit and the second stack unit so that the uppermost part and the lowermost part are the first stack unit;
A crystal layer forming step of forming a crystal layer made of a group III nitride above the buffer layer;
With
The buffer layer forming step includes
A first stacked unit forming step of forming the first stacked unit by alternately stacking a first composition layer made of a first group III nitride and a second composition layer made of a second group III nitride. When,
The second stack unit forming step of forming an intermediate layer on the first stack unit;
Including
In the first stack unit forming step,
The number of stacks of the first composition layer and the second composition layer is n (n is a natural number of 2 or more), and the thickness of the i-th second composition layer from the base substrate side is t (i). sometimes,
t (1) ≦ t (2) ≦ ・ ・ ・ ≦ t (n−1) ≦ t (n)
And t (1) <t (n)
As
The in-plane lattice constant in the unstrained state of the second group III nitride is larger than that of the first group III nitride, and
Each of the second composition layers is in a coherent state with respect to the first composition layer.
Forming the first stack unit;
In the second stacked unit forming step, the intermediate layer is formed with a thickness of 15 nm or more and 150 nm or less with a third group III nitride having an in-plane lattice constant in an unstrained state smaller than that of the second group III nitride. Form,
An epitaxial substrate manufacturing method characterized by the above.
前記第1組成層をAlNにて形成し、前記第2組成層をAlxGa1-xN(0≦x≦0.25)なる組成のIII族窒化物にて形成することを特徴とするエピタキシャル基板の製造方法。A method for producing an epitaxial substrate according to claim 8,
The first composition layer is formed of AlN, and the second composition layer is formed of a group III nitride having a composition of Al x Ga 1-x N (0 ≦ x ≦ 0.25). Epitaxial substrate manufacturing method.
前記第2組成層をAlxGa1-xN(0.1≦x≦0.25)なる組成のIII族窒化物にて形成することを特徴とするエピタキシャル基板の製造方法。An epitaxial substrate manufacturing method according to claim 8 or 9, wherein
A method of manufacturing an epitaxial substrate, wherein the second composition layer is formed of a group III nitride having a composition of Al x Ga 1-x N (0.1 ≦ x ≦ 0.25).
前記下地基板の上に、AlNからなる第1の下地層を形成する第1下地層形成工程と、
前記第1の下地層の上に、AlpGa1-pN(0≦p<1)からなる第2の下地層を形成する第2下地層形成工程と、
をさらに備え、
前記第1下地層形成工程においては、前記第1の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
前記バッファ層形成工程においては、前記第2の下地層の直上に前記バッファ層を形成する、
ことを特徴とするエピタキシャル基板の製造方法。A method for manufacturing an epitaxial substrate according to any one of claims 8 to 10, comprising:
A first foundation layer forming step of forming a first foundation layer made of AlN on the foundation substrate;
A second underlayer forming step of forming a second underlayer made of Al p Ga 1-p N (0 ≦ p <1) on the first underlayer;
Further comprising
In the first underlayer forming step, the first underlayer is formed as a polycrystalline defect-containing layer composed of at least one of columnar or granular crystals or domains and having a three-dimensional uneven surface. ,
In the buffer layer forming step, the buffer layer is formed immediately above the second underlayer.
An epitaxial substrate manufacturing method characterized by the above.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080058 | 2010-03-31 | ||
JP2010080058 | 2010-03-31 | ||
PCT/JP2011/055990 WO2011122322A1 (en) | 2010-03-31 | 2011-03-15 | Epitaxial substrate and method of manufacturing epitaxial substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011122322A1 true JPWO2011122322A1 (en) | 2013-07-08 |
Family
ID=44712043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012508201A Abandoned JPWO2011122322A1 (en) | 2010-03-31 | 2011-03-15 | Epitaxial substrate and epitaxial substrate manufacturing method |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130020583A1 (en) |
EP (1) | EP2554719A4 (en) |
JP (1) | JPWO2011122322A1 (en) |
CN (1) | CN102822397A (en) |
WO (1) | WO2011122322A1 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5159858B2 (en) * | 2010-09-08 | 2013-03-13 | コバレントマテリアル株式会社 | Gallium nitride compound semiconductor substrate and manufacturing method thereof |
EP2819152A4 (en) * | 2012-02-23 | 2015-10-14 | Ngk Insulators Ltd | Semiconductor element and method for manufacturing semiconductor element |
KR101464854B1 (en) | 2013-01-14 | 2014-11-25 | 주식회사 엘지실트론 | Semiconductor substrate |
JP6137468B2 (en) * | 2013-05-13 | 2017-05-31 | サンケン電気株式会社 | Semiconductor light emitting device |
JP6226627B2 (en) * | 2013-08-09 | 2017-11-08 | Dowaエレクトロニクス株式会社 | Group III nitride semiconductor epitaxial substrate and manufacturing method thereof |
KR102098250B1 (en) | 2013-10-21 | 2020-04-08 | 삼성전자 주식회사 | Semiconductor buffer structure, semiconductor device employing the same and method of manufacturing semiconductor device using the semiconductor buffer structure |
US10109736B2 (en) * | 2015-02-12 | 2018-10-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Superlattice buffer structure for gallium nitride transistors |
US10641960B1 (en) * | 2018-10-04 | 2020-05-05 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for assembling a fiber optic splice |
CN110444598B (en) * | 2019-06-20 | 2023-06-09 | 华灿光电(浙江)有限公司 | High electron mobility transistor and preparation method thereof |
CN112874032B (en) * | 2021-01-14 | 2021-12-07 | 吉林大学 | Fibrous composite material imitating structure and function of lobster cuticle |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895410B2 (en) | 1996-11-27 | 2007-03-22 | 古河電気工業株式会社 | Device comprising group III-V nitride crystal film and method for manufacturing the same |
US7115896B2 (en) * | 2002-12-04 | 2006-10-03 | Emcore Corporation | Semiconductor structures for gallium nitride-based devices |
JP3760997B2 (en) | 2003-05-21 | 2006-03-29 | サンケン電気株式会社 | Semiconductor substrate |
JP4725763B2 (en) * | 2003-11-21 | 2011-07-13 | サンケン電気株式会社 | Method for manufacturing plate-like substrate for forming semiconductor element |
JP4276135B2 (en) | 2004-06-14 | 2009-06-10 | 日本電信電話株式会社 | Nitride semiconductor growth substrate |
JP5117283B2 (en) * | 2008-05-29 | 2013-01-16 | 古河電気工業株式会社 | Semiconductor electronic device |
-
2011
- 2011-03-15 JP JP2012508201A patent/JPWO2011122322A1/en not_active Abandoned
- 2011-03-15 EP EP11762562.4A patent/EP2554719A4/en not_active Withdrawn
- 2011-03-15 WO PCT/JP2011/055990 patent/WO2011122322A1/en active Application Filing
- 2011-03-15 CN CN2011800176520A patent/CN102822397A/en active Pending
-
2012
- 2012-09-26 US US13/627,206 patent/US20130020583A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2554719A1 (en) | 2013-02-06 |
US20130020583A1 (en) | 2013-01-24 |
WO2011122322A1 (en) | 2011-10-06 |
CN102822397A (en) | 2012-12-12 |
EP2554719A4 (en) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5554826B2 (en) | Epitaxial substrate and epitaxial substrate manufacturing method | |
JP5492984B2 (en) | Epitaxial substrate and epitaxial substrate manufacturing method | |
JP5596783B2 (en) | Epitaxial substrate and epitaxial substrate manufacturing method | |
JP5545781B2 (en) | Epitaxial substrate and epitaxial substrate manufacturing method | |
WO2011135963A1 (en) | Epitaxial substrate and process for producing epitaxial substrate | |
JP5616443B2 (en) | Epitaxial substrate and epitaxial substrate manufacturing method | |
JP5456783B2 (en) | Epitaxial substrate for semiconductor element, method for manufacturing epitaxial substrate for semiconductor element, and semiconductor element | |
WO2011122322A1 (en) | Epitaxial substrate and method of manufacturing epitaxial substrate | |
WO2013125126A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
JP5937513B2 (en) | Epitaxial substrate for semiconductor element and method for manufacturing epitaxial substrate for semiconductor element | |
JP5662184B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing epitaxial substrate for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131119 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20140918 |