JPWO2011118789A1 - Silicon wiring embedded glass substrate and manufacturing method thereof - Google Patents

Silicon wiring embedded glass substrate and manufacturing method thereof Download PDF

Info

Publication number
JPWO2011118789A1
JPWO2011118789A1 JP2012507099A JP2012507099A JPWO2011118789A1 JP WO2011118789 A1 JPWO2011118789 A1 JP WO2011118789A1 JP 2012507099 A JP2012507099 A JP 2012507099A JP 2012507099 A JP2012507099 A JP 2012507099A JP WO2011118789 A1 JPWO2011118789 A1 JP WO2011118789A1
Authority
JP
Japan
Prior art keywords
silicon
wiring
glass substrate
surrounding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012507099A
Other languages
Japanese (ja)
Other versions
JP5789788B2 (en
Inventor
巧 田浦
巧 田浦
真 奥村
真 奥村
友洋 中谷
友洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012507099A priority Critical patent/JP5789788B2/en
Publication of JPWO2011118789A1 publication Critical patent/JPWO2011118789A1/en
Application granted granted Critical
Publication of JP5789788B2 publication Critical patent/JP5789788B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

信頼性の高い配線部５２ａを有するシリコン配線埋込ガラス基板を提供する。シリコン配線埋込ガラス基板は、対向する第１の主面ＳＦ１及び第２の主面ＳＦ２を有するガラス基板５４と、ガラス基板５４の内部に配置されたシリコン部材（５２ａ、５５）とを備える。シリコン部材（５２ａ、５５）は、ガラス基板５４の第１の主面ＳＦ１と第２の主面ＳＦ２の間を貫通する配線部５２ａと、第１の主面ＳＦ１の法線に垂直な方向において、配線部５２ａを囲む包囲部５５とを備える。A silicon wiring embedded glass substrate having a highly reliable wiring portion 52a is provided. The silicon wiring embedded glass substrate includes a glass substrate 54 having a first main surface SF1 and a second main surface SF2 facing each other, and silicon members (52a, 55) arranged inside the glass substrate 54. The silicon members (52a, 55) are arranged in a direction perpendicular to the normal line of the first main surface SF1 and the wiring portion 52a penetrating between the first main surface SF1 and the second main surface SF2 of the glass substrate 54. A surrounding portion 55 surrounding the wiring portion 52a.

Description

本発明は、内部にシリコン配線がシリコン配線埋込ガラス基板及びその製造方法に関するものである。   The present invention relates to a silicon wiring embedded glass substrate having silicon wiring therein and a method for manufacturing the same.

従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献１に記載された技術が知られている。   Conventionally, for example, a technique described in Patent Document 1 is known for the purpose of manufacturing a glass substrate having a fine structure.

特許文献１に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特表２００４−５２３１２４号公報 In the method of manufacturing a flat substrate made of a glass material described in Patent Document 1, first, a recess is formed on the surface of a flat silicon substrate, and a surface on which the recess of the silicon substrate is formed is superimposed on the flat glass substrate. And a part of glass substrate is embedded in this hollow by heating a glass substrate. Thereafter, the glass substrate is re-solidified, the front and back surfaces of the flat substrate are polished, and silicon is removed.
JP-T-2004-523124

シリコン基板の表面に形成する窪みの形状として、この窪みで周囲を囲まれた凸部を、シリコン基板の表面に形成する例がある。この例において、シリコン基板の凸部の周囲にガラス基板の一部を埋め込む時、凸部がガラス基板から力を受けて、シリコン基板から折れてしまう場合がある。また、その後にガラス基板を冷却する時、シリコンとガラスの熱膨張係数の違いに起因する力を受けて、凸部がシリコン基板から折れてしまう場合がある。   As an example of the shape of the depression formed on the surface of the silicon substrate, there is an example in which a convex portion surrounded by the depression is formed on the surface of the silicon substrate. In this example, when a part of the glass substrate is embedded around the convex portion of the silicon substrate, the convex portion may receive a force from the glass substrate and be broken from the silicon substrate. Further, when the glass substrate is subsequently cooled, the convex portion may break from the silicon substrate due to a force due to the difference in thermal expansion coefficient between silicon and glass.

本発明は、上記問題点に鑑みて成されたものであり、その目的は、信頼性の高い配線部を有するシリコン配線埋込ガラス基板、及びその製造工程において配線部が受ける力を緩和することができるシリコン配線埋込ガラス基板の製造方法を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to alleviate the force applied to a wiring part in a silicon wiring embedded glass substrate having a highly reliable wiring part and its manufacturing process. It is to provide a method of manufacturing a silicon wiring embedded glass substrate that can be used.

以上の目的を達成するために、本発明に係るシリコン配線埋込ガラス基板は、対向する第１の主面及び第２の主面を有するシリコン配線埋込ガラス基板であって、
ガラス基体と、該ガラス基体を前記第１の主面から前記第２の主面に貫通するシリコン配線部と、前記第１の主面に平行な横断面において前記シリコン配線部を囲む包囲部と、を有することを特徴とする。In order to achieve the above object, a silicon wiring embedded glass substrate according to the present invention is a silicon wiring embedded glass substrate having a first main surface and a second main surface facing each other,
A glass substrate, a silicon wiring portion penetrating the glass substrate from the first main surface to the second main surface, and an enclosing portion surrounding the silicon wiring portion in a cross section parallel to the first main surface; It is characterized by having.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、当該横断面における前記包囲部の内周の形状の相似形であることを特徴とする。   In one embodiment of the present invention, in the silicon wiring embedded glass substrate, the shape of the silicon wiring portion in the cross section is similar to the shape of the inner periphery of the surrounding portion in the cross section.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In one aspect of the present invention, in the silicon wiring embedded glass substrate, the shape of the silicon wiring portion in the cross section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by being.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の内周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the shape of the inner periphery of the surrounding portion in the cross section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by being.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の外周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In one aspect of the present invention, in the silicon wiring embedded glass substrate, the outer peripheral shape of the surrounding portion in the transverse section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記包囲部は、複数の前記シリコン配線部を囲んでいることを特徴とする。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the surrounding portion surrounds the plurality of silicon wiring portions.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面において、前記包囲部の外周がシリコン配線埋込ガラス基板の外周に一致する。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the outer periphery of the surrounding portion coincides with the outer periphery of the silicon wiring embedded glass substrate in the cross section.

また、本発明に係るシリコン配線埋込ガラス基板の製造方法は、シリコン基板の一主面に、不純物が添加された凸状のシリコン配線部と該シリコン配線部を囲む凸状の包囲部を形成する凸部形成工程と、
前記シリコン基板の一主面上において、熱を加えて軟化させたガラスで前記シリコン配線部及び前記包囲部を埋め込んでガラス基体部を形成するガラス埋込工程と、
前記シリコン配線部の上面及び前記包囲部の上面を含む平面と前記一主面の間にあるガラス基体部を除く余剰ガラスと前記シリコン基板とを除去すること基板化工程と、
を含むことを特徴とする。In the method for manufacturing a silicon wiring embedded glass substrate according to the present invention, a convex silicon wiring portion to which impurities are added and a convex surrounding portion surrounding the silicon wiring portion are formed on one main surface of the silicon substrate. A projecting portion forming step,
A glass embedding step of embedding the silicon wiring portion and the surrounding portion with glass softened by applying heat on one main surface of the silicon substrate;
Removing the surplus glass and the silicon substrate excluding the glass substrate portion between the plane including the upper surface of the silicon wiring portion and the upper surface of the surrounding portion and the one main surface;
It is characterized by including.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記ガラス埋込工程は、
ガラス基板の主面を前記シリコン基板の一主面に重ね合わせる第１の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部により前記シリコン配線部及び前記包囲部を埋め込む第２の工程と、
を含む。In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
The glass embedding step includes
A first step of superimposing the principal surface of the glass substrate on one principal surface of the silicon substrate;
A second step of applying heat to the glass substrate to soften and embedding the silicon wiring portion and the surrounding portion with a part of the glass substrate;
including.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記シリコン配線部の基部の断面積が、前記シリコン配線部の他の部分の断面積よりも大きくなるように前記シリコン配線部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming the silicon wiring portion such that the cross-sectional area of the base portion of the silicon wiring portion connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other portion of the silicon wiring portion;
In the substrate forming step,
The silicon substrate is removed together with the base.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記包囲部の基部の断面積が、前記包囲部の他の部分の断面積よりも大きくなるように前記包囲部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming the enclosure so that the cross-sectional area of the base of the enclosure connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other part of the enclosure;
In the substrate forming step,
The silicon substrate is removed together with the base.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
シリコン基板の一主面に、複数の前記シリコン配線部を形成し、その１又は２以上のシリコン配線部をそれぞれ包囲する複数の前記包囲部が一体化された一体包囲部を形成し、
前記基板化工程の後に、
前記一体包囲部を切断することにより、それぞれ１又は２以上の前記包囲部と当該包囲部に内包されたシリコン配線部を含んでなる複数のシリコン配線埋込ガラス基板を作製する。In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming a plurality of silicon wiring portions on one main surface of the silicon substrate, and forming an integral surrounding portion in which the plurality of surrounding portions surrounding each of the one or more silicon wiring portions are integrated;
After the substrate forming step,
By cutting the integral surrounding portion, a plurality of silicon wiring embedded glass substrates each including one or two or more surrounding portions and a silicon wiring portion included in the surrounding portion are manufactured.

本発明のシリコン配線埋込ガラス基板によれば、配線部の信頼性を高めることができる。また、本発明のシリコン配線埋込ガラス基板の製造方法によれば、その製造工程において配線部が受ける力を緩和することができる。   According to the silicon wiring embedded glass substrate of the present invention, the reliability of the wiring portion can be improved. Moreover, according to the manufacturing method of the silicon wiring embedded glass substrate of this invention, the force which a wiring part receives in the manufacturing process can be relieved.

図１（ａ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図１（ｂ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。FIG. 1A is a perspective view showing a configuration of a package lid in the semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a diagram illustrating the first embodiment of the present invention. It is a perspective view which shows the structure except a package lid | cover among the semiconductor devices concerning. 図１の加速度センサチップＡの概略構成を示す分解斜視図である。It is a disassembled perspective view which shows schematic structure of the acceleration sensor chip | tip A of FIG. 図２の加速度センサチップＡの概略構成を示す断面図である。FIG. 3 is a cross-sectional view illustrating a schematic configuration of an acceleration sensor chip A in FIG. 2. 図４（ａ）は、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのシリコン配線埋込ガラス基板の構成を示す上面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ切断面における断面図であり、図４（ｃ）は、シリコン配線埋込ガラス基板の投影図である。4A is a top view showing a configuration of a silicon wiring embedded glass substrate as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIG. 2 and FIG. (B) is sectional drawing in the AA cut surface of Fig.4 (a), FIG.4 (c) is a projection figure of a silicon wiring embedded glass substrate. 図５（ａ）〜図５（ｅ）は、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。FIGS. 5A to 5E are process cross-sectional views illustrating a method of manufacturing the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C. 図６（ａ）〜図６（ｄ）は、第１の変形例に係わる配線部及び包囲部の形状を示す上面図である。FIG. 6A to FIG. 6D are top views showing the shapes of the wiring portion and the surrounding portion according to the first modification. 図７（ａ）〜図７（ｈ）は、第２の変形例に係わる配線部及び包囲部の形状を示す上面図である。Fig.7 (a)-FIG.7 (h) are top views which show the shape of the wiring part and surrounding part concerning a 2nd modification. 図８（ａ）〜図８（ｅ）は、第２の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。FIGS. 8A to 8E are process cross-sectional views illustrating a method for manufacturing a silicon wiring embedded glass substrate according to the second embodiment. 図９（ａ）は、本発明の第３の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図９（ｂ）は、本発明の第３の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。FIG. 9A is a perspective view showing the configuration of the package lid of the semiconductor device according to the third embodiment of the present invention, and FIG. 9B shows the third embodiment of the present invention. It is a perspective view which shows the structure except a package lid | cover among the semiconductor devices concerning. 図９の加速度センサチップＡの概略構成を示す分解斜視図である。It is a disassembled perspective view which shows schematic structure of the acceleration sensor chip A of FIG. 図９の加速度センサチップＡの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the acceleration sensor chip A of FIG. 図７（ｇ）に示すシリコン配線埋込ガラス基板を作製する変形例のシリコン配線埋込ガラス基板の製造方法において、複数のシリコン配線部をそれぞれ包囲する複数の包囲部が一体化された一体包囲部を形成したときの上面図である。In the manufacturing method of the silicon wiring embedded glass substrate of the modified example for producing the silicon wiring embedded glass substrate shown in FIG. 7 (g), the integrated enclosure in which the plurality of surrounding portions respectively surrounding the plurality of silicon wiring portions are integrated. It is a top view when a part is formed.

５１ シリコン基板
５２、５２ａ 配線部
５２ｂ 基部
５４ ガラス基板
５５ 包囲部
５６ 第２の金属膜
ＳＦ１ 第１の主面
ＳＦ２ 第２の主面
Ｍ 内周
Ｃ 外周
Ｌ１〜Ｌ４ 線分
Ｒ１〜Ｒ４ 曲線51 Silicon substrate 52, 52a Wiring part 52b Base part 54 Glass substrate 55 Enclosing part 56 2nd metal film SF1 1st main surface SF2 2nd main surface M Inner periphery C Outer periphery L1-L4 Line segment R1-R4 Curve

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。   Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same parts are denoted by the same reference numerals.

（第１の実施の形態）
図１（ａ）及び図１（ｂ）を参照して、本発明の第１の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、ＭＥＭＳデバイスの一例としての加速度センサチップＡと、加速度センサチップＡから出力された信号を処理する信号処理回路が形成された制御ＩＣチップＢと、加速度センサチップＡ及び制御ＩＣチップＢが収納された表面実装型のパッケージ１０１とを備える。(First embodiment)
With reference to FIGS. 1A and 1B, a schematic configuration of a semiconductor device according to the first embodiment of the present invention will be described. The semiconductor device includes an acceleration sensor chip A as an example of a MEMS device, a control IC chip B on which a signal processing circuit that processes a signal output from the acceleration sensor chip A is formed, and an acceleration sensor chip A and a control IC chip B. Are mounted on the surface mounting type package 101.

パッケージ１０１は、図１（ｂ）における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体１０２と、パッケージ１０１の開放された一面を閉塞するパッケージ蓋（リッド）１０３とを備える。プラスチックパッケージ本体１０２は、加速度センサチップＡ及び制御ＩＣチップＢに電気的に接続される複数のリード１１２を備える。各リード１１２は、プラスチックパッケージ本体１０２の外側面から導出されたアウタリード１１２ｂと、プラスチックパッケージ本体１０２の内側面から導出されたインナリード１１２ａとを備える。各インナリード１１２ａは、ボンディングワイヤＷを通じて、制御ＩＣチップＢが備える各パッドに電気的に接続されている。   The package 101 includes a plastic package main body 102 having a box-like shape with one open surface located on the upper surface in FIG. 1B and a package lid (lid) 103 that closes one open surface of the package 101. . The plastic package body 102 includes a plurality of leads 112 that are electrically connected to the acceleration sensor chip A and the control IC chip B. Each lead 112 includes an outer lead 112 b led out from the outer side surface of the plastic package main body 102 and an inner lead 112 a led out from the inner side surface of the plastic package main body 102. Each inner lead 112a is electrically connected to each pad included in the control IC chip B through a bonding wire W.

加速度センサチップＡは、加速度センサチップＡの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所に配置された接着部１０４により、プラスチックパッケージ本体１０２の底部に位置する搭載面１０２ａに固着されている。接着部１０４は、プラスチックパッケージ本体１０２に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂からなる。   The acceleration sensor chip A has a mounting surface 102a located at the bottom of the plastic package main body 102 by the adhesive portions 104 arranged at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the acceleration sensor chip A. It is fixed to. The adhesive portion 104 includes a frustoconical protrusion that is continuously and integrally provided on the plastic package body 102, and an adhesive that covers the protrusion. The adhesive is made of, for example, a silicone resin such as a silicone resin having an elastic modulus of 1 MPa or less.

ここで、加速度センサチップＡは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面において、この主面の１辺に沿って配置されている。この１辺の両端の２箇所と、当該１辺に平行な辺の１箇所（例えば、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置している。これにより、各パッドにボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の１箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッドにボンディングワイヤＷを安定してボンディングすることができる。   Here, the acceleration sensor chip A includes a plurality of pads made of metal electrodes. All the pads are arranged along one side of the main surface on the main surface of the acceleration sensor chip A facing the open surface of the plastic package main body 102. The adhesive portion 104 is located at each vertex of a virtual triangle having vertices at two locations at both ends of the one side and one location (for example, the central portion) of the side parallel to the one side. Thereby, the bonding wire W can be stably bonded to each pad. Regarding the position of the bonding portion 104, one portion of the side parallel to the one side is not limited to the central portion, and may be, for example, one of both ends, but the central portion makes the semiconductor element A more stable. It can be supported and the bonding wire W can be stably bonded to each pad.

制御ＩＣチップＢは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ＩＣチップＢの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体１０２の底面に固着されている。制御ＩＣチップＢ上に形成される信号処理回路は、加速度センサチップＡの機能に応じて適宜設計すればよく、加速度センサチップＡと協働するものであればよい。例えば、制御ＩＣチップＢをＡＳＩＣ（Application Specific ＩＣ）として形成することができる。   The control IC chip B is a semiconductor chip formed of a plurality of semiconductor elements formed on a semiconductor substrate made of single crystal silicon or the like, wirings connecting them, and a passivation film that protects the semiconductor elements and wirings from the external environment. The entire back surface of the control IC chip B is fixed to the bottom surface of the plastic package body 102 with a silicone resin. The signal processing circuit formed on the control IC chip B may be appropriately designed according to the function of the acceleration sensor chip A, and may be any one that cooperates with the acceleration sensor chip A. For example, the control IC chip B can be formed as an ASIC (Application Specific IC).

図１の半導体装置を製造するには、先ず、加速度センサチップＡ及び制御ＩＣチップＢをプラスチックパッケージ本体１０２に固着するダイボンディング工程を行う。そして、加速度センサチップＡと制御ＩＣチップＢとの間、制御ＩＣチップＢとインナリード１１２ａとの間を、それぞれボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋（リッド）１０３の外周を、プラスチックパッケージ本体１０２に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体１０２の内部は気密状態で封止される。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。 In order to manufacture the semiconductor device of FIG. 1, first, a die bonding process for fixing the acceleration sensor chip A and the control IC chip B to the plastic package body 102 is performed. Then, a wire bonding step of electrically connecting the acceleration sensor chip A and the control IC chip B and the control IC chip B and the inner lead 112a via the bonding wires W is performed. Thereafter, a resin coating portion forming step for forming the resin coating portion 116 is performed, and subsequently, a sealing step for bonding the outer periphery of the package lid 103 to the plastic package body 102 is performed. Thereby, the inside of the plastic package main body 102 is sealed in an airtight state. Note that a notation 113 indicating a product name, a manufacturing date and the like is formed in an appropriate part of the package lid 103 by a laser marking technique.

なお、制御ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、加速度センサチップＡは、積層された複数の基板を用いて形成されている。よって、加速度センサチップＡの厚みが制御ＩＣチップＢの厚みに比べて厚くなっているので、プラスチックパッケージ本体１０２の底部において加速度センサチップＡを搭載する搭載面１０２ａを制御ＩＣチップＢの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体１０２の底面について、加速度センサチップＡを搭載する部位の厚みは他の部位に比べて薄くなっている。   The control IC chip B is formed using a single silicon substrate, whereas the acceleration sensor chip A is formed using a plurality of stacked substrates. Therefore, since the thickness of the acceleration sensor chip A is thicker than the thickness of the control IC chip B, the mounting surface 102a on which the acceleration sensor chip A is mounted at the bottom of the plastic package body 102 is formed from the mounting portion of the control IC chip B. Is also recessed. Therefore, on the bottom surface of the plastic package main body 102, the thickness of the portion where the acceleration sensor chip A is mounted is thinner than other portions.

更に、本発明の第１の実施の形態では、プラスチックパッケージ本体１０２の外形を直方体としてあるが、これは一例であり、加速度センサチップＡや制御ＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。   Furthermore, in the first embodiment of the present invention, the outer shape of the plastic package body 102 is a rectangular parallelepiped, but this is only an example, and the outer shape of the acceleration sensor chip A and the control IC chip B, the number of leads 112, the pitch, etc. What is necessary is just to set suitably according to.

プラスチックパッケージ本体１０２の材料とては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用する。しかし、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。   As a material of the plastic package main body 102, a liquid crystalline polyester (LCP) which is a kind of thermoplastic resin and has extremely low transmittance of oxygen and water vapor is adopted. However, not limited to LCP, for example, polyphenylene sulfite (PPS), polybisamide triazole (PBT), or the like may be employed.

また、各リード１１２の材料、つまり、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスパッケージ本体１０２は、リード１１２が同時一体に成形されている。しかし、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止する。   As the material of each lead 112, that is, the material of the lead frame that is the basis of each lead 112, phosphor bronze having high spring property among copper alloys is employed. Here, a lead frame made of phosphor bronze and having a thickness of 0.2 mm is used as the lead frame, and a laminated film of a Ni film having a thickness of 2 μm to 4 μm and an Au film having a thickness of 0.2 μm to 0.3 μm. A plating film made of is formed by an electrolytic plating method. Thereby, it is possible to achieve both the bonding reliability of wire bonding and the soldering reliability. Further, the plus package body 102 of the thermoplastic resin molded product has leads 112 formed integrally at the same time. However, the adhesion between the plastic package body 102 formed by LCP, which is a thermoplastic resin, and the Au film of the lead 112 is low. Therefore, the lead 112 is prevented from falling off by providing a punch hole in a portion of the above-described lead frame embedded in the plastic package body 102.

また、図１の半導体装置は、インナリード１１２ａの露出部位およびその周囲を覆う樹脂被覆部１１６が設けられている。樹脂被覆部１１６は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。   In addition, the semiconductor device of FIG. 1 is provided with a resin coating 116 that covers the exposed portion of the inner lead 112a and its periphery. The resin coating portion 116 is made of a moisture-impermeable resin such as an epoxy resin such as an amine epoxy resin. After the wire bonding process, this non-moisture permeable resin is applied using a dispenser and cured to improve airtightness. Note that ceramics may be used instead of the moisture-impermeable resin, and when ceramics are used, they may be sprayed locally using a technique such as plasma spraying.

また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いる。また、直径が２５μｍのＡｕワイヤを採用するが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。 Further, as the bonding wire W, an Au wire having higher corrosion resistance than the Al wire is used. In addition, although an Au wire having a diameter of 25 μm is adopted, the present invention is not limited thereto, and for example, an Au wire having a diameter of 20 μm to 50 μm may be appropriately selected.

図２を参照して、図１の加速度センサチップＡの概略構成を説明する。加速度センサチップＡは、静電容量型の加速度センサチップであって、ＳＯＩ（Silicon On Insulator）
基板１０を用いて形成されたセンサ本体１と、ガラス基板２０を用いて形成された第１の固定基板２と、ガラス基板３０を用いて形成された第２の固定基板３とを備えている。第１の固定基板２は、センサ本体１の一表面側（図２における上面側）に固着され、第２の固定基板３は、センサ本体１の他表面側（図２における下面側）に固着される。第１及び第２の固定基板２、３はセンサ本体１と同じ外形寸法に形成されている。A schematic configuration of the acceleration sensor chip A of FIG. 1 will be described with reference to FIG. The acceleration sensor chip A is a capacitance type acceleration sensor chip, which is an SOI (Silicon On Insulator).
A sensor main body 1 formed using a substrate 10, a first fixed substrate 2 formed using a glass substrate 20, and a second fixed substrate 3 formed using a glass substrate 30 are provided. . The first fixed substrate 2 is fixed to one surface side (upper surface side in FIG. 2) of the sensor body 1, and the second fixed substrate 3 is fixed to the other surface side (lower surface side in FIG. 2) of the sensor body 1. Is done. The first and second fixed substrates 2 and 3 are formed to have the same outer dimensions as the sensor body 1.

なお、図２は、センサ本体１、第１の固定基板２及び第２の固定基板３のそれぞれの構成を示すべく、センサ本体１、第１の固定基板２及び第２の固定基板３が分離した状態を示している。また、センサ本体１は、ＳＯＩ基板１０に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第１及び第２の固定基板２、３は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。   2 shows that the sensor main body 1, the first fixed substrate 2 and the second fixed substrate 3 are separated to show the respective configurations of the sensor main body 1, the first fixed substrate 2 and the second fixed substrate 3. Shows the state. The sensor body 1 is not limited to the SOI substrate 10 and may be formed using, for example, a normal silicon substrate that does not include an insulating layer. Further, the first and second fixed substrates 2 and 3 may be formed of either a silicon substrate or a glass substrate, respectively.

センサ本体１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設するフレーム部１１と、フレーム部１１の各開口窓１２の内側に配置された２つの平面視矩形状の重り部１３と、フレーム部１１と重り部１３との間を連結する各一対の支持ばね部１４とを備える。   The sensor main body 1 includes a frame portion 11 in which two rectangular windows 12 in a plan view are arranged side by side along the one surface, and two rectangular shapes in a plan view arranged inside each open window 12 of the frame portion 11. The weight part 13 and a pair of support spring parts 14 for connecting the frame part 11 and the weight part 13 to each other are provided.

２つの平面視矩形状の重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置されている。第１の固定基板２に対向する各重り部１３の主面上に可動電極１５Ａ、１５Ｂがそれぞれ配置されている。重り部１３の周囲を囲むフレーム部１１の外周全体が第１及び第２の固定基板２、３に接合されている。これにより、フレーム部１１と第１及び第２の固定基板２、３は、重り部１３及び後述する固定子１６を収納するチップサイズパッケージを構成している。   The two weight portions 13 having a rectangular shape in a plan view are arranged separately from the first and second fixed substrates 2 and 3, respectively. Movable electrodes 15A and 15B are arranged on the main surface of each weight portion 13 facing the first fixed substrate 2, respectively. The entire outer periphery of the frame portion 11 surrounding the weight portion 13 is joined to the first and second fixed substrates 2 and 3. Thus, the frame portion 11 and the first and second fixed substrates 2 and 3 constitute a chip size package that houses the weight portion 13 and a stator 16 described later.

一対の支持ばね部１４は、フレーム部１１の各開口窓１２の内側で重り部１３の重心を通る直線に沿って重り部１３を挟む形で配置されている。各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１及び重り部１３に比べて薄肉に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４の回りで変位可能となっている。   The pair of support spring portions 14 are arranged so as to sandwich the weight portion 13 along a straight line passing through the center of gravity of the weight portion 13 inside each opening window 12 of the frame portion 11. Each support spring portion 14 is a torsion spring (torsion bar) capable of torsional deformation, and is formed to be thinner than the frame portion 11 and the weight portion 13. It can be displaced around the pair of support spring portions 14.

センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されている。各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４の並設方向に沿って配置されている。   In the frame portion 11 of the sensor main body 1, a window hole 17 having a rectangular shape in plan view that communicates with each of the opening windows 12 is arranged in the same direction as the two opening windows 12. Inside each window hole 17, two stators 16 are arranged along the direction in which the pair of support spring portions 14 are arranged side by side.

各固定子１６と窓孔１７の内周面との間、各固定子１６と重り部１３の外周面との間、及び隣り合う固定子１６同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子１６は、第１及び第２の固定基板２、３にそれぞれ接合されている。また、センサ本体１の一表面側において、各固定子１６には、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。また同様に、フレーム部１１において隣り合う窓孔１７の間の部位にも、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。   A gap is formed between each stator 16 and the inner peripheral surface of the window hole 17, between each stator 16 and the outer peripheral surface of the weight portion 13, and between adjacent stators 16. Separated and independently electrically insulated. Each stator 16 is joined to the first and second fixed substrates 2 and 3, respectively. In addition, on one surface side of the sensor body 1, each stator 16 is formed with a circular electrode pad 18 made of a metal thin film such as an Al—Si film. Similarly, a circular electrode pad 18 made of, for example, a metal thin film such as an Al—Si film is formed in a portion between adjacent window holes 17 in the frame portion 11.

各固定子１６に形成された各電極パッド１８は、後述の各固定電極２５に電気的にそれぞれ接続され、フレーム部１１に形成された電極パッド１８は、可動電極１５Ａ及び可動電極１５Ｂに電気的に接続されている。以上説明した複数の電極パッド１８は、加速度センサチップＡの矩形状の外周形状の１辺に沿って配置されている。   Each electrode pad 18 formed on each stator 16 is electrically connected to each fixed electrode 25 described later, and the electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B. It is connected to the. The plurality of electrode pads 18 described above are arranged along one side of the rectangular outer peripheral shape of the acceleration sensor chip A.

第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線２８と、第１の主面の法線に垂直な方向において配線２８を囲む筒状体２９と、第２の主面上に形成された複数の固定電極２５とを備える。   The first fixed substrate 2 includes a plurality of wirings 28 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (a surface overlapping the sensor main body 1) facing the first main surface. And a cylindrical body 29 surrounding the wiring 28 in a direction perpendicular to the normal line of the first main surface, and a plurality of fixed electrodes 25 formed on the second main surface.

固定電極２５Ａａ及び固定電極２５Ａｂは、対を成して可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａ及び固定電極２５Ｂｂは、対を成して可動電極１５Ｂに対向して配置されている。各固定電極２５は、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる。   The fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A. Similarly, the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B. Each fixed electrode 25 is made of a metal thin film such as an Al—Si film, for example.

各配線２８は、第１の固定基板２の第２の主面において、センサ本体１の電極パッド１８にそれぞれ電気的に接続されている。図示は省略するが、第１の固定基板２の第１の主面のうち配線２８の他端が位置する領域には金属電極が形成されている。図１のボンディングワイヤＷは、この金属電極（パッド）に接続されている。これにより、電極パッド１８を介して、各固定電極２５の電位及び可動電極１５の電位をそれぞれ加速度センサチップＡの外部へ取り出すことができる。なお、筒状体２９は、配線２８と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体２９の両端部を、配線２８と同様にして、センサ本体１の電極パッド１８及び金属電極（パッド）に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。   Each wiring 28 is electrically connected to the electrode pad 18 of the sensor body 1 on the second main surface of the first fixed substrate 2. Although illustration is omitted, a metal electrode is formed in a region of the first main surface of the first fixed substrate 2 where the other end of the wiring 28 is located. The bonding wire W in FIG. 1 is connected to this metal electrode (pad). As a result, the potential of each fixed electrode 25 and the potential of the movable electrode 15 can be taken out from the acceleration sensor chip A via the electrode pad 18. The cylindrical body 29 may be formed of the same material as the wiring 28, for example, silicon to which impurities are added at a high concentration. In this case, both ends of the cylindrical body 29 may be connected to the electrode pad 18 and the metal electrode (pad) of the sensor body 1 in the same manner as the wiring 28. Thereby, since a contact area increases, the reliability of electrical connection increases and connection resistance is reduced.

第２の固定基板３の一表面（センサ本体１に重なり合う面）であって、重り部１３と対応する位置に、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる付着防止膜３５が配置されている。付着防止膜３５は、変位する重り部１３の付着を防止する。   An adhesion preventing film 35 made of a metal thin film such as an Al—Si film is disposed on one surface of the second fixed substrate 3 (a surface overlapping the sensor main body 1) at a position corresponding to the weight portion 13. Yes. The adhesion preventing film 35 prevents adhesion of the weight part 13 that is displaced.

図３を参照して、図２の加速度センサチップＡの断面構成を説明する。図３は、一対の支持ばね部１４を通る直線に垂直な切断面における加速度センサチップＡの構成を示す。センサ本体１はＳＯＩ基板１０を用いて形成されている。ＳＯＩ基板１０は、単結晶シリコンからなる支持基板１０ａと、支持基板１０ａの上に配置されたシリコン酸化膜からなる絶縁層１０ｂと、絶縁層１０ｂの上に配置されたｎ形のシリコン層（活性層）１０ｃとを有する。   With reference to FIG. 3, the cross-sectional structure of the acceleration sensor chip A of FIG. 2 will be described. FIG. 3 shows a configuration of the acceleration sensor chip A on a cut surface perpendicular to a straight line passing through the pair of support spring portions 14. The sensor body 1 is formed using an SOI substrate 10. The SOI substrate 10 includes a support substrate 10a made of single crystal silicon, an insulating layer 10b made of a silicon oxide film arranged on the support substrate 10a, and an n-type silicon layer (active) arranged on the insulating layer 10b. Layer) 10c.

センサ本体１のうち、フレーム１１及び固定子１６は、第１の固定基板２及び第２の固定基板３に接合されている。これに対して、重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置され、一対の支持ばね部１４によりフレーム１１に支持されている。   In the sensor body 1, the frame 11 and the stator 16 are joined to the first fixed substrate 2 and the second fixed substrate 3. On the other hand, the weight portion 13 is disposed separately from the first and second fixed substrates 2 and 3, and is supported by the frame 11 by a pair of support spring portions 14.

重り部１３の過度の変位を規制する複数の微小な突起部１３ｃが、重り部１３における第１及び第２の固定基板２、３のそれぞれとの対向面から突設されている。重り部１３には、矩形状に開口された凹部１３ａ、１３ｂが形成されている。凹部１３ａ、１３ｂは互いに大きさが異なるため、一対の支持ばね部１４を通る直線を境にして、重り部１３の左右の質量が異なっている。   A plurality of minute protrusions 13 c that restrict excessive displacement of the weight part 13 are provided so as to protrude from the surfaces of the weight part 13 facing the first and second fixed substrates 2 and 3. The weight portion 13 is formed with concave portions 13a and 13b opened in a rectangular shape. Since the sizes of the recesses 13a and 13b are different from each other, the masses on the left and right of the weight portion 13 are different from each other at a straight line passing through the pair of support spring portions 14.

第１の固定基板２の配線２８の一端は、電極パッド１８に電気的に接続されている。電極パッド１８は、固定子１６、連絡用導体部１６ｄ、金属配線２６を通じて、固定電極２５に接続されている。配線２８の他端は、第１の固定基板２の第１の主面に表出している。そして、図１のボンディングワイヤＷは、配線２８の他端に接続された金属電極（パッド）にボンディングされている。一方、筒状体２９は、配線２８から一定の間隔をおいて配線２８の周りを取り囲んでいる。筒状体２９の一端は、電極パッド１８に電気的に接続され、その他端は、第１の固定基板２の第１の主面に表出している。筒状体２９と配線２８との隙間には、ガラス基板２０が配置されている。   One end of the wiring 28 of the first fixed substrate 2 is electrically connected to the electrode pad 18. The electrode pad 18 is connected to the fixed electrode 25 through the stator 16, the connecting conductor portion 16 d, and the metal wiring 26. The other end of the wiring 28 is exposed on the first main surface of the first fixed substrate 2. The bonding wire W in FIG. 1 is bonded to a metal electrode (pad) connected to the other end of the wiring 28. On the other hand, the cylindrical body 29 surrounds the wiring 28 at a certain distance from the wiring 28. One end of the cylindrical body 29 is electrically connected to the electrode pad 18, and the other end is exposed on the first main surface of the first fixed substrate 2. A glass substrate 20 is disposed in the gap between the tubular body 29 and the wiring 28.

上述の加速度センサチップＡは、センサ本体１に設けられた可動電極１５と第１の固定基板２に設けられた固定電極２５との対を４対有し、可動電極１５と固定電極２５との対ごとに可変容量コンデンサが構成されている。加速度センサチップＡ、すなわち重り部１３に加速度が加わると、支持ばね部１４がねじれて、重り部１３が変位する。これにより、対をなす固定電極２５と可動電極１５との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップＡは、この静電容量の変化から加速度を検出することができる。   The acceleration sensor chip A described above has four pairs of the movable electrode 15 provided on the sensor body 1 and the fixed electrode 25 provided on the first fixed substrate 2. A variable capacitor is configured for each pair. When acceleration is applied to the acceleration sensor chip A, that is, the weight portion 13, the support spring portion 14 is twisted and the weight portion 13 is displaced. As a result, the facing area and interval between the paired fixed electrode 25 and movable electrode 15 change, and the capacitance of the variable capacitor changes. Therefore, the acceleration sensor chip A can detect acceleration from the change in capacitance.

このように、ＭＥＭＳデバイスの一例としての加速度センサチップＡは、入力された電気信号に基づいて、センシング対象（加速度）に応じた電気信号を出力するセンサ本体１と、センサ本体１を支持する第１の固定基板２及び第２の固定基板３とを備える。第１の固定基板２に埋め込まれた配線２８は、センサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。   As described above, the acceleration sensor chip A as an example of the MEMS device, based on the input electrical signal, outputs the electrical signal corresponding to the sensing target (acceleration), and the first sensor body 1 that supports the sensor body 1. 1 fixed substrate 2 and second fixed substrate 3. The wiring 28 embedded in the first fixed substrate 2 transmits an electrical signal input to the sensor body 1 and an electrical signal output from the sensor body 1.

次に、図４（ａ）〜図４（ｃ）を参照して、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのシリコン配線埋込ガラス基板の構成を説明する。図４（ｃ）は、シリコン配線埋込ガラス基板を斜め方向から見たときの投影図である。シリコン配線埋込ガラス基板は、対向する第１の主面ＳＦ１及び第２の主面ＳＦ２を有するガラス基板５４と、ガラス基板５４の内部に配置されたシリコン部材（５２ａ、５５）とを備える。シリコン部材（５２ａ、５５）は、ガラス基板５４の第１の主面ＳＦ１と第２の主面ＳＦ２の間を貫通する配線部５２ａと、第１の主面ＳＦ１の法線に垂直な方向において、言い換えれば、第１の主面ＳＦ１に平行な断面で見たときにその断面内において、配線部５２ａを囲む包囲部５５とを備える。尚、本明細書において、第１の主面ＳＦ１に平行な断面を横断面という。   Next, referring to FIGS. 4A to 4C, a silicon wiring embedded glass as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. The configuration of the substrate will be described. FIG. 4C is a projection when the silicon wiring embedded glass substrate is viewed from an oblique direction. The silicon wiring embedded glass substrate includes a glass substrate 54 having a first main surface SF1 and a second main surface SF2 facing each other, and silicon members (52a, 55) disposed inside the glass substrate 54. The silicon members (52a, 55) are arranged in a direction perpendicular to the normal line of the first main surface SF1 and the wiring portion 52a penetrating between the first main surface SF1 and the second main surface SF2 of the glass substrate 54. In other words, it includes the surrounding portion 55 surrounding the wiring portion 52a in the cross section when viewed in a cross section parallel to the first main surface SF1. In the present specification, a cross section parallel to the first main surface SF1 is referred to as a transverse cross section.

図４（ａ）は、第１の主面ＳＦ１に平行な断面における配線部５２ａ及び包囲部５５の平面形状を示す。第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分Ｌ１〜Ｌ４で囲まれた四角形であり、４つの線分Ｌ１〜Ｌ４は曲線Ｒ１〜Ｒ４により接続されている。すなわち、配線部５２ａの形状は、４つの角が曲線状に面取りされた四角形である。   FIG. 4A shows the planar shapes of the wiring portion 52a and the surrounding portion 55 in a cross section parallel to the first main surface SF1. The shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments L1 to L4 as an example of a polygon surrounded by three or more line segments, Line segments L1-L4 are connected by curves R1-R4. That is, the shape of the wiring part 52a is a quadrangle in which four corners are chamfered in a curved shape.

包囲部５５は、配線部５２ａの外周から一定の間隔だけ離間して配置されたリング状の形状を有する。第１の主面ＳＦ１に平行な断面における包囲部５５の内周Ｍの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。すなわち、包囲部５５の内周Ｍの形状は、４つの角が曲線で繋がれた四角形である。   The surrounding portion 55 has a ring shape that is spaced apart from the outer periphery of the wiring portion 52a by a certain distance. The shape of the inner periphery M of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments as an example of a polygon surrounded by three or more line segments. Two line segments are connected by a curve. That is, the shape of the inner periphery M of the surrounding portion 55 is a quadrangle in which four corners are connected by a curve.

同様にして、第１の主面ＳＦ１に平行な断面における包囲部５５の外周Ｃの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。すなわち、包囲部５５の外周Ｃの形状は、４つの角が曲線状に面取りされた四角形である。   Similarly, the shape of the outer periphery C of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments as an example of a polygon surrounded by three or more line segments. Yes, the four line segments are connected by a curve. That is, the shape of the outer periphery C of the surrounding portion 55 is a quadrangle whose four corners are chamfered in a curved shape.

また、配線部５２ａ、包囲部５５の内周Ｍ、及び包囲部５５の外周Ｃは、同心上に配置された四角形の形状を有する。このように、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、同じ断面における包囲部５５の内周Ｍの形状の相似形である。更に、包囲部５５の外周Ｃの形状も配線部５２ａの形状と相似形である。   Moreover, the wiring part 52a, the inner periphery M of the surrounding part 55, and the outer periphery C of the surrounding part 55 have the shape of the square arrange | positioned concentrically. Thus, the shape of the wiring part 52a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery M of the surrounding part 55 in the same cross section. Furthermore, the shape of the outer periphery C of the surrounding portion 55 is similar to the shape of the wiring portion 52a.

図４（ａ）に示す配線部５２ａ及び包囲部５５の形状は、第１の主面ＳＦ１に平行な任意の断面において同じである。   The shapes of the wiring portion 52a and the surrounding portion 55 shown in FIG. 4A are the same in any cross section parallel to the first main surface SF1.

図４（ｂ）は、図４（ａ）のＡ−Ａ切断面におけるシリコン配線埋込ガラス基板の断面構成を示す。配線部５２ａは、ガラス基板５４の第１の主面ＳＦ１の法線に沿って延伸され、配線部５２ａの両端部は、第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。包囲部５５は、配線部５２ａから一定の間隔をおいて配置され、包囲部５５の両端部も、第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。   FIG. 4B shows a cross-sectional configuration of the silicon wiring embedded glass substrate taken along the line AA in FIG. The wiring portion 52a is extended along the normal line of the first main surface SF1 of the glass substrate 54, and both end portions of the wiring portion 52a are exposed on the first main surface SF1 and the second main surface SF2. . The surrounding portion 55 is disposed at a certain distance from the wiring portion 52a, and both end portions of the surrounding portion 55 are exposed on the first main surface SF1 and the second main surface SF2.

ガラス基板５４は、例えば、ナトリウムなどのアルカリ金属を含むガラス材料で構成すればよい。また、シリコン部材（５２ａ、５５）は、ｎ型又はｐ型の不純物が高濃度に添加された単結晶シリコンで構成すればよい。   The glass substrate 54 may be made of a glass material containing an alkali metal such as sodium. The silicon members (52a, 55) may be made of single crystal silicon to which an n-type or p-type impurity is added at a high concentration.

このように、シリコン配線埋込ガラス基板は、ガラス基板５４にシリコン部材（５２ａ、５５）が埋め込まれたものである。配線部５２ａの両端部は、ガラス基板５４の第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。そして、包囲部５５は、配線部５２ａの周りを取り囲んでいる。よって、図４の配線部５２ａ及び包囲部５５を図２及び図３に示した配線２８及び筒状体２９にそれぞれ当てはめ、図４のガラス基板５４を図２及び図３に示したガラス基板２０に当てはめる。これにより、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０に、図４に示したシリコン配線埋込ガラス基板を適用することができる。この場合、図４の配線部５２ａは、図２及び図３に示したセンサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。   In this manner, the silicon wiring embedded glass substrate is obtained by embedding the silicon members (52a, 55) in the glass substrate 54. Both ends of the wiring part 52a are exposed on the first main surface SF1 and the second main surface SF2 of the glass substrate 54. The surrounding portion 55 surrounds the wiring portion 52a. Therefore, the wiring part 52a and the surrounding part 55 of FIG. 4 are applied to the wiring 28 and the cylindrical body 29 shown in FIGS. 2 and 3, respectively, and the glass substrate 54 of FIG. 4 is replaced with the glass substrate 20 shown in FIGS. Apply to Thus, the silicon wiring embedded glass substrate shown in FIG. 4 can be applied to the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. 2 and 3. In this case, the wiring part 52a of FIG. 4 transmits the electrical signal input to the sensor body 1 and the electrical signal output from the sensor body 1 shown in FIGS.

図５（ａ）〜図５（ｅ）を参照して、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板の製造方法を説明する。   With reference to FIGS. 5A to 5E, a method of manufacturing the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C will be described.

（イ）先ず、図５（ｂ）に示すように、単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、不純物が添加された単結晶シリコンからなる凸状の配線部５２及び配線部５２を囲む凸状の包囲部５５を形成する（第１の工程）。なお、予め、シリコン基板５１の全体には、ｐ型或いはｎ型の不純物が添加され、シリコン基板５１の電気抵抗は十分に小さい。ここでは、シリコン基板５１の全体に不純物を添加する場合を説明するが、シリコン基板５１全体に添加されていなくても構わない。少なくとも、配線部５２及び配線部５５として残す部分の深さまで不純物が添加されていればよい。第１の工程において、配線部５２の基部５２ｂの断面積が、配線部５２の他の部分５２ａの断面積よりも大きくなるように配線部５２を形成する。例えば、基部５２ｂを、シリコン基板５１の第２の主面ＳＦ２に向かって拡がるテーパー形状に形成する。   (A) First, as shown in FIG. 5B, a convex wiring portion 52 and wiring made of single-crystal silicon doped with impurities on the first main surface SF1 of the silicon substrate 51 made of single-crystal silicon. A convex surrounding portion 55 surrounding the portion 52 is formed (first step). Note that p-type or n-type impurities are added to the entire silicon substrate 51 in advance, and the electric resistance of the silicon substrate 51 is sufficiently small. Here, a case where an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. It is sufficient that impurities are added at least to the depth of the portions left as the wiring portion 52 and the wiring portion 55. In the first step, the wiring part 52 is formed so that the cross-sectional area of the base part 52 b of the wiring part 52 is larger than the cross-sectional area of the other part 52 a of the wiring part 52. For example, the base 52b is formed in a tapered shape that expands toward the second main surface SF2 of the silicon substrate 51.

（ロ）詳細には、図５（ａ）に示すように、先ず、対向する第１の主面（図５における上面）ＳＦ１及び第２の主面（図５における下面）ＳＦ２を有するシリコン基板５１を用意する。シリコン基板５１の第１の主面ＳＦ１全体に、ｐ型或いはｎ型の不純物イオンをイオン注入する。その後、シリコン基板５１を加熱することにより、注入された不純物イオンを活性化させる。これにより、シリコン基板５１全体の電気抵抗を十分に小さくすることができる。なお、ここでは、シリコン基板５１の全体に不純物を添加する場合を説明するが、シリコン基板５１全体に添加されていなくても構わない。少なくとも、シリコン部材（５２ａ、５５）として残す部分の深さまで不純物が添加されていればよい。そして、シリコン基板５１の第１の主面ＳＦ１の配線部５２及び包囲部５５を形成する領域に、金属膜を選択的に形成する。具体的には、フォトリソグラフィ方法、及びメッキ処理、スパッタリング、或いは化学的気相成長法（ＣＶＤ）等の成膜方法により、シリコン基板５１の第１の主面ＳＦ１上に、金属膜を形成する。   (B) Specifically, as shown in FIG. 5A, first, a silicon substrate having a first main surface (upper surface in FIG. 5) SF1 and a second main surface (lower surface in FIG. 5) SF2 facing each other. 51 is prepared. P-type or n-type impurity ions are ion implanted into the entire first main surface SF1 of the silicon substrate 51. Thereafter, the implanted impurity ions are activated by heating the silicon substrate 51. Thereby, the electrical resistance of the entire silicon substrate 51 can be sufficiently reduced. Here, a case where an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. It is sufficient that impurities are added up to the depth of the portion to be left as the silicon member (52a, 55). Then, a metal film is selectively formed in a region where the wiring portion 52 and the surrounding portion 55 of the first main surface SF1 of the silicon substrate 51 are formed. Specifically, a metal film is formed on the first main surface SF1 of the silicon substrate 51 by a photolithography method and a film formation method such as plating, sputtering, or chemical vapor deposition (CVD). .

（ハ）図５（ｂ）に示すように、金属膜よりもシリコン基板５１のエッチング速度が速い異方性のエッチング方法を用いて、シリコン基板５１の第１の主面ＳＦ１を選択的に除去する。具体的には、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング（ＲＩＥ）などのドライエッチングによりシリコン基板５１の第１の主面ＳＦ１の所定領域を除去する。この時、金属膜はエッチングマスクとして機能する。よって、金属膜が形成されていない、シリコン基板５１の第１の主面ＳＦ１の所定領域を選択的に除去することができる。以上の段階を経て、シリコン基板５１の第１の主面ＳＦ１に配線部５２及び包囲部５５を形成する。   (C) As shown in FIG. 5B, the first main surface SF1 of the silicon substrate 51 is selectively removed using an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the metal film. To do. Specifically, a predetermined region of the first main surface SF1 of the silicon substrate 51 is removed by dry etching such as wet etching or reactive ion etching (RIE) using a TMAH (tetramethylammonium hydroxide) aqueous solution as an etchant. At this time, the metal film functions as an etching mask. Therefore, it is possible to selectively remove a predetermined region of the first main surface SF1 of the silicon substrate 51 where the metal film is not formed. Through the above-described steps, the wiring part 52 and the surrounding part 55 are formed on the first main surface SF1 of the silicon substrate 51.

（ニ）図５（ｃ）に示すように、対向する第３の主面（図５における下面）ＳＦ３及び第４の主面（図５における上面）ＳＦ４を有するガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。なお、重ね合わせたシリコン基板５１とガラス基板５４を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。   (D) As shown in FIG. 5C, the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 5) SF3 and the fourth main surface (upper surface in FIG. 5) SF4 facing each other. The surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). The overlapped silicon substrate 51 and glass substrate 54 may be bonded by a method such as anodic bonding, surface activation bonding, or resin bonding.

（ホ）その後、図５（ｄ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込む（第３の工程）。具体的には、平坦な板状の加熱・加圧治具でガラス基板５４とシリコン基板５１を挟み、ガラス基板５４をその屈伏点よりも高く且つシリコンの融点よりも低い温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板５４とシリコン基板５１をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板５４の一部は、シリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込まれる。この時、配線部５２と包囲部５５の間にも、ガラス基板５４の一部が埋め込まれる。なお、ガラス基板５４の一部を埋め込む為に、プレス処理を省略しても構わない。例えば、シリコン基板５１を十分に高い温度（例えば８５０℃）まで加熱してシリコン基板５１の流動性を高め、ガラスの自重のみによってガラス基板５４の一部を埋め込んでもよい。なお、ガラス基板５４とシリコン基板５１の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板５１の自重となる。   (E) Thereafter, as shown in FIG. 5D, heat is applied to the glass substrate 54 to soften it, and a part of the glass substrate 54 is embedded around the wiring portion 52 and the surrounding portion 55 of the silicon substrate 51 ( (3rd process). Specifically, the glass substrate 54 and the silicon substrate 51 are sandwiched by a flat plate-like heating / pressurizing jig, and the glass substrate 54 is heated to a temperature higher than its yield point and lower than the melting point of silicon to be softened. Let Then, the glass substrate 54 and the silicon substrate 51 are pressed using a heating / pressurizing jig. A part of the glass substrate 54 softened by the pressing process and the weight of the glass is embedded around the wiring portion 52 and the surrounding portion 55 of the silicon substrate 51. At this time, part of the glass substrate 54 is also embedded between the wiring part 52 and the surrounding part 55. Note that the press process may be omitted in order to embed a part of the glass substrate 54. For example, the silicon substrate 51 may be heated to a sufficiently high temperature (for example, 850 ° C.) to improve the fluidity of the silicon substrate 51, and a part of the glass substrate 54 may be embedded only by the weight of the glass. In addition, when arrangement | positioning of the glass substrate 54 and the silicon substrate 51 is replaced, it becomes the dead weight of the silicon substrate 51 instead of dead weight of glass.

（へ）その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４のうち、配線部５２ａ及び包囲部５５の周囲に埋め込まれた部分を残し、その他の部分を除去する。例えば、ガラス基板５４の第４の主面ＳＦ４に配線部５２ａ及び包囲部５５の頂上面が露出するまで、ガラス基板５４の第４の主面ＳＦ４を均一に除去する。   (F) Thereafter, the glass substrate 54 is cooled (fourth step). And the part embedded in the circumference | surroundings of the wiring part 52a and the surrounding part 55 is left among the glass substrates 54, and another part is removed. For example, the fourth main surface SF4 of the glass substrate 54 is uniformly removed until the top surfaces of the wiring portion 52a and the surrounding portion 55 are exposed on the fourth main surface SF4 of the glass substrate 54.

具体的には、先ず、ガラス基板５４の第４の主面ＳＦ４に対して、ダイヤモンド砥石を用いた研削を実施する。この研削（グラインダー）は、ガラス基板５４の第４の主面ＳＦ４に配線部５２ａ及び包囲部５５が露出するまで実施する。その後、ガラス基板５４の第４の主面ＳＦ４に対して、例えば、化学機械研磨（ＣＭＰ）を実施する。これにより、配線部５２ａ及び包囲部５５の頂上面が露出したガラス基板５４の第４の主面ＳＦ４を、鏡面に仕上げることができる。   Specifically, first, grinding using a diamond grindstone is performed on the fourth main surface SF4 of the glass substrate 54. This grinding (grinder) is performed until the wiring part 52a and the surrounding part 55 are exposed on the fourth main surface SF4 of the glass substrate 54. Thereafter, for example, chemical mechanical polishing (CMP) is performed on the fourth main surface SF4 of the glass substrate 54. Thereby, 4th main surface SF4 of the glass substrate 54 which the top surfaces of the wiring part 52a and the surrounding part 55 exposed can be finished in a mirror surface.

（ト）シリコン基板５１のうち、ガラス基板５４の一部がその周囲に埋め込まれた配線部５２ａ及び包囲部５５を残し、その他の部分を除去する（第５の工程）。第５段階において、配線部５２の基部５２ｂを同時に除去する。例えば、シリコン基板５１の第２の主面ＳＦ２にガラス基板５４が露出するまで、シリコン基板５１の第２の主面ＳＦ２を均一に除去する。
尚、本明細書において、ガラスにその周囲に埋め込まれた配線部５２ａ及び包囲部５５を残してガラス基板とシリコン基板とを除去する工程を基板化工程という。(G) Among the silicon substrate 51, the wiring part 52a and the surrounding part 55 in which a part of the glass substrate 54 is embedded are left, and the other parts are removed (fifth step). In the fifth stage, the base portion 52b of the wiring portion 52 is simultaneously removed. For example, the second main surface SF2 of the silicon substrate 51 is uniformly removed until the glass substrate 54 is exposed on the second main surface SF2 of the silicon substrate 51.
In this specification, the step of removing the glass substrate and the silicon substrate while leaving the wiring portion 52a and the surrounding portion 55 embedded in the periphery of the glass is referred to as a substrate forming step.

具体的には、先ず、シリコン基板５１の第２の主面ＳＦ２に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板５１の第２の主面ＳＦ２に配線部５２の基部５２ｂを除くその他の部分５２ａ及び包囲部５５が露出するまで実施する。その後、シリコン基板５１の第２の主面ＳＦ２に対して、化学機械研磨（ＣＭＰ）を実施する。これにより、配線部５２の基部５２ｂを除くその他の部分５２ａ及び包囲部５５が露出したシリコン基板５１の第２の主面ＳＦ２を、鏡面に仕上げることができる。以上の工程を経て、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板を製造することができる。   Specifically, first, grinding using a diamond grindstone is performed on the second main surface SF2 of the silicon substrate 51. This grinding is performed until the other portion 52a excluding the base portion 52b of the wiring portion 52 and the surrounding portion 55 are exposed on the second main surface SF2 of the silicon substrate 51. Thereafter, chemical mechanical polishing (CMP) is performed on the second main surface SF <b> 2 of the silicon substrate 51. As a result, the second main surface SF2 of the silicon substrate 51 from which the other portion 52a excluding the base portion 52b of the wiring portion 52 and the surrounding portion 55 are exposed can be finished to a mirror surface. Through the above steps, the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C can be manufactured.

以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。   As described above, according to the first embodiment of the present invention, the following operational effects can be obtained.

軟化したガラスを配線部５２ａの周囲を押し込む際に配線部５２ａがガラスから受ける力や、その後にガラスを冷却する際にガラスとシリコンとの熱膨張係数の違いに起因して配線部５２ａがガラスから受ける力により、配線部５２ａを支持するシリコン基板５１から配線部５２ａが折れるなどの棄損が発生するおそれがあった。しかし、本発明の第１の実施の形態では、図４（ａ）〜図４（ｃ）に示したように、同じシリコン部材として、配線部５２ａを囲む包囲部５５を同時にガラス基板５４の内部に配置する。これにより、その製造工程において配線部５２ａが受ける力を包囲部５５が遮り、配線部５２ａの棄損を抑制することができる。よって、信頼性の高い配線部５２ａを有するシリコン配線埋込ガラス基板を提供することができる。   The wiring portion 52a is made of glass due to the force that the wiring portion 52a receives from the glass when the softened glass is pushed around the wiring portion 52a, and the difference in thermal expansion coefficient between the glass and silicon when the glass is subsequently cooled. There is a possibility that a loss such as breaking of the wiring portion 52a from the silicon substrate 51 supporting the wiring portion 52a may occur due to a force received from the wiring board 52a. However, in the first embodiment of the present invention, as shown in FIG. 4A to FIG. 4C, the surrounding portion 55 surrounding the wiring portion 52a is simultaneously formed inside the glass substrate 54 as the same silicon member. To place. Thereby, the surrounding part 55 blocks | interrupts the force which the wiring part 52a receives in the manufacturing process, and can suppress the loss of the wiring part 52a. Therefore, it is possible to provide a silicon wiring embedded glass substrate having a highly reliable wiring portion 52a.

また、図４（ａ）に示したように、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、同じ断面における包囲部５５の内周の形状の相似形である。これにより、包囲部５５の形成が容易になる。   As shown in FIG. 4A, the shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery of the surrounding portion 55 in the same cross section. Thereby, formation of the surrounding part 55 becomes easy.

また、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、４つの線分Ｌ１〜Ｌ４で囲まれた四角形であり、４つの線分Ｌ１〜Ｌ４は曲線Ｒ１〜Ｒ４により接続されている。これにより、配線部５２ａの強度が増加する。   Further, the shape of the wiring part 52a in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments L1 to L4, and the four line segments L1 to L4 are connected by the curves R1 to R4. ing. Thereby, the intensity | strength of the wiring part 52a increases.

また、第１の主面ＳＦ１に平行な断面における包囲部５５の内周の形状は、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。これにより、包囲部５５の強度が増加する。   Further, the shape of the inner periphery of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments, and the four line segments are connected by a curve. Thereby, the intensity | strength of the surrounding part 55 increases.

また、第１の主面ＳＦ１に平行な断面における包囲部５５の外周の形状は、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。これにより、包囲部５５の強度が増加する。   Further, the shape of the outer periphery of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments, and the four line segments are connected by a curve. Thereby, the intensity | strength of the surrounding part 55 increases.

また、図５（ａ）〜図５（ｅ）に示したように、第１の工程において、少なくとも配線部５２の基部５２ｂの断面積が、配線部５２の他の部分５２ａの断面積よりも大きくなるように配線部５２を形成する。これにより、凸状の配線部５２の根元部分の強度が増すので、第３の工程及び第４の工程における配線部５２の折れなどの破損を更に抑制することができる。第５段階において、配線部５２の基部５２ｂを同時に除去するので、配線部５２ａの最終形状の精度が良くなる。すなわち、配線部５２の基部５２ｂを除くその他の部分５２ａの断面形状が均一になる。   In addition, as shown in FIGS. 5A to 5E, in the first step, at least the cross-sectional area of the base portion 52b of the wiring portion 52 is larger than the cross-sectional area of the other portion 52a of the wiring portion 52. The wiring part 52 is formed to be large. As a result, the strength of the root portion of the convex wiring portion 52 is increased, so that damage such as breakage of the wiring portion 52 in the third step and the fourth step can be further suppressed. In the fifth stage, since the base 52b of the wiring part 52 is removed at the same time, the accuracy of the final shape of the wiring part 52a is improved. That is, the cross-sectional shape of the other part 52a excluding the base part 52b of the wiring part 52 becomes uniform.

（第１の変形例）
図４（ａ）に示した配線部５２ａ及び包囲部５５の形状は一例であって、配線部５２ａ及び包囲部５５は、その他にも様々な形状を取ることができる。(First modification)
The shape of the wiring part 52a and the surrounding part 55 shown in FIG. 4A is an example, and the wiring part 52a and the surrounding part 55 can take various other shapes.

例えば、図６（ａ）に示すように、配線部６２ａの形状は、４つの線分で囲まれた四角形であって、４つの線分は直接接続されていても構わない。すなわち、配線部６２ａの形状は、４つの角が曲線状に面取りされていない四角形であってもよい。配線部６２ａの重心位置は、包囲部５５の重心位置と一致している。なお、図６（ａ）の包囲部５５は、図４（ａ）のそれと同じであり、説明を省略する。   For example, as shown in FIG. 6A, the shape of the wiring part 62a is a quadrangle surrounded by four line segments, and the four line segments may be directly connected. That is, the shape of the wiring part 62a may be a quadrangle whose four corners are not chamfered in a curved shape. The barycentric position of the wiring part 62a matches the barycentric position of the surrounding part 55. The surrounding portion 55 in FIG. 6A is the same as that in FIG.

また、図６（ｂ）に示すように、配線部７２ａの形状は、円形或いは楕円形であってもよい。配線部７２ａの中心位置は、包囲部５５の重心位置と一致している。なお、図６（ｂ）の包囲部５５も、図４（ａ）のそれと同じである。図６（ａ）及び図６（ｂ）は、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状が、同じ断面における包囲部５５の内周の形状の相似形でない例に相当する。   Further, as shown in FIG. 6B, the shape of the wiring part 72a may be circular or elliptical. The center position of the wiring part 72 a coincides with the center of gravity position of the surrounding part 55. The surrounding portion 55 in FIG. 6B is also the same as that in FIG. 6A and 6B correspond to an example in which the shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is not similar to the shape of the inner periphery of the surrounding portion 55 in the same cross section. .

また、図６（ｃ）に示すように、配線部７２ａの形状が円形或いは楕円形であり、且つ包囲部６５の形状も、配線部７２ａと同心上に配置された円形或いは楕円形であってもよい。   Further, as shown in FIG. 6C, the shape of the wiring portion 72a is circular or elliptical, and the shape of the surrounding portion 65 is also circular or elliptical arranged concentrically with the wiring portion 72a. Also good.

また、図６（ｄ）に示すように、配線部６２ａの形状が面取りの無い四角形であり、且つ包囲部７５の形状も面取りの無い四角形であってもよい。配線部６２ａの重心位置は、包囲部７５の重心位置と一致している。図６（ｃ）及び図６（ｄ）は、第１の主面ＳＦ１に平行な断面における配線部７２ａ、６２ａの形状が、同じ断面における包囲部６５、７５の内周の形状の相似形である例に相当する。   Further, as shown in FIG. 6D, the shape of the wiring part 62a may be a square without chamfering, and the shape of the surrounding part 75 may be a square without chamfering. The barycentric position of the wiring part 62a coincides with the barycentric position of the surrounding part 75. 6 (c) and 6 (d), the shape of the wiring portions 72a and 62a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery of the surrounding portions 65 and 75 in the same cross section. This corresponds to an example.

（第２の変形例）
図４（ａ）及び図６（ａ）〜図６（ｄ）に示した配線部５２ａ、６２ａ、７２ａの数はそれぞれ１つであったが、複数であっても構わない。すなわち、包囲部５５、７５は、複数の配線部５２ａ、６２ａ、７２ａを囲んでいてもよい。複数の配線部５２ａ、６２ａ、７２ａの一部に例えば折れが発生しても残りの配線部５２ａ、６２ａ、７２ａにより導通を確保することができるので、オープン不良の確率が下がる。(Second modification)
Although the number of the wiring portions 52a, 62a, and 72a shown in FIGS. 4A and 6A to 6D is one, it may be plural. That is, the surrounding portions 55 and 75 may surround the plurality of wiring portions 52a, 62a, and 72a. Even if a part of the plurality of wiring parts 52a, 62a, 72a is broken, for example, the remaining wiring parts 52a, 62a, 72a can ensure conduction, so the probability of open failure is lowered.

図７（ａ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部５２ａが配置されている例を示す。図７（ｂ）は、包囲部５５の内側に、縦横２×５で配列された１０個の配線部５２ａが配置されている例を示す。   FIG. 7A shows an example in which four wiring portions 52 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding portion 55. FIG. 7B shows an example in which ten wiring portions 52 a arranged in a vertical and horizontal direction of 2 × 5 are arranged inside the surrounding portion 55.

図７（ｃ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部６２ａが配
置されている例を示す。図７（ｄ）は、包囲部５５の内側に、縦横２×５で配列された１
０個の配線部６２ａが配置されている例を示す。FIG. 7C shows an example in which four wiring parts 62 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 55. FIG. 7 (d) shows the arrangement of 1 × 2 × 5 arranged inside the enclosure 55.
An example in which zero wiring portions 62a are arranged is shown.

図７（ｅ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部７２ａが配置されている例を示す。図７（ｆ）は、包囲部５５の内側に、縦横２×５で配列された１０個の配線部７２ａが配置されている例を示す。   FIG. 7E shows an example in which four wiring parts 72 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 55. FIG. 7F shows an example in which ten wiring portions 72 a arranged in a vertical and horizontal direction of 2 × 5 are arranged inside the surrounding portion 55.

図７（ｇ）は、包囲部７５の内側に、縦横２×２で配列された４つの配線部６２ａが配置されている例を示す。図７（ｈ）は、包囲部７５の内側に、縦横２×５で配列された１０個の配線部６２ａが配置されている例を示す。   FIG. 7G shows an example in which four wiring parts 62 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 75. FIG. 7 (h) shows an example in which ten wiring parts 62 a arranged in the vertical and horizontal directions of 2 × 5 are arranged inside the surrounding part 75.

（第３の変形例）
以上の例では、主として、包囲部７５の外周がシリコン配線埋込ガラス基板の外周より内側に形成されている例により説明したが、本発明はこれに限定されるものではなく、包囲部７５の外周がシリコン配線埋込ガラス基板の外周に一致するように包囲部７５が形成されていてもよい。すなわち、本発明では、シリコン配線埋込ガラス基板の外周側面が露出された包囲部７５の表面により形成されている。(Third Modification)
In the above example, the example in which the outer periphery of the surrounding portion 75 is mainly formed inside the outer periphery of the silicon wiring embedded glass substrate has been described. However, the present invention is not limited to this, and the surrounding portion 75 The surrounding portion 75 may be formed so that the outer periphery coincides with the outer periphery of the silicon wiring embedded glass substrate. That is, in this invention, it forms with the surface of the surrounding part 75 from which the outer peripheral side surface of the silicon | silicone wiring embedding glass substrate was exposed.

包囲部７５の表面により外周側面が形成されたシリコン配線埋込ガラス基板は、例えば、以下のようにして作製される。
まず、単結晶シリコンから成るシリコンウエハを準備して、図１２に示すように、そのシリコンウエハの第１主面に、不純物が添加された単結晶シリコンからなる複数の凸状の配線部６２ａと、そのうちの４つの配線部６２ａを囲む凸状の包囲部７５が一体化された一体包囲部７５０を形成する。そして、上述した基板化工程を経て、複数のシリコン配線埋込ガラス基板が一体化されたシリコン配線埋込ガラス基板集合体を作製する。そしてそのシリコン配線埋込ガラス基板集合体を切断線８０に沿って一体包囲部７５０の部分で切断することにより、個々のシリコン配線埋込ガラス基板に分離する。
尚、包囲部７５に内包される配線部６２ａの数は、４つに限定されるものではないことは言うまでもなく、１又は２以上の任意の数の配線部６２ａを包囲部７５内に設けることができる。
このようにすると、シリコン配線埋込ガラス基板集合体を個々のシリコン配線埋込ガラス基板に分離する際に、強度の高い一体包囲部７５０の部分で切断することになり、切断時のストレスが配線部６２ａにかかるのを防止でき、効果的に配線部６２ａを保護できる。The silicon wiring embedded glass substrate in which the outer peripheral side surface is formed by the surface of the surrounding portion 75 is manufactured as follows, for example.
First, a silicon wafer made of single crystal silicon is prepared, and a plurality of convex wiring portions 62a made of single crystal silicon doped with impurities are formed on the first main surface of the silicon wafer, as shown in FIG. Thus, an integral surrounding portion 750 is formed in which convex surrounding portions 75 surrounding the four wiring portions 62a are integrated. Then, through the above-described substrate forming step, a silicon wiring embedded glass substrate aggregate in which a plurality of silicon wiring embedded glass substrates are integrated is manufactured. Then, the silicon wiring embedded glass substrate aggregate is cut along the cutting line 80 at a portion of the integral surrounding portion 750 to be separated into individual silicon wiring embedded glass substrates.
Needless to say, the number of wiring parts 62 a included in the surrounding part 75 is not limited to four, and one or two or more arbitrary numbers of wiring parts 62 a are provided in the surrounding part 75. Can do.
In this case, when the silicon wiring embedded glass substrate aggregate is separated into individual silicon wiring embedded glass substrates, cutting is performed at the high-strength integral surrounding portion 750, and the stress at the time of cutting is reduced by the wiring. It can prevent applying to the part 62a, and can protect the wiring part 62a effectively.

（第２の実施の形態）
図８（ａ）〜図８（ｅ）を参照して、第２の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を説明する。なお、第２の実施の形態に係わる製造方法により製造されるシリコン配線埋込ガラス基板の構成は、図４（ａ）〜図４（ｃ）に示した構成と同じであり、説明を省略する。(Second Embodiment)
With reference to FIGS. 8A to 8E, a method of manufacturing a silicon wiring embedded glass substrate according to the second embodiment will be described. The configuration of the silicon wiring embedded glass substrate manufactured by the manufacturing method according to the second embodiment is the same as the configuration shown in FIGS. 4A to 4C, and the description thereof is omitted. .

（イ）先ず、図８（ｂ）に示すように、単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、不純物が添加された単結晶シリコンからなる凸状の配線部５２及び配線部５２を囲む凸状の包囲部５５を形成する（第１の工程）。第１の工程において、包囲部５５の基部５５ｂの断面積が、包囲部５５の他の部分５５ａの断面積よりも大きくなるように包囲部５５を形成する。例えば、基部５５ｂを、シリコン基板５１の第２の主面ＳＦ２に向かって拡がるテーパー形状に形成する。   (A) First, as shown in FIG. 8B, a convex wiring portion 52 and wiring made of single crystal silicon doped with impurities on the first main surface SF1 of the silicon substrate 51 made of single crystal silicon. A convex surrounding portion 55 surrounding the portion 52 is formed (first step). In the first step, the surrounding portion 55 is formed so that the cross-sectional area of the base portion 55 b of the surrounding portion 55 is larger than the cross-sectional area of the other portion 55 a of the surrounding portion 55. For example, the base 55b is formed in a tapered shape that expands toward the second main surface SF2 of the silicon substrate 51.

（ロ）図８（ｃ）に示すように、ガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。その後、図８（ｄ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込む（第３の工程）。   (B) As shown in FIG. 8C, the third main surface SF3 of the glass substrate 54 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). Thereafter, as shown in FIG. 8D, the glass substrate 54 is softened by applying heat, and a part of the glass substrate 54 is embedded around the wiring part 52 and the surrounding part 55 of the silicon substrate 51 (third Process).

（ハ）その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４のうち、配線部５２及び包囲部５５ａの周囲に埋め込まれた部分を残し、その他の部分を除去する。   (C) Thereafter, the glass substrate 54 is cooled (fourth step). And the part embedded in the circumference | surroundings of the wiring part 52 and the surrounding part 55a is left among the glass substrates 54, and another part is removed.

（ニ）図８（ｅ）に示すように、シリコン基板５１のうち、ガラス基板５４の一部がその周囲に埋め込まれた配線部５２及び包囲部５５ａを残し、その他の部分を除去する（第５の工程）。第５段階において、包囲部５５の基部５５ｂを同時に除去する。以上の工程を経て、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板を製造することができる。なお、第１の工程〜第５の工程の詳細な手順及び手段は、第１の実施の形態と同じであり、説明を省略する。   (D) As shown in FIG. 8 (e), among the silicon substrate 51, a part of the glass substrate 54 is left with the wiring part 52 and the surrounding part 55a embedded therein, and the other part is removed (first). Step 5). In the fifth stage, the base portion 55b of the surrounding portion 55 is simultaneously removed. Through the above steps, the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C can be manufactured. Note that the detailed procedure and means of the first to fifth steps are the same as those in the first embodiment, and a description thereof will be omitted.

以上説明したように、本発明の第２の実施の形態によれば、以下の作用効果が得られる。   As described above, according to the second embodiment of the present invention, the following operational effects can be obtained.

図８（ａ）〜図８（ｅ）に示したように、第１の工程において、少なくとも包囲部５５の基部５５ｂの断面積が、包囲部５５の他の部分５５ａの断面積よりも大きくなるように包囲部５５を形成する。これにより、凸状の包囲部５５の根元部分の強度が増すので、第３の工程及び第４の工程における包囲部５５の折れなどの破損を抑制することができる。よって、包囲部５５に囲まれた配線部５２の破損を更に抑制することができる。第５段階において、包囲部５５の基部５５ｂを同時に除去するので、包囲部５５ａの最終形状の精度が良くなる。すなわち、包囲部５５の基部５５ｂを除くその他の部分５５ａの断面形状が均一になる。   As shown in FIGS. 8A to 8E, in the first step, at least the cross-sectional area of the base portion 55b of the surrounding portion 55 is larger than the cross-sectional area of the other portion 55a of the surrounding portion 55. Thus, the surrounding portion 55 is formed. Thereby, since the intensity | strength of the root part of the convex surrounding part 55 increases, damages, such as a break of the surrounding part 55 in a 3rd process and a 4th process, can be suppressed. Therefore, damage to the wiring part 52 surrounded by the surrounding part 55 can be further suppressed. In the fifth stage, since the base portion 55b of the surrounding portion 55 is removed at the same time, the accuracy of the final shape of the surrounding portion 55a is improved. That is, the cross-sectional shape of the other portion 55a excluding the base portion 55b of the surrounding portion 55 is uniform.

なお、包囲部５５の基部５５ｂと配線部５２の基部５２ｂとを別の実施の形態で示したが、勿論、同時に両方の基部５５ｂ、５２ｂを形成すれば、更に配線部及び包囲部の破損を抑制することができる。   Although the base portion 55b of the surrounding portion 55 and the base portion 52b of the wiring portion 52 are shown in different embodiments, of course, if both the base portions 55b and 52b are formed at the same time, the wiring portion and the surrounding portion are further damaged. Can be suppressed.

（第３の実施の形態）
図２及び図３では、総ての配線２８が、第１の固定基板２の第１の主面の１辺に沿って配置され、電極パッド１８にそれぞれ接続されている場合を示したが、配線２８のうち、固定電極２５に接続される配線２８は、電極パッド１８を介さずに、直接、固定電極２５に接続しても構わない。(Third embodiment)
FIGS. 2 and 3 show the case where all the wirings 28 are arranged along one side of the first main surface of the first fixed substrate 2 and are respectively connected to the electrode pads 18. Of the wiring 28, the wiring 28 connected to the fixed electrode 25 may be directly connected to the fixed electrode 25 without using the electrode pad 18.

図９（ａ）及び図９（ｂ）を参照して、本発明の第３の実施の形態に係わる半導体装置の概略構成を、図１（ａ）及び図１（ｂ）の半導体装置との対比において説明する。加速度センサチップＡは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面に配置されているが、この主面の１辺に沿っては配置されていない。   Referring to FIGS. 9A and 9B, the schematic configuration of the semiconductor device according to the third embodiment of the present invention is compared with the semiconductor device of FIGS. 1A and 1B. The comparison will be described. The acceleration sensor chip A includes a plurality of pads made of metal electrodes. All the pads are arranged on the main surface of the acceleration sensor chip A facing one open surface of the plastic package body 102, but are not arranged along one side of the main surface.

図１０を参照して、図９の加速度センサチップＡの概略構成を、図２の加速度センサチップＡとの対比において説明する。   With reference to FIG. 10, the schematic configuration of the acceleration sensor chip A in FIG. 9 will be described in comparison with the acceleration sensor chip A in FIG.

センサ本体１の一表面側において、隣り合う窓孔１７の間のフレーム部１１には、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。しかし、各固定子１６に、電極パッド１８は形成されていない。フレーム部１１に形成された電極パッド１８は、可動電極１５Ａ及び可動電極１５Ｂに電気的に接続されている。   On one surface side of the sensor body 1, a circular electrode pad 18 made of a metal thin film such as an Al—Si film is formed on the frame portion 11 between adjacent window holes 17. However, the electrode pad 18 is not formed on each stator 16. The electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B.

第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線３８と、第１の主面の法線に垂直な方向において配線３８を囲む筒状体３９と、第２の主面上に形成された複数の固定電極２５とを備える。   The first fixed substrate 2 includes a plurality of wirings 38 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (surface overlapping the sensor body 1) facing the first main surface. And a cylindrical body 39 surrounding the wiring 38 in a direction perpendicular to the normal line of the first main surface, and a plurality of fixed electrodes 25 formed on the second main surface.

固定電極２５Ａａ及び固定電極２５Ａｂは、対を成して可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａ及び固定電極２５Ｂｂは、対を成して可動電極１５Ｂに対向して配置されている。   The fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A. Similarly, the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B.

各配線３８は、第１の固定基板２の第２の主面において、固定電極２５Ａａ、２５Ａｂ、２５Ｂａ、２５Ｂｂ、及びセンサ本体１上の電極パッド１８に、それぞれ電気的に接続されている。図示は省略するが、第１の固定基板２の第１の主面のうち配線３８の他端が位置する領域には金属電極が形成されている。図１のボンディングワイヤＷは、この金属電極（パッド）に接続されている。これにより、各固定電極２５の電位及び可動電極１５の電位をそれぞれ加速度センサチップＡの外部へ取り出すことができる。なお、筒状体３９は、配線３８と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体３９の両端部を、配線３８と同様にして、固定電極２５Ａａ、２５Ａｂ、２５Ｂａ、２５Ｂｂ、センサ本体１上の電極パッド１８及び金属電極（パッド）に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。   Each wiring 38 is electrically connected to the fixed electrodes 25 </ b> Aa, 25 </ b> Ab, 25 </ b> Ba, 25 </ b> Bb and the electrode pad 18 on the sensor body 1 on the second main surface of the first fixed substrate 2. Although not shown, a metal electrode is formed in a region of the first main surface of the first fixed substrate 2 where the other end of the wiring 38 is located. The bonding wire W in FIG. 1 is connected to this metal electrode (pad). Thereby, the potential of each fixed electrode 25 and the potential of the movable electrode 15 can be taken out of the acceleration sensor chip A, respectively. The cylindrical body 39 may be formed of the same material as the wiring 38, for example, silicon doped with impurities at a high concentration. In this case, both ends of the cylindrical body 39 may be connected to the fixed electrodes 25Aa, 25Ab, 25Ba, 25Bb, the electrode pad 18 on the sensor body 1 and the metal electrode (pad) in the same manner as the wiring 38. Thereby, since a contact area increases, the reliability of electrical connection increases and connection resistance is reduced.

図１１を参照して、図９の加速度センサチップＡの断面構成を、図３の加速度センサチップＡとの対比において説明する。図１１は、一対の支持ばね部１４を通る直線に垂直であって、固定電極２５に接続された配線３８及び筒状体３９の切断面における加速度センサチップＡの構成を示す。   With reference to FIG. 11, the cross-sectional structure of the acceleration sensor chip A of FIG. 9 will be described in comparison with the acceleration sensor chip A of FIG. FIG. 11 shows a configuration of the acceleration sensor chip A on a cut surface of the wiring 38 and the cylindrical body 39 which is perpendicular to a straight line passing through the pair of support spring portions 14 and connected to the fixed electrode 25.

第１の固定基板２の配線３８の一端は、固定電極２５に電気的に接続されている。具体的には、配線３８は、図３に示した電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６を介さず、直接、固定電極２５に接続されている。配線３８の他端は、第１の固定基板２の第１の主面に表出している。そして、図１のボンディングワイヤＷは、配線３８の他端に接続された金属電極（パッド）にボンディングされる。一方、筒状体３９は、配線３８から一定の間隔をおいて配線３８の周りを取り囲んでいる。筒状体３９の一端は、固定電極２５に電気的に接続され、その他端は、第１の固定基板２の第１の主面に表出している。筒状体３９と配線３８との隙間には、ガラス基板２０が配置されている。   One end of the wiring 38 of the first fixed substrate 2 is electrically connected to the fixed electrode 25. Specifically, the wiring 38 is directly connected to the fixed electrode 25 without passing through the electrode pad 18, the stator 16, the connecting conductor portion 16 d, and the metal wiring 26 shown in FIG. 3. The other end of the wiring 38 is exposed on the first main surface of the first fixed substrate 2. The bonding wire W in FIG. 1 is bonded to a metal electrode (pad) connected to the other end of the wiring 38. On the other hand, the cylindrical body 39 surrounds the wiring 38 with a certain distance from the wiring 38. One end of the cylindrical body 39 is electrically connected to the fixed electrode 25, and the other end is exposed on the first main surface of the first fixed substrate 2. In the gap between the cylindrical body 39 and the wiring 38, the glass substrate 20 is disposed.

以上の相違点を除き、図９（ａ）及び図９（ｂ）の半導体装置の構成、図１０及び図１１の加速度センサチップＡの構成は、図１（ａ）及び図１（ｂ）の半導体装置、図２及び図３の加速度センサチップＡと同じである。   Except for the above differences, the configuration of the semiconductor device of FIGS. 9A and 9B and the configuration of the acceleration sensor chip A of FIGS. 10 and 11 are the same as those of FIGS. 1A and 1B. The semiconductor device is the same as the acceleration sensor chip A in FIGS. 2 and 3.

以上説明したように、第３の実施の形態によれば、配線３８が、図３に示した電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６を介さず、直接、固定電極２５に接続されている。このため、電極パッド１８、固定子１６、連絡用導体部１６ｄ、及び金属配線２６の間での接触不良の発生や接触抵抗の増大を抑制して、電気的な接続の信頼性を高めることができる。また、電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６等の部品が不要となり、製造コストや製造工程の削減、デバイスの軽量化などに貢献する。   As described above, according to the third embodiment, the wiring 38 is directly connected to the fixed electrode without passing through the electrode pad 18, the stator 16, the connecting conductor portion 16d, and the metal wiring 26 shown in FIG. 25. For this reason, it is possible to suppress the occurrence of contact failure and increase in contact resistance among the electrode pad 18, the stator 16, the connecting conductor portion 16 d, and the metal wiring 26, thereby improving the reliability of electrical connection. it can. Further, parts such as the electrode pad 18, the stator 16, the connecting conductor portion 16d, and the metal wiring 26 become unnecessary, which contributes to reduction in manufacturing cost, manufacturing process, and weight reduction of the device.

（その他の実施の形態）
上記のように、本発明は、３つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。(Other embodiments)
As described above, the present invention has been described with reference to three embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

１又は２以上の配線部５２ａを１つの包囲部５５で取り囲む例を示したが、本発明はこれに限定されない。１又は２以上の配線部５２ａを、２以上の包囲部５５で取り囲んでも構わない。すなわち、２重、３重、・・・の包囲部５５が、１又は２以上の配線部５２ａの周囲を囲んでいても良い。これにより、包囲部５５は、配線部５２ａが受ける力を更に遮ることができるので、配線部５２ａの棄損を更に抑制することができる。
また、図４（ａ）や図６に示したように、配線部５２ａ及び包囲部５５の形状が四角形である場合を示したが、三角形、五角形、・・・など、その他の多角形であっても構わない。Although the example which surrounds the 1 or 2 or more wiring part 52a with the one surrounding part 55 was shown, this invention is not limited to this. One or two or more wiring parts 52 a may be surrounded by two or more surrounding parts 55. That is, a double, triple,... Surrounding portion 55 may surround one or more wiring portions 52a. Thereby, since the surrounding part 55 can further interrupt | block the force which the wiring part 52a receives, the loss of the wiring part 52a can further be suppressed.
Moreover, as shown in FIG. 4A and FIG. 6, the case where the shape of the wiring part 52a and the surrounding part 55 is a quadrangle is shown, but other polygons such as a triangle, a pentagon,. It doesn't matter.

また、図５（ｂ）等に示したように、シリコン基板５１の主面に凸状の配線部５２及び包囲部５５を形成する第１の工程では、単結晶シリコンから成るシリコン基板５１の一部を加工して、単結晶シリコンから成る配線部５２及び包囲部５５を形成した。しかし、本発明はこれに限定されることはない。例えば、単結晶シリコンから成るシリコン基板５１の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸状の配線部５２及び包囲部５５を形成してもよい。   Further, as shown in FIG. 5B and the like, in the first step of forming the convex wiring portion 52 and the surrounding portion 55 on the main surface of the silicon substrate 51, the silicon substrate 51 made of single crystal silicon is used. The wiring portion 52 and the surrounding portion 55 made of single crystal silicon were formed by processing the portion. However, the present invention is not limited to this. For example, a silicon film made of polycrystalline silicon is deposited on the main surface of a silicon substrate 51 made of single crystal silicon, and a part of the silicon film is removed to form a convex wiring portion 52 and a surrounding portion 55 made of polycrystalline silicon. May be formed.

本発明の実施の形態では、ＭＥＭＳデバイスの一例として静電容量型の加速度センサチップＡについて説明したが、本発明は、静電容量型の加速度センサチップＡ以外のＭＥＭＳデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ＩＣチップなどにも適用することができる。即ち、センサ本体１によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。   In the embodiment of the present invention, the capacitance type acceleration sensor chip A has been described as an example of the MEMS device. However, the present invention is not limited to the capacitance type acceleration sensor chip A, for example, a piezoresistive type. The present invention can also be applied to an acceleration sensor chip, a gyro sensor, a micro actuator, a micro relay, an infrared sensor, and an IC chip. That is, the sensing object by the sensor body 1 is not limited to acceleration, but may be pressure, angle, angular velocity, or the like.

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。   Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters according to the scope of claims reasonable from this disclosure.

本発明は、内部にシリコン配線が配置されたシリコン配線埋込ガラス基板及びその製造方法に関するものである。 The present invention relates to a silicon wiring embedded glass substrate having silicon wiring disposed therein and a method for manufacturing the same.

従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献１に記載された技術が知られている。   Conventionally, for example, a technique described in Patent Document 1 is known for the purpose of manufacturing a glass substrate having a fine structure.

特許文献１に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特表２００４−５２３１２４号公報 In the method of manufacturing a flat substrate made of a glass material described in Patent Document 1, first, a recess is formed on the surface of a flat silicon substrate, and a surface on which the recess of the silicon substrate is formed is superimposed on the flat glass substrate. And a part of glass substrate is embedded in this hollow by heating a glass substrate. Thereafter, the glass substrate is re-solidified, the front and back surfaces of the flat substrate are polished, and silicon is removed.
JP-T-2004-523124

シリコン基板の表面に形成する窪みの形状として、この窪みで周囲を囲まれた凸部を、シリコン基板の表面に形成する例がある。この例において、シリコン基板の凸部の周囲にガラス基板の一部を埋め込む時、凸部がガラス基板から力を受けて、シリコン基板から折れてしまう場合がある。また、その後にガラス基板を冷却する時、シリコンとガラスの熱膨張係数の違いに起因する力を受けて、凸部がシリコン基板から折れてしまう場合がある。   As an example of the shape of the depression formed on the surface of the silicon substrate, there is an example in which a convex portion surrounded by the depression is formed on the surface of the silicon substrate. In this example, when a part of the glass substrate is embedded around the convex portion of the silicon substrate, the convex portion may receive a force from the glass substrate and be broken from the silicon substrate. Further, when the glass substrate is subsequently cooled, the convex portion may break from the silicon substrate due to a force due to the difference in thermal expansion coefficient between silicon and glass.

本発明は、上記問題点に鑑みて成されたものであり、その目的は、信頼性の高い配線部を有するシリコン配線埋込ガラス基板、及びその製造工程において配線部が受ける力を緩和することができるシリコン配線埋込ガラス基板の製造方法を提供することである。   The present invention has been made in view of the above problems, and an object thereof is to alleviate the force applied to a wiring part in a silicon wiring embedded glass substrate having a highly reliable wiring part and its manufacturing process. It is to provide a method of manufacturing a silicon wiring embedded glass substrate that can be used.

以上の目的を達成するために、本発明に係るシリコン配線埋込ガラス基板は、対向する第１の主面及び第２の主面を有するシリコン配線埋込ガラス基板であって、
ガラス基体と、該ガラス基体を前記第１の主面から前記第２の主面に貫通するシリコン配線部と、前記第１の主面に平行な横断面において前記シリコン配線部を囲む包囲部と、を有することを特徴とする。 In order to achieve the above object, a silicon wiring embedded glass substrate according to the present invention is a silicon wiring embedded glass substrate having a first main surface and a second main surface facing each other,
A glass substrate, a silicon wiring portion penetrating the glass substrate from the first main surface to the second main surface, and an enclosing portion surrounding the silicon wiring portion in a cross section parallel to the first main surface; It is characterized by having.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、当該横断面における前記包囲部の内周の形状の相似形であることを特徴とする。   In one embodiment of the present invention, in the silicon wiring embedded glass substrate, the shape of the silicon wiring portion in the cross section is similar to the shape of the inner periphery of the surrounding portion in the cross section.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In one aspect of the present invention, in the silicon wiring embedded glass substrate, the shape of the silicon wiring portion in the cross section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by being.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の内周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the shape of the inner periphery of the surrounding portion in the cross section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by being.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の外周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。   In one aspect of the present invention, in the silicon wiring embedded glass substrate, the outer peripheral shape of the surrounding portion in the transverse section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. It is characterized by.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記包囲部は、複数の前記シリコン配線部を囲んでいることを特徴とする。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the surrounding portion surrounds the plurality of silicon wiring portions.

本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面において、前記包囲部の外周がシリコン配線埋込ガラス基板の外周に一致する。   In an aspect of the present invention, in the silicon wiring embedded glass substrate, the outer periphery of the surrounding portion coincides with the outer periphery of the silicon wiring embedded glass substrate in the cross section.

また、本発明に係るシリコン配線埋込ガラス基板の製造方法は、シリコン基板の一主面に、不純物が添加された凸状のシリコン配線部と該シリコン配線部を囲む凸状の包囲部を形成する凸部形成工程と、
前記シリコン基板の一主面上において、熱を加えて軟化させたガラスで前記シリコン配線部及び前記包囲部を埋め込んでガラス基体部を形成するガラス埋込工程と、
前記シリコン配線部の上面及び前記包囲部の上面を含む平面と前記一主面の間にあるガラス基体部を除く余剰ガラスと前記シリコン基板とを除去すること基板化工程と、
を含むことを特徴とする。 In the method for manufacturing a silicon wiring embedded glass substrate according to the present invention, a convex silicon wiring portion to which impurities are added and a convex surrounding portion surrounding the silicon wiring portion are formed on one main surface of the silicon substrate. A projecting portion forming step,
A glass embedding step of embedding the silicon wiring portion and the surrounding portion with glass softened by applying heat on one main surface of the silicon substrate;
Removing the surplus glass and the silicon substrate excluding the glass substrate portion between the plane including the upper surface of the silicon wiring portion and the upper surface of the surrounding portion and the one main surface;
It is characterized by including.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記ガラス埋込工程は、
ガラス基板の主面を前記シリコン基板の一主面に重ね合わせる第１の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部により前記シリコン配線部及び前記包囲部を埋め込む第２の工程と、
を含む。 In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
The glass embedding step includes
A first step of superimposing the principal surface of the glass substrate on one principal surface of the silicon substrate;
A second step of applying heat to the glass substrate to soften and embedding the silicon wiring portion and the surrounding portion with a part of the glass substrate;
including.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記シリコン配線部の基部の断面積が、前記シリコン配線部の他の部分の断面積よりも大きくなるように前記シリコン配線部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。 In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming the silicon wiring portion such that the cross-sectional area of the base portion of the silicon wiring portion connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other portion of the silicon wiring portion;
In the substrate forming step,
The silicon substrate is removed together with the base.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記包囲部の基部の断面積が、前記包囲部の他の部分の断面積よりも大きくなるように前記包囲部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。 In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming the enclosure so that the cross-sectional area of the base of the enclosure connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other part of the enclosure;
In the substrate forming step,
The silicon substrate is removed together with the base.

本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
シリコン基板の一主面に、複数の前記シリコン配線部を形成し、その１又は２以上のシリコン配線部をそれぞれ包囲する複数の前記包囲部が一体化された一体包囲部を形成し、
前記基板化工程の後に、
前記一体包囲部を切断することにより、それぞれ１又は２以上の前記包囲部と当該包囲部に内包されたシリコン配線部を含んでなる複数のシリコン配線埋込ガラス基板を作製する。 In one aspect of the present invention, in the method for producing a silicon wiring embedded glass substrate,
In the convex forming step,
Forming a plurality of silicon wiring portions on one main surface of the silicon substrate, and forming an integral surrounding portion in which the plurality of surrounding portions surrounding each of the one or more silicon wiring portions are integrated;
After the substrate forming step,
By cutting the integral surrounding portion, a plurality of silicon wiring embedded glass substrates each including one or two or more surrounding portions and a silicon wiring portion included in the surrounding portion are manufactured.

本発明のシリコン配線埋込ガラス基板によれば、配線部の信頼性を高めることができる。また、本発明のシリコン配線埋込ガラス基板の製造方法によれば、その製造工程において配線部が受ける力を緩和することができる。   According to the silicon wiring embedded glass substrate of the present invention, the reliability of the wiring portion can be improved. Moreover, according to the manufacturing method of the silicon wiring embedded glass substrate of this invention, the force which a wiring part receives in the manufacturing process can be relieved.

図１（ａ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図１（ｂ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。FIG. 1A is a perspective view showing a configuration of a package lid in the semiconductor device according to the first embodiment of the present invention, and FIG. 1B is a diagram illustrating the first embodiment of the present invention. It is a perspective view which shows the structure except a package lid | cover among the semiconductor devices concerning. 図１の加速度センサチップＡの概略構成を示す分解斜視図である。It is a disassembled perspective view which shows schematic structure of the acceleration sensor chip | tip A of FIG. 図２の加速度センサチップＡの概略構成を示す断面図である。FIG. 3 is a cross-sectional view illustrating a schematic configuration of an acceleration sensor chip A in FIG. 2. 図４（ａ）は、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのシリコン配線埋込ガラス基板の構成を示す上面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ切断面における断面図であり、図４（ｃ）は、シリコン配線埋込ガラス基板の投影図である。4A is a top view showing a configuration of a silicon wiring embedded glass substrate as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIG. 2 and FIG. (B) is sectional drawing in the AA cut surface of Fig.4 (a), FIG.4 (c) is a projection figure of a silicon wiring embedded glass substrate. 図５（ａ）〜図５（ｅ）は、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。FIGS. 5A to 5E are process cross-sectional views illustrating a method of manufacturing the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C. 図６（ａ）〜図６（ｄ）は、第１の変形例に係わる配線部及び包囲部の形状を示す上面図である。FIG. 6A to FIG. 6D are top views showing the shapes of the wiring portion and the surrounding portion according to the first modification. 図７（ａ）〜図７（ｈ）は、第２の変形例に係わる配線部及び包囲部の形状を示す上面図である。Fig.7 (a)-FIG.7 (h) are top views which show the shape of the wiring part and surrounding part concerning a 2nd modification. 図８（ａ）〜図８（ｅ）は、第２の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。FIGS. 8A to 8E are process cross-sectional views illustrating a method for manufacturing a silicon wiring embedded glass substrate according to the second embodiment. 図９（ａ）は、本発明の第３の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図９（ｂ）は、本発明の第３の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。FIG. 9A is a perspective view showing the configuration of the package lid of the semiconductor device according to the third embodiment of the present invention, and FIG. 9B shows the third embodiment of the present invention. It is a perspective view which shows the structure except a package lid | cover among the semiconductor devices concerning. 図９の加速度センサチップＡの概略構成を示す分解斜視図である。It is a disassembled perspective view which shows schematic structure of the acceleration sensor chip A of FIG. 図９の加速度センサチップＡの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the acceleration sensor chip A of FIG. 図７（ｇ）に示すシリコン配線埋込ガラス基板を作製する変形例のシリコン配線埋込ガラス基板の製造方法において、複数のシリコン配線部をそれぞれ包囲する複数の包囲部が一体化された一体包囲部を形成したときの上面図である。In the manufacturing method of the silicon wiring embedded glass substrate of the modified example for producing the silicon wiring embedded glass substrate shown in FIG. 7 (g), the integrated enclosure in which the plurality of surrounding portions respectively surrounding the plurality of silicon wiring portions are integrated. It is a top view when a part is formed.

５１ シリコン基板
５２、５２ａ 配線部
５２ｂ 基部
５４ ガラス基板
５５ 包囲部
ＳＦ１ 第１の主面
ＳＦ２ 第２の主面
Ｍ 内周
Ｃ 外周
Ｌ１〜Ｌ４ 線分
Ｒ１〜Ｒ４ 曲線 51 Silicon substrate 52, 52a Wiring part 52b Base part 54 Glass substrate 55 Enclosing part SF1 1st main surface SF2 2nd main surface M Inner periphery C Outer periphery L1-L4 Line segment R1-R4 Curve

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。   Embodiments of the present invention will be described below with reference to the drawings. In the description of the drawings, the same parts are denoted by the same reference numerals.

（第１の実施の形態）
図１（ａ）及び図１（ｂ）を参照して、本発明の第１の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、ＭＥＭＳデバイスの一例としての加速度センサチップＡと、加速度センサチップＡから出力された信号を処理する信号処理回路が形成された制御ＩＣチップＢと、加速度センサチップＡ及び制御ＩＣチップＢが収納された表面実装型のパッケージ１０１とを備える。 (First embodiment)
With reference to FIGS. 1A and 1B, a schematic configuration of a semiconductor device according to the first embodiment of the present invention will be described. The semiconductor device includes an acceleration sensor chip A as an example of a MEMS device, a control IC chip B on which a signal processing circuit that processes a signal output from the acceleration sensor chip A is formed, and an acceleration sensor chip A and a control IC chip B. Are mounted on the surface mounting type package 101.

パッケージ１０１は、図１（ｂ）における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体１０２と、パッケージ１０１の開放された一面を閉塞するパッケージ蓋（リッド）１０３とを備える。プラスチックパッケージ本体１０２は、加速度センサチップＡ及び制御ＩＣチップＢに電気的に接続される複数のリード１１２を備える。各リード１１２は、プラスチックパッケージ本体１０２の外側面から導出されたアウタリード１１２ｂと、プラスチックパッケージ本体１０２の内側面から導出されたインナリード１１２ａとを備える。各インナリード１１２ａは、ボンディングワイヤＷを通じて、制御ＩＣチップＢが備える各パッドに電気的に接続されている。   The package 101 includes a plastic package main body 102 having a box-like shape with one open surface located on the upper surface in FIG. 1B and a package lid (lid) 103 that closes one open surface of the package 101. . The plastic package body 102 includes a plurality of leads 112 that are electrically connected to the acceleration sensor chip A and the control IC chip B. Each lead 112 includes an outer lead 112 b led out from the outer side surface of the plastic package main body 102 and an inner lead 112 a led out from the inner side surface of the plastic package main body 102. Each inner lead 112a is electrically connected to each pad included in the control IC chip B through a bonding wire W.

加速度センサチップＡは、加速度センサチップＡの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所に配置された接着部１０４により、プラスチックパッケージ本体１０２の底部に位置する搭載面１０２ａに固着されている。接着部１０４は、プラスチックパッケージ本体１０２に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂からなる。   The acceleration sensor chip A has a mounting surface 102a located at the bottom of the plastic package main body 102 by the adhesive portions 104 arranged at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the acceleration sensor chip A. It is fixed to. The adhesive portion 104 includes a frustoconical protrusion that is continuously and integrally provided on the plastic package body 102, and an adhesive that covers the protrusion. The adhesive is made of, for example, a silicone resin such as a silicone resin having an elastic modulus of 1 MPa or less.

ここで、加速度センサチップＡは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面において、この主面の１辺に沿って配置されている。この１辺の両端の２箇所と、当該１辺に平行な辺の１箇所（例えば、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置している。これにより、各パッドにボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の１箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッドにボンディングワイヤＷを安定してボンディングすることができる。   Here, the acceleration sensor chip A includes a plurality of pads made of metal electrodes. All the pads are arranged along one side of the main surface on the main surface of the acceleration sensor chip A facing the open surface of the plastic package main body 102. The adhesive portion 104 is located at each vertex of a virtual triangle having vertices at two locations at both ends of the one side and one location (for example, the central portion) of the side parallel to the one side. Thereby, the bonding wire W can be stably bonded to each pad. Regarding the position of the bonding portion 104, one portion of the side parallel to the one side is not limited to the central portion, and may be, for example, one of both ends, but the central portion makes the semiconductor element A more stable. It can be supported and the bonding wire W can be stably bonded to each pad.

制御ＩＣチップＢは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ＩＣチップＢの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体１０２の底面に固着されている。制御ＩＣチップＢ上に形成される信号処理回路は、加速度センサチップＡの機能に応じて適宜設計すればよく、加速度センサチップＡと協働するものであればよい。例えば、制御ＩＣチップＢをＡＳＩＣ（Application Specific ＩＣ）として形成することができる。   The control IC chip B is a semiconductor chip formed of a plurality of semiconductor elements formed on a semiconductor substrate made of single crystal silicon or the like, wirings connecting them, and a passivation film that protects the semiconductor elements and wirings from the external environment. The entire back surface of the control IC chip B is fixed to the bottom surface of the plastic package body 102 with a silicone resin. The signal processing circuit formed on the control IC chip B may be appropriately designed according to the function of the acceleration sensor chip A, and may be any one that cooperates with the acceleration sensor chip A. For example, the control IC chip B can be formed as an ASIC (Application Specific IC).

図１の半導体装置を製造するには、先ず、加速度センサチップＡ及び制御ＩＣチップＢをプラスチックパッケージ本体１０２に固着するダイボンディング工程を行う。そして、加速度センサチップＡと制御ＩＣチップＢとの間、制御ＩＣチップＢとインナリード１１２ａとの間を、それぞれボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋（リッド）１０３の外周を、プラスチックパッケージ本体１０２に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体１０２の内部は気密状態で封止される。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。 In order to manufacture the semiconductor device of FIG. 1, first, a die bonding process for fixing the acceleration sensor chip A and the control IC chip B to the plastic package body 102 is performed. Then, a wire bonding step of electrically connecting the acceleration sensor chip A and the control IC chip B and the control IC chip B and the inner lead 112a via the bonding wires W is performed. Thereafter, a resin coating portion forming step for forming the resin coating portion 116 is performed, and subsequently, a sealing step for bonding the outer periphery of the package lid 103 to the plastic package body 102 is performed. Thereby, the inside of the plastic package main body 102 is sealed in an airtight state. Note that a notation 113 indicating a product name, a manufacturing date and the like is formed in an appropriate part of the package lid 103 by a laser marking technique.

なお、制御ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、加速度センサチップＡは、積層された複数の基板を用いて形成されている。よって、加速度センサチップＡの厚みが制御ＩＣチップＢの厚みに比べて厚くなっているので、プラスチックパッケージ本体１０２の底部において加速度センサチップＡを搭載する搭載面１０２ａを制御ＩＣチップＢの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体１０２の底面について、加速度センサチップＡを搭載する部位の厚みは他の部位に比べて薄くなっている。   The control IC chip B is formed using a single silicon substrate, whereas the acceleration sensor chip A is formed using a plurality of stacked substrates. Therefore, since the thickness of the acceleration sensor chip A is thicker than the thickness of the control IC chip B, the mounting surface 102a on which the acceleration sensor chip A is mounted at the bottom of the plastic package body 102 is formed from the mounting portion of the control IC chip B. Is also recessed. Therefore, on the bottom surface of the plastic package main body 102, the thickness of the portion where the acceleration sensor chip A is mounted is thinner than other portions.

更に、本発明の第１の実施の形態では、プラスチックパッケージ本体１０２の外形を直方体としてあるが、これは一例であり、加速度センサチップＡや制御ＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。   Furthermore, in the first embodiment of the present invention, the outer shape of the plastic package body 102 is a rectangular parallelepiped, but this is only an example, and the outer shape of the acceleration sensor chip A and the control IC chip B, the number of leads 112, the pitch, etc. What is necessary is just to set suitably according to.

プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用する。しかし、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。 As the material of the plastic package body 102 is a kind of thermoplastic resin, the transmittance of oxygen and water vapor to adopt a very low liquid crystalline polyester (LCP). However, not limited to LCP, for example, polyphenylene sulfite (PPS), polybisamide triazole (PBT), or the like may be employed.

また、各リード１１２の材料、つまり、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスチックパッケージ本体１０２は、リード１１２が同時一体に成形されている。しかし、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止する。 As the material of each lead 112, that is, the material of the lead frame that is the basis of each lead 112, phosphor bronze having high spring property among copper alloys is employed. Here, a lead frame made of phosphor bronze and having a thickness of 0.2 mm is used as the lead frame, and a laminated film of a Ni film having a thickness of 2 μm to 4 μm and an Au film having a thickness of 0.2 μm to 0.3 μm. A plating film made of is formed by an electrolytic plating method. Thereby, it is possible to achieve both the bonding reliability of wire bonding and the soldering reliability. Also, plastic package body 102 of thermoplastic resin molded article, the lead 112 is molded simultaneously integrally. However, the adhesion between the plastic package body 102 formed by LCP, which is a thermoplastic resin, and the Au film of the lead 112 is low. Therefore, the lead 112 is prevented from falling off by providing a punch hole in a portion of the above-described lead frame embedded in the plastic package body 102.

また、図１の半導体装置は、インナリード１１２ａの露出部位およびその周囲を覆う樹脂被覆部１１６が設けられている。樹脂被覆部１１６は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。   In addition, the semiconductor device of FIG. 1 is provided with a resin coating 116 that covers the exposed portion of the inner lead 112a and its periphery. The resin coating portion 116 is made of a moisture-impermeable resin such as an epoxy resin such as an amine epoxy resin. After the wire bonding process, this non-moisture permeable resin is applied using a dispenser and cured to improve airtightness. Note that ceramics may be used instead of the moisture-impermeable resin, and when ceramics are used, they may be sprayed locally using a technique such as plasma spraying.

また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いる。また、直径が２５μｍのＡｕワイヤを採用するが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。 Further, as the bonding wire W, an Au wire having higher corrosion resistance than the Al wire is used. In addition, although an Au wire having a diameter of 25 μm is adopted, the present invention is not limited thereto, and for example, an Au wire having a diameter of 20 μm to 50 μm may be appropriately selected.

図２を参照して、図１の加速度センサチップＡの概略構成を説明する。加速度センサチップＡは、静電容量型の加速度センサチップであって、ＳＯＩ（Silicon On Insulator）
基板１０を用いて形成されたセンサ本体１と、ガラス基板２０を用いて形成された第１の固定基板２と、ガラス基板３０を用いて形成された第２の固定基板３とを備えている。第１の固定基板２は、センサ本体１の一表面側（図２における上面側）に固着され、第２の固定基板３は、センサ本体１の他表面側（図２における下面側）に固着される。第１及び第２の固定基板２、３はセンサ本体１と同じ外形寸法に形成されている。 A schematic configuration of the acceleration sensor chip A of FIG. 1 will be described with reference to FIG. The acceleration sensor chip A is a capacitance type acceleration sensor chip, which is an SOI (Silicon On Insulator).
A sensor main body 1 formed using a substrate 10, a first fixed substrate 2 formed using a glass substrate 20, and a second fixed substrate 3 formed using a glass substrate 30 are provided. . The first fixed substrate 2 is fixed to one surface side (upper surface side in FIG. 2) of the sensor body 1, and the second fixed substrate 3 is fixed to the other surface side (lower surface side in FIG. 2) of the sensor body 1. Is done. The first and second fixed substrates 2 and 3 are formed to have the same outer dimensions as the sensor body 1.

なお、図２は、センサ本体１、第１の固定基板２及び第２の固定基板３のそれぞれの構成を示すべく、センサ本体１、第１の固定基板２及び第２の固定基板３が分離した状態を示している。また、センサ本体１は、ＳＯＩ基板１０に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第１及び第２の固定基板２、３は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。   2 shows that the sensor main body 1, the first fixed substrate 2 and the second fixed substrate 3 are separated to show the respective configurations of the sensor main body 1, the first fixed substrate 2 and the second fixed substrate 3. Shows the state. The sensor body 1 is not limited to the SOI substrate 10 and may be formed using, for example, a normal silicon substrate that does not include an insulating layer. Further, the first and second fixed substrates 2 and 3 may be formed of either a silicon substrate or a glass substrate, respectively.

センサ本体１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設するフレーム部１１と、フレーム部１１の各開口窓１２の内側に配置された２つの平面視矩形状の重り部１３と、フレーム部１１と重り部１３との間を連結する各一対の支持ばね部１４とを備える。   The sensor main body 1 includes a frame portion 11 in which two rectangular windows 12 in a plan view are arranged side by side along the one surface, and two rectangular shapes in a plan view arranged inside each open window 12 of the frame portion 11. The weight part 13 and a pair of support spring parts 14 for connecting the frame part 11 and the weight part 13 to each other are provided.

２つの平面視矩形状の重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置されている。第１の固定基板２に対向する各重り部１３の主面上に可動電極１５Ａ、１５Ｂがそれぞれ配置されている。重り部１３の周囲を囲むフレーム部１１の外周全体が第１及び第２の固定基板２、３に接合されている。これにより、フレーム部１１と第１及び第２の固定基板２、３は、重り部１３及び後述する固定子１６を収納するチップサイズパッケージを構成している。   The two weight portions 13 having a rectangular shape in a plan view are arranged separately from the first and second fixed substrates 2 and 3, respectively. Movable electrodes 15A and 15B are arranged on the main surface of each weight portion 13 facing the first fixed substrate 2, respectively. The entire outer periphery of the frame portion 11 surrounding the weight portion 13 is joined to the first and second fixed substrates 2 and 3. Thus, the frame portion 11 and the first and second fixed substrates 2 and 3 constitute a chip size package that houses the weight portion 13 and a stator 16 described later.

一対の支持ばね部１４は、フレーム部１１の各開口窓１２の内側で重り部１３の重心を通る直線に沿って重り部１３を挟む形で配置されている。各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１及び重り部１３に比べて薄肉に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４の回りで変位可能となっている。   The pair of support spring portions 14 are arranged so as to sandwich the weight portion 13 along a straight line passing through the center of gravity of the weight portion 13 inside each opening window 12 of the frame portion 11. Each support spring portion 14 is a torsion spring (torsion bar) capable of torsional deformation, and is formed to be thinner than the frame portion 11 and the weight portion 13. It can be displaced around the pair of support spring portions 14.

センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されている。各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４の並設方向に沿って配置されている。   In the frame portion 11 of the sensor main body 1, a window hole 17 having a rectangular shape in plan view that communicates with each of the opening windows 12 is provided side by side in the same direction as the two opening windows 12. Inside each window hole 17, two stators 16 are arranged along the direction in which the pair of support spring portions 14 are arranged side by side.

各固定子１６と窓孔１７の内周面との間、各固定子１６と重り部１３の外周面との間、及び隣り合う固定子１６同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子１６は、第１及び第２の固定基板２、３にそれぞれ接合されている。また、センサ本体１の一表面側において、各固定子１６には、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。また同様に、フレーム部１１において隣り合う窓孔１７の間の部位にも、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。   A gap is formed between each stator 16 and the inner peripheral surface of the window hole 17, between each stator 16 and the outer peripheral surface of the weight portion 13, and between adjacent stators 16. Separated and independently electrically insulated. Each stator 16 is joined to the first and second fixed substrates 2 and 3, respectively. In addition, on one surface side of the sensor body 1, each stator 16 is formed with a circular electrode pad 18 made of a metal thin film such as an Al—Si film. Similarly, a circular electrode pad 18 made of, for example, a metal thin film such as an Al—Si film is formed in a portion between adjacent window holes 17 in the frame portion 11.

各固定子１６に形成された各電極パッド１８は、後述の各固定電極２５に電気的にそれぞれ接続され、フレーム部１１に形成された電極パッド１８は、可動電極１５Ａ及び可動電極１５Ｂに電気的に接続されている。以上説明した複数の電極パッド１８は、加速度センサチップＡの矩形状の外周形状の１辺に沿って配置されている。   Each electrode pad 18 formed on each stator 16 is electrically connected to each fixed electrode 25 described later, and the electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B. It is connected to the. The plurality of electrode pads 18 described above are arranged along one side of the rectangular outer peripheral shape of the acceleration sensor chip A.

第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線２８と、第１の主面の法線に垂直な方向において配線２８を囲む筒状体２９と、第２の主面上に形成された複数の固定電極２５とを備える。   The first fixed substrate 2 includes a plurality of wirings 28 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (a surface overlapping the sensor main body 1) facing the first main surface. And a cylindrical body 29 surrounding the wiring 28 in a direction perpendicular to the normal line of the first main surface, and a plurality of fixed electrodes 25 formed on the second main surface.

固定電極２５Ａａ及び固定電極２５Ａｂは、対を成して可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａ及び固定電極２５Ｂｂは、対を成して可動電極１５Ｂに対向して配置されている。各固定電極２５は、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる。   The fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A. Similarly, the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B. Each fixed electrode 25 is made of a metal thin film such as an Al—Si film, for example.

各配線２８は、第１の固定基板２の第２の主面において、センサ本体１の電極パッド１８にそれぞれ電気的に接続されている。図示は省略するが、第１の固定基板２の第１の主面のうち配線２８の他端が位置する領域には金属電極が形成されている。図１のボンディングワイヤＷは、この金属電極（パッド）に接続されている。これにより、電極パッド１８を介して、各固定電極２５の電位及び可動電極１５の電位をそれぞれ加速度センサチップＡの外部へ取り出すことができる。なお、筒状体２９は、配線２８と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体２９の両端部を、配線２８と同様にして、センサ本体１の電極パッド１８及び金属電極（パッド）に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。   Each wiring 28 is electrically connected to the electrode pad 18 of the sensor body 1 on the second main surface of the first fixed substrate 2. Although illustration is omitted, a metal electrode is formed in a region of the first main surface of the first fixed substrate 2 where the other end of the wiring 28 is located. The bonding wire W in FIG. 1 is connected to this metal electrode (pad). As a result, the potential of each fixed electrode 25 and the potential of the movable electrode 15 can be taken out from the acceleration sensor chip A via the electrode pad 18. The cylindrical body 29 may be formed of the same material as the wiring 28, for example, silicon to which impurities are added at a high concentration. In this case, both ends of the cylindrical body 29 may be connected to the electrode pad 18 and the metal electrode (pad) of the sensor body 1 in the same manner as the wiring 28. Thereby, since a contact area increases, the reliability of electrical connection increases and connection resistance is reduced.

第２の固定基板３の一表面（センサ本体１に重なり合う面）であって、重り部１３と対応する位置に、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる付着防止膜３５が配置されている。付着防止膜３５は、変位する重り部１３の付着を防止する。   An adhesion preventing film 35 made of a metal thin film such as an Al—Si film is disposed on one surface of the second fixed substrate 3 (a surface overlapping the sensor main body 1) at a position corresponding to the weight portion 13. Yes. The adhesion preventing film 35 prevents adhesion of the weight part 13 that is displaced.

図３を参照して、図２の加速度センサチップＡの断面構成を説明する。図３は、一対の支持ばね部１４を通る直線に垂直な切断面における加速度センサチップＡの構成を示す。センサ本体１はＳＯＩ基板１０を用いて形成されている。ＳＯＩ基板１０は、単結晶シリコンからなる支持基板１０ａと、支持基板１０ａの上に配置されたシリコン酸化膜からなる絶縁層１０ｂと、絶縁層１０ｂの上に配置されたｎ形のシリコン層（活性層）１０ｃとを有する。   With reference to FIG. 3, the cross-sectional structure of the acceleration sensor chip A of FIG. 2 will be described. FIG. 3 shows a configuration of the acceleration sensor chip A on a cut surface perpendicular to a straight line passing through the pair of support spring portions 14. The sensor body 1 is formed using an SOI substrate 10. The SOI substrate 10 includes a support substrate 10a made of single crystal silicon, an insulating layer 10b made of a silicon oxide film arranged on the support substrate 10a, and an n-type silicon layer (active) arranged on the insulating layer 10b. Layer) 10c.

センサ本体１のうち、フレーム１１及び固定子１６は、第１の固定基板２及び第２の固定基板３に接合されている。これに対して、重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置され、一対の支持ばね部１４によりフレーム１１に支持されている。   In the sensor body 1, the frame 11 and the stator 16 are joined to the first fixed substrate 2 and the second fixed substrate 3. On the other hand, the weight portion 13 is disposed separately from the first and second fixed substrates 2 and 3, and is supported by the frame 11 by a pair of support spring portions 14.

重り部１３の過度の変位を規制する複数の微小な突起部１３ｃが、重り部１３における第１及び第２の固定基板２、３のそれぞれとの対向面から突設されている。重り部１３には、矩形状に開口された凹部１３ａ、１３ｂが形成されている。凹部１３ａ、１３ｂは互いに大きさが異なるため、一対の支持ばね部１４を通る直線を境にして、重り部１３の左右の質量が異なっている。   A plurality of minute protrusions 13 c that restrict excessive displacement of the weight part 13 are provided so as to protrude from the surfaces of the weight part 13 facing the first and second fixed substrates 2 and 3. The weight portion 13 is formed with concave portions 13a and 13b opened in a rectangular shape. Since the sizes of the recesses 13a and 13b are different from each other, the masses on the left and right of the weight portion 13 are different from each other at a straight line passing through the pair of support spring portions 14.

第１の固定基板２の配線２８の一端は、電極パッド１８に電気的に接続されている。電極パッド１８は、固定子１６、連絡用導体部１６ｄ、金属配線２６を通じて、固定電極２５に接続されている。配線２８の他端は、第１の固定基板２の第１の主面に表出している。そして、図１のボンディングワイヤＷは、配線２８の他端に接続された金属電極（パッド）にボンディングされている。一方、筒状体２９は、配線２８から一定の間隔をおいて配線２８の周りを取り囲んでいる。筒状体２９の一端は、電極パッド１８に電気的に接続され、その他端は、第１の固定基板２の第１の主面に表出している。筒状体２９と配線２８との隙間には、ガラス基板２０が配置されている。   One end of the wiring 28 of the first fixed substrate 2 is electrically connected to the electrode pad 18. The electrode pad 18 is connected to the fixed electrode 25 through the stator 16, the connecting conductor portion 16 d, and the metal wiring 26. The other end of the wiring 28 is exposed on the first main surface of the first fixed substrate 2. The bonding wire W in FIG. 1 is bonded to a metal electrode (pad) connected to the other end of the wiring 28. On the other hand, the cylindrical body 29 surrounds the wiring 28 at a certain distance from the wiring 28. One end of the cylindrical body 29 is electrically connected to the electrode pad 18, and the other end is exposed on the first main surface of the first fixed substrate 2. A glass substrate 20 is disposed in the gap between the tubular body 29 and the wiring 28.

上述の加速度センサチップＡは、センサ本体１に設けられた可動電極１５と第１の固定基板２に設けられた固定電極２５との対を４対有し、可動電極１５と固定電極２５との対ごとに可変容量コンデンサが構成されている。加速度センサチップＡ、すなわち重り部１３に加速度が加わると、支持ばね部１４がねじれて、重り部１３が変位する。これにより、対をなす固定電極２５と可動電極１５との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップＡは、この静電容量の変化から加速度を検出することができる。   The acceleration sensor chip A described above has four pairs of the movable electrode 15 provided on the sensor body 1 and the fixed electrode 25 provided on the first fixed substrate 2. A variable capacitor is configured for each pair. When acceleration is applied to the acceleration sensor chip A, that is, the weight portion 13, the support spring portion 14 is twisted and the weight portion 13 is displaced. As a result, the facing area and interval between the paired fixed electrode 25 and movable electrode 15 change, and the capacitance of the variable capacitor changes. Therefore, the acceleration sensor chip A can detect acceleration from the change in capacitance.

このように、ＭＥＭＳデバイスの一例としての加速度センサチップＡは、入力された電気信号に基づいて、センシング対象（加速度）に応じた電気信号を出力するセンサ本体１と、センサ本体１を支持する第１の固定基板２及び第２の固定基板３とを備える。第１の固定基板２に埋め込まれた配線２８は、センサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。   As described above, the acceleration sensor chip A as an example of the MEMS device, based on the input electrical signal, outputs the electrical signal corresponding to the sensing target (acceleration), and the first sensor body 1 that supports the sensor body 1. 1 fixed substrate 2 and second fixed substrate 3. The wiring 28 embedded in the first fixed substrate 2 transmits an electrical signal input to the sensor body 1 and an electrical signal output from the sensor body 1.

次に、図４（ａ）〜図４（ｃ）を参照して、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのシリコン配線埋込ガラス基板の構成を説明する。図４（ｃ）は、シリコン配線埋込ガラス基板を斜め方向から見たときの投影図である。シリコン配線埋込ガラス基板は、対向する第１の主面ＳＦ１及び第２の主面ＳＦ２を有するガラス基板５４と、ガラス基板５４の内部に配置されたシリコン部材（５２ａ、５５）とを備える。シリコン部材（５２ａ、５５）は、ガラス基板５４の第１の主面ＳＦ１と第２の主面ＳＦ２の間を貫通する配線部５２ａと、第１の主面ＳＦ１の法線に垂直な方向において、言い換えれば、第１の主面ＳＦ１に平行な断面で見たときにその断面内において、配線部５２ａを囲む包囲部５５とを備える。尚、本明細書において、第１の主面ＳＦ１に平行な断面を横断面という。   Next, referring to FIGS. 4A to 4C, a silicon wiring embedded glass as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. The configuration of the substrate will be described. FIG. 4C is a projection when the silicon wiring embedded glass substrate is viewed from an oblique direction. The silicon wiring embedded glass substrate includes a glass substrate 54 having a first main surface SF1 and a second main surface SF2 facing each other, and silicon members (52a, 55) disposed inside the glass substrate 54. The silicon members (52a, 55) are arranged in a direction perpendicular to the normal line of the first main surface SF1 and the wiring portion 52a penetrating between the first main surface SF1 and the second main surface SF2 of the glass substrate 54. In other words, it includes the surrounding portion 55 surrounding the wiring portion 52a in the cross section when viewed in a cross section parallel to the first main surface SF1. In the present specification, a cross section parallel to the first main surface SF1 is referred to as a transverse cross section.

図４（ａ）は、第１の主面ＳＦ１に平行な断面における配線部５２ａ及び包囲部５５の平面形状を示す。第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分Ｌ１〜Ｌ４で囲まれた四角形であり、４つの線分Ｌ１〜Ｌ４は曲線Ｒ１〜Ｒ４により接続されている。すなわち、配線部５２ａの形状は、４つの角が曲線状に面取りされた四角形である。   FIG. 4A shows the planar shapes of the wiring portion 52a and the surrounding portion 55 in a cross section parallel to the first main surface SF1. The shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments L1 to L4 as an example of a polygon surrounded by three or more line segments, Line segments L1-L4 are connected by curves R1-R4. That is, the shape of the wiring part 52a is a quadrangle in which four corners are chamfered in a curved shape.

包囲部５５は、配線部５２ａの外周から一定の間隔だけ離間して配置されたリング状の形状を有する。第１の主面ＳＦ１に平行な断面における包囲部５５の内周Ｍの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。すなわち、包囲部５５の内周Ｍの形状は、４つの角が曲線で繋がれた四角形である。   The surrounding portion 55 has a ring shape that is spaced apart from the outer periphery of the wiring portion 52a by a certain distance. The shape of the inner periphery M of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments as an example of a polygon surrounded by three or more line segments. Two line segments are connected by a curve. That is, the shape of the inner periphery M of the surrounding portion 55 is a quadrangle in which four corners are connected by a curve.

同様にして、第１の主面ＳＦ１に平行な断面における包囲部５５の外周Ｃの形状は、３以上の線分で囲まれた多角形の一例として、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。すなわち、包囲部５５の外周Ｃの形状は、４つの角が曲線状に面取りされた四角形である。   Similarly, the shape of the outer periphery C of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments as an example of a polygon surrounded by three or more line segments. Yes, the four line segments are connected by a curve. That is, the shape of the outer periphery C of the surrounding portion 55 is a quadrangle whose four corners are chamfered in a curved shape.

また、配線部５２ａ、包囲部５５の内周Ｍ、及び包囲部５５の外周Ｃは、同心上に配置された四角形の形状を有する。このように、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、同じ断面における包囲部５５の内周Ｍの形状の相似形である。更に、包囲部５５の外周Ｃの形状も配線部５２ａの形状と相似形である。   Moreover, the wiring part 52a, the inner periphery M of the surrounding part 55, and the outer periphery C of the surrounding part 55 have the shape of the square arrange | positioned concentrically. Thus, the shape of the wiring part 52a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery M of the surrounding part 55 in the same cross section. Furthermore, the shape of the outer periphery C of the surrounding portion 55 is similar to the shape of the wiring portion 52a.

図４（ａ）に示す配線部５２ａ及び包囲部５５の形状は、第１の主面ＳＦ１に平行な任意の断面において同じである。   The shapes of the wiring portion 52a and the surrounding portion 55 shown in FIG. 4A are the same in any cross section parallel to the first main surface SF1.

図４（ｂ）は、図４（ａ）のＡ−Ａ切断面におけるシリコン配線埋込ガラス基板の断面構成を示す。配線部５２ａは、ガラス基板５４の第１の主面ＳＦ１の法線に沿って延伸され、配線部５２ａの両端部は、第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。包囲部５５は、配線部５２ａから一定の間隔をおいて配置され、包囲部５５の両端部も、第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。   FIG. 4B shows a cross-sectional configuration of the silicon wiring embedded glass substrate taken along the line AA in FIG. The wiring portion 52a is extended along the normal line of the first main surface SF1 of the glass substrate 54, and both end portions of the wiring portion 52a are exposed on the first main surface SF1 and the second main surface SF2. . The surrounding portion 55 is disposed at a certain distance from the wiring portion 52a, and both end portions of the surrounding portion 55 are exposed on the first main surface SF1 and the second main surface SF2.

ガラス基板５４は、例えば、ナトリウムなどのアルカリ金属を含むガラス材料で構成すればよい。また、シリコン部材（５２ａ、５５）は、ｎ型又はｐ型の不純物が高濃度に添加された単結晶シリコンで構成すればよい。   The glass substrate 54 may be made of a glass material containing an alkali metal such as sodium. The silicon members (52a, 55) may be made of single crystal silicon to which an n-type or p-type impurity is added at a high concentration.

このように、シリコン配線埋込ガラス基板は、ガラス基板５４にシリコン部材（５２ａ、５５）が埋め込まれたものである。配線部５２ａの両端部は、ガラス基板５４の第１の主面ＳＦ１及び第２の主面ＳＦ２に表出している。そして、包囲部５５は、配線部５２ａの周りを取り囲んでいる。よって、図４の配線部５２ａ及び包囲部５５を図２及び図３に示した配線２８及び筒状体２９にそれぞれ当てはめ、図４のガラス基板５４を図２及び図３に示したガラス基板２０に当てはめる。これにより、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０に、図４に示したシリコン配線埋込ガラス基板を適用することができる。この場合、図４の配線部５２ａは、図２及び図３に示したセンサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。   In this manner, the silicon wiring embedded glass substrate is obtained by embedding the silicon members (52a, 55) in the glass substrate 54. Both ends of the wiring part 52a are exposed on the first main surface SF1 and the second main surface SF2 of the glass substrate 54. The surrounding portion 55 surrounds the wiring portion 52a. Therefore, the wiring part 52a and the surrounding part 55 of FIG. 4 are applied to the wiring 28 and the cylindrical body 29 shown in FIGS. 2 and 3, respectively, and the glass substrate 54 of FIG. 4 is replaced with the glass substrate 20 shown in FIGS. Apply to Thus, the silicon wiring embedded glass substrate shown in FIG. 4 can be applied to the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. 2 and 3. In this case, the wiring part 52a of FIG. 4 transmits the electrical signal input to the sensor body 1 and the electrical signal output from the sensor body 1 shown in FIGS.

図５（ａ）〜図５（ｅ）を参照して、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板の製造方法を説明する。   With reference to FIGS. 5A to 5E, a method of manufacturing the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C will be described.

（イ）先ず、図５（ｂ）に示すように、単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、不純物が添加された単結晶シリコンからなる凸状の配線部５２及び配線部５２を囲む凸状の包囲部５５を形成する（第１の工程）。なお、予め、シリコン基板５１の全体には、ｐ型或いはｎ型の不純物が添加され、シリコン基板５１の電気抵抗は十分に小さい。ここでは、シリコン基板５１の全体に不純物を添加する場合を説明するが、シリコン基板５１全体に添加されていなくても構わない。少なくとも、配線部５２及び配線部５２として残す部分の深さまで不純物が添加されていればよい。第１の工程において、配線部５２の基部５２ｂの断面積が、配線部５２の他の部分５２ａの断面積よりも大きくなるように配線部５２を形成する。例えば、基部５２ｂを、シリコン基板５１の第２の主面ＳＦ２に向かって拡がるテーパー形状に形成する。 (A) First, as shown in FIG. 5B, a convex wiring portion 52 and wiring made of single-crystal silicon doped with impurities on the first main surface SF1 of the silicon substrate 51 made of single-crystal silicon. A convex surrounding portion 55 surrounding the portion 52 is formed (first step). Note that p-type or n-type impurities are added to the entire silicon substrate 51 in advance, and the electric resistance of the silicon substrate 51 is sufficiently small. Here, a case where an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. At least, the impurity depth of the portion to be left as a wiring portion 52 and the wiring portion 5 2 is only to be added. In the first step, the wiring part 52 is formed so that the cross-sectional area of the base part 52 b of the wiring part 52 is larger than the cross-sectional area of the other part 52 a of the wiring part 52. For example, the base 52b is formed in a tapered shape that expands toward the second main surface SF2 of the silicon substrate 51.

（ロ）詳細には、図５（ａ）に示すように、先ず、対向する第１の主面（図５における上面）ＳＦ１及び第２の主面（図５における下面）ＳＦ２を有するシリコン基板５１を用意する。シリコン基板５１の第１の主面ＳＦ１全体に、ｐ型或いはｎ型の不純物イオンをイオン注入する。その後、シリコン基板５１を加熱することにより、注入された不純物イオンを活性化させる。これにより、シリコン基板５１全体の電気抵抗を十分に小さくすることができる。なお、ここでは、シリコン基板５１の全体に不純物を添加する場合を説明するが、シリコン基板５１全体に添加されていなくても構わない。少なくとも、シリコン部材（５２ａ、５５）として残す部分の深さまで不純物が添加されていればよい。そして、シリコン基板５１の第１の主面ＳＦ１の配線部５２及び包囲部５５を形成する領域に、金属膜を選択的に形成する。具体的には、フォトリソグラフィ方法、及びメッキ処理、スパッタリング、或いは化学的気相成長法（ＣＶＤ）等の成膜方法により、シリコン基板５１の第１の主面ＳＦ１上に、金属膜を形成する。   (B) Specifically, as shown in FIG. 5A, first, a silicon substrate having a first main surface (upper surface in FIG. 5) SF1 and a second main surface (lower surface in FIG. 5) SF2 facing each other. 51 is prepared. P-type or n-type impurity ions are ion implanted into the entire first main surface SF1 of the silicon substrate 51. Thereafter, the implanted impurity ions are activated by heating the silicon substrate 51. Thereby, the electrical resistance of the entire silicon substrate 51 can be sufficiently reduced. Here, a case where an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. It is sufficient that impurities are added up to the depth of the portion to be left as the silicon member (52a, 55). Then, a metal film is selectively formed in a region where the wiring portion 52 and the surrounding portion 55 of the first main surface SF1 of the silicon substrate 51 are formed. Specifically, a metal film is formed on the first main surface SF1 of the silicon substrate 51 by a photolithography method and a film formation method such as plating, sputtering, or chemical vapor deposition (CVD). .

（ハ）図５（ｂ）に示すように、金属膜よりもシリコン基板５１のエッチング速度が速い異方性のエッチング方法を用いて、シリコン基板５１の第１の主面ＳＦ１を選択的に除去する。具体的には、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング（ＲＩＥ）などのドライエッチングによりシリコン基板５１の第１の主面ＳＦ１の所定領域を除去する。この時、金属膜はエッチングマスクとして機能する。よって、金属膜が形成されていない、シリコン基板５１の第１の主面ＳＦ１の所定領域を選択的に除去することができる。以上の段階を経て、シリコン基板５１の第１の主面ＳＦ１に配線部５２及び包囲部５５を形成する。   (C) As shown in FIG. 5B, the first main surface SF1 of the silicon substrate 51 is selectively removed using an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the metal film. To do. Specifically, a predetermined region of the first main surface SF1 of the silicon substrate 51 is removed by dry etching such as wet etching or reactive ion etching (RIE) using a TMAH (tetramethylammonium hydroxide) aqueous solution as an etchant. At this time, the metal film functions as an etching mask. Therefore, it is possible to selectively remove a predetermined region of the first main surface SF1 of the silicon substrate 51 where the metal film is not formed. Through the above-described steps, the wiring part 52 and the surrounding part 55 are formed on the first main surface SF1 of the silicon substrate 51.

（ニ）図５（ｃ）に示すように、対向する第３の主面（図５における下面）ＳＦ３及び第４の主面（図５における上面）ＳＦ４を有するガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。なお、重ね合わせたシリコン基板５１とガラス基板５４を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。   (D) As shown in FIG. 5C, the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 5) SF3 and the fourth main surface (upper surface in FIG. 5) SF4 facing each other. The surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). The overlapped silicon substrate 51 and glass substrate 54 may be bonded by a method such as anodic bonding, surface activation bonding, or resin bonding.

（ホ）その後、図５（ｄ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込む（第３の工程）。具体的には、平坦な板状の加熱・加圧治具でガラス基板５４とシリコン基板５１を挟み、ガラス基板５４をその屈伏点よりも高く且つシリコンの融点よりも低い温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板５４とシリコン基板５１をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板５４の一部は、シリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込まれる。この時、配線部５２と包囲部５５の間にも、ガラス基板５４の一部が埋め込まれる。なお、ガラス基板５４の一部を埋め込む為に、プレス処理を省略しても構わない。例えば、ガラス基板５４を十分に高い温度（例えば８５０℃）まで加熱してガラス基板５４の流動性を高め、ガラスの自重のみによってガラス基板５４の一部を埋め込んでもよい。なお、ガラス基板５４とシリコン基板５１の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板５１の自重となる。 (E) Thereafter, as shown in FIG. 5D, heat is applied to the glass substrate 54 to soften it, and a part of the glass substrate 54 is embedded around the wiring portion 52 and the surrounding portion 55 of the silicon substrate 51 ( (3rd process). Specifically, the glass substrate 54 and the silicon substrate 51 are sandwiched by a flat plate-like heating / pressurizing jig, and the glass substrate 54 is heated to a temperature higher than its yield point and lower than the melting point of silicon to be softened. Let Then, the glass substrate 54 and the silicon substrate 51 are pressed using a heating / pressurizing jig. A part of the glass substrate 54 softened by the pressing process and the weight of the glass is embedded around the wiring portion 52 and the surrounding portion 55 of the silicon substrate 51. At this time, part of the glass substrate 54 is also embedded between the wiring part 52 and the surrounding part 55. Note that the press process may be omitted in order to embed a part of the glass substrate 54. For example, increasing the fluidity of the glass substrate 54 by heating the glass substrate 54 up to a sufficiently high temperature (e.g. 850 ° C.), it may be embedded portion of the glass substrate 54 by only the own weight of the glass. In addition, when arrangement | positioning of the glass substrate 54 and the silicon substrate 51 is replaced, it becomes the dead weight of the silicon substrate 51 instead of dead weight of glass.

（へ）その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４のうち、配線部５２ａ及び包囲部５５の周囲に埋め込まれた部分を残し、その他の部分を除去する。例えば、ガラス基板５４の第４の主面ＳＦ４に配線部５２ａ及び包囲部５５の頂上面が露出するまで、ガラス基板５４の第４の主面ＳＦ４を均一に除去する。   (F) Thereafter, the glass substrate 54 is cooled (fourth step). And the part embedded in the circumference | surroundings of the wiring part 52a and the surrounding part 55 is left among the glass substrates 54, and another part is removed. For example, the fourth main surface SF4 of the glass substrate 54 is uniformly removed until the top surfaces of the wiring portion 52a and the surrounding portion 55 are exposed on the fourth main surface SF4 of the glass substrate 54.

具体的には、先ず、ガラス基板５４の第４の主面ＳＦ４に対して、ダイヤモンド砥石を用いた研削を実施する。この研削（グラインダー）は、ガラス基板５４の第４の主面ＳＦ４に配線部５２ａ及び包囲部５５が露出するまで実施する。その後、ガラス基板５４の第４の主面ＳＦ４に対して、例えば、化学機械研磨（ＣＭＰ）を実施する。これにより、配線部５２ａ及び包囲部５５の頂上面が露出したガラス基板５４の第４の主面ＳＦ４を、鏡面に仕上げることができる。   Specifically, first, grinding using a diamond grindstone is performed on the fourth main surface SF4 of the glass substrate 54. This grinding (grinder) is performed until the wiring part 52a and the surrounding part 55 are exposed on the fourth main surface SF4 of the glass substrate 54. Thereafter, for example, chemical mechanical polishing (CMP) is performed on the fourth main surface SF4 of the glass substrate 54. Thereby, 4th main surface SF4 of the glass substrate 54 which the top surfaces of the wiring part 52a and the surrounding part 55 exposed can be finished in a mirror surface.

（ト）シリコン基板５１のうち、ガラス基板５４の一部がその周囲に埋め込まれた配線部５２ａ及び包囲部５５を残し、その他の部分を除去する（第５の工程）。第５段階において、配線部５２の基部５２ｂを同時に除去する。例えば、シリコン基板５１の第２の主面ＳＦ２にガラス基板５４が露出するまで、シリコン基板５１の第２の主面ＳＦ２を均一に除去する。
尚、本明細書において、ガラスがその周囲に埋め込まれた配線部５２ａ及び包囲部５５を残してガラス基板とシリコン基板とを除去する工程を基板化工程という。 (G) Among the silicon substrate 51, the wiring part 52a and the surrounding part 55 in which a part of the glass substrate 54 is embedded are left, and the other parts are removed (fifth step). In the fifth stage, the base portion 52b of the wiring portion 52 is simultaneously removed. For example, the second main surface SF2 of the silicon substrate 51 is uniformly removed until the glass substrate 54 is exposed on the second main surface SF2 of the silicon substrate 51.
In the present specification, the glass leaving a wiring portion 52a and the surrounding section 55 is embedded in around the step of removing the glass substrate and the silicon substrate that substrate step.

具体的には、先ず、シリコン基板５１の第２の主面ＳＦ２に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板５１の第２の主面ＳＦ２に配線部５２の基部５２ｂを除くその他の部分５２ａ及び包囲部５５が露出するまで実施する。その後、シリコン基板５１の第２の主面ＳＦ２に対して、化学機械研磨（ＣＭＰ）を実施する。これにより、配線部５２の基部５２ｂを除くその他の部分５２ａ及び包囲部５５が露出したシリコン基板５１の第２の主面ＳＦ２を、鏡面に仕上げることができる。以上の工程を経て、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板を製造することができる。   Specifically, first, grinding using a diamond grindstone is performed on the second main surface SF2 of the silicon substrate 51. This grinding is performed until the other portion 52a excluding the base portion 52b of the wiring portion 52 and the surrounding portion 55 are exposed on the second main surface SF2 of the silicon substrate 51. Thereafter, chemical mechanical polishing (CMP) is performed on the second main surface SF <b> 2 of the silicon substrate 51. As a result, the second main surface SF2 of the silicon substrate 51 from which the other portion 52a excluding the base portion 52b of the wiring portion 52 and the surrounding portion 55 are exposed can be finished to a mirror surface. Through the above steps, the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C can be manufactured.

以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。   As described above, according to the first embodiment of the present invention, the following operational effects can be obtained.

軟化したガラスを配線部５２ａの周囲を押し込む際に配線部５２ａがガラスから受ける力や、その後にガラスを冷却する際にガラスとシリコンとの熱膨張係数の違いに起因して配線部５２ａがガラスから受ける力により、配線部５２ａを支持するシリコン基板５１から配線部５２ａが折れるなどの棄損が発生するおそれがあった。しかし、本発明の第１の実施の形態では、図４（ａ）〜図４（ｃ）に示したように、同じシリコン部材として、配線部５２ａを囲む包囲部５５を同時にガラス基板５４の内部に配置する。これにより、その製造工程において配線部５２ａが受ける力を包囲部５５が遮り、配線部５２ａの棄損を抑制することができる。よって、信頼性の高い配線部５２ａを有するシリコン配線埋込ガラス基板を提供することができる。   The wiring portion 52a is made of glass due to the force that the wiring portion 52a receives from the glass when the softened glass is pushed around the wiring portion 52a, and the difference in thermal expansion coefficient between the glass and silicon when the glass is subsequently cooled. There is a possibility that a loss such as breaking of the wiring portion 52a from the silicon substrate 51 supporting the wiring portion 52a may occur due to a force received from the wiring board 52a. However, in the first embodiment of the present invention, as shown in FIG. 4A to FIG. 4C, the surrounding portion 55 surrounding the wiring portion 52a is simultaneously formed inside the glass substrate 54 as the same silicon member. To place. Thereby, the surrounding part 55 blocks | interrupts the force which the wiring part 52a receives in the manufacturing process, and can suppress the loss of the wiring part 52a. Therefore, it is possible to provide a silicon wiring embedded glass substrate having a highly reliable wiring portion 52a.

また、図４（ａ）に示したように、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、同じ断面における包囲部５５の内周の形状の相似形である。これにより、包囲部５５の形成が容易になる。   As shown in FIG. 4A, the shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery of the surrounding portion 55 in the same cross section. Thereby, formation of the surrounding part 55 becomes easy.

また、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状は、４つの線分Ｌ１〜Ｌ４で囲まれた四角形であり、４つの線分Ｌ１〜Ｌ４は曲線Ｒ１〜Ｒ４により接続されている。これにより、配線部５２ａの強度が増加する。   Further, the shape of the wiring part 52a in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments L1 to L4, and the four line segments L1 to L4 are connected by the curves R1 to R4. ing. Thereby, the intensity | strength of the wiring part 52a increases.

また、第１の主面ＳＦ１に平行な断面における包囲部５５の内周の形状は、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。これにより、包囲部５５の強度が増加する。   Further, the shape of the inner periphery of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments, and the four line segments are connected by a curve. Thereby, the intensity | strength of the surrounding part 55 increases.

また、第１の主面ＳＦ１に平行な断面における包囲部５５の外周の形状は、４つの線分で囲まれた四角形であり、４つの線分は曲線により接続されている。これにより、包囲部５５の強度が増加する。   Further, the shape of the outer periphery of the surrounding portion 55 in the cross section parallel to the first main surface SF1 is a quadrangle surrounded by four line segments, and the four line segments are connected by a curve. Thereby, the intensity | strength of the surrounding part 55 increases.

また、図５（ａ）〜図５（ｅ）に示したように、第１の工程において、少なくとも配線部５２の基部５２ｂの断面積が、配線部５２の他の部分５２ａの断面積よりも大きくなるように配線部５２を形成する。これにより、凸状の配線部５２の根元部分の強度が増すので、第３の工程及び第４の工程における配線部５２の折れなどの破損を更に抑制することができる。第５段階において、配線部５２の基部５２ｂを同時に除去するので、配線部５２ａの最終形状の精度が良くなる。すなわち、配線部５２の基部５２ｂを除くその他の部分５２ａの断面形状が均一になる。   In addition, as shown in FIGS. 5A to 5E, in the first step, at least the cross-sectional area of the base portion 52b of the wiring portion 52 is larger than the cross-sectional area of the other portion 52a of the wiring portion 52. The wiring part 52 is formed to be large. As a result, the strength of the root portion of the convex wiring portion 52 is increased, so that damage such as breakage of the wiring portion 52 in the third step and the fourth step can be further suppressed. In the fifth stage, since the base 52b of the wiring part 52 is removed at the same time, the accuracy of the final shape of the wiring part 52a is improved. That is, the cross-sectional shape of the other part 52a excluding the base part 52b of the wiring part 52 becomes uniform.

（第１の変形例）
図４（ａ）に示した配線部５２ａ及び包囲部５５の形状は一例であって、配線部５２ａ及び包囲部５５は、その他にも様々な形状を取ることができる。 (First modification)
The shape of the wiring part 52a and the surrounding part 55 shown in FIG. 4A is an example, and the wiring part 52a and the surrounding part 55 can take various other shapes.

例えば、図６（ａ）に示すように、配線部６２ａの形状は、４つの線分で囲まれた四角形であって、４つの線分は直接接続されていても構わない。すなわち、配線部６２ａの形状は、４つの角が曲線状に面取りされていない四角形であってもよい。配線部６２ａの重心位置は、包囲部５５の重心位置と一致している。なお、図６（ａ）の包囲部５５は、図４（ａ）のそれと同じであり、説明を省略する。   For example, as shown in FIG. 6A, the shape of the wiring part 62a is a quadrangle surrounded by four line segments, and the four line segments may be directly connected. That is, the shape of the wiring part 62a may be a quadrangle whose four corners are not chamfered in a curved shape. The barycentric position of the wiring part 62a matches the barycentric position of the surrounding part 55. The surrounding portion 55 in FIG. 6A is the same as that in FIG.

また、図６（ｂ）に示すように、配線部７２ａの形状は、円形或いは楕円形であってもよい。配線部７２ａの中心位置は、包囲部５５の重心位置と一致している。なお、図６（ｂ）の包囲部５５も、図４（ａ）のそれと同じである。図６（ａ）及び図６（ｂ）は、第１の主面ＳＦ１に平行な断面における配線部５２ａの形状が、同じ断面における包囲部５５の内周の形状の相似形でない例に相当する。   Further, as shown in FIG. 6B, the shape of the wiring part 72a may be circular or elliptical. The center position of the wiring part 72 a coincides with the center of gravity position of the surrounding part 55. The surrounding portion 55 in FIG. 6B is also the same as that in FIG. 6A and 6B correspond to an example in which the shape of the wiring portion 52a in the cross section parallel to the first main surface SF1 is not similar to the shape of the inner periphery of the surrounding portion 55 in the same cross section. .

また、図６（ｃ）に示すように、配線部７２ａの形状が円形或いは楕円形であり、且つ包囲部６５の形状も、配線部７２ａと同心上に配置された円形或いは楕円形であってもよい。   Further, as shown in FIG. 6C, the shape of the wiring portion 72a is circular or elliptical, and the shape of the surrounding portion 65 is also circular or elliptical arranged concentrically with the wiring portion 72a. Also good.

また、図６（ｄ）に示すように、配線部６２ａの形状が面取りの無い四角形であり、且つ包囲部７５の形状も面取りの無い四角形であってもよい。配線部６２ａの重心位置は、包囲部７５の重心位置と一致している。図６（ｃ）及び図６（ｄ）は、第１の主面ＳＦ１に平行な断面における配線部７２ａ、６２ａの形状が、同じ断面における包囲部６５、７５の内周の形状の相似形である例に相当する。   Further, as shown in FIG. 6D, the shape of the wiring part 62a may be a square without chamfering, and the shape of the surrounding part 75 may be a square without chamfering. The barycentric position of the wiring part 62a coincides with the barycentric position of the surrounding part 75. 6 (c) and 6 (d), the shape of the wiring portions 72a and 62a in the cross section parallel to the first main surface SF1 is similar to the shape of the inner periphery of the surrounding portions 65 and 75 in the same cross section. This corresponds to an example.

（第２の変形例）
図４（ａ）及び図６（ａ）〜図６（ｄ）に示した配線部５２ａ、６２ａ、７２ａの数はそれぞれ１つであったが、複数であっても構わない。すなわち、包囲部５５、７５は、複数の配線部５２ａ、６２ａ、７２ａを囲んでいてもよい。複数の配線部５２ａ、６２ａ、７２ａの一部に例えば折れが発生しても残りの配線部５２ａ、６２ａ、７２ａにより導通を確保することができるので、オープン不良の確率が下がる。 (Second modification)
Although the number of the wiring portions 52a, 62a, and 72a shown in FIGS. 4A and 6A to 6D is one, it may be plural. That is, the surrounding portions 55 and 75 may surround the plurality of wiring portions 52a, 62a, and 72a. Even if a part of the plurality of wiring parts 52a, 62a, 72a is broken, for example, the remaining wiring parts 52a, 62a, 72a can ensure conduction, so the probability of open failure is lowered.

図７（ａ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部５２ａが配置されている例を示す。図７（ｂ）は、包囲部５５の内側に、縦横２×５で配列された１０個の配線部５２ａが配置されている例を示す。   FIG. 7A shows an example in which four wiring portions 52 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding portion 55. FIG. 7B shows an example in which ten wiring portions 52 a arranged in a vertical and horizontal direction of 2 × 5 are arranged inside the surrounding portion 55.

図７（ｃ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部６２ａが配
置されている例を示す。図７（ｄ）は、包囲部５５の内側に、縦横２×５で配列された１
０個の配線部６２ａが配置されている例を示す。 FIG. 7C shows an example in which four wiring parts 62 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 55. FIG. 7 (d) shows the arrangement of 1 × 2 × 5 arranged inside the enclosure 55.
An example in which zero wiring portions 62a are arranged is shown.

図７（ｅ）は、包囲部５５の内側に、縦横２×２で配列された４つの配線部７２ａが配置されている例を示す。図７（ｆ）は、包囲部５５の内側に、縦横２×５で配列された１０個の配線部７２ａが配置されている例を示す。   FIG. 7E shows an example in which four wiring parts 72 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 55. FIG. 7F shows an example in which ten wiring portions 72 a arranged in a vertical and horizontal direction of 2 × 5 are arranged inside the surrounding portion 55.

図７（ｇ）は、包囲部７５の内側に、縦横２×２で配列された４つの配線部６２ａが配置されている例を示す。図７（ｈ）は、包囲部７５の内側に、縦横２×５で配列された１０個の配線部６２ａが配置されている例を示す。   FIG. 7G shows an example in which four wiring parts 62 a arranged in a vertical and horizontal direction of 2 × 2 are arranged inside the surrounding part 75. FIG. 7 (h) shows an example in which ten wiring parts 62 a arranged in the vertical and horizontal directions of 2 × 5 are arranged inside the surrounding part 75.

（第３の変形例）
以上の例では、主として、包囲部７５の外周がシリコン配線埋込ガラス基板の外周より内側に形成されている例により説明したが、本発明はこれに限定されるものではなく、包囲部７５の外周がシリコン配線埋込ガラス基板の外周に一致するように包囲部７５が形成されていてもよい。すなわち、本発明では、シリコン配線埋込ガラス基板の外周側面が露出された包囲部７５の表面により形成されている。 (Third Modification)
In the above example, the example in which the outer periphery of the surrounding portion 75 is mainly formed inside the outer periphery of the silicon wiring embedded glass substrate has been described. However, the present invention is not limited to this, and the surrounding portion 75 The surrounding portion 75 may be formed so that the outer periphery coincides with the outer periphery of the silicon wiring embedded glass substrate. That is, in this invention, it forms with the surface of the surrounding part 75 from which the outer peripheral side surface of the silicon | silicone wiring embedding glass substrate was exposed.

包囲部７５の表面により外周側面が形成されたシリコン配線埋込ガラス基板は、例えば、以下のようにして作製される。
まず、単結晶シリコンから成るシリコンウエハを準備して、図１２に示すように、そのシリコンウエハの第１主面に、不純物が添加された単結晶シリコンからなる複数の凸状の配線部６２ａと、そのうちの４つの配線部６２ａを囲む凸状の包囲部７５が一体化された一体包囲部７５０を形成する。そして、上述した基板化工程を経て、複数のシリコン配線埋込ガラス基板が一体化されたシリコン配線埋込ガラス基板集合体を作製する。そしてそのシリコン配線埋込ガラス基板集合体を切断線８０に沿って一体包囲部７５０の部分で切断することにより、個々のシリコン配線埋込ガラス基板に分離する。
尚、包囲部７５に内包される配線部６２ａの数は、４つに限定されるものではないことは言うまでもなく、１又は２以上の任意の数の配線部６２ａを包囲部７５内に設けることができる。
このようにすると、シリコン配線埋込ガラス基板集合体を個々のシリコン配線埋込ガラス基板に分離する際に、強度の高い一体包囲部７５０の部分で切断することになり、切断時のストレスが配線部６２ａにかかるのを防止でき、効果的に配線部６２ａを保護できる。 The silicon wiring embedded glass substrate in which the outer peripheral side surface is formed by the surface of the surrounding portion 75 is manufactured as follows, for example.
First, a silicon wafer made of single crystal silicon is prepared, and a plurality of convex wiring portions 62a made of single crystal silicon doped with impurities are formed on the first main surface of the silicon wafer, as shown in FIG. Thus, an integral surrounding portion 750 is formed in which convex surrounding portions 75 surrounding the four wiring portions 62a are integrated. Then, through the above-described substrate forming step, a silicon wiring embedded glass substrate aggregate in which a plurality of silicon wiring embedded glass substrates are integrated is manufactured. Then, the silicon wiring embedded glass substrate aggregate is cut along the cutting line 80 at a portion of the integral surrounding portion 750 to be separated into individual silicon wiring embedded glass substrates.
Needless to say, the number of wiring parts 62a included in the surrounding part 75 is not limited to four, and any number of wiring parts 62a of 1 or 2 or more is provided in the surrounding part 75. Can do.
In this case, when the silicon wiring embedded glass substrate aggregate is separated into individual silicon wiring embedded glass substrates, cutting is performed at the high-strength integral surrounding portion 750, and the stress at the time of cutting is reduced by the wiring. It can prevent applying to the part 62a, and can protect the wiring part 62a effectively.

（第２の実施の形態）
図８（ａ）〜図８（ｅ）を参照して、第２の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を説明する。なお、第２の実施の形態に係わる製造方法により製造されるシリコン配線埋込ガラス基板の構成は、図４（ａ）〜図４（ｃ）に示した構成と同じであり、説明を省略する。 (Second Embodiment)
With reference to FIGS. 8A to 8E, a method of manufacturing a silicon wiring embedded glass substrate according to the second embodiment will be described. The configuration of the silicon wiring embedded glass substrate manufactured by the manufacturing method according to the second embodiment is the same as the configuration shown in FIGS. 4A to 4C, and the description thereof is omitted. .

（イ）先ず、図８（ｂ）に示すように、単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、不純物が添加された単結晶シリコンからなる凸状の配線部５２及び配線部５２を囲む凸状の包囲部５５を形成する（第１の工程）。第１の工程において、包囲部５５の基部５５ｂの断面積が、包囲部５５の他の部分５５ａの断面積よりも大きくなるように包囲部５５を形成する。例えば、基部５５ｂを、シリコン基板５１の第２の主面ＳＦ２に向かって拡がるテーパー形状に形成する。   (A) First, as shown in FIG. 8B, a convex wiring portion 52 and wiring made of single crystal silicon doped with impurities on the first main surface SF1 of the silicon substrate 51 made of single crystal silicon. A convex surrounding portion 55 surrounding the portion 52 is formed (first step). In the first step, the surrounding portion 55 is formed so that the cross-sectional area of the base portion 55 b of the surrounding portion 55 is larger than the cross-sectional area of the other portion 55 a of the surrounding portion 55. For example, the base 55b is formed in a tapered shape that expands toward the second main surface SF2 of the silicon substrate 51.

（ロ）図８（ｃ）に示すように、ガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。その後、図８（ｄ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の配線部５２及び包囲部５５の周囲に埋め込む（第３の工程）。   (B) As shown in FIG. 8C, the third main surface SF3 of the glass substrate 54 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). Thereafter, as shown in FIG. 8D, the glass substrate 54 is softened by applying heat, and a part of the glass substrate 54 is embedded around the wiring part 52 and the surrounding part 55 of the silicon substrate 51 (third Process).

（ハ）その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４のうち、配線部５２及び包囲部５５ａの周囲に埋め込まれた部分を残し、その他の部分を除去する。   (C) Thereafter, the glass substrate 54 is cooled (fourth step). And the part embedded in the circumference | surroundings of the wiring part 52 and the surrounding part 55a is left among the glass substrates 54, and another part is removed.

（ニ）図８（ｅ）に示すように、シリコン基板５１のうち、ガラス基板５４の一部がその周囲に埋め込まれた配線部５２及び包囲部５５ａを残し、その他の部分を除去する（第５の工程）。第５段階において、包囲部５５の基部５５ｂを同時に除去する。以上の工程を経て、図４（ａ）〜図４（ｃ）に示したシリコン配線埋込ガラス基板を製造することができる。なお、第１の工程〜第５の工程の詳細な手順及び手段は、第１の実施の形態と同じであり、説明を省略する。   (D) As shown in FIG. 8 (e), among the silicon substrate 51, a part of the glass substrate 54 is left with the wiring part 52 and the surrounding part 55a embedded therein, and the other part is removed (first). Step 5). In the fifth stage, the base portion 55b of the surrounding portion 55 is simultaneously removed. Through the above steps, the silicon wiring embedded glass substrate shown in FIGS. 4A to 4C can be manufactured. Note that the detailed procedure and means of the first to fifth steps are the same as those in the first embodiment, and a description thereof will be omitted.

以上説明したように、本発明の第２の実施の形態によれば、以下の作用効果が得られる。   As described above, according to the second embodiment of the present invention, the following operational effects can be obtained.

図８（ａ）〜図８（ｅ）に示したように、第１の工程において、少なくとも包囲部５５の基部５５ｂの断面積が、包囲部５５の他の部分５５ａの断面積よりも大きくなるように包囲部５５を形成する。これにより、凸状の包囲部５５の根元部分の強度が増すので、第３の工程及び第４の工程における包囲部５５の折れなどの破損を抑制することができる。よって、包囲部５５に囲まれた配線部５２の破損を更に抑制することができる。第５段階において、包囲部５５の基部５５ｂを同時に除去するので、包囲部５５ａの最終形状の精度が良くなる。すなわち、包囲部５５の基部５５ｂを除くその他の部分５５ａの断面形状が均一になる。   As shown in FIGS. 8A to 8E, in the first step, at least the cross-sectional area of the base portion 55b of the surrounding portion 55 is larger than the cross-sectional area of the other portion 55a of the surrounding portion 55. Thus, the surrounding portion 55 is formed. Thereby, since the intensity | strength of the root part of the convex surrounding part 55 increases, damages, such as a break of the surrounding part 55 in a 3rd process and a 4th process, can be suppressed. Therefore, damage to the wiring part 52 surrounded by the surrounding part 55 can be further suppressed. In the fifth stage, since the base portion 55b of the surrounding portion 55 is removed at the same time, the accuracy of the final shape of the surrounding portion 55a is improved. That is, the cross-sectional shape of the other portion 55a excluding the base portion 55b of the surrounding portion 55 is uniform.

なお、包囲部５５の基部５５ｂと配線部５２の基部５２ｂとを別の実施の形態で示したが、勿論、同時に両方の基部５５ｂ、５２ｂを形成すれば、更に配線部及び包囲部の破損を抑制することができる。   Although the base portion 55b of the surrounding portion 55 and the base portion 52b of the wiring portion 52 are shown in different embodiments, of course, if both the base portions 55b and 52b are formed at the same time, the wiring portion and the surrounding portion are further damaged. Can be suppressed.

（第３の実施の形態）
図２及び図３では、総ての配線２８が、第１の固定基板２の第１の主面の１辺に沿って配置され、電極パッド１８にそれぞれ接続されている場合を示したが、配線２８のうち、固定電極２５に接続される配線２８は、電極パッド１８を介さずに、直接、固定電極２５に接続しても構わない。 (Third embodiment)
FIGS. 2 and 3 show the case where all the wirings 28 are arranged along one side of the first main surface of the first fixed substrate 2 and are respectively connected to the electrode pads 18. Of the wiring 28, the wiring 28 connected to the fixed electrode 25 may be directly connected to the fixed electrode 25 without using the electrode pad 18.

図９（ａ）及び図９（ｂ）を参照して、本発明の第３の実施の形態に係わる半導体装置の概略構成を、図１（ａ）及び図１（ｂ）の半導体装置との対比において説明する。加速度センサチップＡは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面に配置されているが、この主面の１辺に沿っては配置されていない。   Referring to FIGS. 9A and 9B, the schematic configuration of the semiconductor device according to the third embodiment of the present invention is compared with the semiconductor device of FIGS. 1A and 1B. The comparison will be described. The acceleration sensor chip A includes a plurality of pads made of metal electrodes. All the pads are arranged on the main surface of the acceleration sensor chip A facing one open surface of the plastic package body 102, but are not arranged along one side of the main surface.

図１０を参照して、図９の加速度センサチップＡの概略構成を、図２の加速度センサチップＡとの対比において説明する。   With reference to FIG. 10, the schematic configuration of the acceleration sensor chip A in FIG. 9 will be described in comparison with the acceleration sensor chip A in FIG.

センサ本体１の一表面側において、隣り合う窓孔１７の間のフレーム部１１には、例えば、Ａｌ−Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。しかし、各固定子１６に、電極パッド１８は形成されていない。フレーム部１１に形成された電極パッド１８は、可動電極１５Ａ及び可動電極１５Ｂに電気的に接続されている。   On one surface side of the sensor body 1, a circular electrode pad 18 made of a metal thin film such as an Al—Si film is formed on the frame portion 11 between adjacent window holes 17. However, the electrode pad 18 is not formed on each stator 16. The electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B.

第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線３８と、第１の主面の法線に垂直な方向において配線３８を囲む筒状体３９と、第２の主面上に形成された複数の固定電極２５とを備える。   The first fixed substrate 2 includes a plurality of wirings 38 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (surface overlapping the sensor body 1) facing the first main surface. And a cylindrical body 39 surrounding the wiring 38 in a direction perpendicular to the normal line of the first main surface, and a plurality of fixed electrodes 25 formed on the second main surface.

固定電極２５Ａａ及び固定電極２５Ａｂは、対を成して可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａ及び固定電極２５Ｂｂは、対を成して可動電極１５Ｂに対向して配置されている。   The fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A. Similarly, the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B.

各配線３８は、第１の固定基板２の第２の主面において、固定電極２５Ａａ、２５Ａｂ、２５Ｂａ、２５Ｂｂ、及びセンサ本体１上の電極パッド１８に、それぞれ電気的に接続されている。図示は省略するが、第１の固定基板２の第１の主面のうち配線３８の他端が位置する領域には金属電極が形成されている。図９のボンディングワイヤＷは、この金属電極（パッド）に接続されている。これにより、各固定電極２５の電位及び可動電極１５の電位をそれぞれ加速度センサチップＡの外部へ取り出すことができる。なお、筒状体３９は、配線３８と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体３９の両端部を、配線３８と同様にして、固定電極２５Ａａ、２５Ａｂ、２５Ｂａ、２５Ｂｂ、センサ本体１上の電極パッド１８及び金属電極（パッド）に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。 Each wiring 38 is electrically connected to the fixed electrodes 25 </ b> Aa, 25 </ b> Ab, 25 </ b> Ba, 25 </ b> Bb and the electrode pad 18 on the sensor body 1 on the second main surface of the first fixed substrate 2. Although not shown, a metal electrode is formed in a region of the first main surface of the first fixed substrate 2 where the other end of the wiring 38 is located. The bonding wire W in FIG. 9 is connected to this metal electrode (pad). Thereby, the potential of each fixed electrode 25 and the potential of the movable electrode 15 can be taken out of the acceleration sensor chip A, respectively. The cylindrical body 39 may be formed of the same material as the wiring 38, for example, silicon doped with impurities at a high concentration. In this case, both ends of the cylindrical body 39 may be connected to the fixed electrodes 25Aa, 25Ab, 25Ba, 25Bb, the electrode pad 18 on the sensor body 1 and the metal electrode (pad) in the same manner as the wiring 38. Thereby, since a contact area increases, the reliability of electrical connection increases and connection resistance is reduced.

図１１を参照して、図９の加速度センサチップＡの断面構成を、図３の加速度センサチップＡとの対比において説明する。図１１は、一対の支持ばね部１４を通る直線に垂直であって、固定電極２５に接続された配線３８及び筒状体３９の切断面における加速度センサチップＡの構成を示す。   With reference to FIG. 11, the cross-sectional structure of the acceleration sensor chip A of FIG. 9 will be described in comparison with the acceleration sensor chip A of FIG. FIG. 11 shows a configuration of the acceleration sensor chip A on a cut surface of the wiring 38 and the cylindrical body 39 which is perpendicular to a straight line passing through the pair of support spring portions 14 and connected to the fixed electrode 25.

第１の固定基板２の配線３８の一端は、固定電極２５に電気的に接続されている。具体的には、配線３８は、図３に示した電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６を介さず、直接、固定電極２５に接続されている。配線３８の他端は、第１の固定基板２の第１の主面に表出している。そして、図９のボンディングワイヤＷは、配線３８の他端に接続された金属電極（パッド）にボンディングされる。一方、筒状体３９は、配線３８から一定の間隔をおいて配線３８の周りを取り囲んでいる。筒状体３９の一端は、固定電極２５に電気的に接続され、その他端は、第１の固定基板２の第１の主面に表出している。筒状体３９と配線３８との隙間には、ガラス基板２０が配置されている。 One end of the wiring 38 of the first fixed substrate 2 is electrically connected to the fixed electrode 25. Specifically, the wiring 38 is directly connected to the fixed electrode 25 without passing through the electrode pad 18, the stator 16, the connecting conductor portion 16 d, and the metal wiring 26 shown in FIG. 3. The other end of the wiring 38 is exposed on the first main surface of the first fixed substrate 2. 9 is bonded to a metal electrode (pad) connected to the other end of the wiring 38. On the other hand, the cylindrical body 39 surrounds the wiring 38 with a certain distance from the wiring 38. One end of the cylindrical body 39 is electrically connected to the fixed electrode 25, and the other end is exposed on the first main surface of the first fixed substrate 2. In the gap between the cylindrical body 39 and the wiring 38, the glass substrate 20 is disposed.

以上の相違点を除き、図９（ａ）及び図９（ｂ）の半導体装置の構成、図１０及び図１１の加速度センサチップＡの構成は、図１（ａ）及び図１（ｂ）の半導体装置、図２及び図３の加速度センサチップＡと同じである。   Except for the above differences, the configuration of the semiconductor device of FIGS. 9A and 9B and the configuration of the acceleration sensor chip A of FIGS. 10 and 11 are the same as those of FIGS. 1A and 1B. The semiconductor device is the same as the acceleration sensor chip A in FIGS. 2 and 3.

以上説明したように、第３の実施の形態によれば、配線３８が、図３に示した電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６を介さず、直接、固定電極２５に接続されている。このため、電極パッド１８、固定子１６、連絡用導体部１６ｄ、及び金属配線２６の間での接触不良の発生や接触抵抗の増大を抑制して、電気的な接続の信頼性を高めることができる。また、電極パッド１８、固定子１６、連絡用導体部１６ｄ、金属配線２６等の部品が不要となり、製造コストや製造工程の削減、デバイスの軽量化などに貢献する。   As described above, according to the third embodiment, the wiring 38 is directly connected to the fixed electrode without passing through the electrode pad 18, the stator 16, the connecting conductor portion 16d, and the metal wiring 26 shown in FIG. 25. For this reason, it is possible to suppress the occurrence of contact failure and increase in contact resistance among the electrode pad 18, the stator 16, the connecting conductor portion 16 d, and the metal wiring 26, thereby improving the reliability of electrical connection. it can. Further, parts such as the electrode pad 18, the stator 16, the connecting conductor portion 16d, and the metal wiring 26 become unnecessary, which contributes to reduction in manufacturing cost, manufacturing process, and weight reduction of the device.

（その他の実施の形態）
上記のように、本発明は、３つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
As described above, the present invention has been described with reference to three embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

１又は２以上の配線部５２ａを１つの包囲部５５で取り囲む例を示したが、本発明はこれに限定されない。１又は２以上の配線部５２ａを、２以上の包囲部５５で取り囲んでも構わない。すなわち、２重、３重、・・・の包囲部５５が、１又は２以上の配線部５２ａの周囲を囲んでいても良い。これにより、包囲部５５は、配線部５２ａが受ける力を更に遮ることができるので、配線部５２ａの棄損を更に抑制することができる。
また、図４（ａ）や図６に示したように、配線部５２ａ及び包囲部５５の形状が四角形である場合を示したが、三角形、五角形、・・・など、その他の多角形であっても構わない。 Although the example which surrounds the 1 or 2 or more wiring part 52a with the one surrounding part 55 was shown, this invention is not limited to this. One or two or more wiring parts 52 a may be surrounded by two or more surrounding parts 55. That is, a double, triple,... Surrounding portion 55 may surround one or more wiring portions 52a. Thereby, since the surrounding part 55 can further interrupt | block the force which the wiring part 52a receives, the loss of the wiring part 52a can further be suppressed.
Moreover, as shown in FIG. 4A and FIG. 6, the case where the shape of the wiring part 52a and the surrounding part 55 is a quadrangle is shown, but other polygons such as a triangle, a pentagon,. It doesn't matter.

また、図５（ｂ）等に示したように、シリコン基板５１の主面に凸状の配線部５２及び包囲部５５を形成する第１の工程では、単結晶シリコンから成るシリコン基板５１の一部を加工して、単結晶シリコンから成る配線部５２及び包囲部５５を形成した。しかし、本発明はこれに限定されることはない。例えば、単結晶シリコンから成るシリコン基板５１の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸状の配線部５２及び包囲部５５を形成してもよい。   Further, as shown in FIG. 5B and the like, in the first step of forming the convex wiring portion 52 and the surrounding portion 55 on the main surface of the silicon substrate 51, the silicon substrate 51 made of single crystal silicon is used. The wiring portion 52 and the surrounding portion 55 made of single crystal silicon were formed by processing the portion. However, the present invention is not limited to this. For example, a silicon film made of polycrystalline silicon is deposited on the main surface of a silicon substrate 51 made of single crystal silicon, and a part of the silicon film is removed to form a convex wiring portion 52 and a surrounding portion 55 made of polycrystalline silicon. May be formed.

本発明の実施の形態では、ＭＥＭＳデバイスの一例として静電容量型の加速度センサチップＡについて説明したが、本発明は、静電容量型の加速度センサチップＡ以外のＭＥＭＳデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ＩＣチップなどにも適用することができる。即ち、センサ本体１によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。   In the embodiment of the present invention, the capacitance type acceleration sensor chip A has been described as an example of the MEMS device. However, the present invention is not limited to the capacitance type acceleration sensor chip A, for example, a piezoresistive type. The present invention can also be applied to an acceleration sensor chip, a gyro sensor, a micro actuator, a micro relay, an infrared sensor, and an IC chip. That is, the sensing object by the sensor body 1 is not limited to acceleration, but may be pressure, angle, angular velocity, or the like.

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。   Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters according to the scope of claims reasonable from this disclosure.

Claims (12)

対向する第１の主面及び第２の主面を有するシリコン配線埋込ガラス基板であって、
ガラス基体と、該ガラス基体を前記第１の主面から前記第２の主面に貫通するシリコン配線部と、前記第１の主面に平行な横断面において前記シリコン配線部を囲む包囲部と、を有することを特徴とするシリコン配線埋込ガラス基板。A silicon wiring embedded glass substrate having a first main surface and a second main surface facing each other,
A glass substrate, a silicon wiring portion penetrating the glass substrate from the first main surface to the second main surface, and an enclosing portion surrounding the silicon wiring portion in a cross section parallel to the first main surface; A silicon wiring embedded glass substrate characterized by comprising: 前記横断面における前記シリコン配線部の形状は、当該横断面における前記包囲部の内周の形状の相似形であることを特徴とする請求項１に記載のシリコン配線埋込ガラス基板。   2. The silicon wiring embedded glass substrate according to claim 1, wherein the shape of the silicon wiring portion in the transverse section is similar to the shape of the inner periphery of the surrounding portion in the transverse section. 前記横断面における前記シリコン配線部の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする請求項１又は２に記載のシリコン配線埋込ガラス基板。   3. The silicon according to claim 1, wherein the shape of the silicon wiring portion in the transverse section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. Wiring embedded glass substrate. 前記横断面における前記包囲部の内周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする請求項１〜３のいずれか一項に記載のシリコン配線埋込ガラス基板。   The shape of the inner periphery of the surrounding portion in the transverse section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. A silicon wiring embedded glass substrate according to claim 1. 前記横断面における前記包囲部の外周の形状は、３以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする請求項１〜４のいずれか一項に記載のシリコン配線埋込ガラス基板。   The shape of the outer periphery of the surrounding portion in the transverse section is a polygon surrounded by three or more line segments, and the line segments are connected by a curve. The silicon wiring embedded glass substrate according to one item. 前記包囲部は、複数の前記シリコン配線部を囲んでいることを特徴とする請求項１及び３〜５のいずれか一項に記載のシリコン配線埋込ガラス基板。   6. The silicon wiring embedded glass substrate according to claim 1, wherein the surrounding portion surrounds a plurality of the silicon wiring portions. 前記横断面において、前記包囲部の外周がシリコン配線埋込ガラス基板の外周に一致する請求項１〜６のいずれか一項に記載のシリコン配線埋込ガラス基板。   The silicon wiring embedded glass substrate according to claim 1, wherein an outer periphery of the surrounding portion coincides with an outer periphery of the silicon wiring embedded glass substrate in the transverse section. シリコン基板の一主面に、不純物が添加された凸状のシリコン配線部と該シリコン配線部を囲む凸状の包囲部を形成する凸部形成工程と、
前記シリコン基板の一主面上において、熱を加えて軟化させたガラスで前記シリコン配線部及び前記包囲部を埋め込んでガラス基体部を形成するガラス埋込工程と、
前記シリコン配線部の上面及び前記包囲部の上面を含む平面と前記一主面の間にあるガラス基体部を除く余剰ガラスと前記シリコン基板とを除去すること基板化工程と、
を含むシリコン配線埋込ガラス基板の製造方法。A convex portion forming step of forming a convex silicon wiring portion doped with impurities and a convex surrounding portion surrounding the silicon wiring portion on one main surface of the silicon substrate;
A glass embedding step of embedding the silicon wiring portion and the surrounding portion with glass softened by applying heat on one main surface of the silicon substrate;
Removing the surplus glass and the silicon substrate excluding the glass substrate portion between the plane including the upper surface of the silicon wiring portion and the upper surface of the surrounding portion and the one main surface;
A method of manufacturing a silicon wiring embedded glass substrate comprising: 前記ガラス埋込工程は、
ガラス基板の主面を前記シリコン基板の一主面に重ね合わせる第１の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部により前記シリコン配線部及び前記包囲部を埋め込む第２の工程と、
を含む請求項８記載のシリコン配線埋込ガラス基板の製造方法。The glass embedding step includes
A first step of superimposing the principal surface of the glass substrate on one principal surface of the silicon substrate;
A second step of applying heat to the glass substrate to soften and embedding the silicon wiring portion and the surrounding portion with a part of the glass substrate;
The manufacturing method of the silicon wiring embedded glass substrate of Claim 8 containing this. 前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記シリコン配線部の基部の断面積が、前記シリコン配線部の他の部分の断面積よりも大きくなるように前記シリコン配線部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する請求項８又は９に記載のシリコン配線埋込ガラス基板の製造方法。In the convex forming step,
Forming the silicon wiring portion such that the cross-sectional area of the base portion of the silicon wiring portion connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other portion of the silicon wiring portion;
In the substrate forming step,
The method of manufacturing a silicon wiring embedded glass substrate according to claim 8 or 9, wherein the silicon substrate is removed together with the base. 前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記包囲部の基部の断面積が、前記包囲部の他の部分の断面積よりも大きくなるように前記包囲部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する請求項８〜１０のうちのいずれか１つに記載のシリコン配線埋込ガラス基板の製造方法。In the convex forming step,
Forming the enclosure so that the cross-sectional area of the base of the enclosure connected to one main surface of the silicon substrate is larger than the cross-sectional area of the other part of the enclosure;
In the substrate forming step,
The method of manufacturing a silicon wiring embedded glass substrate according to claim 8, wherein the silicon substrate is removed together with the base portion. 前記凸部形成工程において、
シリコン基板の一主面に、複数の前記シリコン配線部を形成し、その１又は２以上のシリコン配線部をそれぞれ包囲する複数の前記包囲部が一体化された一体包囲部を形成し、
前記基板化工程の後に、
前記一体包囲部を切断することにより、それぞれ１又は２以上の前記包囲部と当該包囲部に内包されたシリコン配線部を含んでなる複数のシリコン配線埋込ガラス基板を作製する請求項８〜１１のうちのいずれか１つに記載のシリコン配線埋込ガラス基板の製造方法。In the convex forming step,
Forming a plurality of silicon wiring portions on one main surface of the silicon substrate, and forming an integral surrounding portion in which the plurality of surrounding portions surrounding each of the one or more silicon wiring portions are integrated;
After the substrate forming step,
12. A plurality of silicon wiring embedded glass substrates each including one or two or more surrounding portions and a silicon wiring portion included in the surrounding portions are produced by cutting the integral surrounding portion. The manufacturing method of the silicon wiring embedded glass substrate as described in any one of these.
JP2012507099A 2010-03-26 2011-03-25 Silicon wiring embedded glass substrate and manufacturing method thereof Active JP5789788B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012507099A JP5789788B2 (en) 2010-03-26 2011-03-25 Silicon wiring embedded glass substrate and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010071470 2010-03-26
JP2010071470 2010-03-26
PCT/JP2011/057405 WO2011118789A1 (en) 2010-03-26 2011-03-25 Glass substrate having silicon wiring embedded therein and method for manufacturing the glass substrate
JP2012507099A JP5789788B2 (en) 2010-03-26 2011-03-25 Silicon wiring embedded glass substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPWO2011118789A1 true JPWO2011118789A1 (en) 2013-07-04
JP5789788B2 JP5789788B2 (en) 2015-10-07

Family

ID=44673328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012507099A Active JP5789788B2 (en) 2010-03-26 2011-03-25 Silicon wiring embedded glass substrate and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5789788B2 (en)
WO (1) WO2011118789A1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023076B2 (en) * 2000-07-27 2007-12-19 富士通株式会社 Front and back conductive substrate and manufacturing method thereof
JP2006047279A (en) * 2004-07-02 2006-02-16 Alps Electric Co Ltd Glass substrate, and capacitance-type pressure sensor using the same

Also Published As

Publication number Publication date
WO2011118789A1 (en) 2011-09-29
JP5789788B2 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
US8482372B2 (en) Pressure transducer utilizing non-lead containing frit
US20070254796A1 (en) Method and apparatus for preventing catastrophic contact failure in ultra high temperature piezoresistive sensors and transducers
JP4548793B2 (en) Semiconductor sensor device and manufacturing method thereof
JP2003294451A (en) Micro inertia sensor and manufacturing method thereof
TW201304023A (en) Method for forming package structure having MEMS component
TWI634069B (en) Hybrid integrated component and process for its production
JP2730201B2 (en) Semiconductor acceleration sensor
JP2010069599A (en) Mems sensor
JP5684233B2 (en) Silicon wiring embedded glass substrate and manufacturing method thereof
WO2012102291A1 (en) Glass-embedded silicon substrate and method for manufacturing same
KR100661350B1 (en) Mems devices package and method for manufacturing thereof
WO2011118788A1 (en) Method for manufacturing silicon substrate having glass embedded therein
JP5789788B2 (en) Silicon wiring embedded glass substrate and manufacturing method thereof
WO2011118786A1 (en) Manufacturing method for glass-embedded silicon substrate
JP2011204950A (en) Metal embedded glass substrate and method of manufacturing the same, and mems device
KR100636823B1 (en) Mems devices package and method for manufacturing thereof
JP2005228863A (en) Semiconductor device, manufacturing method thereof and sensor
JP2010078425A (en) Acceleration sensor
WO2012102252A1 (en) Substrate with though electrode and method for producing same
GB2304903A (en) An electromechanical sensor device and a method of manufacturing it
JP2013036829A (en) Silicone embedded glass substrate and manufacturing method therefor, silicone embedded glass multilayer substrate and manufacturing method therefor, and electrostatic acceleration sensor
JP2003344444A (en) Semiconductor acceleration sensor
JP2010177280A (en) Method of manufacturing semiconductor sensor, and semiconductor sensor
WO2011118787A1 (en) Manufacturing method for glass-embedded silicon substrate
JP5672690B2 (en) Sensor unit and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R151 Written notification of patent or utility model registration

Ref document number: 5789788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151