JPWO2011104812A1 - マルチコアプロセッサシステム、割込プログラム、および割込方法 - Google Patents
マルチコアプロセッサシステム、割込プログラム、および割込方法 Download PDFInfo
- Publication number
- JPWO2011104812A1 JPWO2011104812A1 JP2012501551A JP2012501551A JPWO2011104812A1 JP WO2011104812 A1 JPWO2011104812 A1 JP WO2011104812A1 JP 2012501551 A JP2012501551 A JP 2012501551A JP 2012501551 A JP2012501551 A JP 2012501551A JP WO2011104812 A1 JPWO2011104812 A1 JP WO2011104812A1
- Authority
- JP
- Japan
- Prior art keywords
- thread
- core
- event
- applications
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Power Sources (AREA)
Abstract
Description
図1は、本実施の形態にかかるマルチコアプロセッサシステムのハードウェア構成を示すブロック図である。図1において、マルチコアプロセッサシステム100は、マスタCPU101と一または複数のスレーブCPU102(図1では1個)とメモリ103とがバス104を介して接続されて構成されている。マスタCPU101およびスレーブCPU102にはキャッシュメモリが内蔵されている。
図2は、本実施の形態にかかるマルチコアプロセッサシステム100での実行処理手順を示すフローチャートである。図2において、マスタCPU101の処理手順は、OS110の管理処理手順を示しており、スレーブCPU102の処理手順は、マスタCPU101からのスレッドの割込制御処理手順を示している。
つぎに、図3〜図6を用いて割込制御の具体例を説明する。
101 マスタCPU
102 スレーブCPU
103 メモリ
104 バス
120 割込プログラム
A,X アプリケーション
B,Y スレッド
Claims (6)
- OSおよび複数のアプリケーションが実行される一のコアと前記複数のアプリケーションのスレッドが割り当てられる他のコアとを有するマルチコアプロセッサシステムであって、
前記複数のアプリケーションのうち一のアプリケーションにおいて発生したイベントを指定する割込信号を前記一のコアから受信する受信手段と、
前記受信手段によって受信された割込信号で指定されたイベントが、前記他のコアで現在実行中のスレッドに対する排他または同期の開始イベントであるか否かを判断する判断手段と、
前記判断手段によって前記開始イベントであると判断された場合、前記現在実行中のスレッドを前記他のコアから退避させる退避手段と、
前記複数のアプリケーションの実行待ちスレッド群のうち前記退避手段によって退避させられたスレッド以外の他のスレッドを前記他のコアの実行対象スレッドに割り当てる割当手段と、
を備えることを特徴とするマルチコアプロセッサシステム。 - 前記退避手段によって前記現在実行中のスレッドが退避させられた場合、前記実行待ちスレッド群の有無を特定する特定手段を備え、
前記割当手段は、
前記特定手段によって前記実行待ちスレッド群があると特定された場合、前記実行待ちスレッド群のうち前記退避手段によって退避させられたスレッド以外の他のスレッドを前記他のコアの実行対象スレッドに割り当てることを特徴とする請求項1に記載のマルチコアプロセッサシステム。 - 前記特定手段によって前記実行待ちスレッド群がないと特定された場合、前記他のコアを現在の電力よりも低電力の状態に設定する設定手段を備えることを特徴とする請求項2に記載のマルチコアプロセッサシステム。
- 前記割当手段は、
前記判断手段によって、前記割込信号で指定されたイベントが、前記退避手段によって退避させられたスレッドに対する排他または同期の終了イベントであると判断された場合、前記退避手段によって退避させられたスレッドを前記他のコアの実行対象スレッドに割り当てることを特徴とする請求項1〜3のいずれか1つに記載のマルチコアプロセッサシステム。 - OSおよび複数のアプリケーションが実行される一のコアと前記複数のアプリケーションのスレッドが割り当てられる他のコアとを有するマルチコアプロセッサシステムにおいて、前記他のコアで実行される割込プログラムであって、
前記複数のアプリケーションのうち一のアプリケーションにおいて発生したイベントを指定する割込信号を前記一のコアから受信する受信工程と、
前記受信工程によって受信された割込信号で指定されたイベントが、前記他のコアで現在実行中のスレッドに対する排他または同期の開始イベントであるか否かを判断する判断工程と、
前記判断工程によって前記開始イベントであると判断された場合、前記現在実行中のスレッドを前記他のコアから退避させる退避工程と、
前記複数のアプリケーションの実行待ちスレッド群のうち前記退避工程によって退避させられたスレッド以外の他のスレッドを前記他のコアの実行対象スレッドに割り当てる割当工程と、
を前記他のコアに実行させることを特徴とする割込プログラム。 - OSおよび複数のアプリケーションが実行される一のコアと前記複数のアプリケーションのスレッドが割り当てられる他のコアとを有するマルチコアプロセッサシステムにおいて、前記他のコアが、
前記複数のアプリケーションのうち一のアプリケーションにおいて発生したイベントを指定する割込信号を前記一のコアから受信する受信工程と、
前記受信工程によって受信された割込信号で指定されたイベントが、前記他のコアで現在実行中のスレッドに対する排他または同期の開始イベントであるか否かを判断する判断工程と、
前記判断工程によって前記開始イベントであると判断された場合、前記現在実行中のスレッドを前記他のコアから退避させる退避工程と、
前記複数のアプリケーションの実行待ちスレッド群のうち前記退避工程によって退避させられたスレッド以外の他のスレッドを前記他のコアの実行対象スレッドに割り当てる割当工程と、
を実行することを特徴とする割込方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/052733 WO2011104812A1 (ja) | 2010-02-23 | 2010-02-23 | マルチコアプロセッサシステム、割込プログラム、および割込方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015000562A Division JP5867630B2 (ja) | 2015-01-05 | 2015-01-05 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011104812A1 true JPWO2011104812A1 (ja) | 2013-06-17 |
JP5673666B2 JP5673666B2 (ja) | 2015-02-18 |
Family
ID=44506258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012501551A Expired - Fee Related JP5673666B2 (ja) | 2010-02-23 | 2010-02-23 | マルチコアプロセッサシステム、割込プログラム、および割込方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120317403A1 (ja) |
EP (1) | EP2541406A4 (ja) |
JP (1) | JP5673666B2 (ja) |
CN (1) | CN102754080B (ja) |
WO (1) | WO2011104812A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2761436A1 (de) * | 2012-01-31 | 2014-08-06 | Siemens Aktiengesellschaft | Verfahren zum betreiben eines prozessors |
CN103440169B (zh) * | 2013-08-21 | 2017-07-28 | 华为技术有限公司 | 一种进程中断处理的方法及装置 |
US9804846B2 (en) * | 2014-03-27 | 2017-10-31 | International Business Machines Corporation | Thread context preservation in a multithreading computer system |
JP2016091076A (ja) * | 2014-10-30 | 2016-05-23 | 日本電気株式会社 | 情報処理装置 |
JP6464982B2 (ja) * | 2015-10-07 | 2019-02-06 | 株式会社デンソー | 並列化方法、並列化ツール、車載装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4995548A (ja) * | 1973-01-12 | 1974-09-10 | ||
JPH06149752A (ja) | 1992-11-12 | 1994-05-31 | Kubota Corp | 並列計算機のバリア同期方式 |
JPH06243102A (ja) | 1993-02-18 | 1994-09-02 | Hitachi Ltd | 多重情報処理システムの割込み同期方法 |
JPH0981526A (ja) * | 1995-09-08 | 1997-03-28 | Hitachi Ltd | マルチプロセッサシステム |
JPH09269934A (ja) * | 1996-04-02 | 1997-10-14 | Hitachi Ltd | 共有メモリのデータ一致化方法および伝送システム |
JP3969308B2 (ja) * | 2002-03-20 | 2007-09-05 | 日本電気株式会社 | シングルプロセッサ向けosによる並列処理システム |
GB2403561A (en) | 2003-07-02 | 2005-01-05 | Advanced Risc Mach Ltd | Power control within a coherent multi-processor system |
JP4433782B2 (ja) * | 2003-12-17 | 2010-03-17 | 株式会社日立製作所 | 情報処理装置及びオペレーティングシステム |
US20060136919A1 (en) * | 2004-12-17 | 2006-06-22 | Sun Microsystems, Inc. | System and method for controlling thread suspension in a multithreaded processor |
JP2006185348A (ja) | 2004-12-28 | 2006-07-13 | Fujitsu Ltd | マルチプロセッサシステム及びロックフラグ操作方法 |
JP4389797B2 (ja) * | 2005-01-28 | 2009-12-24 | セイコーエプソン株式会社 | プロセッサおよび情報処理方法 |
US7882339B2 (en) * | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
CN101013388A (zh) * | 2007-01-26 | 2007-08-08 | 浙江大学 | 面向异构多核体系的进程调度方法 |
CN100535865C (zh) * | 2007-09-20 | 2009-09-02 | 中兴通讯股份有限公司 | 一种用于多核多线程处理器的单线程复位方法 |
JP2009277007A (ja) * | 2008-05-14 | 2009-11-26 | Mitsubishi Electric Corp | 計算機装置及びプログラム |
JP5453825B2 (ja) * | 2009-02-05 | 2014-03-26 | 日本電気株式会社 | プログラム並列実行システム、マルチコアプロセッサ上のプログラム並列実行方法 |
CN101561764B (zh) * | 2009-05-18 | 2012-05-23 | 华为技术有限公司 | 一种多核环境下的补丁方法与补丁装置 |
-
2010
- 2010-02-23 WO PCT/JP2010/052733 patent/WO2011104812A1/ja active Application Filing
- 2010-02-23 JP JP2012501551A patent/JP5673666B2/ja not_active Expired - Fee Related
- 2010-02-23 CN CN201080063240.6A patent/CN102754080B/zh not_active Expired - Fee Related
- 2010-02-23 EP EP10846479.3A patent/EP2541406A4/en not_active Withdrawn
-
2012
- 2012-08-22 US US13/591,857 patent/US20120317403A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP2541406A4 (en) | 2013-06-05 |
CN102754080B (zh) | 2015-05-13 |
CN102754080A (zh) | 2012-10-24 |
WO2011104812A1 (ja) | 2011-09-01 |
US20120317403A1 (en) | 2012-12-13 |
EP2541406A1 (en) | 2013-01-02 |
JP5673666B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672075B2 (en) | Method, apparatus, and system for implementing hot migration of virtual machine | |
US9335998B2 (en) | Multi-core processor system, monitoring control method, and computer product | |
US8261269B2 (en) | System and method for synchronizing transient resource usage between virtual machines in a hypervisor environment | |
US9798595B2 (en) | Transparent user mode scheduling on traditional threading systems | |
US9892481B2 (en) | CPU/GPU synchronization mechanism | |
RU2437144C2 (ru) | Способ устранения исключительной ситуации в одном из ядер многоядерной системы | |
US11194740B2 (en) | System and method for application migration for a dockable device | |
US20130097382A1 (en) | Multi-core processor system, computer product, and control method | |
JP5673666B2 (ja) | マルチコアプロセッサシステム、割込プログラム、および割込方法 | |
WO2014139379A1 (zh) | 一种异构操作系统中内核运行的方法及装置 | |
JP2015075898A (ja) | 処理再開方法、処理再開プログラムおよび情報処理システム | |
JP2008108075A (ja) | タスク切替え制御方法及びコンピュータシステム | |
US8732441B2 (en) | Multiprocessing system | |
CN106775846B (zh) | 用于物理服务器的在线迁移的方法及装置 | |
JP5867630B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP5996110B2 (ja) | 計算機システム及び制御方法 | |
US9690619B2 (en) | Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory | |
JP2012003510A (ja) | 計算機及び転送プログラム | |
US11640246B2 (en) | Information processing device, control method, and computer-readable recording medium storing control program | |
JP2022055002A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
CN114443255A (zh) | 一种线程调用方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5673666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |