JP5867630B2 - マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム - Google Patents
マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム Download PDFInfo
- Publication number
- JP5867630B2 JP5867630B2 JP2015000562A JP2015000562A JP5867630B2 JP 5867630 B2 JP5867630 B2 JP 5867630B2 JP 2015000562 A JP2015000562 A JP 2015000562A JP 2015000562 A JP2015000562 A JP 2015000562A JP 5867630 B2 JP5867630 B2 JP 5867630B2
- Authority
- JP
- Japan
- Prior art keywords
- thread
- core
- slave
- processor system
- slave core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
図1は、本実施の形態にかかるマルチコアプロセッサシステムのハードウェア構成を示すブロック図である。図1において、マルチコアプロセッサシステム100は、マスタCPU101と一または複数のスレーブCPU102(図1では1個)とメモリ103とがバス104を介して接続されて構成されている。マスタCPU101およびスレーブCPU102にはキャッシュメモリが内蔵されている。
図2は、本実施の形態にかかるマルチコアプロセッサシステム100での実行処理手順を示すフローチャートである。図2において、マスタCPU101の処理手順は、OS110の管理処理手順を示しており、スレーブCPU102の処理手順は、マスタCPU101からのスレッドの割込制御処理手順を示している。
つぎに、図3〜図6を用いて割込制御の具体例を説明する。
101 マスタCPU
102 スレーブCPU
103 メモリ
104 バス
120 割込プログラム
A,X アプリケーション
B,Y スレッド
Claims (9)
- 複数のアプリケーションを実行するマスタコアと、
前記複数のアプリケーションに対応するスレッドが割り当てられるスレーブコアを有するマルチコアプロセッサシステムであって、
前記マスタコアは、前記複数のアプリケーションのうちの一のアプリケーションにおいて発生したイベントに対応する割込信号を送信し、
前記スレーブコアは、前記割込信号に対応するイベントが、前記スレーブコアで実行中のスレッドに対する排他処理または同期処理の開始イベントである場合に、前記実行中のスレッドを前記スレーブコアから退避し、前記複数のアプリケーションの実行待ちスレッド群のうちの一のスレッドを前記スレーブコアの実行対象スレッドに割り当てる
マルチコアプロセッサシステム。 - 前記スレーブコアは、前記実行待ちスレッド群がない場合に、前記スレーブコアを現在の電力よりも低電力の状態に設定する、請求項1に記載のマルチコアプロセッサシステム。
- 前記スレーブコアは、前記割込信号に対応するイベントが前記スレーブコアから退避したスレッドに対する排他または同期の終了イベントである場合に、前記退避したスレッドを前記スレーブコアの実行対象に割り当てる、請求項1に記載のマルチコアプロセッサシステム。
- 複数のアプリケーションを実行するマスタコアと、前記複数のアプリケーションに対応するスレッドが割り当てられるスレーブコアを有するマルチコアプロセッサシステムの制御方法であって、
前記マスタコアは、前記複数のアプリケーションのうちの一のアプリケーションにおいて発生したイベントに対応する割込信号を送信し、
前記スレーブコアは、前記割込信号に対応するイベントが、前記スレーブコアで実行中のスレッドに対する排他処理または同期処理の開始イベントである場合に、前記実行中のスレッドを前記スレーブコアから退避し、
前記スレーブコアは、前記複数のアプリケーションの実行待ちスレッド群のうちの一のスレッドを前記スレーブコアの実行対象スレッドに割り当てる
処理を実行する、マルチコアプロセッサシステムの制御方法。 - 前記スレーブコアはさらに、前記実行待ちスレッド群がない場合に、前記スレーブコアを現在の電力よりも低電力の状態に設定する処理を実行する、請求項4に記載のマルチコアプロセッサシステムの制御方法。
- 前記スレーブコアはさらに、前記割込信号に対応するイベントが前記スレーブコアから退避したスレッドに対する排他または同期の終了イベントである場合に、前記退避したスレッドを前記スレーブコアの実行対象に割り当てる処理を実行する、請求項4に記載のマルチコアプロセッサシステムの制御方法。
- 複数のアプリケーションを実行するマスタコアと、前記複数のアプリケーションに対応するスレッドが割り当てられるスレーブコアを有するマルチコアプロセッサシステムの制御プログラムであって、
前記マスタコアに、前記複数のアプリケーションのうちの一のアプリケーションにおいて発生したイベントに対応する割込信号を送信する
処理を実行させ、
前記スレーブコアに、前記割込信号に対応するイベントが、前記スレーブコアで実行中のスレッドに対する排他処理または同期処理の開始イベントである場合に、前記実行中のスレッドを前記スレーブコアから退避し、
前記複数のアプリケーションの実行待ちスレッド群のうちの一のスレッドを前記スレーブコアの実行対象スレッドに割り当てる
処理を実行させる、マルチコアプロセッサシステムの制御プログラム。 - 前記スレーブコアにさらに、前記実行待ちスレッド群がない場合に、前記スレーブコアを現在の電力よりも低電力の状態に設定する処理を実行させる、請求項7に記載のマルチコアプロセッサシステムの制御プログラム。
- 前記スレーブコアにさらに、前記割込信号に対応するイベントが前記スレーブコアから退避したスレッドに対する排他または同期の終了イベントである場合に、前記退避したスレッドを前記スレーブコアの実行対象に割り当てる処理を実行させる、請求項7に記載のマルチコアプロセッサシステムの制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015000562A JP5867630B2 (ja) | 2015-01-05 | 2015-01-05 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015000562A JP5867630B2 (ja) | 2015-01-05 | 2015-01-05 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012501551A Division JP5673666B2 (ja) | 2010-02-23 | 2010-02-23 | マルチコアプロセッサシステム、割込プログラム、および割込方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015097112A JP2015097112A (ja) | 2015-05-21 |
JP5867630B2 true JP5867630B2 (ja) | 2016-02-24 |
Family
ID=53374341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015000562A Expired - Fee Related JP5867630B2 (ja) | 2015-01-05 | 2015-01-05 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5867630B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210031187A (ko) * | 2019-09-11 | 2021-03-19 | 삼성전자주식회사 | 복수의 어플리케이션을 실행하는 전자 장치 및 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09269934A (ja) * | 1996-04-02 | 1997-10-14 | Hitachi Ltd | 共有メモリのデータ一致化方法および伝送システム |
JP3969308B2 (ja) * | 2002-03-20 | 2007-09-05 | 日本電気株式会社 | シングルプロセッサ向けosによる並列処理システム |
JP4433782B2 (ja) * | 2003-12-17 | 2010-03-17 | 株式会社日立製作所 | 情報処理装置及びオペレーティングシステム |
US20050228967A1 (en) * | 2004-03-16 | 2005-10-13 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power dissipation in a multi-processor system |
JP4244028B2 (ja) * | 2004-09-22 | 2009-03-25 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 |
US7882339B2 (en) * | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
JP2009265963A (ja) * | 2008-04-25 | 2009-11-12 | Nec Electronics Corp | 情報処理システム及びタスクの実行制御方法 |
JP5453825B2 (ja) * | 2009-02-05 | 2014-03-26 | 日本電気株式会社 | プログラム並列実行システム、マルチコアプロセッサ上のプログラム並列実行方法 |
-
2015
- 2015-01-05 JP JP2015000562A patent/JP5867630B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015097112A (ja) | 2015-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672075B2 (en) | Method, apparatus, and system for implementing hot migration of virtual machine | |
US9335998B2 (en) | Multi-core processor system, monitoring control method, and computer product | |
JP5212360B2 (ja) | 制御プログラム、制御システムおよび制御方法 | |
US9892481B2 (en) | CPU/GPU synchronization mechanism | |
RU2437144C2 (ru) | Способ устранения исключительной ситуации в одном из ядер многоядерной системы | |
JP5673666B2 (ja) | マルチコアプロセッサシステム、割込プログラム、および割込方法 | |
US11194740B2 (en) | System and method for application migration for a dockable device | |
US20130097382A1 (en) | Multi-core processor system, computer product, and control method | |
CN103473135B (zh) | 虚拟化环境下自旋锁lhp现象的处理方法 | |
JP2008108075A (ja) | タスク切替え制御方法及びコンピュータシステム | |
JP2015075898A (ja) | 処理再開方法、処理再開プログラムおよび情報処理システム | |
US8732441B2 (en) | Multiprocessing system | |
CN106775846B (zh) | 用于物理服务器的在线迁移的方法及装置 | |
JP7122299B2 (ja) | 処理タスクを実行するための方法、装置、デバイス、および記憶媒体 | |
JP5867630B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP5996110B2 (ja) | 計算機システム及び制御方法 | |
CN111694787A (zh) | 一种芯片启动的方法、网络设备和机器可读存储介质 | |
JP5557612B2 (ja) | 計算機及び転送プログラム | |
JP2008077388A (ja) | マルチプロセッサ制御システム、方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5867630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |