JPWO2011102187A1

JPWO2011102187A1 - 方向性結合器

Info

Publication number: JPWO2011102187A1
Application number: JP2012500534A
Authority: JP
Inventors: 向山　和孝; 和孝向山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-02-19
Filing date: 2011-01-25
Publication date: 2013-06-17
Anticipated expiration: 2031-01-25
Also published as: US8421553B2; US20120306589A1; WO2011102187A1; JP5522249B2

Abstract

結合線路において寄生インダクタンスが存在しても、特性が良好な方向性結合器を提供する。方向性結合器（１１Ｒ）は、信号入力ポート（２３）とＣＰＬ（カップリング）ポート（２５）の間、及び信号出力ポート（２４）とＩＳＯ（アイソレーション）ポート（２６）の間に抵抗体（Ｒｘ）を設けた構成である。このように抵抗体（Ｒｘ）を設けることで、この抵抗体（Ｒｘ）を通じて、結合線路（２２）に、上記の実数成分を打ち消す信号が流れ込むので、ＩＳＯポート（２６）の出力を低減させて、方向性を向上させることができる。すなわち、抵抗体（Ｒｘ）を、結合線路（２２）に存在する寄生インダクタンス（Ｌｐ）の実数成分を打ち消す抵抗値に調整することで、ＩＳＯポート（２６）の出力（アイソレーション）がほぼ０となり、方向性を改善できる。したがって、方向性結合器の特性を良好にできる。

Description

この発明は、方向性結合器に関し、特に伝送線路型の方向性結合器の特性改善に関する。

図１（Ａ）は、伝送線路型の方向性結合器を備えたＲＦ送信回路のブロック図である。図１（Ｂ）は、方向性結合器の理想的な等価回路図である。図１（Ｃ）は、図１（Ｂ）に示す方向性結合器のカップリングポートとアイソレーションポートにおける信号の方向を示す図である。図２（Ａ）は、方向性結合器のカップリングポートの出力信号を極座標形式で示した図である。図２（Ｂ）は、方向性結合器のアイソレーションポートの出力信号を極座標形式で示した図である。図２（Ｃ）は、方向性結合器のカップリングポート及びアイソレーションポートの出力信号を併せて極座標形式で示した図である。

従来、高周波信号のパワーの監視、高周波信号源の監視や安定化、高周波信号の伝送や反射の測定などの用途に方向性結合器が用いられている。例えば、図１（Ａ）に示すように、携帯電話装置等のＲＦ送信回路１０において、自動利得制御回路１４が方向性結合器１１の出力電力を検出し、検出値に応じて送信電力増幅器１３を制御して、送信電力増幅器１３から方向性結合器１１への入力電力を必要最小限に抑える構成が知られている。

伝送線路型の方向性結合器は、主線路と結合線路（副線路）の間の電界結合と磁界結合を利用したものである。図１（Ｂ）に示すように、信号入力ポート（ＲＦｉｎ）２３に信号Ｓ１が入力されると、主線路２１を介して信号出力ポート（ＲＦｏｕｔ）２４から信号Ｓ１が出力される。このとき、主線路２１と結合線路２２は、両線路間の分布容量Ｃにより電界結合され、相互インダクタンスＭにより磁界結合される。結合線路２２には、電界結合により、カップリングポート（以下、ＣＰＬポートと称する。）２５の方向に信号Ｓ２が伝搬し、アイソレーションポート（以下、ＩＳＯポートと称する。）２６の方向に信号Ｓ３が伝搬する。また、結合線路２２には、磁界結合により、グランド（ＧＮＤ）を含めた閉ループにおいて、ＣＰＬポート２５の方向に信号Ｓ４、信号Ｓ５が伝搬する。

図１（Ｃ）に示すように、ＣＰＬポート２５において、信号Ｓ２の位相は、信号Ｓ１の位相に対して＋９０°である。一方、ＣＰＬポート２５における信号Ｓ４の位相は、位相の遅れ（−９０°）とループの向き（＋１８０°）により、信号Ｓ１に対して位相は＋９０°である。つまり、信号Ｓ２と信号Ｓ４は位相が揃うので、２つの信号の電力を加算した信号がＣＰＬポート２５から出力される。信号Ｓ２と信号Ｓ４を極座標形式で示すと、図２（Ａ）に示すようになる。

図１（Ｃ）に示すように、ＩＳＯポート２６における信号Ｓ３の位相は、信号Ｓ１に対して位相は＋９０°である。一方、ＩＳＯポート２６における信号Ｓ５の位相は、信号Ｓ１の位相に対して−９０°位相である。つまり、信号Ｓ３と信号Ｓ５が逆相なので、２つの信号は打ち消しあって、ＩＳＯポート２６からは信号が出力されない。信号Ｓ３と信号Ｓ５を極座標形式で示すと、図２（Ｂ）に示すようになる。

図２（Ａ）に示したＣＰＬポート２５の出力信号（Ｓ２＋Ｓ４）と図２（Ｂ）に示したＩＳＯポート２６の出力信号（Ｓ３＋Ｓ５）をまとめて極座標形式で示すと、図２（Ｃ）のようになる。すなわち、アイソレーション（ＩＳＯポートの出力）は０であり、高い方向性（結合量とアイソレーションの比）が得られる。

なお、このような特性は、主線路２１と結合線路２２の間の分布容量Ｃと、相互インダクタンスＭの調整により実現できる。また、図１（Ｂ）に示した方向性結合器は理想的な等価回路であり、主線路２１と結合線路２２の相互インダクタンスＭの結合係数Ｋは１である。

図３（Ａ）は、特許文献１に記載された、結合線路の両端に減衰器を設けた方向性結合器（アッテネータ複合カプラ）の回路図である。図３（Ｂ）は、アッテネータ複合カプラの理想的な等価回路図である。図４（Ａ）は、図３（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。図４（Ｂ）は、図３（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。

従来、外部に接続される負荷による特性変動を抑制するために、図３（Ａ）に示すように、結合線路の両端、すなわち、ＣＰＬポート３５と結合線路２２との間、及びＩＳＯポート３６と結合線路２２との間に減衰器（アッテネータ）３１，３２を設けた方向性結合器（アッテネータ複合カプラ）３０が提案されている（特許文献１参照。）。このアッテネータ複合カプラ３０の等価回路は、図３（Ｂ）に示すとおりである。アッテネータ複合カプラ３０は、図４（Ａ）に示すような周波数特性である。なお、同図には、アイソレーションをＩＳ、反射損失をＲＬ、結合量をＣＰ、挿入損失をＩＬ、及び方向性をＤと表記している。また、図４（Ｂ）に示すように、アイソレーション（ＩＳ）はほぼ０であり、高い方向性が得られる。

特開２００９−０４４３０３号公報

図５（Ａ）は、実際に作成した方向性結合器の等価回路図である。図５（Ｂ）は、実際に作成したアッテネータ複合カプラの等価回路図である。図６は、図５（Ａ）に示した方向性結合器のＩＳＯポートの出力を極座標形式で表した図である。図７（Ａ）は、図５（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。なお、同図には図４（Ａ）と同様に表記している。図７（Ｂ）は、図５（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。

実際に作成した方向性結合器では、図１（Ｂ）に示した理想的な等価回路のように相互インダクタンスＭの結合係数をＫ＝１にすることは困難である。また、配線には通常、インダクタンス成分が存在する。そのため、図５（Ａ）に示すように、実際に作成した方向性結合器１１Ｌでは、結合線路２２に寄生インダクタンスＬｐが存在する。

この場合、電界結合による信号Ｓ３と磁界結合による信号Ｓ５（図１（Ｂ）参照）は±９０°からずれるため、ＩＳＯポートから信号が出力される。すなわち、電界結合による信号Ｓ３は１つの寄生インダクタンスＬｐを通過するのに対して、磁界結合による信号Ｓ５はグランドラインを含む閉ループを流れるので、２つの寄生インダクタンスＬｐを通過する。このとき、磁界結合による信号Ｓ５の位相遅れが、電界結合による信号Ｓ３の位相遅れより大きくなり、信号Ｓ３と信号Ｓ５の差に起因して、図６に示すようにＩＳＯポートに出力される信号（Ｓ３＋Ｓ５）に負の実数成分が生じる。そのため、十分なアイソレーションや方向性が確保できないという問題があった。

また、特許文献１に記載のアッテネータ複合カプラにおいて、減衰器はπ型回路であり、結合線路２２とグランド（ＧＮＤ）に接続されている。すなわち、線路の引き回しやワイヤによりグランド接続されている。そのため、図５（Ｂ）に示すように、実際に作成したアッテネータ複合カプラ３０Ｌでは、減衰器３１，３２に寄生インダクタンスＬｐが存在する。この寄生インダクタンスＬｐによりＣＰＬポート３５に対して９０°位相ずれを持つ成分が発生してしまう。このように、ＩＳＯポート３６においてＣＰＬポート３５に対して９０°の位相ずれを持つ成分が発生した場合、図７（Ａ）に示すような周波数特性になる。すなわち、図４（Ａ）に示したアッテネータ複合カプラ３０の周波数特性と比較して、アイソレーションや方向性が劣化する。結合量とアイソレーションの周波数特性を極座標形式で表示すると図７（Ｂ）のようになり、図６と同様に方向性結合器内で磁界結合や電界結合により発生する信号が完全には相殺されず、ＩＳＯポート３６に出力される信号に負の実数成分が生じる。そのため、十分なアイソレーションや方向性が確保できないという問題があった。

そこで、この発明は、結合線路において寄生インダクタンスが存在しても、良好なアイソレーション特性が得られる方向性結合器を提供することを目的とする。

この発明は、信号入力ポートと信号出力ポートとの間に接続された主線路と、カップリングポートとアイソレーションポートとの間に接続され、電界結合と磁界結合により主線路と互いに結合する結合線路と、を備えた伝送線路型の方向性結合器に関する。この発明では、方向性結合器は、信号入力ポートとカップリングポートの間、または信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体が接続されている。

方向性結合器では、主線路の信号入力ポートに信号が入力されると、結合線路には電界結合と磁界結合により信号が伝搬する。理想的な方向性結合器では、電界結合により発生した信号と磁界結合により発生した信号とは逆相なので、両信号は打ち消しあって、アイソレーションポートからは信号が出力されない。一方、実際に作成した方向性結合器では、結合線路や前記結合線路に接続される回路に寄生インダクタンスが存在するので、電界結合により発生した信号と磁界結合により発生した信号に位相の遅れが発生して、両信号を加算では相殺されない実数成分が発生する。そのため、十分なアイソレーションや方向性が確保できない。これに対して、この発明では、主線路と結合線路の間を接続する抵抗体を設けることで、この抵抗体を通じて結合線路に、上記の実数成分を打ち消す信号が伝搬するので、アイソレーションポートの出力を低減させて、方向性を向上させることができる。

上記発明において、抵抗体は、結合線路及び結合線路に接続される回路の寄生インダクタンスに起因してアイソレーションポートに出力される信号の実数成分を打ち消す。この構成により、アイソレーションポートの出力をほぼ０にすることができる。

上記発明において、方向性結合器は、主線路、結合線路、及び抵抗体が形成された半絶縁性基板を備えている。半絶縁性基板は、損失が小さいので、方向性結合器の挿入損失を低減できる。

上記発明において、方向性結合器は、主線路、結合線路、及び抵抗体は、薄膜プロセスにより半絶縁性基板に形成されている。薄膜プロセスにより方向性結合器を作成することで、各部品の位置ばらつきを抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。

上記発明において、方向性結合器は、カップリングポートと前記結合線路との間、またはアイソレーションポートと結合線路との間の少なくとも一方に抵抗減衰器が接続され、この抵抗減衰器の抵抗が抵抗体と同一プロセスにより半絶縁性基板に形成されている。この構成により、抵抗体及び複数の抵抗を一括して形成することができるので、プロセスの追加が不要であり、製造のばらつきを抑制できる。

この発明によれば、方向性結合器は、結合線路において寄生インダクタンスが存在しても、良好なアイソレーション特性と方向性が得られる。また、方向性結合器の挿入損失を低減できる。また、方向性結合器の歩留まりを向上させることができる。また、製造コストの上昇を抑制できる。

図１（Ａ）は、伝送線路型の方向性結合器を備えたＲＦ送信回路のブロック図である。図１（Ｂ）は、方向性結合器の理想的な等価回路図である。図１（Ｃ）は、図１（Ｂ）に示す方向性結合器のカップリングポートとアイソレーションポートにおける信号の方向を示す図である。図２（Ａ）は、方向性結合器のカップリングポートの出力信号を極座標形式で示した図である。図２（Ｂ）は、方向性結合器のアイソレーションポートの出力信号を極座標形式で示した図である。図２（Ｃ）は、方向性結合器のカップリングポート及びアイソレーションポートの出力信号を併せて極座標形式で示した図である。図３（Ａ）は、特許文献１に記載された、結合線路の両端に減衰器を設けた方向性結合器（アッテネータ複合カプラ）の回路図である。図３（Ｂ）は、アッテネータ複合カプラの理想的な等価回路図である。図４（Ａ）は、図３（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。図４（Ｂ）は、図３（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。図５（Ａ）は、実際に作成した方向性結合器の等価回路図である。図５（Ｂ）は、実際に作成したアッテネータ複合カプラの等価回路図である。図５（Ａ）に示した方向性結合器のＩＳＯポートの出力を極座標形式で表した図である。図７（Ａ）は、図５（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。図７（Ｂ）は、図５（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。図８（Ａ）は、本発明の実施形態に係る伝送線路型の方向性結合器の等価回路図である。図８（Ｂ）は、減衰器を備えた伝送線路型の方向性結合器（アッテネータ複合カプラ）の等価回路図である。図９（Ａ）は、図８（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。図９（Ｂ）は、図８（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。周波数特性の比較結果を示した表である。アッテネータ複合カプラのパターン図である。図１２（Ａ）は、ウエハの外観図である。図１２（Ｂ）は、薄膜抵抗を形成したデバイスの外観図である。図１２（Ｃ）は、配線電極を形成したデバイスの外観図である。

本発明の実施形態に係る伝送線路型の方向性結合器の概略構成及び動作について説明する。図８（Ａ）は、本発明の実施形態に係る伝送線路型の方向性結合器の等価回路図である。図８（Ｂ）は、減衰器を備えた伝送線路型の方向性結合器（アッテネータ複合カプラ）の等価回路図である。図９（Ａ）は、図８（Ｂ）に示したアッテネータ複合カプラの周波数特性図である。なお、同図には図４（Ａ）と同様に表記している。図９（Ｂ）は、図８（Ｂ）に示したアッテネータ複合カプラの結合量及びアイソレーションの周波数特性を極座標形式で示した図である。以下の説明では、従来と同じ構成には同じ符号を付して説明を省略する。

図８（Ａ）に示すように、本発明の伝送線路型の方向性結合器１１Ｒは、主線路２１と結合線路２２のポート間、すなわち、信号入力ポート２３とＣＰＬポート（カップリングポート）２５の間、及び信号出力ポート２４とＩＳＯポート（アイソレーションポート）２６の間に抵抗体Ｒｘを備えている。

図８（Ｂ）に示すアッテネータ複合カプラ３０Ｒも同様の構成であり、信号入力ポート３３とＣＰＬポート３５の間、及び信号出力ポート３４とＩＳＯポート３６の間に抵抗体Ｒｘを備えている。

前記のように、図５（Ａ）に示した方向性結合器１１Ｌでは、結合線路２２に寄生インダクタンスＬｐが存在するので、この寄生インダクタンスＬｐに起因して、電界結合により発生した信号と磁界結合により発生した信号に位相遅れの差が生じて、両信号を加算しても打ち消すことができない負の実数成分を有する信号がＩＳＯポートから出力される。そのため、十分なアイソレーションや方向性が確保できない。

これに対して、図８（Ａ）に示した方向性結合器１１Ｒでは、上記のように抵抗体Ｒｘを設けることで、この抵抗体Ｒｘを通じて結合線路２２に負の実数成分を打ち消す信号が流れ込むので、ＩＳＯポート２６の出力を低減させて、方向性を向上させることができる。すなわち、抵抗体Ｒｘを、結合線路２２や不図示の他の回路に存在する寄生インダクタンスＬｐによりＩＳＯポート２６に生じる信号であって、電界結合と磁界結合の位相遅れの差に起因して前記ＩＳＯポート２６に出力される信号の実数成分を打ち消す抵抗値に調整しておくことで、ＩＳＯポート２６の出力（アイソレーション）がほぼ０となり、方向性を改善できる。したがって、方向性結合器の特性を良好にできる。

図８（Ｂ）に示したアッテネータ複合カプラ３０Ｒも同様に、寄生インダクタンスＬｐによるアイソレーションの劣化量に応じて端子間の抵抗体Ｒｘの抵抗値を調整することで、ＩＳＯポート３６の出力を低減させることができる。アッテネータ複合カプラ３０Ｒの場合、図９（Ａ）に示すような周波数特性となる。すなわち、アッテネータ複合カプラ３０Ｌの図７（Ａ）に示した周波数特性と比較して、アイソレーションや方向性が改善されている。結合量とアイソレーションの周波数特性を極座標形式で示すと図９（Ｂ）のようになり、抵抗体Ｒｘによる信号通過で、アイソレーションを実軸の正方向にシフトさせることができる（負の実数成分をキャンセルできる）ので、アイソレーションポートからの出力がほぼ０となり、方向性が向上する。

抵抗体Ｒｘの抵抗値は、必要となる結合量やアイソレーションの特性に応じて設定すれば良く、一般的に１ｋΩから１００ｋΩ程度になる。

アッテネータ複合カプラ３０の図４（Ａ）に示した周波数特性と、アッテネータ複合カプラ３０Ｌの図７（Ａ）に示した周波数特性と、アッテネータ複合カプラ３０Ｒの図９（Ａ）に示した各周波数特性を比較すると、以下のような結果が得られた。

図１０は、周波数特性の比較結果を示した表である。なお、図１０には、方向性結合器は２ＧＨｚ帯用のものを想定した特性値を表記しており、特性値はすべて２ＧＨｚでの計算値である。

図１０に示すように、アッテネータ複合カプラ３０Ｌ（寄生インダクタンス有り）は、アッテネータ複合カプラ３０（理想回路）に対して、アイソレーション（ＩＳ）が１７ｄＢ低下し、方向性（Ｄ）が１５ｄＢ低下している。これに対して、アッテネータ複合カプラ３０Ｒ（寄生インダクタンス有り、ポート間に抵抗体Ｒｘ追加）は、アッテネータ複合カプラ３０Ｌ（寄生インダクタンス有り）に対して、アイソレーションが１９ｄＢ改善し、方向性が１７ｄＢ改善している。つまり、アッテネータ複合カプラ３０Ｒは、アイソレーションと方向性が、アッテネータ複合カプラ３０（理想回路）と同様である。

このように、ポート間に抵抗体Ｒｘを追加することで、ＩＳＯポートにおいて、ＣＰＬポートに対する９０°位相ずれ成分、つまり寄生インダクタンスによりＩＳＯポートに出力される信号を打ち消すことができ、ＩＳＯポートからの出力がほぼ０となり、方向性も向上し、方向性結合器の特性を改善できる。

次に、本発明の方向性結合器の製造方法について、図８（Ｂ）に示したアッテネータ複合カプラを製造する場合を例に挙げて説明する。図１１はアッテネータ複合カプラのパターン図である。図１２（Ａ）はウエハの外観図である。図１２（Ｂ）は、薄膜抵抗を形成したデバイスの外観図である。図１２（Ｃ）は、配線電極を形成したデバイスの外観図である。

図１１に示すように、アッテネータ複合カプラ３０Ｒは、半絶縁性基板４０上に、主線路２１、結合線路２２、信号入力ポート３３、信号出力ポート３４、ＣＰＬポート３５、ＩＳＯポート３６、ＧＮＤポート３７、及びＧＮＤポート３８を備えている。また、信号入力ポート３３とＣＰＬポート３５の間、及び信号出力ポート３４とＩＳＯポート３６の間に、抵抗体Ｒｘを備えている。結合線路２２とＣＰＬポート３５の間、及び結合線路２２とＩＳＯポート３６の間に、それぞれ抵抗Ｒ１を備えている。結合線路２２とＧＮＤポート３７，３８の間に、それぞれ抵抗Ｒ２を備えている。ＣＰＬポート３５とＧＮＤポート３７の間、及びＩＳＯポート３６とＧＮＤポート３８の間に、それぞれ抵抗Ｒ３を備えている。

なお、信号入力ポート３３、信号出力ポート３４、ＣＰＬポート３５、及びＩＳＯポート３６は、ワイヤ等により他の回路と接続する。また、ＧＮＤポート３７及びＧＮＤポート３８は、ワイヤ等によりグランド電位に接続する。

アッテネータ複合カプラ３０Ｒは以下の方法で製造する。アッテネータ複合カプラ３０Ｒを作成する半絶縁性基板４０としては、図１２（Ａ）に示すように、デバイスを複数配列可能で、ＧａＡｓ（ガリウムヒ素）等の誘電体損失が小さい材料を用いたウエハ（基板）を用いる。また、方向性結合器１１の主線路２１、結合線路２２、及び各抵抗Ｒ１〜Ｒ３，Ｒｘは、薄膜プロセスを用いて形成する。

薄膜プロセスによりデバイスを製造する場合、基板材料としてシリコンを使用することが一般的である。しかし、シリコン基板は半導体基板であるため損失が大きく、本発明の方向性結合器に使用すると、主線路での挿入損失が増加する。これに対して、ＧａＡｓ等の損失が小さい材料により作成された半絶縁性基板を用いることで、挿入損失を低減できる。

図１２（Ｂ）に示すように、アッテネータ複合カプラ３０Ｒの両端のポート間に設ける抵抗体Ｒｘ、減衰器の抵抗Ｒ１、及び抵抗Ｒ２は、同一の薄膜プロセスによりパターンニングしている。抵抗膜パターンは、例えば酸化タンタルの膜で形成している。

薄膜プロセスの場合、蒸着、スパッタリング、またはメッキ等により、酸化タンタルやニクロム等の抵抗材を全面に形成した後、フォトリソグラフィプロセスによりレジスト膜を形成し、不要な金属膜をエッチングにより除去する。または、先にフォトリソグラフィプロセスによりレジスト膜のパターンを形成した後、蒸着、スパッタリング、またはメッキ等によりレジスト膜パターン以外の部分に電極材や抵抗材を堆積させ、最後にレジスト膜を剥離（リフトオフ）することによって抵抗膜パターンを形成する。この薄膜プロセスによれば、各部品の位置ばらつきを１０μｍ以下に抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。これにより、方向性結合器の歩留まりを向上させることができる。

アッテネータ複合カプラ３０Ｒは、複数の抵抗体からなる減衰器（抵抗減衰器）３１，３２を備えているので、主線路２１と結合線路２２の間に設ける抵抗体を、減衰器３１，３２を構成する抵抗体を形成するプロセスにおいて、一括して形成することで、プロセスの追加が不要であり、製造コストの上昇を抑制できる。

続いて、図１２（Ｃ）に示すように、方向性結合器の主線路と結合線路（結合線路２２）、及び外部引出用電極を薄膜プロセスにより形成する。主線路２１と結合線路２２には、ＡｕまたはＡｌを使用する。また、主線路２１と結合線路２２、及び外部引出用電極の最表面はＡｕ膜としている。

方向性結合器の結合量やアイソレーションは、入力信号に対して−３０〜−６０ｄＢと極めて小さい信号である。このように方向性結合器は、微小な出力特性であるが、上記のように高精度な薄膜プロセスを用いることで、歩留まりを向上させることができる。

なお、方向性結合器１１Ｒやアッテネータ複合カプラ３０Ｒの両端のポート間に抵抗体Ｒｘを設けた構成を説明したが、これに限るものではない。すなわち、寄生インダクタンスを打ち消すことができるのであれば、信号入力ポートとカップリングポートの間、または信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体Ｒｘを設けることも可能である。

また、方向性結合器の結合線路の両端側に減衰器を設ける構成を示したが、これに限るものではない。すなわち、カップリングポートと結合線路との間、またはアイソレーションポートと結合線路との間の少なくとも一方に減衰器を設けると良い。

１０…ＲＦ送信回路
１１，１１Ｌ，１１Ｒ…方向性結合器
１３…送信電力増幅器
１４…自動利得制御回路
２１…主線路
２２…結合線路
２３，３３…信号入力ポート
２４，３４…信号出力ポート
２５，３５…ＣＰＬポート
２６，３６…ＩＳＯポート
３０，３０Ｌ，３０Ｒ…アッテネータ複合カプラ
３１，３２…減衰器
３７，３８…ＧＮＤポート
４０…半絶縁性基板

Claims

信号入力ポートと信号出力ポートとの間に接続された主線路と、カップリングポートとアイソレーションポートとの間に接続され、電界結合と磁界結合により前記主線路と互いに結合する結合線路と、を備えた伝送線路型の方向性結合器において、
前記信号入力ポートと前記カップリングポートの間、または前記信号出力ポートとアイソレーションポートとの間の少なくとも一方に抵抗体が接続された、方向性結合器。
前記抵抗体は、前記結合線路及び前記結合線路に接続される回路の寄生インダクタンスに起因して前記アイソレーションポートに出力される信号の実数成分を打ち消す、請求項１に記載の方向性結合器。
前記主線路、前記結合線路、及び前記抵抗体が形成された半絶縁性基板を備えた、請求項１または２に記載の方向性結合器。
前記主線路、前記結合線路、及び前記抵抗体は、薄膜プロセスにより前記半絶縁性基板に形成された、請求項３に記載の方向性結合器。
前記カップリングポートと前記結合線路との間、または前記アイソレーションポートと前記結合線路との間の少なくとも一方に抵抗減衰器が接続され、この抵抗減衰器の抵抗が前記抵抗体と同一のプロセスにより前記半絶縁性基板に形成された、請求項３または４に記載の方向性結合器。