JPWO2011058890A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JPWO2011058890A1
JPWO2011058890A1 JP2011540469A JP2011540469A JPWO2011058890A1 JP WO2011058890 A1 JPWO2011058890 A1 JP WO2011058890A1 JP 2011540469 A JP2011540469 A JP 2011540469A JP 2011540469 A JP2011540469 A JP 2011540469A JP WO2011058890 A1 JPWO2011058890 A1 JP WO2011058890A1
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
protrusion
light emitting
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011540469A
Other languages
English (en)
Other versions
JP5404808B2 (ja
Inventor
義之 川口
義之 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011540469A priority Critical patent/JP5404808B2/ja
Publication of JPWO2011058890A1 publication Critical patent/JPWO2011058890A1/ja
Application granted granted Critical
Publication of JP5404808B2 publication Critical patent/JP5404808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明の一実施形態に係る発光素子は、第1主面から突出する凸部を複数有する基板と、前記凸部の上面に位置し、前記基板の材料の屈折率よりも大きい屈折率の材料を有する突起と、前記基板の前記第1主面上に順に位置する第1半導体層、発光層および第2半導体層を有する光半導体層であって、前記第1半導体層の材料の屈折率は前記突起の屈折率よりも大きく、前記凸部および前記突起を前記基板との間に埋設している光半導体層とを有する。

Description

この発明は、発光素子に関するものである。
現在、紫外光、青色光あるいは緑色光等を発光する発光素子の開発が行なわれている。このような発光素子としては、例えば複数の半導体層を積層した光半導体層からなる発光素子がある(例えば、特開2006−222288号公報参照)。
そこで、光半導体層からなる発光素子の開発において、光半導体層内で発生した光を外部へ取出す光取出し効率を向上させることが求められている。
本発明の一実施形態にかかる発光素子は、第1主面から突出する凸部を複数有する基板と、前記凸部の上面に位置し、前記基板の材料の屈折率よりも大きい屈折率の材料を有する突起と、前記基板の前記第1主面上に順に位置する第1半導体層、発光層および第2半導体層を有する光半導体層であって、前記第1半導体層の材料の屈折率は前記突起の屈折率よりも大きく、前記凸部および前記突起を前記基板との間に埋設している光半導体層とを有する。
本発明の一実施形態にかかる発光素子の模式的な斜視図である。 図1に示す発光素子の断面図であり、図1のA−A’線で切断したときの断面に相当する。 図2に示す発光素子の一部を拡大した断面図である。 図2に示す発光素子の変形例の一部を平面透視して、拡大した平面透視図である。 図2に示す発光素子の変形例の一部を拡大した断面図である。 図2に示す発光素子の一部の屈折率変化を説明するグラフである。 図2に示す発光素子の変形例の一部を拡大した断面図である。 図2に示す発光素子の変形例の一部を拡大した断面図である。 図2に示す発光素子の変形例の一部を拡大した断面図である。 本発明の一実施形態にかかる発光素子の製造工程の一部を示す発光素子の断面図であり、図1のA−A’線で切断したときの断面に相当する。 本発明の一実施形態にかかる発光素子の製造工程の一部を示す発光素子の断面図である。 本発明の一実施形態にかかる発光素子の製造工程の一部を示す発光素子の断面図である。 本発明の一実施形態にかかる発光素子の製造工程の一部を示す発光素子の断面図である。 本発明の一実施形態にかかる発光素子の製造工程の一部を示す発光素子の断面図である。
以下に図面を参照して、本発明の一実施形態に係る発光素子について詳細に説明する。
なお、本発明は以下に例示する実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。
<発光素子の構造>
図1は本実施形態にかかる発光素子20の斜視図、図2は図1に示す発光素子20の断面図であり、図1のA−A’線で切断したときの断面に相当する。
発光素子20は、図2に示すように、凸部1aを有する基板1と、凸部1a上に設けられる突起5と、基板1上に形成された光半導体層2とを有している。
基板1は、光半導体層2を結晶成長させることが可能なものであればよい。基板1は、例えば、平面視して長方形状の平板などから形成されている。基板1の材料としては、光半導体層2で発生した光を透過させる透光性の基材を用いることができる。基板1の材料としては、例えば、サファイア、窒化ガリウム、窒化アルミニウムまたは酸化亜鉛などから光半導体層2で発生する光の波長を考慮して選択すればよい。本例において、基板1はサファイアによって構成されている。
基板1は、第1主面1Aに、第1主面1Aの一部が突出した凸部1aを複数有している。複数の凸部1aは、例えば基板1を加工することにより、基板1と一体的に設けられている。隣接する凸部1aの間隔は、例えば0.3μm以上2μm以下に設定されている。凸部1aは上面1a’を有している。凸部1aの上面1a’は、基板1の第1主面1Aからの距離が最も遠い位置にある面を指す。基板1の第1主面1Aは、凸部1aが存在しない基板1の表面を指すものである。基板1の厚み、すなわち第1主面1Aと第2主面1Bとの間の距離は、例えば10μm以上1000μm以下で形成されている。
凸部1aとしては、例えば四角錐台状もしくは六角錐台状などの多角錐台状または円錐台状などを用いることができる。凸部1aは、上面1a’、底面1a”および側面によって囲まれる立体を指す。本実施形態において、凸部1aは円錐台となるように設けられている。凸部1aは、基板1の第1主面1Aから上面1a’までの高さt2が、例えば0.2μm以上5μm以下に設定されている。
凸部1aは、凸部1aの上面1a’の面積が、基板1の第1主面1Aの面積に対して、例えば40%以上90%以下に設定されている。また、凸部1aは、例えば1個/μm以上20個/μm以下に設定される。
ここで、それぞれの凸部1aの底面を便宜上、基板1の第1主面1Aを含む仮想上の平面とそれぞれの凸部1aとが重なる領域とする。
凸部1aの上面1a’に位置するように、突起5が形成されている。図3に、凸部1a、突起5およびその周辺部の拡大断面図を示す。突起5は、多角錐形状、多角錐台形状、円錐形状または円錐台形状を用いることができる。突起5は、凸部1aの上面1a’から頂部5Aまでの高さt1が、例えば0.2μm以上5μm以下に設定することができる。
突起5の屈折率は、基板1よりも大きい屈折率であり、第1半導体層2aよりも小さい屈折率の材料から形成されている。すなわち、突起5は、第1半導体層2aの屈折率と基板1の屈折率との間の屈折率を持つ材料から形成されている。
本実施形態において、凸部1aおよび突起5は、一体となすように形成され、それぞれの側面が連続するように接続されている。すなわち、平面透視したときに、凸部1aの上面1a’の外周形状と、突起5の下面の外周形状とが一致するように形成されている。
突起5の材料としては、例えば、チタン、タンタル、アルミニウム、マグネシウム、シリコン、ジルコニウム、ハフニウムまたはイットリウムからなる酸化物もしくは弗化物もしくは窒化物の少なくとも一種類を含む材料から選択することができる。そのような突起5は、例えば屈折率が1.5以上2.3以下に設定される。なお、以下の説明において凸部1aおよび突起5の2つを総称して突起部10と称することがある。
突起部10が形成された基板1の第1主面1A上には光半導体層2が形成されている。光半導体層2は、第1半導体層2a、発光層2bおよび第2半導体層2cを基板1の第1主面1A側から順に位置するように有している。光半導体層2は、厚みが例えば1μm以上15μm以下で形成されている。
第1半導体層2a、発光層2bおよび第2半導体層2cとしては、III−V族半導体を用いることができる。III−V族半導体としては、III族窒化物半導体、ガリウム燐またはガリウムヒ素などを例示することができる。III族窒化物半導体としては、窒化ガリウム、窒化アルミニウム、窒化インジウムなどを例示することができ、化学式で例示するとAlx1Ga(1−x1−y1)Iny1N(0≦x1≦1、0≦y1≦1、x1+y1≦1)と表すことができる。さらに、III−V族半導体以外には、酸化亜鉛などを例示することができる。
第1半導体層2aは、突起部10を基板1との間に埋設するように、基板1の第1主面1A上に形成されている。すなわち、図3に示すように、第1半導体層2aは、突起5の高さt1と凸部1aの高さt2とを足し合わせた高さよりも大きい長さの厚みthを有している。なお、第1半導体層2aの厚みthは、第1半導体層2aのうち最も薄い部分の厚みを示している。また、第1半導体層2aの厚みthは、例えば0.3μm以上10μm以下で形成することができる。
第1半導体層2aの屈折率は、基板1の屈折率および突起5の屈折率よりも高くなるように設定されている。第1半導体層2aとして窒化ガリウムを用いた場合であれば、第1半導体層2aの屈折率は、例えば2.2以上2.6以下に設定される。
発光層2bは、第1半導体層2aと第2半導体層2cとの間に設けられている。発光層2bは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層とからなる量子井戸構造を複数回(例えば、2回以上10回以下)繰り返し、規則的に積層された多層量子井戸構造(Multiple Quantum Well 略称MQW)から構成されている。
前述した障壁層としては、上述した化学式で例示するとIn0.01Ga0.99N層などを用いることができる。また、前述した井戸層としては、上述した化学式で例示するとIn0.11Ga0.89N層などを用いることができる。この場合、障壁層の厚みは、例えば5nm以上15nm以下、井戸層の厚みは例えば2nm以上10nm以下に設定でき、発光層2b全体の厚みは、例えば25nm以上150nm以下である。このように構成された発光層2bにおいて、発光層2bで発生する光のピーク波長が例えば350nm以上600nm以下となる。ここで、ピーク波長とは、光のスペクトルのうち光強度がピークとなる波長をいう。
第2半導体層2cは、発光層2b上に設けられている。第2半導体層2cは、電子または正孔のどちらかを多数キャリアとすることにより、第1半導体層2aとは逆導電型を示すように設定されている。半導体層に導電型を付与する方法としては、例えばマグネシウムまたはシリコンを不純物として添加する方法を用いることができる。
光半導体層2には一対の電極が接続されている。一対の電極は、第1電極3と第2電極4とを有している。第1半導体層2aには、第1半導体層2aと電気的に接続される第1電極3が設けられている。第2半導体層2cは、第2半導体層2cの主面2Aに、第2半導体層2cと電気的に接続される第2電極4が設けられている。このように形成された一対の電極によって、光半導体層2に電圧が印加される。
第1電極3および第2電極4の材料としては、アルミニウム、チタン、ニッケル、クロム、インジウム、錫、モリブデン、銀、金、ニオブ、タンタル、バナジウム、白金、鉛またはベリリウムなどの金属や、酸化錫あるいは酸化インジウム等のインジウムと錫の酸化物などの酸化物や、金−シリコン合金、金−ゲルマニウム合金、金−亜鉛合金または金−ベリリウム合金などの合金膜を好適に用いることができる。また、第1電極3および第2電極4は、上記材質の中から選択した層を複数積層したものとしても構わない。
このように形成された発光素子20は、基板1と第1半導体層2aとの間に、突起5を有しているとともに、突起5の屈折率が基板1の屈折率と第1半導体層2aの屈折率との間に設定されている。そのため、光半導体層2で発生し、基板1側にすすむ光線Leが、第1半導体層2aから突起5に入射する際に、第1半導体層2aと突起5との屈折率差を、第1半導体層2aと基板1との屈折率差よりも小さくすることができるため、反射されにくくすることができる。
また、突起5に入射した光が、基板1に入射する際にも、突起5と基板1との屈折率差を、第1半導体層2aと基板1との屈折率差よりも小さくすることができるため、反射されにくくすることができる。その結果、発光層2bで発生した光が、第1半導体層2aと基板1との界面で、反射されにくくなり、発光素子20の光取出し効率を向上させることができる。
(各種変形例について)
(変形例1)
複数の凸部1aは、それぞれの上面1a’に突起5が位置するように設けられていてもよい。このように複数の凸部1aのそれぞれの上面1a’に突起5が設けられていることにより、さらに光取出し効率を向上させることができる。
突起5は、図4に示すように、基板1の第1主面1A側から発光素子20を平面透視したときに、凸部1aの上面1a’の外周によって囲まれる上面領域Dfに位置するように設けられていてもよい。図4は、発光素子20の一部を平面透視したときの平面透視図である。なお、図4において、鎖線は凸部1aの外縁を表しており、一点鎖線は凸部1aの上面1a’の外周を表している。
凸部1aは、基板1の第1主面1Aから遠ざかるにつれて、基板1の第1主面1Aと平行な断面の面積である第1面積が小さくなっていてもよい。このように凸部1aが形成されていることにより、凸部1aの側面が基板1の第1主面1Aに対して傾斜するようになり、発光層2bで発生した光が凸部1aに入射した場合に、第1半導体層2aと凸部1aとの界面で反射されにくくすることができる。
また、突起5は、凸部1aから遠ざかるにつれて、基板1の第1主面1Aと平行な断面の面積である第2面積が小さくなっていてもよい。このように突起5が形成されていることにより、突起5の側面が基板1の第1主面1Aに対して傾斜するようになり、発光層2bで発生した光が突起5に入射した場合に、第1半導体層2aと突起5との界面で反射されにくくすることができる。
(変形例2)
凸部1aの上面1a’は、図5に示すように、基板1の第1主面1Aに対して傾いていてもよい。凸部1aの上面1a’が、基板1の第1主面1Aに対して傾いていることにより、突起5から凸部1aに入射する際に、突起5と凸部1aとの界面で反射されにくくすることができる。このように凸部1aの上面1a’を、基板1の第1主面1Aに対して傾ける方法としては、基板1としてオフ角を有する材料を用いたり、凸部1aを基板1の第1主面1Aに形成した後、凸部1aの上面1a’に対して傾いた方向からドライエッチングを行なう方法を用いたりすることができる。
(変形例3)
発光素子20を平面透視して、凸部1aの外縁、すなわち凸部1aの底面1a”が、光半導体層2で発生した光の波長と同じ長さの直径を有する円に収まる大きさであってもよい。本例においては、凸部1aの底面1a”の直径が、光半導体層2の発光する光の波長と同じ長さの直径となるように設けられている場合について説明する。
凸部1aが光半導体層2で発生する光の波長よりも小さくなるように設けられている場合には、光半導体層2で発生した光が基板1から外部へ突起部10を通って進む際に、第1半導体層2aと基板1との境界で光半導体層2側に反射されにくくすることができる。この原理について、図2の構成を参照しつつ以下説明する。
光半導体層2で発生した光は、突起5が基板1よりも小さい屈折率を有していることから、第1半導体層2cから突起3に入射する際に、光半導体層2側に反射されるのを抑制しつつ、突起5に入射しやすくすることができる。
また、凸部1aが基板1と一体的に設けられていることから、凸部1aに入射した光が、凸部1aと基板1との界面で、光半導体層2側に反射されにくくすることができる。ここで、光が突起部10を通過する際に、突起部10がその光の波長よりも小さい場合には、突起部10の屈折率は、同じ媒質内において、光線Leの進む方向に対して垂直方向の横断面において、突起部10と外部の媒質が占める割合によって決められる。これは、光線Leに対する、突起部10による幾何光学的なふるまいだけでなく波動光学的なふるまいの影響も大きくなるためと考えられる。
そのため、光半導体層2で発光した光が突起部10を通過する際に、突起5が凸部1aから遠ざかるにつれて第1面積が小さくなるように円錐形状で設けられていることから、光線の横断面における突起5と第1半導体層2aとの比率を少しずつ変化させることができる。その結果、突起5による屈折率変化を緩やかにすることができ、突起5に入射する光を光半導体層2側に反射されにくくすることができる。
次に、突起5から凸部1aへ入射する際に、突起5と凸部1aとの境界において、突起5の形状によって凸部1aの屈折率差を小さくした状態で、凸部1aに入射させることができる。そのため、突起5から凸部1aに光が入射する際に、突起5と凸部1aの境界において光半導体層2側に反射されにくくすることができる。
凸部1aに入射した光は、凸部1aが基板1の第1主面1Aから遠ざかるにつれて第2面積が小さくなるように円錐台状で設けられていることから、光線の断面における凸部1aと第1半導体層2aとの比率を少しずつ変化させることができるため、凸部1aから基板1に入射する際に屈折率変化を緩やかにすることができる。その結果、凸部1aと基板1との境界において、屈折率差を小さくすることができ、凸部1aから基板1に入射する光を光半導体層2側に反射されにくくすることができる。
図6に示すグラフは、発光層2bで発光した光線Leが第1半導体層2aから基板1へ進む際の屈折率変化の様子を説明するものである。ここでグラフM1は、光線Leが第1半導体層2aから突起部10を通過して基板1へ進む場合の屈折率変化を示している。このグラフM1に示されるように、第1半導体層2aと基板1との間に突起部10を有することにより、光線Leが第1半導体層2aから基板1へ進む場合の屈折率変化を緩やかにすることができる。
一方、比較例として突起部が設けられていない場合の屈折率変化を図6のグラフM2に示す。この場合、図6のグラフM2において第1半導体層と基板との屈折率変化、すなわち第1半導体層と基板との境界における微分係数が大きくなるため、発光層で発光した光が第1半導体層と基板との界面で反射しやすくなる。
さらに、突起部が基板および第1半導体層と屈折率の異なる材料のみからなる場合には、突起部が基板および第1半導体層と屈折率が異なるため、第1半導体層と突起部との境界および突起部と基板との境界における屈折率変化が大きくなって反射しやすくなる。そのため、光取出し効率の低下を招きやすくなる。
また、突起部が基板と同じ材料のみからなる場合は、発光層で発光した光が基板に入射する際に、突起部が第1半導体層と材料が異なるため、突起部と第1半導体層との境界における屈折率変化が大きくなって反射しやすくなる。
具体的には、本例の発光素子20で発光する光の波長では、サファイアの屈折率が例えば1.70以上1.80以下であり、第1半導体層の屈折率が例えば2.2以上2.6以下である。そのため、突起5の材料としては、例えば酸化マグネシウム(屈折率 約1.68以上1.73以下)、二酸化ジルコニウム(屈折率 約1.78以上2.00以下)などを用いることができる。
本例において、凸部1aの底面1a”の直径が、光半導体層2で発生した光の波長と同じ寸法で設けられている場合について説明したが、屈折率変化を緩和させるという効果を凸部1aが奏する限り、凸部1aの底面1a”の一部が光半導体層2で発光する光の波長を直径とする円からはみ出してもよい。
凸部1aの底面1a”が、光半導体層2で発生した光の波長と同じ線分よりも小さく形成されている線分部分を有する場合であれば、線分部分において本例の効果を奏するものである。
さらに、突起部10の高さ、すなわち突起5の高さt1と凸部1aの高さt2とを足した高さが、光半導体層2で発生した光の波長と同じ寸法以下で設けられていてもよい。このような高さで突起部10が形成されていることにより、突起部10の高さ方向に対しても、波動光学的なふるまいをさせることができる。その結果、光が突起部10を通過する際に、突起部10の高さ方向に対しても、屈折率を緩和させることができる。
また、本例のように、凸部1aの外縁形状を、光半導体層2で発生した光の波長と同じ大きさの直径を有する円に収まる大きさで形成するとともに、変形例2に示したように、凸部1aの上面1aを、基板1の第1主面1Aに対して傾けてもよい。このように、凸部1aの上面1aを傾斜させることにより、突起5から凸部1aに入射する際に、突起5と凸部1aとの割合を徐々に変化させることができるため、屈折率変化をさらに緩やかにすることができる。
(変形例4)
凸部1aの上面1a’は、図7に示すように、粗面となっていてもよい。すなわち、図7に示すように、突起部10は、凸部1aと突起5との界面に粗面を有していてもよい。このような粗面は、粗面の凹凸の最大高さRzが発光層2bで発光した光の半波長程度に設定することができ、例えば200nm以下で形成することができる。ここで、粗面の凹凸の最大高さRzは、JIS B0601−2001に準拠している。
凸部1aの上面1a’が粗面により形成されていることにより、発光層2bで発光した光線Leが突起5から凸部1aに進む際に、突起5と凸部1aとの境界において屈折率変化を緩やかにすることができる。また、凸部1aの上面1a’の粗面に突起5が形成されることによって、凸部1aと突起5とが接触する表面積を増やすことができるため、密着性を向上させることができる。
このように、凸部1aの上面1a’を粗面とする方法としては、例えば、凸部1aを基板1の第1主面1Aに形成した後、凸部1aをドライエッチングによって粗くする方法などを用いることができる。
(変形例5)
凸部1aの底面1a’と側面とのなす角度αは、例えば10°以上80°以下に設定してもよい。この場合、発光層2bで発光した光が第1半導体層2aから基板1へ透過する際に、第1半導体層2aと基板1との境界の屈折率変化をより緩やかにすることができる。さらに、突起部10は、角度αを例えば40°以上75°以下とすることにより、後述するように基板1上に第1半導体層2aを横方向成長させる際のマスクパターンとしても好適に用いることができる。
また、図8に示すように、凸部1aにおける底面1a”と側面とのなす角度αと、突起5における底面5Bと側面とのなす角度βとが異なるように形成されていてもよい。例えば、角度βを角度αより小さくすることにより、突起5の高さt1’を小さくすることができる。そのため、基板1の第1主面1Aに特定のファセット持つ結晶体を形成した後、成長方向に対して水平方向に結晶成長させる横方向成長をする場合に、結晶体の高さを小さくすることができるため生産性を向上させることができる。なお、ファセットとは第1半導体層2aを横方向成長させる前に基板1の第1主面1A上に育成する結晶平面のことを指す。
(変形例6)
突起5は、図9に示すように、凸部1aの上面1a’の外周から離れた位置に配置されていてもよい。すなわち、突起5は、凸部1aの上面1a’の外周によって囲まれる領域(外周上は除く)内に設けられている。このように、発光層2bで発生した光の波長よりも小さい寸法の外縁形状を持つ凸部1aが形成されている場合は、突起5の底面5Bの大きさを調整することにより、凸部1aに入射する際の屈折率を調整することができる。
このように凸部1aに入射する際の屈折率を調整することができることから、突起5と基板1との屈折率差に併せて突起5の底面5Bの大きさを調整することにより、突起5と基板1との屈折率変化をさらに緩和することができる。
(変形例7)
基板1を導電性材料から形成し、基板1と第2電極4との間に電圧を印加する場合は、突起部10の突起5を絶縁材料で形成してもよい。この場合には、第1電極3は基板1に電気的に接続すればよい。突起5の密度は、例えば発光層2bに流れ込む電流の電流密度を考慮して決めればよい。
このように突起5を絶縁材料で形成し、第1電極3と第2電極4との間に電圧を印加することにより、基板1側から発光層2bに電流が流れる際に、電流が基板1と第1半導体層2aとの間に位置する突起5を避けて流れるようになり、発光層2bに流れ込む電流の電流密度を高くすることができる。その結果、発光素子3の発光効率を向上させることができる。
以上の例では凸部1aの上面1a’に突起5を有する突起部10について説明したが、凸部1a上に形成される突起5は、複数の層によって形成されていてもよい。その場合には、突起部10は複数の層からなる突起5の屈折率が基板1の屈折率と第1半導体層2aの屈折率との間の値に設定されており、この突起5の屈折率が突起5の頂部5A方向に向かうにつれて順次小さくなるように形成される。
突起5を複数の層で形成することにより、光線Leが第1半導体層2aから基板1へ進む際に、基板1と第1半導体層2aとの屈折率変化をさらに小さくすることができる。その結果、第1半導体層2aと基板1との境界で反射されることを少なくすることができる。
さらに、発光素子20を保護層によって封止してもよい。この場合、保護層は、基板1を構成する材料の屈折率よりも小さい屈折率を持つ材料で形成すればよい。具体的には、シリコーン樹脂などを用いることができる。本例では、基板1がサファイアから構成されているため、屈折率が1.4以上1.7以下のシリコーン樹脂を用いることができる。また、発光層2bが350nm以上420nm以下の波長の光を発光する場合には、このようなシリコーン樹脂の中に、発光する光の波長で励起することができる蛍光体や燐光体を混ぜて、発光層2bからの光を白色光に変換してもよい。
本例の発光素子20は、例えばセラミック材料からなるパッケージなどの実装体に実装した発光装置として用いられる。このように実装体の主面に形成された配線導体に発光素子20を実装する場合は、発光素子20は第2半導体層2cをパッケージの主面側にしたフリップチップ接続を用いることができる。
上述した変形例1−7は、適宜それぞれの変形例と組み合わせることができる。
<発光素子の製造方法>
(基板を準備する工程)
図10に示すように、基板1の第1主面1A上に基板1よりも屈折率の大きい材料が堆積した堆積層13が形成される。堆積層13を形成する方法としては、蒸着法やスピンコート法などから適宜、堆積させる材料に応じて選択することができる。なお、堆積層13の厚みを変化させることにより、突起5の高さt1を変化させることができる。
次に、図11に示すように、堆積層13の表面の一部が露出するマスクパターン14を形成する。その後、マスクパターン14から露出した堆積層13の表面から光半導体層2側へ深さ方向に、エッチングなどの方法によって堆積層13および基板1の一部を除去する。エッチングの方法としては、ウエットエッチング法またはドライエッチング法を用いることができる。
ウエットエッチング法を用いた場合には、マスクパターン14を回り込むようにエッチングするサイドエッチを用いることができ、ドライエッチング法を用いた場合には、堆積層13の表面から傾斜した方向からエッチングを行なう方法を用いることができる。
このことから、堆積層13だけでなく基板1の一部もエッチングによって除去するため、エッチング深さは突起5の高さ以上、すなわち堆積層13の厚みt1以上に設定される。その際、基板1を削った深さが凸部1aの高さt2となる。このようにして、図12に示すように、凸部1aを有する基板1と、凸部1aの上面に形成される突起5とが一体的に形成される。
(光半導体層を形成する工程)
さらに、図13に示すように、突起5および凸部1aを有する基板1上に第1半導体層2a、発光層2bおよび第2半導体層2cを順次積層した光半導体層2が形成される。光半導体層2を結晶成長させる方法としては、分子線エピタキシー(Molecular Beam Epitaxy、略称MBE)法、有機金属エピタキシー(Metal Organic Vapor Phase Epitaxy、略称MOVPE)法、ハイドライド気相成長(Hydride Vapor Phase Epitaxy、略称HVPE)法またはパルスレーザデポジション(Pulsed Laser Deposition、略称PLD)法などを用いることができる。
ここで、基板1上に突起部10を有することから、光半導体層2を基板1上で横方向成長させることができる。具体的には、光半導体層2のそれぞれの層において組成比、成長温度および成長圧力などの成長条件を調整することにより、光半導体層2を横方向成長させることができる。
このように、第1半導体層2aを横方向成長で結晶成長させた場合は、第1半導体層2aから発光層2bへ延びる欠陥を少なくすることができる。その結果、光半導体層2の結晶品質を向上させることができ、発光層2bで発光する光の発光強度を強くすることができる。
(電極を形成する工程)
次に、第1半導体層2aに電気的に接続される第1電極3と、第2半導体層2cに電気的に接続される第2電極4とを形成する。まず、図14に示すように、第1半導体層2aの一部が露出する第1露出部21を形成した後、第1電極3を形成する。このような第1露出部21は、第1半導体層2aの一部が露出されるように、例えば光半導体層2の一部を深さ方向にエッチングすることによって形成することができる。
その後、第1露出部21および第2半導体層2cの表面に第1電極3および第2電極4となる材料を蒸着法やスパッタリング法などの方法によって形成する。
ここで、基板1を準備する工程において、堆積層13と基板1とのエッチング速度が異なることを利用して、突起5が凸部1aの上面1a’の外周から離れているように設けてもよい。凸部1aと突起5とが異なる材料で構成されていることから、エッチングをした場合に、凸部1aと突起5とでエッチング速度が異なるようになる。そのため、図9に示すような、凸部1aおよび突起5を形成することができる。さらに、堆積層13と基板1とのエッチング速度が異なることを利用して、図8に示すような、突起部10を形成してもよい。

Claims (9)

  1. 第1主面から突出する凸部を複数有する透光性の基板と、
    前記凸部の上面に位置し、前記基板の材料の屈折率よりも大きい屈折率の材料を有する突起と、
    前記基板の前記第1主面上に順に位置する第1半導体層、発光層および第2半導体層を有する光半導体層であって、前記第1半導体層の材料の屈折率は前記突起の屈折率よりも大きく、前記凸部および前記突起を前記基板との間に埋設している光半導体層と
    を備えた発光素子。
  2. 複数の前記凸部は、それぞれの前記上面に前記突起が位置している請求項1に記載の発光素子。
  3. 前記突起は、前記基板を前記第1主面側から平面透視したときに、前記凸部の前記上面の外周によって囲まれる上面領域に位置している請求項1または2に記載の発光素子。
  4. 前記凸部は、前記第1主面から遠ざかるにつれて前記基板の前記第1主面と平行な断面の面積である第1面積が小さくなっている請求項1−3のいずれかに記載の発光素子。
  5. 前記突起は、前記凸部から遠ざかるにつれて前記基板の前記第1主面と平行な断面の面積である第2面積が小さくなっている請求項1−4のいずれかに記載の発光素子。
  6. 前記凸部の前記上面は、前記基板の前記第1主面に対して傾いている請求項1−5のいずれかに記載の発光素子。
  7. 平面透視における前記凸部の外縁形状は、前記光半導体層で発生した光の波長と同じ長さの直径を有する円に収まる大きさである請求項1−6のいずれかに記載の発光素子。
  8. 前記突起は、前記凸部の前記上面の外周から離れている請求項7に記載の発光素子。
  9. 前記凸部の前記上面は、粗面となっている請求項7または8に記載の発光素子。
JP2011540469A 2009-11-11 2010-10-29 発光素子 Expired - Fee Related JP5404808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011540469A JP5404808B2 (ja) 2009-11-11 2010-10-29 発光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009257593 2009-11-11
JP2009257593 2009-11-11
JP2011540469A JP5404808B2 (ja) 2009-11-11 2010-10-29 発光素子
PCT/JP2010/069285 WO2011058890A1 (ja) 2009-11-11 2010-10-29 発光素子

Publications (2)

Publication Number Publication Date
JPWO2011058890A1 true JPWO2011058890A1 (ja) 2013-03-28
JP5404808B2 JP5404808B2 (ja) 2014-02-05

Family

ID=43991549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011540469A Expired - Fee Related JP5404808B2 (ja) 2009-11-11 2010-10-29 発光素子

Country Status (2)

Country Link
JP (1) JP5404808B2 (ja)
WO (1) WO2011058890A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102673668B1 (ko) * 2018-10-15 2024-06-12 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
CN113555478A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法
KR20200018996A (ko) * 2018-08-13 2020-02-21 서울바이오시스 주식회사 광 산란 패턴을 갖는 발광 다이오드

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282938A (ja) * 2002-03-27 2003-10-03 Kyocera Corp 発光ダイオード
JP4593890B2 (ja) * 2003-07-28 2010-12-08 京セラ株式会社 半導体発光素子の製造方法
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP2009070991A (ja) * 2007-09-12 2009-04-02 Hitachi Cable Ltd 発光装置
JP5042100B2 (ja) * 2008-03-28 2012-10-03 Dowaエレクトロニクス株式会社 エピタキシャル成長用基板およびその製造方法ならびにiii族窒化物半導体素子

Also Published As

Publication number Publication date
JP5404808B2 (ja) 2014-02-05
WO2011058890A1 (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
US8772805B2 (en) High efficiency light emitting diode and method for fabricating the same
TWI593145B (zh) 發光二極體
US8507935B2 (en) Light emitting element and light emitting device
JP6764791B2 (ja) パターン付けされた基板を有する発光デバイス
JP2007536732A (ja) SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス
JP6410870B2 (ja) 発光ダイオード
WO2011030789A1 (ja) 発光装置
WO2015141166A1 (ja) 半導体発光装置とその製造方法
US20100237372A1 (en) Light emitting device
JP5404808B2 (ja) 発光素子
US9306120B2 (en) High efficiency light emitting diode
KR20130098760A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
CN101980391A (zh) 发光二极管及其制造方法
CN111261760A (zh) 发光元件
JP2011211050A (ja) 発光素子
WO2011105557A1 (ja) 半導体成長用基板および発光素子
JP2019212834A (ja) 発光素子及びその製造方法
US8878218B2 (en) Semiconductor light-emitting device and method for manufacturing the same
JP7390258B2 (ja) 半導体発光素子
JP7428564B2 (ja) 半導体発光素子
KR101171328B1 (ko) 고효율 발광 다이오드
TW202349740A (zh) 光電半導體元件
KR101337613B1 (ko) 발광소자와 그 제조방법
KR101181018B1 (ko) 주기적 편향구조가 내재된 발광소자 및 그 제조방법
JP2010153594A (ja) 発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees