JPWO2011034092A1 - バリアメタル膜の形成方法 - Google Patents
バリアメタル膜の形成方法 Download PDFInfo
- Publication number
- JPWO2011034092A1 JPWO2011034092A1 JP2011531947A JP2011531947A JPWO2011034092A1 JP WO2011034092 A1 JPWO2011034092 A1 JP WO2011034092A1 JP 2011531947 A JP2011531947 A JP 2011531947A JP 2011531947 A JP2011531947 A JP 2011531947A JP WO2011034092 A1 JPWO2011034092 A1 JP WO2011034092A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- barrier metal
- metal film
- film
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
- C23C14/025—Metallic sublayers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/541—Heating or cooling of the substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本発明のバリアメタル膜の形成方法は、表面に微細な孔又は溝が形成された基板を準備し、前記基板の温度が150℃以上、500℃以下の範囲に設定された状態で、前記基板に対してチタン又はチタン化合物からなるバリアメタル膜を形成する。
Description
本発明は、基板の表面にバリアメタル膜を形成するための方法に関する。特に、本発明は、基板上に形成された高アスペクト比の孔(ホール)の開口部に形成されるオーバーハングの発生を抑制するバリアメタル膜の形成方法に関する。
本願は、2009年9月18日に、日本に出願された特願2009−217658号に基づき優先権を主張し、その内容をここに援用する。
本願は、2009年9月18日に、日本に出願された特願2009−217658号に基づき優先権を主張し、その内容をここに援用する。
一般に、半導体デバイスの製作に用いられる成膜方法においては、基板と銅(Cu)等からなる配線層との間にバリアメタル膜(バリア膜とも言う)を設けることによって、配線層を構成する材料が基板に拡散して起こる配線の劣化を防止している。
前記バリアメタル膜は、スパッタ等のPVD法や、気相成長法によって、金属又は金属化合物からなる薄膜を基板に成膜することによって形成される。
例えば、低誘電率(low−k)材料又は酸化シリコン(SiO2)からなる基板に、窒化タンタル(TaN)、タンタル(Ta)、及びそれらを組み合わせた膜からなるバリアメタル膜が形成された銅配線を有する半導体素子が開示されている(特許文献1)。
前記バリアメタル膜は、スパッタ等のPVD法や、気相成長法によって、金属又は金属化合物からなる薄膜を基板に成膜することによって形成される。
例えば、低誘電率(low−k)材料又は酸化シリコン(SiO2)からなる基板に、窒化タンタル(TaN)、タンタル(Ta)、及びそれらを組み合わせた膜からなるバリアメタル膜が形成された銅配線を有する半導体素子が開示されている(特許文献1)。
また、近年の配線パターンの微細化に伴い、処理すべき基板全面に亘って、深さと幅の比が3を超えるような高アスペクト比のホール、トレンチ(溝)、又は微細パターンに対して被覆性よく成膜できること、即ち、カバレッジの向上が強く要求されている。
ところで、バリアメタル膜の形成の際の基板温度については、従来は、バリアメタル膜の膜質を向上させるための配向制御、またはバリアメタル膜形成工程に続くプロセス温度等に依存して決定されていた。一般的に、Cu配線形成プロセスにおいては、バリアメタル膜の形成時において、基板温度は室温(10℃〜30℃)程度に保持されていた。
しかし、高アスペクト比のホールやトレンチが形成された基板に対してバリアメタル膜を形成することが要求されるようになると、ホールやトレンチの開口部にオーバーハング(底部における径よりも開口部における径が小さくなる)が発生したり、これに伴ってホールやトレンチの側壁部の被覆性が低下したりする問題が生じる。
図3Aに、基板温度を室温程度に保持した状態でバリアメタル膜を形成した際の、高アスペクト比のホールHの模式的断面図を示す。ホールHは、側面部Haと、底部Hbとから構成される孔状の凹部である。この図に示すように、ホールの開口部付近にオーバーハングが発生し、最小開口に影響が及んでいることがわかる。このようにオーバーハングが発生し、最小開口が小さくなることによって、側壁部の被膜性にも問題が生じる。
しかし、高アスペクト比のホールやトレンチが形成された基板に対してバリアメタル膜を形成することが要求されるようになると、ホールやトレンチの開口部にオーバーハング(底部における径よりも開口部における径が小さくなる)が発生したり、これに伴ってホールやトレンチの側壁部の被覆性が低下したりする問題が生じる。
図3Aに、基板温度を室温程度に保持した状態でバリアメタル膜を形成した際の、高アスペクト比のホールHの模式的断面図を示す。ホールHは、側面部Haと、底部Hbとから構成される孔状の凹部である。この図に示すように、ホールの開口部付近にオーバーハングが発生し、最小開口に影響が及んでいることがわかる。このようにオーバーハングが発生し、最小開口が小さくなることによって、側壁部の被膜性にも問題が生じる。
本発明は、以上の点に鑑み、基板上に形成された高アスペクト比のホールやトレンチ、また微細パターンに対して、開口部におけるオーバーハングの発生を低減することができるバリアメタル膜の形成方法を提供することをその課題とする。
本発明の一態様のバリアメタル膜の形成方法は、表面に微細な孔又は溝が形成された基板を準備し、前記基板の温度が150℃以上、500℃以下の範囲に設定された状態で、前記基板に対してチタン又はチタン化合物からなるバリアメタル膜を形成する。
本発明の一態様のバリアメタル膜の形成方法においては、前記バリアメタル膜を形成する際には、前記基板の温度を200℃以上、450℃以下の範囲とすることが好ましい。
本発明の一態様のバリアメタル膜の形成方法においては、前記基板に前記バリアメタル膜を形成する際には、スパッタ法が用いられることが好ましい。
本発明の一態様のバリアメタル膜の形成方法においては、前記バリアメタル膜を形成する際には、前記基板の温度を200℃以上、450℃以下の範囲とすることが好ましい。
本発明の一態様のバリアメタル膜の形成方法においては、前記基板に前記バリアメタル膜を形成する際には、スパッタ法が用いられることが好ましい。
本発明によれば、基板上に形成された高アスペクト比のホールやトレンチ、微細パターンに対しバリアメタル膜を形成する際において、ホールやトレンチの開口部にオーバーハングが発生するのを抑制することができる。
(第1の実施の形態)
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の成膜方法を実施するのに用いられる成膜装置1の一例の概略図である。図2は、成膜装置1を構成するチャンバである、成膜チャンバ4a、4bの概略断面図である。
成膜装置1は、搬送室2の周囲にゲートバルブ6を介して、ロードロックチャンバ3、複数の成膜チャンバ4a、4b、温度調整チャンバ5が配置されて構成されている。搬送室2は所定の真空度に減圧され、ている。搬送室2の内部には基板搬送ロボット(図示略)が設置されている。ロードロックチャンバ3は、デガス室として機能し、図示しないヒーターによって処理すべき基板を減圧下において高温で加熱処理してデガスを行い、基板に含まれているガスを除去する。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の成膜方法を実施するのに用いられる成膜装置1の一例の概略図である。図2は、成膜装置1を構成するチャンバである、成膜チャンバ4a、4bの概略断面図である。
成膜装置1は、搬送室2の周囲にゲートバルブ6を介して、ロードロックチャンバ3、複数の成膜チャンバ4a、4b、温度調整チャンバ5が配置されて構成されている。搬送室2は所定の真空度に減圧され、ている。搬送室2の内部には基板搬送ロボット(図示略)が設置されている。ロードロックチャンバ3は、デガス室として機能し、図示しないヒーターによって処理すべき基板を減圧下において高温で加熱処理してデガスを行い、基板に含まれているガスを除去する。
符号4a、4bはともに成膜チャンバであるが、第1の成膜チャンバ4aは、基板17(図2参照)にバリアメタル膜を形成するバリアメタル成膜用のチャンバとして機能する。第2の成膜チャンバ4bは、バリアメタル膜が形成された基板17にCuを成膜するための、Cu成膜用のチャンバとして機能する。
温度調整チャンバ5は、加熱装置及び冷却装置を備えており、該温度調整チャンバ5内に成膜前の基板及び成膜後の基板の少なくとも一方を搬送し、基板を冷却又は加熱することができる。
温度調整チャンバ5は、加熱装置及び冷却装置を備えており、該温度調整チャンバ5内に成膜前の基板及び成膜後の基板の少なくとも一方を搬送し、基板を冷却又は加熱することができる。
なお、チャンバの配置数等は、適宜変更可能である。例えば、ロードロックチャンバは、搬入用と搬出用のチャンバをそれぞれ別個に設ける構成としてもよいし、バリア成膜前に行う基板クリーニング用のチャンバを設ける機構としてもよい。また、温度調整チャンバ5は必ずしも設ける必要はない。また、搬送室2を設けることなく、ロードロックチャンバ、成膜チャンバなどを工程順に接続するような構成としてもよい。
図2は、上記成膜装置1を構成し、本発明の薄膜の形成に用いることができる成膜チャンバ4a、4bを詳しく説明するための概略断面図である。該成膜チャンバ4a、4bは、スパッタ法により基板に薄膜を形成するための処理室である。
成膜チャンバ4a、4bは、真空槽20を有している。真空槽20の天井には、カソード電極14が固定されている。カソード電極14の表面にはターゲット15が配置されている。カソード電極14には負電圧を印加する直流電源19が接続されている。
真空槽20外のカソード電極14の裏面位置には、永久磁石からなる磁気回路18が設けられている。真空槽20は、磁気回路18が形成する磁束がカソード電極14とターゲット15を貫通し、ターゲット15表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
成膜チャンバ4a、4bは、真空槽20を有している。真空槽20の天井には、カソード電極14が固定されている。カソード電極14の表面にはターゲット15が配置されている。カソード電極14には負電圧を印加する直流電源19が接続されている。
真空槽20外のカソード電極14の裏面位置には、永久磁石からなる磁気回路18が設けられている。真空槽20は、磁気回路18が形成する磁束がカソード電極14とターゲット15を貫通し、ターゲット15表面に漏洩磁界が形成されるように構成されている。スパッタリングを行う際にはその漏洩磁界に電子がトラップされ、プラズマが高密度化する。
真空槽20の底面には、基板ホルダー16が設けられている。基板ホルダー16の表面には、シリコン基板等からなる基板17が、ターゲット15と略平行に対向配置されている。
また、基板ホルダー16内には基板電極21が設けられている。この基板電極21は、高周波バイアス電力を基板電極21に印加する高周波電源22に接続されている。
また、基板ホルダー16内には、ヒーター23が設けられており、薄膜を形成する際にヒーター23に通電し、基板温度を調整することが可能である。
また、基板ホルダー16内には基板電極21が設けられている。この基板電極21は、高周波バイアス電力を基板電極21に印加する高周波電源22に接続されている。
また、基板ホルダー16内には、ヒーター23が設けられており、薄膜を形成する際にヒーター23に通電し、基板温度を調整することが可能である。
真空槽20にはガス導入口12と真空排気口13とが設けられている。ガス導入口12にはスパッタリングガスが充填されたガスボンベが接続され、真空排気口13には、真空ポンプが接続されている(ただし、図2には、ガスボンベと真空ポンプを図示していない)。
上述したように、成膜チャンバ4aと成膜チャンバ4bとは同様の構成を有しているが、成膜する材質に応じてターゲットの材質も変更される。本実施の形態においては、成膜チャンバ4aのターゲット15は、チタン(Ti)から形成されており、成膜チャンバ4bのターゲット15は、Cuから形成されている。
次に、この成膜装置1を用いて成膜する工程について説明する。
搬送室2、各成膜チャンバ4a、4b、および温度調整チャンバ5の内部は予め減圧され、チャンバ内に存在するガスが除去されている。
まず、ホールHが形成された基板17を複数枚カセットに配置し、基板17が配置されたカセットをロードロックチャンバ3内部に配置する。
所定圧力の真空雰囲気をとなるようにロードロックチャンバ3の内部を減圧してチャンバ内に存在するガスを除去し、ロードロックチャンバ3から基板17を取り出し、成膜チャンバ4a(バリアメタル成膜用のチャンバ)に搬入する。
搬送室2、各成膜チャンバ4a、4b、および温度調整チャンバ5の内部は予め減圧され、チャンバ内に存在するガスが除去されている。
まず、ホールHが形成された基板17を複数枚カセットに配置し、基板17が配置されたカセットをロードロックチャンバ3内部に配置する。
所定圧力の真空雰囲気をとなるようにロードロックチャンバ3の内部を減圧してチャンバ内に存在するガスを除去し、ロードロックチャンバ3から基板17を取り出し、成膜チャンバ4a(バリアメタル成膜用のチャンバ)に搬入する。
成膜チャンバ4aには、ターゲットとしてTiターゲット15が配置されている。
基板17を基板ホルダー16に静電吸着させた後、基板17の温度が200℃以上、450℃以下となるようにヒーター23を制御する。
基板17は、静電吸着によって基板ホルダー16に取り付けられているため、基板17の温度は基板ホルダー16と略同じになる。よって、ヒーター23を用いて基板ホルダー16の温度を調整することによって、基板17の温度を制御することが可能になる。
図示しない放射温度計などの温度計を用いて、基板17の温度が上記範囲となったことを確認した後、所定圧力の成膜雰囲気となるように成膜チャンバ4aを減圧し、チャンバに存在するガスを除去しながら、スパッタリングガスを成膜チャンバ4a内部に供給する。基板17にバイアス電圧を印加し、ターゲット15をスパッタリングすると、スパッタ粒子は基板17表面に略垂直に入射するため、スパッタ粒子はトレンチT周囲の基板17表面上だけでなく、ホールHの内部にも入射し、Tiからなるバリアメタル膜Bが形成される。バリアメタル膜Bの膜厚は5nm〜10nm程度が好ましい。
基板17を基板ホルダー16に静電吸着させた後、基板17の温度が200℃以上、450℃以下となるようにヒーター23を制御する。
基板17は、静電吸着によって基板ホルダー16に取り付けられているため、基板17の温度は基板ホルダー16と略同じになる。よって、ヒーター23を用いて基板ホルダー16の温度を調整することによって、基板17の温度を制御することが可能になる。
図示しない放射温度計などの温度計を用いて、基板17の温度が上記範囲となったことを確認した後、所定圧力の成膜雰囲気となるように成膜チャンバ4aを減圧し、チャンバに存在するガスを除去しながら、スパッタリングガスを成膜チャンバ4a内部に供給する。基板17にバイアス電圧を印加し、ターゲット15をスパッタリングすると、スパッタ粒子は基板17表面に略垂直に入射するため、スパッタ粒子はトレンチT周囲の基板17表面上だけでなく、ホールHの内部にも入射し、Tiからなるバリアメタル膜Bが形成される。バリアメタル膜Bの膜厚は5nm〜10nm程度が好ましい。
バリアメタル膜として使用される材料は、機械強度が大きい、緻密な膜形成が可能、配線層と基板との間のバリア効果を有する、電気抵抗が低い、などの特徴を有する材料であれば、上記したようなTiに限ることはない。例えば、TiN、TiWなどのTi化合物、またはCo、Re、Ru、Sn、W、WN、Zr、ZrN、Hf、HfNなどもバリアメタル膜の材料として採用することができる。
次に、基板17を温度調整チャンバ5に搬入し、図示しない冷却装置を用いて、基板17の温度が−20℃〜60℃となるように基板17を冷却する。
なお、この工程は必ずしも実施する必要はなく、基板17を自然冷却したり、または成膜チャンバに別途冷却装置を設けて基板17を冷却してもよい。
なお、この工程は必ずしも実施する必要はなく、基板17を自然冷却したり、または成膜チャンバに別途冷却装置を設けて基板17を冷却してもよい。
次に、基板17を成膜チャンバ4bに搬入する。成膜チャンバ4bには、ターゲットとしてCuターゲット15が配置されている。
基板17を基板ホルダー16に静電吸着させた後、上述したバリアメタル膜Bを形成する方法と同様の方法で、Cuのスパッタリングを行う。Cuからなる薄膜の厚さは25nm程度が好ましい。
基板17を基板ホルダー16に静電吸着させた後、上述したバリアメタル膜Bを形成する方法と同様の方法で、Cuのスパッタリングを行う。Cuからなる薄膜の厚さは25nm程度が好ましい。
上記成膜装置1では、基板17の温度が200℃以上、450℃以下となるように温度制御を行い、バリアメタル膜を形成することによって、ホールの開口部にオーバーハングを発生させることなく、バリアメタル膜を形成することができる。
(実験例)
以下、本発明の成膜方法について行った実験例について説明する。図1に示す成膜装置1を用い、高アスペクト比のホールが形成されている基板上にTiからなるバリアメタル膜及びCu膜を成膜した。
基板17として、φ300mmのSiウエハ表面全体に亘ってシリコン酸化物膜を形成した後、このシリコン酸化物膜中に公知の方法で微細ホール(孔径100nm、深さ400nm)が形成された基板を用いた。また、Tiターゲットとして、スパッタ面の径がφ400mmに作製したターゲットを用いた。ターゲットと基板との間の距離を400mmに設定した。
以下、本発明の成膜方法について行った実験例について説明する。図1に示す成膜装置1を用い、高アスペクト比のホールが形成されている基板上にTiからなるバリアメタル膜及びCu膜を成膜した。
基板17として、φ300mmのSiウエハ表面全体に亘ってシリコン酸化物膜を形成した後、このシリコン酸化物膜中に公知の方法で微細ホール(孔径100nm、深さ400nm)が形成された基板を用いた。また、Tiターゲットとして、スパッタ面の径がφ400mmに作製したターゲットを用いた。ターゲットと基板との間の距離を400mmに設定した。
さらに、成膜条件として、スパッタガスとしてArを用い、3〜15sccmの流量で導入した。また、Tiターゲットへの投入電力を18kW(電流30A)に設定してバリアメタル膜30nmの成膜を行った。
このとき、基板17の温度を50℃〜550℃に変化させてバリアメタル膜の成膜を行い、薄膜の変化について観察した。第1の評価項目においては、ホールの開口部のオーバーハングの発生の有無を評価し、第2の評価項目においては、バリアメタル膜の膜質を評価した。
このとき、基板17の温度を50℃〜550℃に変化させてバリアメタル膜の成膜を行い、薄膜の変化について観察した。第1の評価項目においては、ホールの開口部のオーバーハングの発生の有無を評価し、第2の評価項目においては、バリアメタル膜の膜質を評価した。
表1は、上記のオーバーハングの発生とバリアメタル膜の膜質についての評価結果を示す。
表1のオーバーハングの項目について、記号「◎」はオーバーハングが発生しておらず、80nm以上の十分な最小開口が確保されていることを示し、即ち、最良な結果が得られたことを示す。記号「○」ややオーバーハングが発生しているが、70nm以上の最小開口が確保されていることを示し、即ち、良好な結果が得られたことを示す。記号「×」は、オーバーハングが発生し、最小開口が70nm以下となっていることを示し、即ち、不良な結果が得られたことを示す。
膜質の項目については、記号「◎」は、膜質に問題がないことを示し、即ち、最良な結果が得られたことを示す。記号「○」は、薄膜の一部が酸化するなど問題が、良好な結果が得られたことを示す。記号「×」は、薄膜の大部分が基板と反応、拡散または酸化するなどしてバリアメタル膜としての機能を果たすことができないことを示し、即ち、不良な結果が得られたことを示す。薄膜の酸化は、残留ガスや基板から放出された水蒸気が原因であると考えられる。
表1のオーバーハングの項目について、記号「◎」はオーバーハングが発生しておらず、80nm以上の十分な最小開口が確保されていることを示し、即ち、最良な結果が得られたことを示す。記号「○」ややオーバーハングが発生しているが、70nm以上の最小開口が確保されていることを示し、即ち、良好な結果が得られたことを示す。記号「×」は、オーバーハングが発生し、最小開口が70nm以下となっていることを示し、即ち、不良な結果が得られたことを示す。
膜質の項目については、記号「◎」は、膜質に問題がないことを示し、即ち、最良な結果が得られたことを示す。記号「○」は、薄膜の一部が酸化するなど問題が、良好な結果が得られたことを示す。記号「×」は、薄膜の大部分が基板と反応、拡散または酸化するなどしてバリアメタル膜としての機能を果たすことができないことを示し、即ち、不良な結果が得られたことを示す。薄膜の酸化は、残留ガスや基板から放出された水蒸気が原因であると考えられる。
表1から明らかなように、基板温度が200℃〜450℃の範囲においては、オーバーハング、及び膜質ともに、最良の評価「◎」が得られ、この温度範囲がTiバリアメタル膜の成膜に適していることがわかった。
150℃の基板温度においては、最小開口が約70nmとやや狭かったものの、良好な膜質であった。
500℃の基板温度においては、薄膜がやや酸化していたものの、ホールの開口部にはオーバーハングは発生しなかった。
150℃の基板温度においては、最小開口が約70nmとやや狭かったものの、良好な膜質であった。
500℃の基板温度においては、薄膜がやや酸化していたものの、ホールの開口部にはオーバーハングは発生しなかった。
図4Aおよび図4Bは、ホールを上面から撮影した電子顕微鏡写真であり、図4Aは、室温(10℃〜20℃)でバリアメタル膜を成膜したホールの上面写真であり、図4Bは、基板温度350℃でバリアメタル膜を成膜したホールの上面写真である。
図4Aおよび図4Bを見ると、基板温度を室温と同程度に保持した状態で、バリアメタル膜を成膜した場合(図4A)と比較して、基板温度を350℃において、バリアメタル膜を成膜した場合(図4B)は、開口形状が大きくなっていることがわかる。参考までに、図4Aの開口部の直径は40nmであり、図4Bの開口部の直径は80nmである。
図3Aおよび図3Bは、ホールの模式的断面図であり、図3Aは、室温(10℃〜20℃)でバリアメタル膜を成膜したホールの模式的断面図であり、図4Bは、基板温度350℃でバリアメタル膜を成膜したホールの模式的断面図である。
図3Aおよび図3Bを見ると、ホールの開口部にオーバーハングが発生しており、この状態で、Cuの成膜を行った場合、ホールの側壁部にCuからなるスパッタ粒子が付着しにくくなり、側壁部の被膜性が悪化する。
一方、図3Bのような形状であると、開口が広がった分、側壁部にスパッタ粒子付着しやすくなり、側壁部の被膜性が向上する。
図4Aおよび図4Bを見ると、基板温度を室温と同程度に保持した状態で、バリアメタル膜を成膜した場合(図4A)と比較して、基板温度を350℃において、バリアメタル膜を成膜した場合(図4B)は、開口形状が大きくなっていることがわかる。参考までに、図4Aの開口部の直径は40nmであり、図4Bの開口部の直径は80nmである。
図3Aおよび図3Bは、ホールの模式的断面図であり、図3Aは、室温(10℃〜20℃)でバリアメタル膜を成膜したホールの模式的断面図であり、図4Bは、基板温度350℃でバリアメタル膜を成膜したホールの模式的断面図である。
図3Aおよび図3Bを見ると、ホールの開口部にオーバーハングが発生しており、この状態で、Cuの成膜を行った場合、ホールの側壁部にCuからなるスパッタ粒子が付着しにくくなり、側壁部の被膜性が悪化する。
一方、図3Bのような形状であると、開口が広がった分、側壁部にスパッタ粒子付着しやすくなり、側壁部の被膜性が向上する。
なお、本実験例においては、ホールが形成された基板に対してバリアメタル膜の成膜を行ったが、高アスペクト比のトレンチに対して同様の条件でバリアメタル膜の成膜を行った場合も、オーバーハングがなく、高い被膜性を実現することができた。
本発明の成膜方法は、基板上に形成された高アスペクト比のホールやトレンチ、微細パターンに対しバリアメタル膜を形成する際において、ホールやトレンチの開口部にオーバーハングが発生するのを抑制することができる形成法方であり、半導体デバイスの製作におけるバリアメタル膜の成膜に特に好適に適用することができる。その他、表面に微細な孔又は溝が形成された基板に対してチタン又はチタン化合物からなるバリアメタル膜を形成するための方法として本発明は利用可能である。
B…バリアメタル層、H…ホール、1…成膜装置、2…搬送室、3…ロードロックチャンバ、4a,4b…成膜チャンバ、5…温度調整チャンバ、14…カソード電極、15…ターゲット、16…基板ホルダー、17…基板、18…磁気回路、20…真空槽、21…基板電極、23…ヒーター
Claims (3)
- 表面に微細な孔又は溝が形成された基板を準備し、
前記基板の温度が150℃以上、500℃以下の範囲に設定された状態で、前記基板に対してチタン又はチタン化合物からなるバリアメタル膜を形成する
ことを特徴とするバリアメタル膜の形成方法。 - 前記バリアメタル膜を形成する際には、前記基板の温度を200℃以上、450℃以下の範囲とすることを特徴とする請求項1に記載のバリアメタル膜の形成方法。
- 前記基板に前記バリアメタル膜を形成する際には、スパッタ法が用いられることを特徴とする請求項1又は2に記載のバリアメタル膜の形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009217658 | 2009-09-18 | ||
JP2009217658 | 2009-09-18 | ||
PCT/JP2010/065942 WO2011034092A1 (ja) | 2009-09-18 | 2010-09-15 | バリアメタル膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011034092A1 true JPWO2011034092A1 (ja) | 2013-02-14 |
Family
ID=43758693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011531947A Pending JPWO2011034092A1 (ja) | 2009-09-18 | 2010-09-15 | バリアメタル膜の形成方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2011034092A1 (ja) |
TW (1) | TW201123306A (ja) |
WO (1) | WO2011034092A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017209176A1 (ja) | 2016-06-02 | 2017-12-07 | 富士フイルム株式会社 | 積層体の製造方法、半導体素子の製造方法および積層体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274483B1 (en) * | 2000-01-18 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method to improve metal line adhesion by trench corner shape modification |
JP2006156716A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008172018A (ja) * | 2007-01-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2010
- 2010-09-15 JP JP2011531947A patent/JPWO2011034092A1/ja active Pending
- 2010-09-15 WO PCT/JP2010/065942 patent/WO2011034092A1/ja active Application Filing
- 2010-09-16 TW TW099131503A patent/TW201123306A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274483B1 (en) * | 2000-01-18 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method to improve metal line adhesion by trench corner shape modification |
JP2006156716A (ja) * | 2004-11-30 | 2006-06-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008172018A (ja) * | 2007-01-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011034092A1 (ja) | 2011-03-24 |
TW201123306A (en) | 2011-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102436280B1 (ko) | 규화니켈의 비저항을 조정하기 위한 프로세스 통합 방법 | |
JP5534759B2 (ja) | ダメージフリー被覆刻設堆積法 | |
US5985759A (en) | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers | |
US8858763B1 (en) | Apparatus and methods for deposition and/or etch selectivity | |
US7704886B2 (en) | Multi-step Cu seed layer formation for improving sidewall coverage | |
JP2008261059A (ja) | 半導体基板上の薄膜層のアパーチャのための充填装置 | |
JP2007043038A (ja) | 金属膜の成膜方法、成膜装置及び記憶媒体 | |
JP2009065148A (ja) | アルミニウム相互接続部の制御された表面酸化 | |
KR102574313B1 (ko) | 배리어 막 증착 및 처리 | |
TWI787702B (zh) | 使用pvd釕的方法與裝置 | |
TW201703148A (zh) | Cu配線形成方法及半導體裝置之製造方法、記憶媒體 | |
US20170287727A1 (en) | Metal hard mask and method of manufacturing same | |
TWI651807B (zh) | Cu配線之製造方法 | |
US20190385908A1 (en) | Treatment And Doping Of Barrier Layers | |
KR20040077797A (ko) | 박막, 박막을 갖는 구조, 및 박막을 형성하는 방법 | |
WO2011034092A1 (ja) | バリアメタル膜の形成方法 | |
JP2013105753A (ja) | 半導体装置の製造方法 | |
JP7155388B2 (ja) | ニッケルシリサイド材料を生成する方法 | |
TW201415554A (zh) | Cu配線的形成方法及電腦可讀取之記憶媒體 | |
WO2011034089A1 (ja) | 成膜方法 | |
JP2009182140A (ja) | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 | |
WO2013047323A1 (ja) | 半導体装置の製造方法、半導体装置 | |
JP5965628B2 (ja) | Cu層形成方法及び半導体装置の製造方法 | |
WO2017199767A1 (ja) | Cu膜の形成方法 | |
TWI503926B (zh) | 半導體裝置之製造方法、半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140610 |