JPWO2010107060A1 - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

ＤＣ—ＤＣコンバータは、絶縁型高周波トランスを備え、スイッチング回路から構成される電圧共振回路が第１のトランスの１次側に接続されている。高周波トランスの２次側の２次側と出力端子との間にインダクタンスが直列に接続され、交互にスイッチングされるように接続された第２のスイッチング回路が２次側と出力端子との間に接続され、整流回路及び平滑回路を介して出力される。第１のスイッチング信号で電圧共振回路がスイッチングされ、この第１のスイッチング信号の周波数は、目標電圧に比べて前記出力電圧が大きい際に基準周波数よりも高い周波数に設定され、目標電圧に比べて前記出力電圧が小さい際に基準周波数よりも低い周波数に設定される。

Description

この発明は、ＤＣ−ＤＣコンバータに係り、特に、分散型直流電源からの電力を中電力容量の電力に変換する分散型電源用の絶縁型ＤＣ−ＤＣコンバータに関する。

分散型直流電源、例えば、家庭用燃料電池、太陽光発電或いは風力発電システムから電力を中電力容量（０．３ｋW〜１０ｋW）の電力に変換する分散型電源システムは、インバータなどの電力変換装置を備え、この電力変換装置では、入力（１次側）と系統（２次側）との絶縁が望まれている。このような電力変換装置に、高周波絶縁型のコンバータが使用されても、非絶縁型のコンバータに比較して、効率が悪化する問題がある。

また、燃料電池などの電源では、定格未満の出力で運転する頻度が必然的に多くなることから、上記のような定格出力時における効率向上はもとより、定格出力の５０％以下の省電力の小出力運転時の効率を向上することが重要な課題となっている。このような背景から、特許文献１において、高効率のＤＣ−ＤＣコンバータが提案されている。

また、特許文献２には、スイッチング素子（ＦＥＴ）をゼロ電圧又はゼロ電流でスイッチング（ＺＶＳ或いはＺＣＳ）してスイッチング損失を低減することができる共振型スイッチング電源が開示されている。同様に、特許文献３にもスイッチング電源のスイッチをゼロ電圧・ゼロ電流でスイッチングするＤＣ―ＤＣコンバータが開示されている。また、この特許文献３には、スイッチング電源回路とトランスの間に電流共振回路が設けられ、スイッチング電源回路のスイッチが共振周波数付近ｆｒで動作される旨が記述されている。

更に、特許文献４及び５には、トランスの一次側にスイッチング電源を設けるのみならず、その２次側に設けた昇圧回路がスイッチング素子で構成される旨が記述されている。

特許第３９３４６５４号公報 特開平０７−２７４４９８号公報 特開平０７−２２２４４４号公報 特開２００５−３１８７５７号公報 特開平０６−３１１７４３号公報

特許文献１〜５に開示されたＤＣ−ＤＣコンバータは、高効率を実現することができる。しかし、小エネルギーの観点から、よりスイッチング・ロスが減少され、より高効率でＤＣ−ＤＣ変換を実現することができるＤＣ−ＤＣコンバータの開発が要請されている。

本発明は、上記問題点を解決するためになされているものであり、その目的は、高効率のＤＣ−ＤＣコンバータを提供することになる。

本発明は、上記問題点を解決するためになされているものであり、その目的は、高効率のＤＣ−ＤＣコンバータを提供することにある。

この発明によれば、
交互にスイッチングされる１対の第１のスイッチング素子を含み、フルブリッジ回路、ハーフブリッジ回路及びプッシュプル回路のいずれかの回路で構成される第１のスイッチング回路を含み、出力電圧が変動する低電圧直流電源から直流電力が入力され、この直流電力をＤＣ−ＡＣ変換して出力する電圧共振回路と、
前記電圧共振回路が接続された１次側及び２次側を有する絶縁型高周波トランスと、
この絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に直列に接続されたインダクタンスと、
交互にスイッチングされるように接続された１対の第２のスイッチング素子から構成され、この１対の第２のスイッチング素子の一方が前記絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に接続され、前記１対の第２のスイッチング素子の他方が前記絶縁型高周波トランスの２次側の他方の端子と出力端子の他方との間に接続されている第２のスイッチング回路と、
前記第２のスイッチング回路からの出力を整流する整流回路と、
この整流回路からの出力を平滑して前記出力端子に出力する平滑回路と、
導通電流が略零並びに印加電圧が略零のタイミングで前記第１のスイッチング素子をターンオン及びターンオフする第１のスイッチング信号で前記電圧共振回路における電圧共振を維持する第１のドライバ回路と、
印加電圧が略零のタイミングで前記第２のスイッチング素子をターンオン及びターンオフする第２のスイッチング信号で零電圧スイッチングを維持する第２のドライバ回路と、
前記整流回路から出力された出力電圧に依存して前記第１及び第２のスイッチング信号の周波数及び第１及び第２のスイッチング信号の夫々のオン時間を設定する制御回路であって、目標電圧に比べて前記出力電圧が大きい際に基準周波数よりも高い周波数を設定し、目標電圧に比べて前記出力電圧が小さい際に基準周波数よりも低い周波数を設定し、前記入力電圧が基準電圧よりも大きい際に前記第２のスイッチング信号のオン時間を小さくし、前記入力電圧が基準電圧よりも小さい際に前記第２のスイッチング信号のオン時間を大きく設定する制御回路と、
を具備することを特徴とするＤＣ−ＤＣコンバータが提供される。

この発明のＤＣ−ＤＣコンバータによれば、スイッチング・ロスの無い高効率の変換を実現することが出来る。

この発明のＤＣ−ＤＣコンバータによれば、全動作領域領において、１次及び２次のスイッチング回路がソフトスイッチングを行っているため高効率となる。また、この発明のＤＣ−ＤＣコンバータによれば、回路部品点数が少ないため、小型軽量化が図れ、コストダウンだけでなく、部品故障に対する信頼性が向上される。

図１は、この発明の一実施の形態に係るＤＣ−ＤＣコンバータを示す回路図である。 図２は、電圧共振回路をハーフブリッジ回路で構成したこの発明の他の実施の形態に係るＤＣ−ＤＣコンバータを示す回路図である。 図３は、電圧共振回路をプッシュプル回路で構成したこの発明の更に他の実施の形態に係るＤＣ−ＤＣコンバータを示す回路図である。 図４は、図１に示される回路において、出力される出力電力を一定にする為のパルス信号の周波数と入力電圧Vinとの関係を示すグラフである。 図５Ａは、図１に示される回路において、入力電圧が一定の定常状態に達した後に出力される出力電力を可変とするパルス信号の周波数と出力電力との関係を示すグラフである。 図５Ｂは、図１に示される回路において、入力電圧が一定の定常状態に達した後に出力される出力電力とパルス信号のデューティー比との関係を示すグラフである。 図６は、図１に示すスイッチング素子を制御する制御ブロック図である。 図７は、図１に示すスイッチング素子を制御する制御フローを示すフローチャートである。 図８の（ａ）〜（ｅ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図９の（ｆ）〜（ｊ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１０の（ｋ）〜（ｏ）は、定常状態において定格電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１１の（ａ）〜（ｅ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１２の（ｆ）〜（ｉ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１３の（ｋ）〜（ｏ）は、定常状態において低入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１４の（ａ）〜（ｅ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１５の（ｆ）〜（ｉ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１６の（ｋ）〜（ｏ）は、定常状態において高入力電圧モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１７の（ａ）〜（ｅ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１８の（ｆ）〜（ｉ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図１９の（ｋ）〜（ｏ）は、定常状態において中電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２０の（ａ）〜（ｅ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２１の（ｆ）〜（ｉ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２２の（ｋ）〜（ｏ）は、定常状態において小電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２３の（ａ）〜（ｅ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２４の（ｆ）〜（ｉ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２５の（ｋ）〜（ｏ）は、定常状態において大電力モードが設定されている際の図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。 図２６の（ａ）〜（ｅ）は、定格入力電圧モードが設定されている際の図３に示されるコンバータ回路における各部の動作を示している。 図１に示すＤＣ−ＤＣコンバータの変形例に係るＤＣ−ＤＣコンバータを示す回路図である。

以下、必要に応じて図面を参照しながら、この発明の一実施の形態に係るＤＣ−ＤＣコンバータについて説明する。

図１は、この発明の実施の形態に係るＤＣ−ＤＣコンバータを示している。この図１に示されるＤＣ−ＤＣコンバータとＤＣ−ＡＣ変換を行うインバータ部からパワーコンディショナーとしての連系インバータが構成され、この連系インバータが分散型電源システムに適用される。

図１に示されるＤＣ−ＤＣコンバータの入力端子Vinには、出力に変動を伴う直流電源(図示せず）、例えば、燃料電池、太陽電池、或いは風力発電からの出力（直流電力）Vinが入力されている。この出力Vinは、図１に示すコンバータでＤＣ-ＤＣ変換され、変換されたＤＣ出力がインバータ部で交流出力、比較的小出力（例えば、０．３ｋＷ〜数１０ｋＷ程度）に変換されて、負荷に、例えば、家庭内の負荷に商用電圧（系統電圧）Voutとして出力される。ここで、商用電圧（系統電圧）Voutは、日本では、１０１Ｖ或いは２０２Ｖ（単相３線接続の場合）に相当し、米国では、１１５Ｖ或いは２３０Ｖに相当している。

燃料電池システムでは、図１に示されるコンバータに入力電圧Vinとして８０Ｖ以下、現状では、２０Ｖ〜６０Ｖの電圧が入力され、無負荷の際にその出力電圧Ｖinが最も高く、負荷が大きくなるにつれて電圧が２５％〜３０％程度低下する特性を有している。また、太陽電池モジュールを備える太陽光発電システムでは、１枚の太陽電池モジュールで１７−２１Ｖの電圧Vinが出力され、システムとしては、１７０Ｖ〜３５０Ｖの電圧Voutが出力される。その出力電圧Voutは、１２０Ｖ〜４５０Ｖの範囲で変動される。更に、風力発電システムでは、５０Ｖ程度の出力電圧Vinが発生されるが、羽根が回転している際には、３０Ｖ〜５０Ｖの範囲で出力Vinが変動される。

このコンバータは、高周波絶縁型のＤＣ−ＤＣコンバータであって、高周波トランスＴ１、直流電源に接続された入力端子Vinと高周波トランスＴ１の一次側との間に配置され、高周波の電圧を出力する電圧共振回路１１、リーケージインダクタ（昇圧リアクトル）Ｌ１を有する高周波トランスＴ１、この高周波トランスＴ１の二次側に配置されたスイッチング回路１３、スイッチング回路１３からの出力電流を整流する整流回路１４及び整流回路１４からの出力を平滑化する平滑回路１６から構成され、平滑回路１６の出力端子２０Ａ、２０Ｂから出力電圧が出力される。ここで、リーケージインダクタＬ１は、高周波トランスＴ１のリーケージインダクタＬ１に代えて或いはリーケージインダクタに加えて別途高周波トランスＴ１の２次側に昇圧リアクトルＬ１が接続されても良い。

図１に示されるコンバータは、電圧共振回路１１を制御するドライブ・バッファ１７及びスイッチング回路１３を制御するドライブ・バッファ１８を更に備えている。また、動作モードに応じたパルス信号を格納した参照テーブル３６及び参照テーブル３６を参照してこれらドライブ・バッファ１７、１８にパルス幅変調信号ＰＷＭを出力するＣＰＵ３０から構成されるスイッチング制御部１２を更に備えている。

ここで、連系インバータが日本で使用する場合を想定すると、ＤＣ−ＤＣコンバータは、通常系統２００Ｖの連系インバータユニットに接続され、高周波トランス１２の二次側からは、３７０Ｖ程度の電圧が出力される。

一次側に配置された電圧共振回路１１は、図１に示すようにフルブリッジ電圧共振回路で構成することができる。フルブリッジ電圧共振回路１１においては、スイッチング素子Ｑ１及びスイッチング素子Ｑ３が直列接続され、スイッチング素子Ｑ２及びスイッチング素子Ｑ４が直列接続されている。スイッチング素子Ｑ１、Ｑ３の直列回路及びスイッチング素子Ｑ２，Ｑ４の直列回路が入力コンデンサＣ７に並列接続されるとともにフルブリッジ回路を構成するように夫々入力側１０Ａ、１０Ｂの直流電源に並列接続されている。即ち、入力コンデンサＣ７が電源のプラス側１０Ａ及びマイナス側１０Ｂ間に接続され、スイッチング素子Ｑ１、Ｑ２のドレインが電源のプラス側１０Ａに接続され、スイッチング素子Ｑ３、Ｑ４のソースが電源のマイナス側１０Ｂに接続されている。また、スイッチング素子Ｑ１及びスイッチング素子Ｑ３間の接続部が出力側のトランスＴ１の一端部に接続され、スイッチング素子Ｑ２及びスイッチング素子Ｑ４の接続部がトランスＴ１の他端部に接続されている。これらスイッチング素子Ｑ１〜Ｑ４の夫々は、ＦＥＴ（電界効果トランジスタ）或いはＩＧＢＴ（絶縁ゲート・バイポーラトランジスタ）等のスイッチング素子で構成され、ドレイン及びソース間（ＩＧＢＴの場合にはエミッタ・コレクタ間）に寄生キャパシタＣ１〜Ｃ４及び寄生ダイオードＤ１〜Ｄ４を有している。また、スイッチング素子Ｑ１〜Ｑ４のゲートには、スイッチング素子Ｑ１〜Ｑ４を零電圧並びに零供給電流のタイミングでオン・オフするドライブ・バッファ１７が接続されている。

入力端子１０Ａの電圧は、入力電圧信号として検出されてインタフェース(図示せず）を介してＣＰＵ３０に入力されている。入力電圧信号は、ＣＰＵ３０によって参照テーブル３６に格納されている参照入力電圧に参照され、参照入力電圧に対応するスイッチング周期及びパルス幅を有するパルス信号が選定される。このパルス信号は、ＣＰＵ３０からドライブ・バッファ１７に与えられてこのドライブ・バッファ１７からスイッチング信号がスイッチング素子Ｑ１〜Ｑ４に出力される。即ち、ドライブ・バッファ１７から出力されるスイッチング・パルスは、入力電圧信号に応じてその周波数並びにデューティー比（デューティー・サイクルに対するオン期間の比）が選定されてスイッチング素子Ｑ１〜Ｑ４の夫々が実質的な零電圧並びに零供給電流のタイミングでオン及びオフされる。ここで、零供給電流とは、入力端子１０Ａ、１０Ｂから対応するスイッチング素子Ｑ１〜Ｑ４の夫々に供給される電流がゼロの状態でスイッチングされることを意味している。後に説明されるようにスイッチング素子Ｑ１〜Ｑ４は、夫々寄生容量Ｃ１〜Ｃ４を有し、この寄生容量Ｃ１〜Ｃ４を充電する為の無効電流が高周波トランスＴ１のインダクタから供給され、寄生容量Ｃ１〜Ｃ４から高周波トランスＴ１のインダクタから放電される。しかし、この無効電流は、スイッチング素子Ｑ１〜Ｑ４がスイッチングされる際の零供給電流には含まれないものとする。

図１に示される電圧共振回路１１は、図２に示されるようにハーフブリッジ電圧共振回路で構成しても良い。ハーフブリッジ電圧共振回路においては、図２に示されるようにスイッチング素子Ｑ２、Ｑ４の直列回路がキャパシタＣ７に並列に接続され、スイッチング素子Ｑ２、Ｑ４間の接続点が高周波トランスのＴ１の一次側の高圧端子に接続され、高周波トランスのＴ１の一次側の接地端子が接地側端子１０Ｂに接続されている。このハーフブリッジ電圧共振回路は、後に説明するブリッジ電圧共振回路と同様に動作される。即ち、ブリッジ電圧共振回路の動作を説明する波形図において、スイッチング素子Ｑ１、Ｑ３が除去されたと同様に動作されることから、ハーフブリッジ電圧共振回路の動作の説明は省略する。

同様に、図１に示される電圧共振回路１１は、図３に示すようにプッシュプル電圧共振回路で構成しても良い。プッシュプル電圧共振回路では、トランスＴ１の一次側中間タップが電源のプラス側１０Ａに接続され、トランスＴ１の一次側の端子にスイッチング素子Ｑ３、Ｑ４のドレインが接続され、スイッチング素子Ｑ３、Ｑ４のソースが電源のマイナス側１０Ｂに接続されている。

図１及び図３に示されるようにトランスＴ１の二次側には、スイッチング回路１３が接続されている。ここで、トランスＴ１の二次側の高電圧端子には、昇圧リアクトルＬ１が直列に接続され、また、この昇圧リアクトルＬ１を介してトランスＴ１の高電圧端子と接地端子２０Ｂとの間には、スイッチング回路１３を構成するスイッチング素子Ｑ６が接続されている。トランスＴ１の２次側の低電圧端子と接地端子２０Ｂとの間には、スイッチング回路１３を構成するスイッチング素子Ｑ５が接続されている。

スイッチング素子Ｑ５及びＱ６は、夫々そのドレイン（ＩＧＢＴの場合にはコレクタ）及びソース（ＩＧＢＴの場合にはエミッタ）間に並列接続された寄生キャパシタＣ５、Ｃ６並びに寄生ダイオードＤ５，Ｄ６を含んで構成されている。また、スイッチング素子Ｑ５及びＱ６には、ドライバ・バッファ１８が接続されている。即ち、スイッチング素子Ｑ６のドレイン（ＩＧＢＴの場合にはコレクタ）が昇圧リアクトルＬ１を介してトランスＴ１の二次高圧側端子に接続され、スイッチング素子Ｑ６のソース（ＩＧＢＴの場合にはエミッタ）が接地側出力端子２０Ｂに接続されている。また、スイッチング素子Ｑ５のドレイン（ＩＧＢＴの場合にはコレクタ）は、トランスＴ１の二次低電圧側端子に接続され、スイッチング素子Ｑ５のソース（ＩＧＢＴの場合にはエミッタ）が接地側出力端子２０Ｂに接続されている。また、スイッチング素子Ｑ５のドレインは、整流平滑回路１４を構成するダイオードＤ８を介してプラス側出力端子２０Ａに接続されている。整流平滑回路１４を構成するダイオードＤ７は、昇圧リアクトルＬ１を介してトランスＴ１の二次高圧側端子に接続されるとともにプラス側出力端子２０Ａに接続され、整流平滑回路１４を構成するダイオードＤ８は、トランスＴ１の二次低圧側端子及びプラス側出力端子２０Ａ間に接続され、平滑用キャパシタＣ８が出力端子２０Ａ，２０Ｂ間に接続されている。スイッチング素子Ｑ５及びＱ６のゲートは、スイッチング素子Ｑ５及びスイッチング素子Ｑ６を所定のタイミングでオン・オフするためにドライブ・バッファ１８に接続されて出力電圧信号Voutが出力端子２０Ａ，２０Ｂから出力される。出力端子２０Ａで検出される出力電圧は、電気的絶縁回路素子３２、例えば、フォトカプラ及び図示しないインタフェースを介して出力電圧信号としてＣＰＵ３０に入力されている。

また、ＣＰＵ３０は、入力端子１０Ａから入力される入力電圧信号及び出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号で参照テーブル３６を参照して下記に説明する各モードに応じてスイッチング素子Ｑ５及びスイッチング素子Ｑ６をオン・オフするパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）及び周波数を設定して最適な条件下でスイッチング素子Ｑ５、Ｑ６を零供給電流並びに零電圧のタイミングでオン・オフしている。

ここで、各モードに応じた最適制御を実施する為に参照テーブル３６には、図４、図５Ａ及び図５Ｂに示される関係から最適なパルス信号の周波数及びパルス信号のデューティー比が格納され、この格納されたテーブルから選定されたパルス信号がスイッチング素子Ｑ５、Ｑ６に与えられてスイッチング回路１３が最適制御される。図４は、出力端子２０Ａ，２０Ｂ間から出力される出力電力Ｖoutを一定にする為のパルス信号の周波数と出力電圧Ｖoutとの関係を示すグラフ及びパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）と入力電圧との関係を示すグラフである。

図４から明らかなように出力電圧Ｖoutが低下されると、パルス信号の周波数が低く設定され、出力電圧Ｖoutが上昇されると、パルス信号の周波数が高く設定される。また、図４から明らかなように出力電圧Ｖoutが低下されると、パルス信号のデューティー比が高く設定され、出力電圧Ｖoutが上昇されると、パルス信号のデューティー比が低く設定される。パルス信号の周波数及びパルス信号のデューティー比が適切に設定された出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号Ｖoutが一定に設定される。出力電圧信号Ｖoutは、既に説明されるようにモニタされ、出力電圧信号Ｖoutが一定となるようにパルス信号の周波数及びパルス信号のデューティー比が設定される。

より具体的には、出力電圧Ｖoutが低い場合には、トランスＴ１の１次側入力電圧が低下される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を長くする為にパルス信号の周波数が低下され、また、デューティー比が大きく選定されてスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４のオン期間が長く、オフ期間が短く設定されてこのスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４での昇圧比が大きくなる。これに対して出力電圧Ｖoutが高い場合には、トランスＴ１の１次側入力電圧が上昇される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を短くする為にパルス信号の周波数が上昇され、また、デューティー比が小さく選定されてスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４のオン期間が短く、オフ期間が長く設定されてこのスイッチング素子Ｑ1，Ｑ２，Ｑ３，Ｑ４での昇圧比が低下される。

図３に示されるプッシュプル回路で電圧共振回路１１が構成される回路にあっても、同様に入力電圧Ｖinが低い場合には、電圧共振回路１１におけるオン時間を長くする為にパルス信号の周波数が低下され、また、デューティー比が大きく選定されてスイッチング素子Ｑ５，Ｑ６のオン期間が長く、オフ期間が短く設定されてこのスイッチング素子Ｑ５，Ｑ６での昇圧比が大きくなり、出力電圧が一定に保たれる。これに対して入力電圧Ｖinが高い場合には、トランスＴ１の１次側入力電圧が上昇される。従って、トランスＴ１の二次側における昇圧回路として機能する電圧共振回路１１におけるオン時間を短くする為にパルス信号の周波数が上昇され、また、デューティー比が小さく選定されてスイッチング素子Ｑ２，Ｑ４のオン期間が短く、オフ期間が長く設定されてこのスイッチング素子Ｑ２，Ｑ４での昇圧比が低下されることによって出力電圧が一定に保たれる。

図５Ａ及び図５Ｂは、入力電圧が一定の定常状態に達した後における負荷変動に対するパルス信号の周波数と出力電力（出力電圧Ｖout：一定）との関係を示すグラフ及びパルス信号のデューティー比（デューティー・サイクルに対するオン期間の比）と出力電力（出力電圧Ｖout：一定）との関係を示すグラフである。図５Ａから明らかなように入力電圧Ｖinが一定の定常状態となっている場合には、パルス信号の周波数が低く設定されると、出力電圧Ｖoutが上昇され、パルス信号の周波数が高く設定されると、出力電圧Ｖoutが低下される。従って、出力端子２０Ａ、２０Ｂに接続された負荷に応じてパルス信号の周波数が可変されて一定の出力電圧が出力端子２０Ａ、２０Ｂから出力される。ここで、電圧共振回路１１のスイッチング素子Ｑ１〜Ｑ４をスイッチングするスイッチング・パルスの周波数は、昇圧リアクトルＬ１に依存して定められる。昇圧リアクトルＬ１への電流エネルギーの供給開始から電流エネルギーが飽和するに至るまで時間期間が最大値となる周波数が最も低い周波数に設定され、この最低周波数に比べて高い周波数に基準周波数が設定され、この基準周波数を基準に周波数が制御される。スイッチング周波数が制御される結果、ＤＣ−ＤＣコンバータから出力する電力（電圧）を目標電力（目標電圧）に達するように制御することができる。

以上のように、スイッチング・パルス信号の周波数が可変されて、出力端子２０Ａ，２０Ｂ間から出力される出力電圧信号Voutが可変される。従って、出力端子２０Ａ、２０Ｂに接続された負荷に応じてパルス信号の周波数が可変されて出力電圧が出力端子２０Ａ、２０Ｂから出力される。

上述した図１に示すＤＣ―ＤＣコンバータにおいては、図６に示すように目標電圧ＶrefがステップＳ１に示すように図示しない入力装置でＣＰＵ３０に入力され、また、整流回路１４からの出力電圧VoutがステップＳ２に示すように電気的絶縁回路素子３２を介して入力される。目標電圧Ｖref及び出力電圧Voutは、ステップＳ３に示すようにＣＰＵ３０で比較され、その差電圧で参照テーブル３６が参照されてステップＳ４に示すように参照テーブル３６内の周波数テーブルでトランスTiの１次側のスイッチング素子Ｑ１〜Ｑ４のスイッチング周波数及びトランスTiの２次側のスイッチング素子Ｑ５〜Ｑ６のスイッチング周波数が決定される。また、ステップＳ５及びＳ６に示すようにＣＰＵ３０においてパルス幅変調信号ＰＷＭのオン期間(時間）が決定される。この決定された周波数及びオン期間に基づいてステップＳ７に示すようにＣＰＵ３０がパルスジェネレータとして作動してパルス信号（パルス幅変調信号）ＰＷＭがドライバ・バッファ１７に与えられて格納される。また、この決定された周波数及びオン期間に基づいてステップＳ７に示すようにＣＰＵ３０がパルスジェネレータとして作動して電気的絶縁回路素子３４を介してパルス信号（パルス幅変調信号）ＰＷＭがドライバ・バッファ１８に与えられて格納される。従って、ドライバ・バッファ１７は、ステップＳ８〜Ｓ１１に示すように１次側のスイッチング素子Ｑ１〜Ｑ４に第１〜第４のゲートパルスを与えてスイッチング素子Ｑ１〜Ｑ４をスイッチングする。同様に、ドライバ・バッファ１８は、ステップＳ１２及びＳ１３に示すように２次側のスイッチング素子Ｑ５，Ｑ６に第５及び第６のゲートパルスを与えてスイッチング素子Ｑ５〜Ｑ６をスイッチングする。その結果、後に説明されるように、目標とされる電圧がキャパシタＣ８で構成される平滑回路１６から出力される。

より詳細には、図６に示されたスイッチング制御では、図７に示されるように始めに目標出力電圧が設定される。（ステップＳ２１）ここで、予め目標出力電圧に対応する基準となるスイッチング周波数が設定される。このスイッチング周波数で１次側のスイッチング素子Ｑ１〜Ｑ５がスイッチングされる。整流回路１４からの出力電圧Voutが検出されてステップＳ２２で目標電圧と比較される。出力電圧Voutが目標電圧に達している場合には、そのスイッチング周波数でのスイッチングが継続される。（ステップＳ２３）出力電圧Voutが目標電圧に達していない場合には、ステップＳ２４で目標電圧よりも出力電圧Voutが大きいかが判別される。出力電圧Voutが目標電圧よりも大きい場合には、ステップＳ２５に示すように設定した周波数よりもより高い周波数が設定されて再びステップＳ２２が実行される。周波数が高く設定されると、励磁電流が流れる期間が小さくなり、トランスＴｉの２次側端子電圧が減少して昇圧効果が低下され、２次側のリアクタンスＬ１の励磁エネルギーが減少される。結果として、出力電圧Ｖoutが低下される。また、出力電圧Voutが目標電圧よりも小さい場合には、ステップＳ２６に示すように設定した周波数よりもより低い周波数が設定されて再びステップＳ２２が実行される。周波数が低く設定されると、励磁電流が流れる期間が大きくなり、トランスＴｉの一次側端子電圧が増加して昇圧効果が増加され、２次側のリアクタンスＬ１の励磁エネルギーが増加される。結果として、出力電圧Ｖoutが増加される。このようにしてゲートパルスの周波数が制御されて出力が一定に維持される。トランスＴｉの２次側では、２次側のスイッチング素子Ｑ５、Ｑ６が交互にオンされて２次側のリアクタンスＬ１の励磁エネルギー及び直列接続されたトランスのエネルギーがダイオードＤ７，Ｄ８に供給される。ダイオードＤ７，Ｄ８のカソード側では、脈動するエネルギーが合成され出力コンデンサＣ８により平滑され直流電力として出力される。また、リアクタンスＬ１のエネルギー放出は、スイッチング素子Ｑ５がオフの期間Ｄ８を通じてＣ８に供給され、スイッチング素子Ｑ６がオフの期間Ｄ７を通じてＣ８に供給される。

また、図１に示されるＤＣ−ＤＣコンバータでは、全動作領域において、１次及び２次のスイッチング素子Ｑ１〜Ｑ６がソフトスイッチングされているため高効率で動作される。また、回路部品点数が少ないため、小型軽量化が図れ、コストダウンだけでなく、部品故障に対する信頼性が向上される。

以下、入力端子１０Ａ，１０Ｂに一定の電力が入力される定常状態における図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

定常状態においては、以下に説明するように、（１）定格入力電圧が入力される定格入力電圧モード、（２）比較的低い電圧で一定電力が入力される低入力電圧モード、（３）比較的高い電圧で一定電力が入力される高入力電圧モード、（４）中間レベルの一定電力が入力される中電力モード、（５）比較的小さい一定電力が入力される低電力モード、（６）比較的大きい一定電力が入力される大電力モードがある。

（１）定格入力電圧モード
図８（ａ）〜図８（ｏ）は、低入力電圧モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図８（ａ）〜図８（ｏ）を参照して図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

（時点ｔ２〜時点ｔ３の動作）
定格入力モードにおいては、図８（ａ）に示すように時点ｔ２のタイミングでドライブ・バッファ１７からスイッチング素子Ｑ１，Ｑ４のゲートに与えられるゲートパルス信号がオフされてスイッチング素子Ｑ１，Ｑ４がオフされる。この時点ｔ２においては、図８（ｂ）に示すようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が零であり、図８（ｅ）に示すようにスイッチング素子Ｑ１，Ｑ４には、実質的に零電流が入力側から供給されることから、零供給電流・零電圧でのスイッチング素子Ｑ１，Ｑ４のスイッチングが実現される。

尚、スイッチング素子Ｑ１，Ｑ４のドレイン電流が完全な零ではなく、僅かな電流が流れているが、この電流は、昇圧リアクトルＬ１における自由振動及びトランスＴ１の励磁インダクタンスにおける励磁電流に相当している。

この時点ｔ２から時点ｔ３においては、昇圧リアクトルＬ１における自由振動及びトランスＴ１の励磁インダクタンスにおける励磁電流により、図８（ｅ）に示すように、ドレイン電流ｉＱ１，ｉＱ４がスイッチング素子Ｑ１，Ｑ４のドレインからスイッチング素子Ｑ１，Ｑ４のドレイン・ソース間のキャパシタＣ１、Ｃ４に流入してこのキャパシタＣ１、Ｃ４が充電される。従って、図８（ｂ）に示すように時点ｔ２からスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。

ここで、ブリッジ回路を構成する他方のスイッチング素子Ｑ２，Ｑ３は、時点ｔ２においては、オフ状態にあり、そのドレイン・ソース間のキャパシタＣ２、Ｃ４は、スイッチング素子Ｑ１，Ｑ４のオフに伴い放電される。この放電電流は、図８（ｆ）に示されるドレイン電流ｉＱ２，ｉＱ３が昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流に寄与する。また、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、時点ｔ２〜時点ｔ３に架けて図８（ｄ）に示すように穏やかに下降される。時点ｔ２〜時点ｔ３間においては、トランスＴ１の１次側には、電流ｉＱ１，ｉＱ４及び電流ｉＱ２，ｉＱ３を合成したトランス電流ｉ１が流れ、トランスＴ１の２次側には、図９（ｈ）に示すように励磁電流を差し引いたトランス電流ｉ２が流れる。

（時点ｔ３〜時点ｔ５の動作）
図８（ｃ）に示すように時点ｔ３のタイミングでドライブ・バッファ１７からスイッチング素子Ｑ２，Ｑ３に印加されるゲートパルス信号がオンとされてスイッチング素子Ｑ２、Ｑ３がオンされる。この時点ｔ３においては、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が零であり、図９（ｆ）に示すようにスイッチング素子Ｑ２，Ｑ３には、実質的に零電流が入力側から供給されることから、零供給電流・零電圧でのスイッチング素子Ｑ２，Ｑ３のスイッチングが実現される。

時点ｔ３から時点ｔ９の間、スイッチング素子Ｑ２，Ｑ３がオンされ続け、トランスＴ１の２次側のスイッチング素子Ｑ５は、図９（ｉ）及び（ｊ）に示されるように、時点ｔ３から時点ｔ５の間にオンとされる。また、スイッチング素子Ｑ６は、図８（ｋ）及び（ｌ）に示すように、時点ｔ２から時点ｔ１２の間、特に、時点ｔ３から時点ｔ９の間オンに維持される。従って、時点ｔ３から時点ｔ５の間、スイッチング素子Ｑ５、Ｑ６、トランスＴ１の２次側及び昇圧リアクトルＬ１は、閉回路を形成し、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、トランスＴ１に流入する電流Ｉ（Ｉ＝ＥＴ／Ｌ）により直線的に電流が上昇される。トランスｔ１の１次側においても、図８（ｆ）に示されるように、同様にドレイン電流ｉＱ２，ｉＱ３が直線的に上昇される。ここで、Ｅは、入力電圧、Ｔはオン時間及びＬは、リアクトルＬ１のインダクダンスを１次側に変換したものである。

ここで、この時点ｔ３及びｔ２においては、図９（ｊ）及び図８（ｌ）に示すようにスイッチング素子Ｑ５，Ｑ６には、入力側から実質的に零の供給電流が供給され、また、スイッチング素子Ｑ５，Ｑ６のドレイン電圧が零となっていることから、零供給電流・零電圧でのスイッチング素子Ｑ５，Ｑ６のスイッチングが実現される。

（時点ｔ５〜時点ｔ６の動作）
図９（ｉ）に示すように時点ｔ５のタイミングでドライブ・バッファ１８からスイッチング素子Ｑ５へのゲートパルス信号がオフされてスイッチング素子Ｑ５がオフされる。この時点ｔ５においても、図９（ｊ）に示すようにスイッチング素子Ｑ５のドレイン電圧が零であり、零電圧でのスイッチング素子Ｑ５のスイッチングが実現される。

時点ｔ５から時点ｔ９において、スイッチング素子Ｑ５がオフ状態に維持される。時点ｔ５から時点ｔ６間において、図９（ｊ）に示すように、昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、ドレイン電圧が穏やかに上昇される。

（時点ｔ６〜時点ｔ８の動作）
時点ｔ６から時点ｔ８の間、スイッチング素子Ｑ５がオフとされ、スイッチング素子Ｑ６がオンとされることから、整流ダイオードＤ７が接地された状態で図１０（ｍ）に示すように導通された整流ダイオードＤ８を介して２次側の昇圧リアクトルＬ１のエネルギーが放出される。従って、図９（ｆ）に示すようにドレイン電流ｉＱ２，ｉＱ３が下降され、図１０（ｍ）に示すようにダイオードＤ７のダイオード電流ｉＤ７も下降される。時点ｔ８において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８を流れる電流がゼロとなり、整流ダイオードＤ８が穏やかにオフされる。その後、この整流ダイオードＤ８には、逆バイアスが印加される。逆バイアスが印加される前に整流ダイオードＤ８に流れる整流電流がゼロとなることから、以下の説明において、整流ダイオードＤ８がゼロ電流でスイッチングされると称する。時点ｔ９において、図９（ｉ）に示すようにドライブ・バッファ１８からスイッチング素子Ｑ５へのゲートパルス信号がオンされてスイッチング素子Ｑ５がオンされる。この時点ｔ９においては、スイッチング素子Ｑ５のドレイン電圧が零であり、また、供給電流も実質的に零であることから、スイッチング素子Ｑ５の零電圧・零供給電流でのスイッチングが実現される。

（時点ｔ８〜時点ｔ９の動作）
時点ｔ８から時点ｔ９間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、図９（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧が穏やかに下降される。この時、昇圧リアクトルＬ１の電流は、反転される。

（時点ｔ９の動作）
スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ９にて既に述べたようにスイッチング素子Ｑ５がオン（ゼロ電圧スイッチング）され、図８（ｃ）に示すようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流は、略０Ａとなり、スイッチング素子Ｑ２，Ｑ３が零供給電流でスイッチングされる。時点ｔ９から時点ｔ１０間において、電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を充電し、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。

（時点ｔ９〜時点ｔ１０の動作）
同様に、図９（ｆ）に示されるようにブリッジ回路構成するスイッチング素子Ｑ２，Ｑ３のドレイン電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は、図８（ｂ）に示すように穏やかに下降される。

（時点ｔ１０の動作）
時点ｔ１０において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧は、略０Ｖなので、ゼロ電圧でスイッチングされ、また、略供給電流も略零であるので零供給電流でのスイッチングが実施される。

（時点ｔ１０〜時点ｔ１２の動作）
時点ｔ１０から時点ｔ１６の間、図８（ａ）に示すようにスイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は、図９（ｉ）に示すように時点ｔ１０から時点ｔ１６までオンに維持され、また、図１０（ｋ）に示すようにスイッチング素子Ｑ６も時点ｔ１０から時点ｔ１２の間オンに維持される。従って、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にスイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、図８（e）に示されるように直線的に電流が上昇される。

（時点ｔ１２〜時点ｔ１３の動作）
時点ｔ１２において、図８（ｋ）に示すようにスイッチング素子Ｑ６がオフされる。時点ｔ１２から時点ｔ１３間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図８（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。

（時点ｔ１３〜時点ｔ１５の動作）
時点ｔ１３から時点ｔ１５間、図８（ｎ）に示すように整流ダイオードＤ７が導通して２次側の昇圧リアクトルＬ１のエネルギーが放出され、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４が下降され、図１０（n)に示すようにダイオードＤ７のダイオード電流ｉＤ７の電流も下降される。時点ｔ１５において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は、非道通とされる。その後、整流ダイオードＤ７には、逆バイアスが印加される。従って整流ダイオードＤ７は、ゼロ電流でスイッチングされる。

（時点ｔ１５〜時点ｔ１６の動作）
時点ｔ１５から時点ｔ１６間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、図１０（ｌ）に示すようにスイッチング素子Ｑ６のドレインの電圧は、穏やかに下降される。この時、昇圧リアクトルＬ１の電流は、反転される。

（時点ｔ１６〜時点ｔ１７の動作）
図１０（ｋ）に示すようにスイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１６にてスイッチング素子Ｑ６がオンされ、図８（ａ）に示すようにスイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流は、略０Ａとなり、また、ドレイン電圧も零電圧であることから、ゼロ電流及びゼロ電圧でのスイッチングとなる。時点ｔ１６から時点ｔ１７間において、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路であることから、スイッチング素子Ｑ２，Ｑ３の電流ｉＱ２,ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、図８（ｄ）に示すようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。

（時点ｔ１７の動作）
図８（ｃ）に示すように時点ｔ１７において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧は、略０Ｖであり、また、供給電流もゼロであるので、ゼロ電圧スイッチングが実現される。

上述しように定格入力電圧モードにおいては、図１に示されるＤＣ−ＤＣコンバータが動作されることから、図１０（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。

（２）低入力電圧モード（電力一定）
図１１（ａ）〜図１３（ｏ）は、低入力電圧モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図１１（ａ）〜図１３（ｏ）を参照して図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

（時点ｔ２〜時点ｔ３の動作）
この低入力電圧モード（電力一定）でのタイムチャートにおいて、図１１（ａ）に示されるように時点ｔ２のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ２から時点ｔ３間、スイッチング素子Ｑ１，Ｑ４の電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１１（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに上昇される。同様に、ブリッジ回路の他方のスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、図１２（ｆ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、図１１（ｄ）に示されるように穏やかに下降される。トランスＴ１の１次側には、図１２（ｇ）に示されるようにドレイン電流ｉＱ１，ｉＱ４及びドレイン電流ｉＱ２，ｉＱ３を合成した電流ｉ１が流れ、トランスＴ１の２次側には、図１２（ｈ）に示されるように励磁電流を差し引いた電流ｉ２が流れる。

（時点ｔ３〜時点ｔ１２の動作）
図１１（ｃ）に示されるように時点ｔ３から時点ｔ１２の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、スイッチング素子Ｑ５は、図１２（ｉ）に示されるように時点ｔ３から時点ｔ９の間オン、スイッチング素子Ｑ６は、図１３（ｋ）に示されるように時点ｔ３から時点ｔ１２の間オンのままとなり、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にドレイン電流ｉＱ２，ｉＱ３は、図１２（ｆ）に示されるように直線的に上昇される。時点ｔ９において、スイッチング素子Ｑ５がオフされる。時点ｔ９から時点ｔ１０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、ドレイン電圧が穏やかに上昇される。

時点ｔ１０から時点ｔ１１間、図１３（ｍ）に示されるように整流ダイオードＤ８が導通し、２次側の昇圧リアクトルＬ１のエネルギーが放出される。従って、ドレイン電流ｉＱ２，ｉＱ３が下降され、図１３（ｍ）に示されるようにダイオードＤ８の電流ｉＤ８も下降される。時点ｔ１１において、昇圧リアクトルＬ１のエネルギーが全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフされる。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。

時点ｔ１１から時点ｔ１２間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５による自由振動が起こり、図１２（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降する。この時、昇圧リアクトルＬ１の電流は、反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ１２にてスイッチング素子Ｑ５がオンされ、図１１（ｃ）に示されるようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流は、ほぼ０Ａとなり、ゼロ電流スイッチングとなる。

（時点ｔ１２〜時点ｔ１３の動作）
時点ｔ１２から時点ｔ１３間において、スイッチング素子Ｑ２，Ｑ３の電流ｉＱ２，ｉＱ３は、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３を充電し、図１１（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路なのでスイッチング素子Ｑ１，Ｑ４では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに下降される。ここで、図１１（ａ）に示されるように時点ｔ１３において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

（時点ｔ１３〜時点ｔ２２の動作）
図１１（ａ）に示されるように時点ｔ１３から時点ｔ２２の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、図１２（ｉ）に示されるようにトランスＴ１の２次側のスイッチング素子Ｑ５は、この時点ｔ１３から時点ｔ２２の期間ではオンであり、スイッチング素子Ｑ６は、図１３（ｋ）に示されるように時点ｔ１３から時点ｔ１９の間にオンのままとなり、トランスＴ１の２次側に発生した電圧は、全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は、図１１（ｅ）に示されるように直線的に電流が上昇する。図１３（ｋ）に示されるように時点ｔ１９において、スイッチング素子Ｑ６がオフされる。時点ｔ１９から時点ｔ２０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図１３（ｌ）に示されるようにドレイン電圧が穏やかに上昇する。

図１３（ｎ）に示されるように時点ｔ２０から時点ｔ２１の間、整流ダイオードＤ７がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ２１において、昇圧リアクトルＬ１のエネルギーが全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフされる。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。

時点ｔ２１から時点ｔ２２間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は、穏やかに下降される。この時、昇圧リアクトルＬ１の電流は反転される。図１３（ｌ）に示されるようにスイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ２２において、図１３（ｋ）に示されるようにスイッチング素子Ｑ６がオンされ、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流は、ほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ２２から時点ｔ２３間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１１（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路を構成するスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、図１１（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。

（時点ｔ２３の動作）
図１１（ｃ）に示されるように時点ｔ２３において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

上述しように低入力電圧モードにおいても、図１３（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この低入力電圧モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図８（ｋ）と図１１（ａ）、図１１（ｃ）、図１２（ｉ）及び図１３（ｋ）との比較から明らかなように定格入力電圧に比べて低い入力電圧がコンバータに供給される場合には、スイッチング周波数が低下され、オンデューティーが大きく定められる。

（３）高入力電圧モード（電力一定）
図１４（ａ）〜図１６（ｏ）は、高入力電圧モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図１４（ａ）〜図１６（ｏ）を参照して図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

（時点ｔ１〜時点ｔ２の動作）
高入力電圧モード（電力一定）のタイムチャートにおいて、図１４（ａ）に示されるように時点ｔ１のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ１から時点ｔ２間、電流ｉＱ１，ｉＱ４は、昇圧リアクトルＬ１による自由振動及びトランス時点ｔ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は、穏やかに上昇する。同様に、ブリッジ回路を構成するスイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。トランスＴ１の１次側には、図１５（ｇ）に示されるように電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流ｉ１が流れ、トランスＴ１の２次側には、図１５（ｈ）に示されるように励磁電流を差し引いた電流ｉ２が流れる。

（時点ｔ２〜時点ｔ７の動作）
図１４（ｃ）に示されるように、時点ｔ２から時点ｔ７の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、２次側のスイッチング素子Ｑ５は、図１５（ｉ）に示されるように時点ｔ２から時点ｔ３の間ではオンとされ、スイッチング素子Ｑ６は、図１６（ｋ）に示されるように時点ｔ２から時点ｔ７の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。トランスＴ１の１次側でも同様にスイッチング素子Ｑ２，Ｑ３では、図１５（ｆ）に示されるように直線的に電流ｉＱ２，ｉＱ３が上昇される。時点ｔ３において、図１５（ｊ）に示されるようにスイッチング素子Ｑ５がオフされる。時点ｔ３から時点ｔ４間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、図１５（ｊ）に示されるようにドレイン電圧が穏やかに上昇する。

図１６（ｍ）に示されるように時点ｔ４から時点ｔ６間、整流ダイオードＤ８がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ２，ｉＱ３が下降、ダイオードの電流ｉＤ８も下降される。時点ｔ６において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフされる。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。

時点ｔ６から時点ｔ７間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５による自由振動が起こり、図１５（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転する。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ７にてスイッチング素子Ｑ５がオン、スイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ７から時点ｔ８間において、スイッチング素子Ｑ２，Ｑ３では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３を充電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇する。同様に、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４に供給され、ドレイン・ソース間の容量Ｃ１、Ｃ４が放電され、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ８において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

（時点ｔ８〜時点ｔ１３の動作）
図１５（ａ）に示されるように時点ｔ８から時点ｔ１３の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は時点ｔ８から時点ｔ１３の間オンとされ、図１６（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ８から時点ｔ９の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４が直線的に上昇される。図１６（ｋ）に示されるように時点ｔ９において、スイッチング素子Ｑ６がオフされる。時点ｔ９から時点ｔ１０間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図１６（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。

図１６（ｎ）に示されるように時点ｔ１０から時点ｔ１２間、整流ダイオードＤ７がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ１２において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフする。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。

時点ｔ１２から時点ｔ１３間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、図１６（ｌ）に示されるようにスイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１３で図１６（ｋ）に示されるようにスイッチング素子Ｑ６がオンされ、図１４（ａ）に示されるようにスイッチング素子Ｑ１，Ｑ４がオフされる。この時、スイッチング素子Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１３から時点ｔ１４間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４を充電し、図１４（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では、昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を放電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、図１４（ｄ）に示されるように穏やかに下降される。時点ｔ１４において、スイッチング素子Ｑ２，Ｑ３がオンする。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

上述しように高入力電圧モードにおいても、図１６（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この高入力電圧モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図８（ｋ）と図１４（ａ）、図１４（ｃ）、図１５（ｉ）及び図１６（ｋ）との比較から明らかなように定格入力電圧に比べて高い入力電圧がコンバータに供給される場合には、スイッチング周波数が上昇され、オンデューティーが小さく定められる。

（４）中電力モード（入力電圧一定）
図１７（ａ）〜図１９（ｏ）は、中電力モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図１７（ａ）〜図１９（ｏ）は、定格入力電圧モード（電力一定）と同様であるので、定格入力電圧モード（電力一定）における説明において、図８（ａ）〜図８（ｏ）を図１７（ａ）〜図１９（ｏ）に読み替えることによって中電力モードにおけるＤＣ−ＤＣコンバータの動作が理解できることから、その説明は省略する。

（５）小電力モード（入力電圧一定）
図２０（ａ）〜図２２（ｏ）は、小電力モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図２０（ａ）〜図２２（ｏ）を参照して図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

（時点ｔ１における動作）
小電力モード（入力電圧一定）のタイムチャートにおいて、図２０（ａ）に示されるように時点ｔ１のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ１から時点ｔ２間、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、図２０（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降される。図２１（ｇ）に示されるように１次側のトランス電流ｉ１として電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流が流れ、図２１（ｈ）に示されるように２次側には、トランス電流ｉ２として励磁電流を差し引いた電流が流れる。

（時点ｔ２〜時点ｔ６の動作）
図２０（ｃ）に示されるように時点ｔ２から時点ｔ６の間、スイッチング素子Ｑ２，Ｑ３がオンする。また、この間、図２１（i）に示されるように２次側スイッチング素子Ｑ５は時点ｔ２から時点ｔ３の間オンされ、図２２（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ２から時点ｔ６の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。図２１（ｆ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ２，ｉＱ３は直線的に電流が上昇される。図２１（ｉ）に示されるように時点ｔ３において、スイッチング素子Ｑ５がオフされる。時点ｔ３から時点ｔ４間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電され、図２１（ｊ）に示されるようにドレイン電圧が穏やかに上昇される。

図２２（ｍ）に示されるように時点ｔ４から時点ｔ５間、整流ダイオードＤ８がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、図２１（ｆ）に示されるように電流ｉＱ２，ｉＱ３が下降され、ダイオードの電流ｉＤ８も下降される。時点ｔ５において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフする。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。

時点ｔ５から時点ｔ６間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、図２１（ｊ）に示されるようにスイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時、昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ６にてスイッチング素子Ｑ５がオンされ、図２０（ｃ）に示されるようにスイッチング素子Ｑ２，Ｑ３がオフされる。この時、図２１（ｆ）に示されるようにスイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。

（時点ｔ６〜時点ｔ７の動作）
時点ｔ６から時点ｔ７間において、電流ｉＱ２，ｉＱ３は昇圧リアクトルＬ１による自由振動及びトランスの励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量をＣ２、Ｃ３を充電し、図２０（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１、Ｃ４が放電され、図２０（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ７において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

時点ｔ７から時点ｔ１１の間、スイッチング素子Ｑ１，Ｑ４がオンされる。また、この間、２次側スイッチング素子Ｑ５は時点ｔ７から時点ｔ１１の間オンされ、スイッチング素子Ｑ６は時点ｔ７から時点ｔ８の間オンのままとなり、図２１（ｈ）に示されるようにトランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。図２１（ｇ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は直線的に電流が上昇される。図２２（ｋ）に示されるように時点ｔ８において、スイッチング素子Ｑ６がオフされる。時点ｔ８から時点ｔ９間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量を充電し、図２２（ｌ）に示されるようにドレイン電圧が穏やかに上昇する。

図２２（ｎ）に示されるように時点ｔ９から時点ｔ１０間、整流ダイオードＤ７がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ１０において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフされる。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。

時点ｔ１０から時点ｔ１１間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ１１にてスイッチング素子Ｑ６がオンされ、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１１から時点ｔ１２間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を充電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３が放電され、図２０（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。時点ｔ１２において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

上述しように小電力モードにおいても、図２２（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この小電力モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図１０（ｋ）と図２０（ａ）、図２０（ｃ）、図２１（ｉ）及び図２２（ｋ）との比較から明らかなように定格入力電圧に比べて低い小電力がコンバータに供給される場合には、スイッチング周波数が上昇され、オンデューティーが小さく定められる。

（６）大電力モード（入力電圧一定）
図２３（ａ）〜図２５（ｏ）は、大電力モードにおける図１に示されるＤＣ−ＤＣコンバータにおける各部の動作を示している。この図２３（ａ）〜図２５（ｏ）を参照して図１に示されるＤＣ−ＤＣコンバータの動作を説明する。

（時点ｔ２における動作）
大電力モード（入力電圧一定）のタイムチャートにおいて、図２３（ａ）に示されるように時点ｔ２のタイミングにてスイッチング素子Ｑ１，Ｑ４がオフされる。時点ｔ２から時点ｔ３間、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁インダクタンスによる励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を充電し、図２３（ｂ）に示されるようにスイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに上昇される。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量を放電し、図２３（ｄ）に示されるようにスイッチング素子Ｑ２，Ｑ３のドレイン電圧は、穏やかに下降する。図２４（ｇ）に示されるように１次側のトランス電流ｉ１として電流ｉＱ１，ｉＱ４及びｉＱ２，ｉＱ３を合成した電流が流れ、図２４（ｈ）に示されるように２次側のトランス電流ｉ２として励磁電流を差し引いた電流が流れる。

（時点ｔ３〜時点ｔ１３の動作）
図２３（ｃ）に示されるように時点ｔ３から時点ｔ１３の間、スイッチング素子Ｑ２，Ｑ３がオンされる。また、この間、図２４（i）に示されるように２次側スイッチング素子Ｑ５は時点ｔ３から時点ｔ７の間オンであり、図２５（ｋ）に示されるようにスイッチング素子Ｑ６は時点ｔ３から時点ｔ１３の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇される。図２２（ｆ）に示されるようにトランスＴ１の１次側でも同様に電流ｉＱ２，ｉＱ３は直線的に電流が上昇される。時点ｔ７において、スイッチング素子Ｑ５がオフする。時点ｔ７から時点ｔ８間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ５のドレイン・ソース間の容量Ｃ５が充電さ、図２４（ｊ）に示されるようにドレイン電圧が穏やかに上昇する。

図２５（ｍ）に示されるように時点ｔ８から時点ｔ１２間、整流ダイオードＤ８がオンされ、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ２，ｉＱ３が下降され、ダイオードの電流ｉＤ８も下降する。時点ｔ１２において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ８の電流がゼロとなり、整流ダイオードＤ８は穏やかにオフする。即ち、整流ダイオードＤ８は、ゼロ電流でスイッチングされる。

時点ｔ１２から時点ｔ１３間、昇圧リアクトルＬ１とスイッチング素子Ｑ５のドレイン・ソース間の容量による自由振動が起こり、スイッチング素子Ｑ５のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ５の電圧がほぼ０Ｖなるタイミングの時点ｔ１３にてスイッチング素子Ｑ５がオン、スイッチング素子Ｑ２，Ｑ３がオフされる。この時、スイッチング素子Ｑ２，Ｑ３の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ１３から時点ｔ１４間において、電流ｉＱ２，ｉＱ３は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２、Ｃ３を充電し、スイッチング素子Ｑ２，Ｑ３のドレイン電圧が穏やかに上昇する。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４を放電し、スイッチング素子Ｑ１，Ｑ４のドレイン電圧は穏やかに下降される。時点ｔ１４において、スイッチング素子Ｑ１，Ｑ４がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

（時点ｔ１４〜時点ｔ２４の動作）
図２３（ａ）に示されるように時点ｔ１４から時点ｔ２４の間、Ｑ１，Ｑ４がオンされる。また、この間、図２４（ｉ）に示されるように２次側スイッチング素子Ｑ５は時点ｔ１４から時点ｔ２４の間にオンにされ、スイッチング素子Ｑ６は時点ｔ１４から時点ｔ１８の間オンのままとなり、トランスＴ１の２次側に発生した電圧は全て昇圧リアクトルＬ１に注入され、Ｉ＝ＥＴ／Ｌにより直線的に電流が上昇する。トランスＴ１の１次側でも同様に電流ｉＱ１，ｉＱ４は直線的に電流が上昇する。時点ｔ１８において、図２５（ｋ）に示されるようにスイッチング素子Ｑ６がオフされる。時点ｔ１８から時点ｔ１９間にて昇圧リアクトルＬ１に流れていた電流により、スイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６が充電され、図２５（ｌ）に示されるようにドレイン電圧が穏やかに上昇される。

時点ｔ１９から時点ｔ２３間、整流ダイオードＤ７がオンし、２次側の昇圧リアクトルＬ１のエネルギーが放出され、電流ｉＱ１，ｉＱ４が下降され、ダイオードＤ７の電流ｉＤ７も下降される。時点ｔ２３において、昇圧リアクトルＬ１のエネルギーは全て放出され、整流ダイオードＤ７の電流がゼロとなり、整流ダイオードＤ７は穏やかにオフする。即ち、整流ダイオードＤ７は、ゼロ電流でスイッチングされる。

時点ｔ２３から時点ｔ２４間、昇圧リアクトルＬ１とスイッチング素子Ｑ６のドレイン・ソース間の容量Ｃ６による自由振動が起こり、スイッチング素子Ｑ６のドレインの電圧は穏やかに下降される。この時昇圧リアクトルＬ１の電流は反転される。スイッチング素子Ｑ６の電圧がほぼ０Ｖなるタイミングの時点ｔ２４にてスイッチング素子Ｑ６がオン、スイッチング素子Ｑ１，Ｑ４がオフされる。この時、Ｑ１，Ｑ４の供給電流はほぼ０Ａとなり、ゼロ電流スイッチングとなる。時点ｔ２４から時点ｔ２５間において、電流ｉＱ１，ｉＱ４は昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ１，Ｑ４のドレイン・ソース間の容量Ｃ１，Ｃ４が充電され、スイッチング素子Ｑ１，Ｑ４のドレイン電圧が穏やかに上昇する。同様に、ブリッジ回路では昇圧リアクトルＬ１による自由振動及びトランスＴ１の励磁電流により、スイッチング素子Ｑ２，Ｑ３のドレイン・ソース間の容量Ｃ２，Ｃ３が放電され、スイッチング素子Ｑ２，Ｑ３のドレイン電圧は穏やかに下降される。時点ｔ２５において、スイッチング素子Ｑ２，Ｑ３がオンされる。この時のドレイン電圧はほぼ０Ｖなので、ゼロ電圧スイッチングとなる。

上述しように大電力モードモードにおいても、図２５（ｏ）に示すような出力電流がキャパシタＣ８に供給され、キャパシタＣ８の両端電圧が一定電圧として出力端子２０Ａ，２０Ｂから出力される。この大電力モードにおいては、図８（ａ）、図８（ｃ）、図９（ｉ）及び図１０（ｋ）と図２３（ａ）、図２３（ｃ）、図２４（ｉ）及び図２５（ｋ）との比較から明らかなように定格入力電力に比べて大きい電力がコンバータに供給される場合には、スイッチング周波数が低下され、オンデューティーが大きく定められる。

図２６は、図３に示したプッシュプル電圧共振回路の各部における動作を示す波形図である。この図２６に示される動作モードは、定格入力電圧が入力されるモードに相当し、図２６と図８との比較から明らかなようにスイッチング素子Ｑ４、Ｑ２が同様に動作される。図２６においては、図２６の(ａ)がスイッチング素子Ｑ４のゲート電圧のオン・オフを示し、図２６の(ｂ)がスイッチング素子Ｑ４のドレイン電圧の変化を示している。同様に、図２６の(ｃ)がスイッチング素子Ｑ２のゲート電圧のオン・オフを示し、図２６の(ｄ)がスイッチング素子Ｑ２のドレイン電圧の変化を示している。また、図２６の(ｅ)は、スイッチング素子Ｑ４のドレイン電流の変化を示している。他のモードにおいても、プッシュプル電圧共振回路は、ブリッジ共振回路と同様に動作されることから、その説明並びに各モードにおける波形図の図示を省略する。

図１に示したＤＣ―ＤＣコンバータは、比較例としての特許文献１のＤＣ―ＤＣコンバータとは、広制御範囲（出力電力一定、入力電圧を可変した場合の制御及び入力電圧一定、出力電力を可変した場合の制御）が可能となる。即ち、比較例では一次側の無制御コンバータから２つのトランス出力を整流し、２次側のコンバータにて直列と並列を交互に制御している為、２倍の入力電圧範囲内でしか実現出来ない問題がある。これに対して図１に示すＤＣ−ＤＣコンバータでは、出力電圧制御に昇圧を利用している。従って、トランスの２次電圧が低い場合でも昇圧機能を有する範囲であれば任意の入力電圧範囲を制御可能である。その為、広制御範囲を実現することができる。

また、比較例の回路では複合共振を用い、１次回路における、電流共振は共振リアクトル（トランスのリーケージインダクタンスを含む）と共振コンデンサにより共振を行い、正弦波に近い電流を流し、その電流がほぼ０Ａでスイッチング素子をオン／オフし、ゼロ電流スイッチングを実現している。２次回路にて２つのトランスの出力を直並列に動作させ、出力電圧を制御しているが、２次回路のスイッチング素子はハードスイッチングを行っていた為、スイッチング素子のロスが大きい問題がある。これに対して図１に示す回路では、電流共振回路を設けることなく、周波数制御を用いて電圧制御を実施している。従って、１次回路と２次回路の両方でソフトスイッチングを実現することができる。制御においては、周波数を可変してもゼロ電流タイミングでスイッチング素子をオンさせる臨界モードを用いるため、ソフトスイッチングを実現でき、ＦＥＴ損失が減少し、効率が向上される。更に素子の選定に関しても全制御領域において、ソフトスイッチングを行っているため、導通損失のみを考慮すれば、スイッチングスピードに関して考慮する必要は無いこととなっている。また、比較例の回路では２次側に整流回路を２個持ち（倍電圧回路）、それぞれの回路に整流ダイオードが最低２本ずつ、また、フライホイールダイオードが２本と２次回路にダイオードは計６本必要である。これに対して、図１に示される回路においては、整流ダイオードを２個まで減らすことが出来、ダイオードロスを減少させることができる。また、１次スイッチング素子のソフトスイッチング動作において、昇圧リアクトルは１次スイッチング素子のドレイン−ソース間の容量の充放電を助け、トランス１次に流れる励磁電流を減らすことが出来る。励磁電流は無効電流なので、無効電流が減ることにより、損失が減り効率が向上される。具体的には、図１に示すＤＣ―ＤＣコンバータによれば、効率を比較例に係る回路に比べ、０．５％〜１．０％向上させることができる。

尚、図１に示されるダイオードＤ５、Ｄ６は、図２７に示されるようにスイッチング素子Ｑ５，スイッチング素子Ｑ６に同期してオン・オフされるスイッチング素子Ｑ７，Ｑ８（ＦＥＴ）で同期整流回路を構成しても良い。スイッチング素子Ｑ７，Ｑ８は、同期してオン・オフされることから、図８（ａ）〜図２５（ｏ）を参照したと同様に動作される。

尚、スイッチング素子Ｑ７，Ｑ８は、他のスイッチング素子と同様に等価的にキャパシタＣ７、Ｃ８及びダイオードＤ７，Ｄ８を有している。

また、図１に示されるＤＣ−ＤＣコンバータにおいて、昇圧リアクトルＬ１は、トランスＴ１の２次側の高電圧端子に接続されているが、図２７に示すように２次側の高電圧端子に接続するに代えてトランスＴ１の１次側とスイッチング素子Ｑ２、Ｑ４間の接続点との間に接続されても良い。また、高周波トランスＴ１がリーケージトランスであれば、リーケージトランスに含まれるリーケージインダクタンスが昇圧リアクトルの作用を有することから、図１に示される昇圧リアクトルＬ１は、省略されても良い。

以上要約すれば、出力電圧一定のＤＣ−ＤＣコンバータでは、電力一定制御においては、以下の通りに制御が実施される。

入力電圧が低い場合はトランスＴ１の電圧が低下される。従って、２次側における昇圧回路のオン時間を長くするために周波数が低下される。低入力電圧モードにおいて、時点ｔ３〜時点ｔ９のタイミングにて電流が増加される為に、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルでは、オン期間が長く設定され、オフ期間は短く設定されて電圧の昇圧比が大きく設定される。

また、入力電圧が高い場合はトランスの電圧が上昇される。従って、２次側における昇圧回路のオン期間を短くするために、周波数が上げられる。高入力電圧モードにおいて、時点ｔ８〜時点ｔ９のタイミングにて電流を減少させる為、スイッチング素子Ｑ５及びスイッチング素子Ｑ６のデューティー・サイクルはオフが長く設定され、オン期間が短く設定されて電圧の昇圧比が小さく設定される。

また、入力電圧一定制御においては、出力電力が小さい場合には、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルが一定とされる。周波数が上昇されて、昇圧回路のオン期間が減少される為、昇圧リアクトルに蓄えられるエネルギーが小さくなり、小出力電力に対応されるように出力電圧が一定に維持される。出力電力が大きい場合、スイッチング素子Ｑ５，スイッチング素子Ｑ６のデューティー・サイクルが一定とされる。周波数が低下されることにより、昇圧回路のオン期間が増加される為、昇圧リアクトルに蓄えられるエネルギーが大きくなり、大出力電力に対応されるように出力電圧が一定に維持される。

以上のように、この発明のＤＣ−ＤＣコンバータにおいては、絶縁トランスの入出力側（１次及び２次側）に使用するスイッチング素子が全てソフトスイッチングで制御されていることから、高効率のＤＣ−ＤＣコンバータとすることができる。また、トランスのリーケージインダクタンスが利用されている。従って、高効率のＤＣ−ＤＣコンバータでありながら、個別の部品がいらずローコストを実現することができる。また、リーケージインダクタンスは、固体差が大きく共振周波数の値にばらつきがあるが、ソフトウェアでスイッチング制御していることから、個別の調整値を記録し、理想的な共振及び制御を実現することができる。更に、スイッチング周波数を低下させてスイッチング素子を制御することから、スイッチングにおける損失或いはトランスのコア損失も低下させることができ、より高効率を実現することができる。

この発明によれば、高効率のＤＣ−ＤＣコンバータが提供される。

Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６．．．スイッチング素子、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６．．．スイッチング素子の寄生ダイオード、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６．．．スイッチング素子のＤ−Ｓ間の容量、Ｃ７．．．入力コンデンサ、Ｃ８．．．平滑コンデンサ、Ｄ７，Ｄ８．．．整流ダイオード、Ｌ１．．．昇圧リアクトル或いはトランスのリーケージインダクタンス、Ｔ１：トランス、１１．．．電圧共振回路、１３．．．スイッチング回路、１４．．．整流回路、１２．．．スイッチング制御部、１７，１８．．．ドライブ・バッファ、３０．．．ＣＰＵ、３６．．．参照テーブル

Claims (6)

1. 交互にスイッチングされる１対の第１のスイッチング素子を含み、フルブリッジ回路、ハーフブリッジ回路及びプッシュプル回路のいずれかの回路で構成される第１のスイッチング回路を含み、出力電圧が変動する低電圧直流電源から直流電力が入力され、この直流電力をＤＣ−ＡＣ変換して出力する電圧共振回路と、
   前記電圧共振回路が接続された１次側及び２次側を有する絶縁型高周波トランスと、
   この絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に直列に接続されたインダクタンスと、
   交互にスイッチングされるように接続された１対の第２のスイッチング素子から構成され、この１対の第２のスイッチング素子の一方が前記絶縁型高周波トランスの２次側の一方の端子と出力端子の一方との間に接続され、前記１対の第２のスイッチング素子の他方が前記絶縁型高周波トランスの２次側の他方の端子と出力端子の他方との間に接続されている第２のスイッチング回路と、
   前記第２のスイッチング回路からの出力を整流する整流回路と、
   この整流回路からの出力を平滑して前記出力端子に出力する平滑回路と、
   導通電流が略零並びに印加電圧が略零のタイミングで前記第１のスイッチング素子をターンオン及びターンオフする第１のスイッチング信号で前記電圧共振回路における電圧共振を維持する第１のドライバ回路と、
   印加電圧が略零のタイミングで前記第２のスイッチング素子をターンオン及びターンオフする第２のスイッチング信号で零電圧スイッチングを維持する第２のドライバ回路と、
   前記整流回路から出力された出力電圧に依存して前記第１及び第２のスイッチング信号の周波数及び第１及び第２のスイッチング信号の夫々のオン時間を設定する制御回路であって、目標電圧に比べて前記出力電圧が大きい際に基準周波数よりも高い周波数を設定し、目標電圧に比べて前記出力電圧が小さい際に基準周波数よりも低い周波数を設定し、前記入力電圧が基準電圧よりも大きい際に前記第２のスイッチング信号のオン時間を小さくし、前記入力電圧が基準電圧よりも小さい際に前記第２のスイッチング信号のオン時間を大きく設定する制御回路と、
   を具備することを特徴とするＤＣ−ＤＣコンバータ。
2. 前記電圧共振回路は、また、交互にスイッチングされる１対の第３のスイッチング素子を含み、前記１対の第１のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第１のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の一方の端子に接続され、前記１対の第３のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第３のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の他方の端子に接続されてフルブリッジ回路を構成していることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記電圧共振回路は、前記１対の第１のスイッチング素子が直列接続されて入力端子に接続され、前記１対の第１のスイッチング素子の接続点が前記絶縁型高周波トランスの１次側の一方の端子に接続され、前記絶縁型高周波トランスの１次側の他方の端子が前記入力端子の一方に接続されてハーフブリッジ回路を構成していることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
4. 前記絶縁型高周波トランスは、一次側に入力端子の一方に接続された中間端子を有し、前記電圧共振回路は、前記１対の第１のスイッチング素子の一方が前記絶縁型高周波トランスの一次側の一方の端子及び前記入力端子の他方の間に接続され、前記１対の第１のスイッチング素子の他方が前記絶縁型高周波トランスの一次側の他方の端子及び前記入力端子の前記他方の間に接続されてプッシュプル回路を構成していることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
5. 前記整流回路は、前記第２のスイッチング信号で前記第２のスイッチング素子に同期してオン・オフされる第３のスイッチング素子で構成されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
6. 前記インダクタンスは、前記第１のトランスが有するリーケージトランスに相当することを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。

Images