JPWO2010084529A1 - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JPWO2010084529A1 JPWO2010084529A1 JP2010547311A JP2010547311A JPWO2010084529A1 JP WO2010084529 A1 JPWO2010084529 A1 JP WO2010084529A1 JP 2010547311 A JP2010547311 A JP 2010547311A JP 2010547311 A JP2010547311 A JP 2010547311A JP WO2010084529 A1 JPWO2010084529 A1 JP WO2010084529A1
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pcie
- chassis
- virtual
- server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
単一の情報処理装置において、多くの入出力装置を接続可能なシステム、複数のサーバから入出力装置を共有する安価なシステムを柔軟に実現する。サーバシャーシは、プロセッサ、メモリ、及びルートコンプレックスを持つ複数のサーバブレードと、各サーバブレードと接続される第１のマルチルート対応ＰＣＩｅスイッチを有し、ＩＯシャーシは、入出力装置が装着される複数のＰＣＩeスロットと、各ＰＣＩe スロットと接続される第2のマルチルート対応ＰＣＩｅスイッチを有する、情報処理システムにおいて、第１のマルチルート対応ＰＣＩｅスイッチと第２のマルチルート対応ＰＣＩｅスイッチをＰＣＩｅケーブルで接続する。
Description
本発明は、情報処理システムに係り、特に、ＰＣＩe(Peripheral Component Interconnect Express)規格を用いて、コンピュータと複数の入出力装置（ＩＯ）を接続して、ＩＯ集約や共有、拡張を実現する情報処理システム、及び情報処理システムにおけるＰＣＩｅケーブルの接続確認方法に関するものである。
大規模な情報処理システムにおいて、１つコンピュータに多くのＩＯを接続する場合、一般的に、拡張ＩＯシャーシを用いて多数のＩＯを搭載している。例えば、図２４に示すような、コンピュータシステムにおいて、メモリ２４０１及びＣＰＵ２４０２、ルートコンプレックス２４０３、ＰＣＩｅスロット２４０４を有するサーバシャーシ２４０と、ＰＣＩｅスイッチ２４２１及びＰＣＩｅスロット２４２２を有する拡張ＩＯシャーシ２４２を接続する場合、サーバシャーシ２４０のＰＣＩｅスロット２４０４に、パススルーカードを接続し、そのパススルーカードと拡張ＩＯシャーシ２４２の間をＰＣＩｅケーブル２４４で接続することによって、ＩＯの拡張を実現している。
また、コンピュータシステムの原価を低減するために、１つのＩＯを複数のコンピュータで共有したいという要求がある。そのために、マルチルートＰＣＩｅ技術を用いて、サーバシャーシ内にて複数のサーバブレードから１つのＩＯを共有する。例えば、従来、１つのコンピュータで専有することしか出来なかったＩＯを、複数のコンピュータから発行されたトランザクションに、そのトランザクションの発行元のコンピュータを示すタグをつけることにより、複数のコンピュータからの共有を実現する。
ＰＣＩe技術を使用した情報処理システムに関して、例えば、特許文献１には、１つのホストＣＰＵセット３１０がＰＣルートコンプレックス３５０及びＰＣＩeスイッチ３６０を介してＰＣＩeエンドポイント３７０−３９０に接続して、ＰＣＩルートコンプレックスの入出力を仮想化する手法（図３）や、複数のホストシステム１０１０，１０２０がＭＲＡスイッチを介して、そのエンドポイントである仮想プレーン１０４０，１０５０に接続したコンピュータシステム（図１０）が開示されている。
ＰＣＩe技術を使用した情報処理システムに関して、例えば、特許文献１には、１つのホストＣＰＵセット３１０がＰＣルートコンプレックス３５０及びＰＣＩeスイッチ３６０を介してＰＣＩeエンドポイント３７０−３９０に接続して、ＰＣＩルートコンプレックスの入出力を仮想化する手法（図３）や、複数のホストシステム１０１０，１０２０がＭＲＡスイッチを介して、そのエンドポイントである仮想プレーン１０４０，１０５０に接続したコンピュータシステム（図１０）が開示されている。
マルチルートＰＣＩｅ技術は、コスト削減のため、ＩＯリソースを共有することで、効率的に使用することを目的とした技術であり、従来、マルチルートＰＣＩｅに対応した拡張ＩＯを持つ筐体とケーブル接続をしてＩＯを拡張することが出来なかった。また、マルチルートＰＣＩｅに対応した拡張ＩＯの筐体を複数のサーバシャーシとケーブル接続して共有する構成も実現されていない。また、拡張ＩＯの筐体によってＩＯを拡張することは可能であるが、ＩＯを共有する具体的な技術的手段は実現していない。
また、上記特許文献１に記載された、ＰＣＩｅ技術を利用したデータ処理システムはいずれも、同じマルチルート・ブレード・クラスタ・システム内の個別のブレードに関するものであり、当該ブレードを有するコンピュータが、ＩＯシャーシとどのように接続される、及び複数のコンピュータと１つＩＯシャーシとの接続、更には１のコンピュータと複数のＩＯシャーシとの接続等については、何ら記載されていない。
本発明の目的は、多数のＩＯの接続を可能とし、かつ複数のサーバから多数のＩＯを共有することが可能な、ＰＣＩｅ技術を利用した情報処理システム及びＰＣＩｅケーブルの接続確認を実現することにある。
また、上記特許文献１に記載された、ＰＣＩｅ技術を利用したデータ処理システムはいずれも、同じマルチルート・ブレード・クラスタ・システム内の個別のブレードに関するものであり、当該ブレードを有するコンピュータが、ＩＯシャーシとどのように接続される、及び複数のコンピュータと１つＩＯシャーシとの接続、更には１のコンピュータと複数のＩＯシャーシとの接続等については、何ら記載されていない。
本発明の目的は、多数のＩＯの接続を可能とし、かつ複数のサーバから多数のＩＯを共有することが可能な、ＰＣＩｅ技術を利用した情報処理システム及びＰＣＩｅケーブルの接続確認を実現することにある。
本発明は、好ましくは、プロセッサ、メモリ、及びルートコンプレックスを持つ複数のサーバブレードと、該サーバブレードと接続される第１のマルチルート対応ＰＣＩｅスイッチを有するサーバシャーシと、
入出力装置が装着される複数のＰＣＩeスロットと、該ＰＣＩe スロットと接続される第2のマルチルート対応ＰＣＩｅスイッチを有するＩＯシャーシとを備え、該第１のマルチルート対応ＰＣＩｅスイッチと該第２のマルチルート対応ＰＣＩｅスイッチをＰＣＩｅケーブルで接続してなる情報処理システムである。
好ましい例では、1台の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましい他の例によれば、複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、１台の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましい他の例によれば、複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましくは、前記第１のマルチルート対応ＰＣＩｅスイッチは、前記サーバブレードが接続される複数の上流ポートと、複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第１の管理マイコンを有し、該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードと前記ＩＯシャーシの前記第２のマルチルート対応ＰＣＩｅスイッチとを接続する。
また、好ましくは、前記第２のマルチルート対応ＰＣＩｅスイッチは、前記第１のマルチルート対応ＰＣＩｅスイッチと接続される複数の上流ポートと、該ＩＯシャーシのＰＣＩeスロットと接続される複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第２の管理マイコンを有し、該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードの前記第１のマルチルート対応ＰＣＩｅスイッチと該ＩＯシャーシのＰＣＩeスロットとを接続する。
また、好ましくは、前記第１及び第２の管理マイコンは、ＬＡＮケーブルを介して管理コンソールに接続され、該管理コンソールから入力される設定情報に基づき、該第１及び第２の管理マイコンは、前記上流ポート−仮想スイッチ割当表及び前記仮想スイッチ−下流ポート割当表を作成する。
入出力装置が装着される複数のＰＣＩeスロットと、該ＰＣＩe スロットと接続される第2のマルチルート対応ＰＣＩｅスイッチを有するＩＯシャーシとを備え、該第１のマルチルート対応ＰＣＩｅスイッチと該第２のマルチルート対応ＰＣＩｅスイッチをＰＣＩｅケーブルで接続してなる情報処理システムである。
好ましい例では、1台の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましい他の例によれば、複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、１台の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましい他の例によれば、複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続される。
また、好ましくは、前記第１のマルチルート対応ＰＣＩｅスイッチは、前記サーバブレードが接続される複数の上流ポートと、複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第１の管理マイコンを有し、該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードと前記ＩＯシャーシの前記第２のマルチルート対応ＰＣＩｅスイッチとを接続する。
また、好ましくは、前記第２のマルチルート対応ＰＣＩｅスイッチは、前記第１のマルチルート対応ＰＣＩｅスイッチと接続される複数の上流ポートと、該ＩＯシャーシのＰＣＩeスロットと接続される複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第２の管理マイコンを有し、該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードの前記第１のマルチルート対応ＰＣＩｅスイッチと該ＩＯシャーシのＰＣＩeスロットとを接続する。
また、好ましくは、前記第１及び第２の管理マイコンは、ＬＡＮケーブルを介して管理コンソールに接続され、該管理コンソールから入力される設定情報に基づき、該第１及び第２の管理マイコンは、前記上流ポート−仮想スイッチ割当表及び前記仮想スイッチ−下流ポート割当表を作成する。
本発明に係るＰＣＩｅケーブルの接続確認方法は、好ましくは、サーバシャーシに備えられた、サーバブレードと接続される第１のマルチルート対応ＰＣＩｅスイッチと、ＩＯシャーシに備えられた、入出力装置が装着される複数のＰＣＩeスロットと接続される第２のマルチルート対応ＰＣＩｅスイッチの間を、ＰＣＩｅケーブルで接続してなる情報処理システムにおけるＰＣＩｅケーブルの接続確認方法であって、前記第１及び第２のマルチルート対応ＰＣＩｅスイッチが有する管理マイコンの実行の下、予め設定された、上流ポート−仮想スイッチの割当てを規定する第１割当表と、仮想スイッチ−下流ポートの割当てを規定する第２割当表に基づいて、各ポートが対象となるポートに正しく接続されているかを順次確認し、
該確認の結果を、対象となるポートに実装された表示子に表示することを特徴とするＰＣＩｅケーブルの接続確認方法として構成される。
また、好ましい例では、前記第１管理表及び前記第２管理表は、該サーバブレード及びＩＯシャーシに接続された管理コンソールで作成され、該管理コンソールから各該サーバブレード及びＩＯシャーシへ配信される。
該確認の結果を、対象となるポートに実装された表示子に表示することを特徴とするＰＣＩｅケーブルの接続確認方法として構成される。
また、好ましい例では、前記第１管理表及び前記第２管理表は、該サーバブレード及びＩＯシャーシに接続された管理コンソールで作成され、該管理コンソールから各該サーバブレード及びＩＯシャーシへ配信される。
本発明によれば、システムの要求に応じて、多数のＩＯの接続することが可能でかつ１又は複数のサーバから多数のＩＯを共有することが可能な、ＰＣＩｅ技術を利用した情報処理システムを実現することができる。すなわち、サーバシャーシ内の複数のサーバブレードを集約する第１のＭＲ−ＰＣＩｅスイッチと、複数のＩ/Ｏを接続可能な第２のＭＲ−ＰＣＩｅスイッチとをＰＣＩｅケーブル配線を接続することで、１又は複数のサーバブレードが１又は複数のＩＯシャーシを共有することが可能となる。
以下、図面を用いて本発明の実施例を詳細に説明する。
[実施例１]
図１はＩＯ拡張した情報処理システムの構成例を示す。
１台のサーバシャーシ１０は、ＰＣＩｅケーブル１５を介して３台のＩＯシャーシ１２１〜１２３（総称して１２と示す）と接続される。サーバシャーシ１０の具体的な構成は後述するが、サーバシャーシ１０は、主に４つのサーバブレード２０１〜２０４と、マルチルート（ＭＲ）−ＰＣＩeスイッチ２５を有し、このＭＲ−ＰＣＩeスイッチ２５によって、複数のＩＯシャーシ１２と接続される。
ＩＯシャーシ１２は、それぞれＭＲ−ＰＣＩｅスイッチ１３と、ＩＯを搭載する８個のＰＣＩeスロット１４１〜１４８（総称して１４と示す）を有する。ＩＯシャーシ１２の各ＭＲ−ＰＣＩｅスイッチ１３は、ＰＣＩeケーブル１５によりサーバシャーシ１０のＭＲ−ＰＣＩｅスイッチ２５と接続される。
この接続構成によって、サーバシャーシ１内のサーバブレード２０１〜２０４は、最大２４個のＰＣＩｅスロット（８個のＰＣＩeスロット×３台のＩＯシャーシ）に対しアクセスすることが可能となる。
また、サーバシャーシ１０及びＩＯシャーシ１２の各ＭＲ−ＰＣＩeスイッチ２５，１３は、ＬＡＮスイッチ３１を介して管理コンソール３２に接続される。管理コンソール３２は、例えばパーソナルコンピュータで構成され、入出力機能及びハードディスク等の記憶手段を有する。
ユーザ（システム管理者）は、管理コンソール３２を操作して、サーバシャーシ１０とＩＯシャーシ１２との接続構成を構築し、またＩＯスロット１４へのＩＯの装着を監視することができる。
[実施例１]
図１はＩＯ拡張した情報処理システムの構成例を示す。
１台のサーバシャーシ１０は、ＰＣＩｅケーブル１５を介して３台のＩＯシャーシ１２１〜１２３（総称して１２と示す）と接続される。サーバシャーシ１０の具体的な構成は後述するが、サーバシャーシ１０は、主に４つのサーバブレード２０１〜２０４と、マルチルート（ＭＲ）−ＰＣＩeスイッチ２５を有し、このＭＲ−ＰＣＩeスイッチ２５によって、複数のＩＯシャーシ１２と接続される。
ＩＯシャーシ１２は、それぞれＭＲ−ＰＣＩｅスイッチ１３と、ＩＯを搭載する８個のＰＣＩeスロット１４１〜１４８（総称して１４と示す）を有する。ＩＯシャーシ１２の各ＭＲ−ＰＣＩｅスイッチ１３は、ＰＣＩeケーブル１５によりサーバシャーシ１０のＭＲ−ＰＣＩｅスイッチ２５と接続される。
この接続構成によって、サーバシャーシ１内のサーバブレード２０１〜２０４は、最大２４個のＰＣＩｅスロット（８個のＰＣＩeスロット×３台のＩＯシャーシ）に対しアクセスすることが可能となる。
また、サーバシャーシ１０及びＩＯシャーシ１２の各ＭＲ−ＰＣＩeスイッチ２５，１３は、ＬＡＮスイッチ３１を介して管理コンソール３２に接続される。管理コンソール３２は、例えばパーソナルコンピュータで構成され、入出力機能及びハードディスク等の記憶手段を有する。
ユーザ（システム管理者）は、管理コンソール３２を操作して、サーバシャーシ１０とＩＯシャーシ１２との接続構成を構築し、またＩＯスロット１４へのＩＯの装着を監視することができる。
図２は、サーバシャーシ１０の詳細な構成例を示す。
サーバシャーシ１０は、４台のサーバブレード２０１〜２０４（総称して２０と示す）と、バックプレーン２４と、ＭＲ−ＰＣＩｅスイッチ２５を有して構成される。サーバブレード２０は、メモリ２１、プロセッサ（ＣＰＵ）２２、ＣＵＰを接続するための複数のＰＣＩeポートを持つルートコンプレックス２３を有する。バックプレーン２４は、サーバブレード２０内のルートコンプレックス２３とＭＲ−ＰＣＩｅスイッチ２５を接続する。
サーバシャーシ１０には最大４台のサーバブレード２０が実装可能であるが、必ずしも最大４台のサーバブレードが装着されている必要はない。
[実施例２]
図３は、複数のサーバシャーシが１台のＩＯを共有する情報処理システムの構成例である。
３台のサーバシャーシ１０１〜１０３（総称して１０と示す）が、ＰＣＩｅケーブル１５を介して１台のＩＯシャーシ１２１に接続して、情報処理システムが構成される。サーバシャーシ１０及びＩＯシャーシ１３の構成、ＬＡＮスイッチ３１、管理コンソール３２等は、図１及び図２に示したものと同じである。
各サーバシャーシ１０は、それぞれ４台のサーバブレード２０を有するので、最大１２台のサーバブレード２０から、ＩＯシャーシ１２１内の８個のＰＣＩｅスロット１４（即ち８台のＩＯ）を共有することが可能である。
[実施例３]
図４は、複数のサーバシャーシ１０１〜１０３が複数のＩＯ１２１−１２３を共有する情報処理システムの構成例である。なお、サーバシャーシ１０及びＩＯシャーシ１３の構成は、図１及び図２に示したものと同じである。ＬＡＮスイッチ３１や管理コンソール３２の図示は省略してある。
この構成によれば、１台のサーバブレード２０１が、それぞれのＰＣＩｅスロット１４を使用して、最大２４個のＩＯと接続することが可能である。また、１個のＰＣＩｅスロット１４を最大１２台のサーバブレード２０で共有することが可能となる。
サーバシャーシ１０は、４台のサーバブレード２０１〜２０４（総称して２０と示す）と、バックプレーン２４と、ＭＲ−ＰＣＩｅスイッチ２５を有して構成される。サーバブレード２０は、メモリ２１、プロセッサ（ＣＰＵ）２２、ＣＵＰを接続するための複数のＰＣＩeポートを持つルートコンプレックス２３を有する。バックプレーン２４は、サーバブレード２０内のルートコンプレックス２３とＭＲ−ＰＣＩｅスイッチ２５を接続する。
サーバシャーシ１０には最大４台のサーバブレード２０が実装可能であるが、必ずしも最大４台のサーバブレードが装着されている必要はない。
[実施例２]
図３は、複数のサーバシャーシが１台のＩＯを共有する情報処理システムの構成例である。
３台のサーバシャーシ１０１〜１０３（総称して１０と示す）が、ＰＣＩｅケーブル１５を介して１台のＩＯシャーシ１２１に接続して、情報処理システムが構成される。サーバシャーシ１０及びＩＯシャーシ１３の構成、ＬＡＮスイッチ３１、管理コンソール３２等は、図１及び図２に示したものと同じである。
各サーバシャーシ１０は、それぞれ４台のサーバブレード２０を有するので、最大１２台のサーバブレード２０から、ＩＯシャーシ１２１内の８個のＰＣＩｅスロット１４（即ち８台のＩＯ）を共有することが可能である。
[実施例３]
図４は、複数のサーバシャーシ１０１〜１０３が複数のＩＯ１２１−１２３を共有する情報処理システムの構成例である。なお、サーバシャーシ１０及びＩＯシャーシ１３の構成は、図１及び図２に示したものと同じである。ＬＡＮスイッチ３１や管理コンソール３２の図示は省略してある。
この構成によれば、１台のサーバブレード２０１が、それぞれのＰＣＩｅスロット１４を使用して、最大２４個のＩＯと接続することが可能である。また、１個のＰＣＩｅスロット１４を最大１２台のサーバブレード２０で共有することが可能となる。
サーバシャーシ１０のＭＲ−ＰＣＩｅスイッチ（第１のＭＲ−ＰＣＩｅスイッチ）と、ＩＯシャーシ１２の（第２のＭＲ−ＰＣＩｅスイッチ）とをＰＣＩｅケーブルで接続することにより、システム（ユーザ)の要求により、接続するサーバシャーシ数、拡張ＩＯシャーシ数を柔軟に変更することが出来る。また、第１及び第２からなる２段のＭＲ−ＰＣＩeスイッチにより、サーバブレードとＰＣＩｅスロットの接続を柔軟に行えるようになる。
図５は、ＭＲ−ＰＣＩｅスイッチの詳細な構成を示す。
サーバシャーシ１０及びＩＯシャーシ１２内のマルチルートＰＣＩｅスイッチ２５、１３は、それぞれが持つポートの接続先が異なるが、内部の構成は同じである。
ＭＲ−ＰＣＩｅスイッチは、スイッチの設定を管理する管理マイコン（マイクロＣＰＵ）５１と、スイッチＬＳＩ５２を有する。
スイッチＬＳＩ５２は、４つの上流ポートと、８つの下流ポートを持ち、ＭＲ−ＰＣＩeスイッチの機能を実現する。その内部構成として、１６個の仮想スイッチ５７と、上流ポートと仮想スイッチ５７を接続する上流接続スイッチ１５と、仮想スイッチ５７と下流ポートとを接続する下流スイッチ１６と、上流ポートと仮想スイッチ５７の割当てを管理する上流ポート−仮想スイッチ割当表５３と、仮想スイッチ５７と下流ポートの割当てを管理する仮想スイッチ−下流スイッチ割当表５４を有する。
管理マイコン５１は、またＬＡＮスイッチ３１に接続され、システム（ユーザ）の要求により管理コンソール３２からの指示によって、管理マイコン５１の制御の下、管理表５３，５４の内容が設定、変更される。
[実施例１におけるスイッチの割当管理]
次に、図６〜図９を参照して、実施例１の情報処理システム（図１）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
ここで、サーバシャーシ１０１のＭＲ−ＰＣＩｅスイッチ２５は４つの上流ポートを使用して４つのサーバブレードに接続可能であり、また４つの下流ポートを使用して４つのＩＯシャーシに接続可能であるが、以下の説明では、ＭＲ−ＰＣＩｅスイッチ２５の上流ポートには１つのサーバブレード２０１が接続され、また３つの下流ポートを使用して３つのＩＯシャーシ１２のＭＲ−ＰＣＩeスイッチ１３が接続されるものとする。
サーバシャーシ１０及びＩＯシャーシ１２内のマルチルートＰＣＩｅスイッチ２５、１３は、それぞれが持つポートの接続先が異なるが、内部の構成は同じである。
ＭＲ−ＰＣＩｅスイッチは、スイッチの設定を管理する管理マイコン（マイクロＣＰＵ）５１と、スイッチＬＳＩ５２を有する。
スイッチＬＳＩ５２は、４つの上流ポートと、８つの下流ポートを持ち、ＭＲ−ＰＣＩeスイッチの機能を実現する。その内部構成として、１６個の仮想スイッチ５７と、上流ポートと仮想スイッチ５７を接続する上流接続スイッチ１５と、仮想スイッチ５７と下流ポートとを接続する下流スイッチ１６と、上流ポートと仮想スイッチ５７の割当てを管理する上流ポート−仮想スイッチ割当表５３と、仮想スイッチ５７と下流ポートの割当てを管理する仮想スイッチ−下流スイッチ割当表５４を有する。
管理マイコン５１は、またＬＡＮスイッチ３１に接続され、システム（ユーザ）の要求により管理コンソール３２からの指示によって、管理マイコン５１の制御の下、管理表５３，５４の内容が設定、変更される。
[実施例１におけるスイッチの割当管理]
次に、図６〜図９を参照して、実施例１の情報処理システム（図１）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
ここで、サーバシャーシ１０１のＭＲ−ＰＣＩｅスイッチ２５は４つの上流ポートを使用して４つのサーバブレードに接続可能であり、また４つの下流ポートを使用して４つのＩＯシャーシに接続可能であるが、以下の説明では、ＭＲ−ＰＣＩｅスイッチ２５の上流ポートには１つのサーバブレード２０１が接続され、また３つの下流ポートを使用して３つのＩＯシャーシ１２のＭＲ−ＰＣＩeスイッチ１３が接続されるものとする。
図６は、サーバシャーシ１０１のＭＲ−ＰＣＩｅスイッチ２５内の上流ポート−仮想スイッチ割当表５３である。１つの上流ポート１に接続されるサーバブレード２０１が、１つの仮想スイッチ１を使用することを示している。
図７は、同じく、サーバシャーシ１０１のＭＲ−ＰＣＩｅスイッチ２５内の仮想スイッチ−下流ポート割当表５４である。仮想スイッチ１の各仮想下流ポート１〜４が物理的な下流ポート１〜４に接続されている。
図６及び図７のポートの割当てにより、例えばサーバブレード２０１がサーバシャーシ１０上のＭＲ−ＰＣＩｅスイッチ２５の下流ポート１〜４を占有することが可能となる。
図８は、ＩＯシャーシ１２１〜１２３にあるＭＲ−ＰＣＩｅスイッチ１３内の上流ポート−仮想スイッチ割当表５３である。ＩＯシャーシ１２１の上流ポート１がサーバシャーシ１０の下流ポート１と接続されているため、ＩＯシャーシ１２１の仮想スイッチ１はサーバブレード２０１が使用する。同様に、ＩＯシャーシ１２２、１２３内の仮想スイッチ１もサーバブレード２０１が使用する。
図９は、ＩＯシャーシ１２１〜１２３にあるＭＲ−ＰＣＩｅスイッチ１３内の仮想スイッチ−下流ポート割当表５４である。ＩＯシャーシ上のＰＣＩｅスイッチ１３の下流ポート１〜８は、ＰＣＩｅスロット１４１〜１４８に接続される。ＩＯシャーシ１２１の仮想スイッチの各仮想下流ポート１〜８は、物理的な下流ポート１〜８に接続されている。
図６〜図８に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
図６〜図８に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
上記の割当てにより、１台のサーバブレード２０１は、３台のＩＯシャーシ１２１〜１２３の全てのＰＣＩｅスロット（即ち合計２４個のＩＯ）を使用することが可能となる。
[実施例２におけるスイッチの割当管理]
次に、図１０〜図１３を参照して、実施例２の情報処理システム（図３）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
[実施例２におけるスイッチの割当管理]
次に、図１０〜図１３を参照して、実施例２の情報処理システム（図３）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
図１０は、サーバシャーシ１０１〜１０３上のＭＲ−ＰＣＩｅスイッチ２５内の上流ポート−仮想スイッチ割当表５３である。上流ポート１に接続されるサーバブレード２０１が仮想スイッチ１を使用する。同様に、上流ポート２，３，４に接続されるサーバブレード２０２，２０３，２０４が仮想スイッチ２、３、４を使用することを示している。
図１１は、サーバシャーシ１０１〜１０２上のＭＲ−ＰＣＩｅスイッチ２５内の仮想スイッチ−下流ポート割当表５４である。仮想スイッチ１〜４の各仮想下流ポート１が物理的な下流ポート１の仮想ポート１〜４に接続されている。
図１０、図１１のポートの割当てにより、サーバブレード２０１〜２０４がサーバシャーシ１０１−１０３上のＭＲ−ＰＣＩｅスイッチ５３の下流ポート１を共有し、サーバブレード２０１〜２０４が仮想ポート１〜４を使用することが可能となる。
図１２は、ＩＯシャーシ１２１上のＭＲ−ＰＣＩｅスイッチ１３内の上流ポート−仮想スイッチ割当表５３である。ＩＯシャーシ１２１の上流ポート１がサーバシャーシ１０１の下流ポート１と接続されているため、また、サーバシャーシ１０１の下流ポート１は、サーバブレード２０１〜２０４で共有されているため、ＩＯシャーシ１２１の仮想スイッチ１〜４はサーバシャーシ１０１上のサーバブレード２０１〜２０４が使用する。同様に、仮想スイッチ５〜８は、サーバシャーシ１０２上のサーバブレード２０１〜２０４が使用し、仮想スイッチ９〜１２は、サーバシャーシ１０３上のサーバブレード２０１〜２０４が使用する。
図１３は、ＩＯシャーシ１２１上のＭＲ−ＰＣＩｅスイッチ５４内の仮想スイッチ−下流ポート割当表である。ＩＯシャーシ１２１のＰＣＩｅスイッチの下流ポート１〜８は、ＰＣＩｅスロット１４１〜１４８に接続される。ＩＯシャーシ１２１の各仮想スイッチ１〜１２の仮想下流ポート１〜８は、物理的な下流ポート１〜８に接続されている。
図９〜図１３に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
図９〜図１３に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
以上の設定により、サーバシャーシ１０１〜１０３のサーバブレード２０１〜２０４はＩＯシャーシ１２１の各ＰＣＩｅスロット１４１〜１４８を共有することができる。
[実施例３におけるスイッチの割当管理]
次に図１４〜１７を参照して、実施例３の情報処理システム（図４）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
この例では、サーバシャーシ１０１の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート１にそれぞれ接続している。同様に、サーバシャーシ１０２の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート２にそれぞれ接続し、サーバシャーシ１０３の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート３にそれぞれ接続している。
[実施例３におけるスイッチの割当管理]
次に図１４〜１７を参照して、実施例３の情報処理システム（図４）におけるスイッチ割当管理表５３，５４を用いたスイッチの割当てについて説明する。
この例では、サーバシャーシ１０１の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート１にそれぞれ接続している。同様に、サーバシャーシ１０２の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート２にそれぞれ接続し、サーバシャーシ１０３の下流ポート１，２，３が、ＩＯシャーシ１２１，１２２，１２３の上流ポート３にそれぞれ接続している。
図１４は、サーバシャーシ１０１〜１０３上のＭＲ−ＰＣＩｅスイッチ２５３内の上流ポート−仮想スイッチ割当表５３である。上流ポート１に接続されるサーバブレード２０１が仮想スイッチ１を使用する。同様に、上流ポート２，３，４に接続されるサーバブレード２０２，２０３，２０４が、仮想スイッチ２，３，４をそれぞれ使用する。
図１５は、サーバシャーシ１０１〜１０３上のＭＲ−ＰＣＩｅスイッチ２５内の仮想スイッチ−下流ポート割当表５４である。仮想スイッチ１〜４の各仮想下流ポート１が、物理的な下流ポート１の仮想ポート１〜４に接続されている。同様に、仮想スイッチ１〜４の各仮想下流ポート２，３，４が、物理的な下流ポート２，３，４の仮想ポート１〜４にそれぞれ接続されている。
図１４、図１５の設定により、サーバブレード２０１〜２０４がサーバシャーシ１０１〜１０３上のＭＲ−ＰＣＩｅスイッチ２５の下流ポート１〜３を共有し、サーバブレード２０１〜２０４が仮想ポート１〜４を使用することができる。
図１６は、ＩＯシャーシ１２１〜１２３上のＭＲ−ＰＣＩｅスイッチ１３内の上流ポート−仮想スイッチ割当表５３である。ＩＯシャーシ１２１〜１２３の上流ポート１がサーバシャーシ１０１の下流ポート１に接続され、かつ、サーバシャーシ１０１の下流ポート１が、サーバブレード２０１〜２０４で共有されているため、ＩＯシャーシ１２１の仮想スイッチ１〜４をサーバシャーシ１０１上のサーバブレード２０１〜２０４が使用することができる。同様に、仮想スイッチ５〜８をサーバシャーシ１０２上のサーバブレード２０１〜２０４が使用し、仮想スイッチ９〜１２をサーバシャーシ１０３上のサーバブレード２０１〜２０４が使用することができる。
図１７は、ＩＯシャーシ１２１上のＭＲ−ＰＣＩｅスイッチ１３内の仮想スイッチ−下流ポート割当表５４である。ＩＯシャーシ上のＰＣＩｅスイッチの下流ポート１〜８は、ＰＣＩｅスロット１４１〜１４８に接続される。ＩＯシャーシ１２１の各仮想スイッチ１〜１２の仮想下流ポート１〜８は、物理的な下流ポート１〜８に接続される。
図１４〜図１７に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
図１４〜図１７に示される各割当表は、管理コンソール３２内の処理手段（ＣＰＵ及びそこで実行されるソフトウェア）によって作成され、ＭＲ−ＰＣＩeスイッチ内の管理マイコン５１に転送される。
以上により、サーバシャーシ１０１〜１−３のサーバブレード２０１〜２０４がＩＯシャーシ１２１〜８−３の各ＰＣＩｅスロットを共有する設定となる。
[ＰＣＩｅケーブル及びＰＣＩｅ配線の共有化]
次に、ＰＣＩｅケーブル及びＰＣＩｅ配線の共有化について説明する。この説明では、実施例２を引用する。
ＭＲ−ＰＣＩeスイッチは、図１８に示す、ＰＣＩｅパケット１８０１にタグとして仮想ｐｏｒｔ番号１８０２を付加する。この仮想ｐｏｒｔ番号は前記の仮想スイッチ−下流ポート割当表５４に基づいて付加される。
例えば、図１９に示すように、サーバシャーシ１０１上のサーバブレード２０１から発行されたＰＣＩｅパケットＡは、ＭＲ−ＰＣＩｅスイッチ２５の上流ポート１に入る。上流ポート−仮想スイッチ割当表５３に従って仮想スイッチ１に入り、さらに仮想スイッチ−下流ポート割当表５４に従って下流ポート１の仮想ポート１に送られる。この時、ＰＣＩｅパケットＡはそのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０１とＩＯシャーシ１２１間のＰＣＩｅケーブルへ送出される。
更に、このＰＣＩｅパケットはＩＯシャーシ１２１上のＭＲ−ＰＣＩｅスイッチ１３に入り、上流ポート−仮想スイッチ割当表５３に従って仮想スイッチ１に入る。仮想スイッチ１内では、ＰＣＩｅの仕様に従い、アドレスもしくはＲＩＤによりルーティングされ、例えば、仮想ポート１に送られる。そして、仮想スイッチ−下流ポート割当表５４に従って下流ポート１の仮想ポート１に送られる。
同様に、サーバシャーシ１０１上のサーバブレード２０１から発行されたＰＣＩｅパケットＢは、そのタグに仮想ポート「２」を付けて発行され、サーバシャーシ１０１とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出される。そして、仮想ポート「２」のタグを付けて発行され、ＭＲ−ＰＣＩｅスイッチ１３からＰＣＩｅスロット１４１に送られる。
サーバシャーシ１０２上のサーバブレード２０１から発行されたＰＣＩｅパケットＣは、そのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０２とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出される。そして、仮想ポート「５」のタグを付けて発行され、ＭＲ−ＰＣＩｅスイッチ１３からＰＣＩｅスロット１４１に送られる。
サーバシャーシ１０２上のサーバブレード２０２から発行されたＰＣＩｅパケットＤは、そのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０２とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出され、ＩＯシャーシ１２１のＭＲ−ＰＣＩｅスイッチ１３から、仮想ポート「６」を付けてＰＣＩｅスロット１４１に送られる。
[ＰＣＩｅケーブル及びＰＣＩｅ配線の共有化]
次に、ＰＣＩｅケーブル及びＰＣＩｅ配線の共有化について説明する。この説明では、実施例２を引用する。
ＭＲ−ＰＣＩeスイッチは、図１８に示す、ＰＣＩｅパケット１８０１にタグとして仮想ｐｏｒｔ番号１８０２を付加する。この仮想ｐｏｒｔ番号は前記の仮想スイッチ−下流ポート割当表５４に基づいて付加される。
例えば、図１９に示すように、サーバシャーシ１０１上のサーバブレード２０１から発行されたＰＣＩｅパケットＡは、ＭＲ−ＰＣＩｅスイッチ２５の上流ポート１に入る。上流ポート−仮想スイッチ割当表５３に従って仮想スイッチ１に入り、さらに仮想スイッチ−下流ポート割当表５４に従って下流ポート１の仮想ポート１に送られる。この時、ＰＣＩｅパケットＡはそのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０１とＩＯシャーシ１２１間のＰＣＩｅケーブルへ送出される。
更に、このＰＣＩｅパケットはＩＯシャーシ１２１上のＭＲ−ＰＣＩｅスイッチ１３に入り、上流ポート−仮想スイッチ割当表５３に従って仮想スイッチ１に入る。仮想スイッチ１内では、ＰＣＩｅの仕様に従い、アドレスもしくはＲＩＤによりルーティングされ、例えば、仮想ポート１に送られる。そして、仮想スイッチ−下流ポート割当表５４に従って下流ポート１の仮想ポート１に送られる。
同様に、サーバシャーシ１０１上のサーバブレード２０１から発行されたＰＣＩｅパケットＢは、そのタグに仮想ポート「２」を付けて発行され、サーバシャーシ１０１とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出される。そして、仮想ポート「２」のタグを付けて発行され、ＭＲ−ＰＣＩｅスイッチ１３からＰＣＩｅスロット１４１に送られる。
サーバシャーシ１０２上のサーバブレード２０１から発行されたＰＣＩｅパケットＣは、そのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０２とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出される。そして、仮想ポート「５」のタグを付けて発行され、ＭＲ−ＰＣＩｅスイッチ１３からＰＣＩｅスロット１４１に送られる。
サーバシャーシ１０２上のサーバブレード２０２から発行されたＰＣＩｅパケットＤは、そのタグに仮想ポート「１」を付けて発行され、サーバシャーシ１０２とＩＯシャーシ１２１間のＰＣＩｅケーブル１５に送出され、ＩＯシャーシ１２１のＭＲ−ＰＣＩｅスイッチ１３から、仮想ポート「６」を付けてＰＣＩｅスロット１４１に送られる。
次に、図２２〜図２４を参照して、情報処理システムの構築する方法について説明する。例えば実施例２に（図３）において、ユーザは、管理コンソール３２を操作して、構築したいシステム構成をスイッチ管理マイコンに入力する。そのために、ユーザは、管理コンソール３２から各サーバシャーシのＩＤ及びＩＰアドレスの割当て、及び各ＩＯシャーシのＩＤ及びＩＰアドレスの割当てを入力する。これらの割当ては、図２０に示すようになり、管理コンソール３２内の記憶手段に登録される。
管理コンソール３２は、記憶手段に予め登録されたＩＰアドレスを基に、各サーバシャーシ、ＩＯシャーシの管理マイコン５１と通信できるかＬＡＮの接続チェックを行う(図２３)。
次に、ユーザは、管理コンソール３２からシステム(サーバグループ) に属するサーバシャーシ、拡張ＩＯシャーシに関する情報を入力し、それらの情報を記憶手段に登録する(図２１)。ここで、サーバグループとは、ＭＲ−ＰＣＩeケーブルで接続されているサーバシャーシ、拡張ＩＯシャーシの纏まり（図１或いは図３、図４のようなそれぞれの纏まり）をいう。
さらに、ユーザは管理コンソール３２からＩＯシャーシ上の各ＰＣＩeスロットがどのサーバシャーシ上のどのサーバブレードから共有するかを、記憶手段に登録する（図２２）。
管理コンソール３２は、上記登録情報を基に上流ポート-仮想スイッチ割当表５３および仮想スイッチ−上流ポート割当表５４を作成して、それらの割当表をサーバシャーシ１０上のＭＲ−ＰＣＩｅスイッチ２５、及びＩＯシャーシ上のＭＲ−ＰＣＩｅスイッチ１３にある各管理マイコン５１に配信する。各スイッチ管理マイコン５１は、この割当表を基に、接続先のスイッチの属するサーバシャーシＩＤ、ＩＯシャーシＩＤおよび、ポート番号を判断する。
その後、サーバシャーシ上の管理マイコン５１は、ＩＯシャーシ上の管理マイコン５１と通信しながら、ユーザに対して、ＰＣＩｅケーブルの接続状態を、ポートに実装された表示子（例えばＬＥＤ）を表示することで指示する。
すなわち、サーバシャーシ上の管理マイコン５１は、管理コンソールから配信されたサーバグループのポートの接続割当表（図２２）を参照しながら、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“１”の接続を指示する。管理マイコン５１は、この２つのポートのリンクの接続状態をチェックして、正しく接続されているか確認する。このチェックは、各ポートに予め設定された固有のＩＤが、管理マイコン５１で認識できるか否かにより行われる。
上記接続チェックの結果、正しく接続されている時には、ポートに実装されている緑色ＬＥＤの点灯を消去して、次のケーブルのチェックに進む。即ち、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“２”の接続を指示する。
一方、上記接続チェックの結果、上記２つのポートがリンクしていない時は、上記２つのポートに実装されている緑色ＬＥＤを点灯させる。また、誤って接続している時には、誤って接続されている２つのポートに実装されているＬＥＤを赤色点灯させる。ケーブル抜去により、リンクダウンが確認されたら、本来の接続すべき２つのポートの緑色ＬＥＤを点灯させる。その後、正しい接続が確認されたら、緑色ＬＥＤを消灯し、次のケーブルのチェック、即ち、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“２”の接続を指示する。
このようにして、サーバシャーシ１０１の下流ポートの番号１〜iと、ＩＯシャーシ１２１の上流ポートの番号１〜ｊを順次更新しながら、図２２の割当表に登録された全ての上流ポートと下流のポートについて接続チェックを行う。
次に、上記と同様にして、サーバシャーシ１０１の管理マイコン５１はサーバシャーシ１０１の下流ポート２とＩＯシャーシ１２２の上流ポート１の接続を指示する。同様にＬＥＤによりユーザに接続指示をすることで全ポート間の接続を行う。
管理コンソール３２は、記憶手段に予め登録されたＩＰアドレスを基に、各サーバシャーシ、ＩＯシャーシの管理マイコン５１と通信できるかＬＡＮの接続チェックを行う(図２３)。
次に、ユーザは、管理コンソール３２からシステム(サーバグループ) に属するサーバシャーシ、拡張ＩＯシャーシに関する情報を入力し、それらの情報を記憶手段に登録する(図２１)。ここで、サーバグループとは、ＭＲ−ＰＣＩeケーブルで接続されているサーバシャーシ、拡張ＩＯシャーシの纏まり（図１或いは図３、図４のようなそれぞれの纏まり）をいう。
さらに、ユーザは管理コンソール３２からＩＯシャーシ上の各ＰＣＩeスロットがどのサーバシャーシ上のどのサーバブレードから共有するかを、記憶手段に登録する（図２２）。
管理コンソール３２は、上記登録情報を基に上流ポート-仮想スイッチ割当表５３および仮想スイッチ−上流ポート割当表５４を作成して、それらの割当表をサーバシャーシ１０上のＭＲ−ＰＣＩｅスイッチ２５、及びＩＯシャーシ上のＭＲ−ＰＣＩｅスイッチ１３にある各管理マイコン５１に配信する。各スイッチ管理マイコン５１は、この割当表を基に、接続先のスイッチの属するサーバシャーシＩＤ、ＩＯシャーシＩＤおよび、ポート番号を判断する。
その後、サーバシャーシ上の管理マイコン５１は、ＩＯシャーシ上の管理マイコン５１と通信しながら、ユーザに対して、ＰＣＩｅケーブルの接続状態を、ポートに実装された表示子（例えばＬＥＤ）を表示することで指示する。
すなわち、サーバシャーシ上の管理マイコン５１は、管理コンソールから配信されたサーバグループのポートの接続割当表（図２２）を参照しながら、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“１”の接続を指示する。管理マイコン５１は、この２つのポートのリンクの接続状態をチェックして、正しく接続されているか確認する。このチェックは、各ポートに予め設定された固有のＩＤが、管理マイコン５１で認識できるか否かにより行われる。
上記接続チェックの結果、正しく接続されている時には、ポートに実装されている緑色ＬＥＤの点灯を消去して、次のケーブルのチェックに進む。即ち、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“２”の接続を指示する。
一方、上記接続チェックの結果、上記２つのポートがリンクしていない時は、上記２つのポートに実装されている緑色ＬＥＤを点灯させる。また、誤って接続している時には、誤って接続されている２つのポートに実装されているＬＥＤを赤色点灯させる。ケーブル抜去により、リンクダウンが確認されたら、本来の接続すべき２つのポートの緑色ＬＥＤを点灯させる。その後、正しい接続が確認されたら、緑色ＬＥＤを消灯し、次のケーブルのチェック、即ち、サーバシャーシ１０１の下流ポート“１”とＩＯシャーシ１２１の上流ポート“２”の接続を指示する。
このようにして、サーバシャーシ１０１の下流ポートの番号１〜iと、ＩＯシャーシ１２１の上流ポートの番号１〜ｊを順次更新しながら、図２２の割当表に登録された全ての上流ポートと下流のポートについて接続チェックを行う。
次に、上記と同様にして、サーバシャーシ１０１の管理マイコン５１はサーバシャーシ１０１の下流ポート２とＩＯシャーシ１２２の上流ポート１の接続を指示する。同様にＬＥＤによりユーザに接続指示をすることで全ポート間の接続を行う。
１０、１０１〜１０３：サーバシャーシ
１２，１２１〜１２３：ＩＯシャーシ
２０１〜２０４：サーバブレード ２１：メモリ ２２：ＣＰＵ ２３：ルートコンプレックス ２４：バックプレーン
２５，１３：ＭＲ−ＰＣＩｅスイッチ
１４，１４１〜１４８：ＰＣＩｅスロット １５：ＰＣＩｅケーブル
５１：管理マイコン ５２：ＭＲ−ＰＣＩｅスイッチＬＳＩ
５３：上流ポート−仮想スイッチ割当表
５４：仮想スイッチ−下流ポート割当表
５５：上流ポート−仮想スイッチ接続スイッチ
５６：仮想スイッチ−下流ポート接続スイッチ
５７：仮想スイッチ。
１２，１２１〜１２３：ＩＯシャーシ
２０１〜２０４：サーバブレード ２１：メモリ ２２：ＣＰＵ ２３：ルートコンプレックス ２４：バックプレーン
２５，１３：ＭＲ−ＰＣＩｅスイッチ
１４，１４１〜１４８：ＰＣＩｅスロット １５：ＰＣＩｅケーブル
５１：管理マイコン ５２：ＭＲ−ＰＣＩｅスイッチＬＳＩ
５３：上流ポート−仮想スイッチ割当表
５４：仮想スイッチ−下流ポート割当表
５５：上流ポート−仮想スイッチ接続スイッチ
５６：仮想スイッチ−下流ポート接続スイッチ
５７：仮想スイッチ。
Claims (9)
- プロセッサ、メモリ、及びルートコンプレックスを持つ複数のサーバブレードと、該サーバブレードと接続される第１のマルチルート対応ＰＣＩｅスイッチを有するサーバシャーシと、
入出力装置が装着される複数のＰＣＩeスロットと、該ＰＣＩe スロットと接続される第２のマルチルート対応ＰＣＩｅスイッチを有するＩＯシャーシとを備え、
該第１のマルチルート対応ＰＣＩｅスイッチと該第２のマルチルート対応ＰＣＩｅスイッチをＰＣＩｅケーブルで接続してなる情報処理システム。 - 1台の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続されることを特徴とする請求項１の情報処理システム。
- 複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、１台の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続されることを特徴とする請求項１の情報処理システム。
- 複数の前記サーバシャーシの前記第１のマルチルート対応ＰＣＩｅスイッチは、複数の前記ＩＯシャーシの第２のマルチルート対応ＰＣＩｅスイッチに接続されることを特徴とする請求項１の情報処理システム。
- 前記第１のマルチルート対応ＰＣＩｅスイッチは、前記サーバブレードが接続される複数の上流ポートと、複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第１の管理マイコンを有し、
該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードと前記ＩＯシャーシの前記第２のマルチルート対応ＰＣＩｅスイッチとを接続することを特徴とする請求項１乃至４のいずれかの項記載の情報処理システム。 - 前記第２のマルチルート対応ＰＣＩｅスイッチは、前記第１のマルチルート対応ＰＣＩｅスイッチと接続される複数の上流ポートと、該ＩＯシャーシのＰＣＩeスロットと接続される複数の下流ポートと、複数の仮想スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続を切り替える上流スイッチと、該複数の仮想スイッチと該複数の下流ポートの接続を切り替える下流スイッチと、該複数の上流スイッチと該複数の仮想スイッチの接続の割当てを管理する上流ポート−仮想スイッチ割当表と、該複数の仮想スイッチと該複数の下流ポートの接続の割当てを管理する仮想スイッチ−下流ポート割当表と、該上流ポート−仮想スイッチ割当表及び該仮想スイッチ−下流ポート割当表の設定を管理する第２の管理マイコンを有し、
該上流ポート−仮想スイッチ割当表によって該上流スイッチの切り替えを制御し、該仮想スイッチ−下流ポート割当表によって該下流スイッチの切り替えを制御して、該サーバシャーシのサーバブレードの前記第１のマルチルート対応ＰＣＩｅスイッチと該ＩＯシャーシのＰＣＩeスロットとを接続することを特徴とする請求項１乃至５のいずれかの項記載の情報処理システム。 - 前記第１及び第２の管理マイコンは、ＬＡＮケーブルを介して管理コンソールに接続され、該管理コンソールから入力される設定情報に基づき、該第１及び第２の管理マイコンは、前記上流ポート−仮想スイッチ割当表及び前記仮想スイッチ−下流ポート割当表を作成することを特徴とする請求項５又は６の情報処理システム。
- サーバシャーシに備えられた、サーバブレードと接続される第１のマルチルート対応ＰＣＩｅスイッチと、ＩＯシャーシに備えられた、入出力装置が装着される複数のＰＣＩeスロットと接続される第２のマルチルート対応ＰＣＩｅスイッチの間を、ＰＣＩｅケーブルで接続してなる情報処理システムにおけるＰＣＩｅケーブルの接続確認方法であって、
前記第１及び第２のマルチルート対応ＰＣＩｅスイッチが有する管理マイコンの実行の下、予め設定された、上流ポート−仮想スイッチの割当てを規定する第１割当表と、仮想スイッチ−下流ポートの割当てを規定する第２割当表に基づいて、各ポートが対象となるポートに正しく接続されているかを順次確認し、
該確認の結果を、対象となるポートに実装された表示子に表示することを特徴とするＰＣＩｅケーブルの接続確認方法。 - 前記第１管理表及び前記第２管理表は、該サーバブレード及びＩＯシャーシに接続された管理コンソールで作成され、該管理コンソールから各該サーバブレード及びＩＯシャーシへ配信されることを特徴とする請求項８のＰＣＩｅケーブルの接続確認方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2009/000260 WO2010084529A1 (ja) | 2009-01-23 | 2009-01-23 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2010084529A1 true JPWO2010084529A1 (ja) | 2012-07-12 |
Family
ID=42355609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010547311A Pending JPWO2010084529A1 (ja) | 2009-01-23 | 2009-01-23 | 情報処理システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120005392A1 (ja) |
| JP (1) | JPWO2010084529A1 (ja) |
| WO (1) | WO2010084529A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097497A (ja) * | 2009-11-02 | 2011-05-12 | Sony Corp | データ転送装置 |
| JP2012146235A (ja) * | 2011-01-14 | 2012-08-02 | Nec Corp | 設置位置情報管理システム、ラック、管理対象機器および設置位置情報管理方法 |
| JP5637873B2 (ja) * | 2011-01-19 | 2014-12-10 | 株式会社日立製作所 | 計算機システムおよびｐｃｉカードのｈｂａ識別子引き継ぎ方式 |
| US11308000B1 (en) * | 2011-09-28 | 2022-04-19 | Keysight Technologies, Inc. | Configurable PCI-E interface module |
| DE102012102198A1 (de) * | 2012-03-15 | 2013-09-19 | Fujitsu Technology Solutions Intellectual Property Gmbh | Modulares Serversystem, I/O-Modul und Switching-Verfahren |
| US9288141B2 (en) * | 2012-05-18 | 2016-03-15 | Benu Networks, Inc. | Highly scalable modular system with high reliability and low latency |
| GB2502316A (en) * | 2012-05-24 | 2013-11-27 | Ibm | Blade enclosure with interfaces for computer blades and conventional computers |
| JP5958164B2 (ja) * | 2012-08-07 | 2016-07-27 | 富士通株式会社 | 制御装置、方法及びプログラム、並びにシステム及び情報処理方法 |
| US10380041B2 (en) | 2012-08-23 | 2019-08-13 | Dell Products, Lp | Fabric independent PCIe cluster manager |
| US9086919B2 (en) | 2012-08-23 | 2015-07-21 | Dell Products, Lp | Fabric independent PCIe cluster manager |
| US9519606B2 (en) * | 2013-07-22 | 2016-12-13 | GigaIO Networks, Inc. | Network switch |
| WO2015033384A1 (ja) * | 2013-09-03 | 2015-03-12 | 株式会社アキブシステムズ | Ｉ／ｏデバイスの仮想化のためのコンピュータシステム及びその運用方法並びにｈｕｂ装置 |
| CN105103493B (zh) | 2014-02-23 | 2019-04-26 | 华为技术有限公司 | 实现网络虚拟化的方法及相关装置和通信系统 |
| JP6515524B2 (ja) * | 2014-12-22 | 2019-05-22 | 富士通株式会社 | 通信システム，管理装置，制御装置及びプログラム |
| CN104765707A (zh) * | 2015-04-15 | 2015-07-08 | 浪潮电子信息产业股份有限公司 | 一种基于Openpower平台的PCIe Gen3 IO扩展箱设计方法 |
| US10615549B2 (en) * | 2016-09-01 | 2020-04-07 | Seagate Technology Llc | Configured port-width indication for ganged-style connectors |
| TWI615720B (zh) * | 2016-12-26 | 2018-02-21 | 創義達科技股份有限公司 | 資源分配系統、設備分配控制器以及設備識別方法 |
| CN109190420B (zh) * | 2018-09-11 | 2020-08-25 | 网御安全技术（深圳）有限公司 | 一种服务器加解密刀片、系统、及加解密方法 |
| US11051422B2 (en) | 2018-09-14 | 2021-06-29 | Hewlett Packard Enterprise Development Lp | Modular server design |
| US11537548B2 (en) * | 2019-04-24 | 2022-12-27 | Google Llc | Bandwidth allocation in asymmetrical switch topologies |
| NL2029396B1 (en) * | 2020-11-16 | 2022-11-09 | Intel Corp | Disaggregation of computing devices using enhanced retimers with circuit switching |
| US11714775B2 (en) * | 2021-05-10 | 2023-08-01 | Zenlayer Innovation LLC | Peripheral component interconnect (PCI) hosting device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342109A (ja) * | 2003-05-15 | 2004-12-02 | Internatl Business Mach Corp <Ibm> | 入出力ファブリックにおけるハードウェア・エラーからの自動回復 |
| JP2005033769A (ja) * | 2003-05-07 | 2005-02-03 | Agilent Technol Inc | フロー制御ユニットとアービタとの間におけるパケット送信方法およびシステム |
| JP2007086963A (ja) * | 2005-09-21 | 2007-04-05 | Hitachi Ltd | 計算機システム及びｉ／ｏブリッジ |
| JP2007179529A (ja) * | 2005-12-27 | 2007-07-12 | Internatl Business Mach Corp <Ibm> | データ処理システム、アドレス割り当て方法およびコンピュータ・プログラム（ファイバ・チャネル・スイッチによるネットワーク・ファブリックからの多数のポート・アドレスの取得） |
| JP2007195166A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | 組み込みｄｉｄによるｐｃｉバス・アドレス・ベースのルーティング用ルーティング・テーブルを作成し、管理する方法、コンピュータ・プログラムおよび装置 |
| JP2008135056A (ja) * | 2004-04-30 | 2008-06-12 | Hitachi Ltd | 計算機システム、管理サーバ、ブレード割り当て方法、ブレード割り当てプログラム、サーバシステム及びサーバの配置方法 |
| JP2008152783A (ja) * | 2006-12-19 | 2008-07-03 | Internatl Business Mach Corp <Ibm> | データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4733399B2 (ja) * | 2005-01-28 | 2011-07-27 | 株式会社日立製作所 | 計算機システム、計算機、ストレージ装置及び管理端末 |
| US7694047B1 (en) * | 2005-02-17 | 2010-04-06 | Qlogic, Corporation | Method and system for sharing input/output devices |
| JP4713902B2 (ja) * | 2005-03-01 | 2011-06-29 | 株式会社日立製作所 | ストレージシステム |
| US7293129B2 (en) * | 2005-04-22 | 2007-11-06 | Sun Microsystems, Inc. | Flexible routing and addressing |
| US8543948B2 (en) * | 2006-09-07 | 2013-09-24 | Toshiba Global Commerce Solutions Holdings Corporation | Structure for PCI-E based POS terminal |
| US7562176B2 (en) * | 2007-02-28 | 2009-07-14 | Lsi Corporation | Apparatus and methods for clustering multiple independent PCI express hierarchies |
| US7783818B1 (en) * | 2007-12-28 | 2010-08-24 | Emc Corporation | Modularized interconnect between root complexes and I/O modules |
| US7707346B2 (en) * | 2008-03-12 | 2010-04-27 | Lsi Corporation | PCI express multi-root IOV endpoint retry buffer controller |
| US8359415B2 (en) * | 2008-05-05 | 2013-01-22 | International Business Machines Corporation | Multi-root I/O virtualization using separate management facilities of multiple logical partitions |
| US8346997B2 (en) * | 2008-12-11 | 2013-01-01 | International Business Machines Corporation | Use of peripheral component interconnect input/output virtualization devices to create redundant configurations |
-
2009
- 2009-01-23 US US13/145,065 patent/US20120005392A1/en not_active Abandoned
- 2009-01-23 WO PCT/JP2009/000260 patent/WO2010084529A1/ja active Application Filing
- 2009-01-23 JP JP2010547311A patent/JPWO2010084529A1/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005033769A (ja) * | 2003-05-07 | 2005-02-03 | Agilent Technol Inc | フロー制御ユニットとアービタとの間におけるパケット送信方法およびシステム |
| JP2004342109A (ja) * | 2003-05-15 | 2004-12-02 | Internatl Business Mach Corp <Ibm> | 入出力ファブリックにおけるハードウェア・エラーからの自動回復 |
| JP2008135056A (ja) * | 2004-04-30 | 2008-06-12 | Hitachi Ltd | 計算機システム、管理サーバ、ブレード割り当て方法、ブレード割り当てプログラム、サーバシステム及びサーバの配置方法 |
| JP2007086963A (ja) * | 2005-09-21 | 2007-04-05 | Hitachi Ltd | 計算機システム及びｉ／ｏブリッジ |
| JP2007179529A (ja) * | 2005-12-27 | 2007-07-12 | Internatl Business Mach Corp <Ibm> | データ処理システム、アドレス割り当て方法およびコンピュータ・プログラム（ファイバ・チャネル・スイッチによるネットワーク・ファブリックからの多数のポート・アドレスの取得） |
| JP2007195166A (ja) * | 2006-01-18 | 2007-08-02 | Internatl Business Mach Corp <Ibm> | 組み込みｄｉｄによるｐｃｉバス・アドレス・ベースのルーティング用ルーティング・テーブルを作成し、管理する方法、コンピュータ・プログラムおよび装置 |
| JP2008152783A (ja) * | 2006-12-19 | 2008-07-03 | Internatl Business Mach Corp <Ibm> | データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120005392A1 (en) | 2012-01-05 |
| WO2010084529A1 (ja) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010084529A1 (ja) | 情報処理システム | |
| JP6928189B2 (ja) | 多重モードで動作するストレージ装置及びそれを含むシステム | |
| US9645956B2 (en) | Delivering interrupts through non-transparent bridges in a PCI-express network | |
| US10148746B2 (en) | Multi-host network interface controller with host management | |
| US10263891B2 (en) | Switching device, computer system, method, and program | |
| US8346912B2 (en) | System and method of emulating a network controller within an information handling system | |
| US8140719B2 (en) | Dis-aggregated and distributed data-center architecture using a direct interconnect fabric | |
| US11775464B2 (en) | Computer system and a computer device | |
| US8379541B2 (en) | Information platform and configuration method of multiple information processing systems thereof | |
| US9367510B2 (en) | Backplane controller for handling two SES sidebands using one SMBUS controller and handler controls blinking of LEDs of drives installed on backplane | |
| US8972611B2 (en) | Multi-server consolidated input/output (IO) device | |
| EP1706967A1 (en) | Method and apparatus for shared i/o in a load/store fabric | |
| US20130198450A1 (en) | Shareable virtual non-volatile storage device for a server | |
| US20220283974A1 (en) | Low latency computing architecture | |
| US20170024353A1 (en) | Dedicated lan interface per ipmi instance on a multiple baseboard management controller (bmc) system with single physical network interface | |
| US9780960B2 (en) | Event notifications in a shared infrastructure environment | |
| JP4624746B2 (ja) | 複合型計算機装置およびその管理方法 | |
| JP5763519B2 (ja) | Ｕｓｂハブコントローラ、ｕｓｂホストコントローラ、およびシステム | |
| JP2009276828A (ja) | Ｕｓｂ接続装置、及びｕｓｂ接続方法 | |
| US20180181440A1 (en) | Resource allocation system, apparatus allocation controller and apparatus recognizing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |