JPWO2010038375A1

JPWO2010038375A1 - 表示情報の変調方法及びディスプレイに情報を表示させる情報処理装置及び表示情報変調装置

Info

Publication number: JPWO2010038375A1
Application number: JP2010502375A
Authority: JP
Inventors: 渡邊　高志; 高志渡邊; 酒匂　裕; 裕酒匂; 洋登永吉; 敏朗上村
Original assignee: Hitachi Omron Terminal Solutions Corp
Current assignee: Hitachi Omron Terminal Solutions Corp
Priority date: 2008-10-02
Filing date: 2009-09-17
Publication date: 2012-02-23
Anticipated expiration: 2029-09-17
Also published as: JP4528360B2; WO2010038375A1

Abstract

本発明は、画像表示装置を用いて情報を伝達する際の漏洩電磁波等を通じた情報の傍受を防止することを課題とする。本発明では、ある画像Iを同期情報Isとともに送受信する場合において，画像Iと同期情報Isの送信者Sは，画像Iと同期情報Isの受信者Rに対して，第三者が予測できないように，同期情報Isを変調した同期情報I’sに従って画像Iを画像I’に変調して送信する。受信者Rは，変調された画像I’と同期情報I’sから，画像Iを復元して表示装置に表示する。

Description

本発明は，表示情報の変調方法及びディスプレイを有する情報処理装置及び表示情報変調装置に係り，特に，TEMPESTなどの各種情報漏洩への対策に関する発明である。

小型の組込用マイコン，パソコンやサーバに搭載されている中央演算装置（CPU）をはじめとして，計算や制御を必要とする様々な電気機器が，高機能化とともに多数のトランジスタで構成されるようになっている。トランジスタは，電力を与えることによって動作している。また，動作の際の消費電力量は，動作速度（クロック速度）の高速化によって増加する傾向がある。たとえば，CMOSインバータのスイッチング時に発生する貫通電流は，クロック速度の増加に応じて増加する傾向がある。貫通電流は，電源から接地線に流れ出る。接地線の電流変化によって，接地配線をアンテナとした，電磁波が放射される。電流の変化量が大きいほど，放射電磁波は強くなる。このように意図せずに発生する電磁波は，漏洩電磁波と呼ばれる。

トランジスタ群は，半導体集積回路（ＩC）の中を張り巡らせた配線で相互に接続されている。配線の素材としては，一般に，銅やアルミニウムなどの金属が用いられている。配線上を電子が通過する際には，電子の通過量の時間変化により，配線周辺の磁場や電場が変化する。配線は，ＩCの内部だけで閉じているわけではない。配線上を伝達される情報（0もしくは1に対応する二値情報であることが多い）のいくつかは，小型に集約されチップ化された回路から，外部にも伝達されるか，外部から伝達されて来る。ここで，外部とは，チップ化の単位で見ての外部である場合や，ある機能モジュール単位で見ての外部であって，必ずしもＩCチップの物理的な外側ではない場合もある。というのは，計算機とメモリ装置など複数の機能をワンチップ化した，SoC（System on Chip）といった技術も用いられるためである。チップ間を明示的な配線で結ぶのではなく，電極パッドを互いに貼り付ける技術なども開発されており，ＩCチップの内外の境界は，かならずしも明らかではない。とはいえ，複数の機能モジュール間をつなぐ配線を通じて情報のやり取りが行われるということに変わりはない。

電圧がある閾値以上であれば1とみなし，閾値未満であれば0とみなす，一般的な論理回路においては，信号の送信側と受信側で電圧が保たれることが重要である。信号を送信する側から，電圧を測定する側である信号の受信側までの距離が長いほど，途中の配線における電気抵抗のため，電圧降下が発生する。よって，信号を伝達する際の配線の長さが長いほど，途中で信号が閾値をまたがって減衰してしまわないように，送信側での信号の電圧を高くしておくということが行われる。明らかにこの場合は，1を送信する場合と0を送信する場合の電位差が大きく異なる。単位時間での電圧の変化が大きいほど，周囲に発生する電場の変化が大きい。また同様に，スイッチングの際に電流の変化が発生するため磁場の変化も発生する。このようにして，電圧の変化に応じた電磁波が発生する。すなわち，電圧の変化に対応している送信情報は，配線の周辺で発生する磁場や電場の変化を観察することで，間接的に知ることができる。配線経路での電圧降下に対応するために，途中にアンプなどを設置して，昇圧する方法なども用いられる。この場合でも，電圧変動と伝達する情報に相関があることは同様である。

小型化・低消費電力化の進んだ装置では，配線長が短いために必要な電圧も小さく，先に説明したような現象の結果として，動作時に発生する磁場や電場の変化も小さい。また，コンピュータなどの情報端末が動作する際に発生する電磁波は，VCCＩ等の規格に準拠することで，強度を小さくするように制御されている。それでもなお，高性能なアンテナや受信機を用いることによって，微かな電磁波を傍受することが可能である。

傍受した電磁波には，伝送されているデータに代表される，情報端末の動作状況に関する情報が含まれている。そのため，傍受した情報を適切に解析すれば，キーボードの打鍵内容やモニタへの表示内容などに関する情報を読み取ることができる。

図27に，従来の漏洩電磁波解析装置の構成例を示す。3401はモニタ，3402はアンテナ，3403は受信装置，3404は結果表示用モニタである。パソコンなどに使用されるモニタもトランジスタで構成され動作しているため，図27に示すように，モニタ3401からも，動作状態に応じた電磁波が発生している。一般に，発生する電磁波は微弱ではあるが，高性能アンテナ3402と高性能受信装置3403を用いることで，傍受することができる。傍受結果を表示するためのモニタ3404に傍受結果を解析して表示することで，モニタ3401の表示内容に応じた画面を再現することができる。

空中を伝播する電磁波以外にも，装置の電源ケーブルや各種の接続ケーブルに含まれる金属部品を伝播する電磁波も存在する。たとえば，信号の伝達の際に発生する電圧変動やトランジスタのスイッチングによって発生する貫通電流などによって，接地端子のレベルが変動し，その変動が，装置の電源ケーブルを伝播することがある。金属中を伝播する電気信号は，空中を伝播する場合よりも単位距離あたりの減衰量が小さく，またノイズが混入する割合も小さいため，より遠方での傍受が可能となる。

対策として，特許文献１に示されるように，建築物の壁にシールドを施し，建物外部での情報傍受を抑止することや，装置の筐体に電磁放射を吸収・遮断するためのシールド処理を行い，漏洩電磁波を装置の内部に閉じ込めることが行われている。シールド以外にも，信号ケーブルに低域通過フィルタ部品を取り付けることによる高周波の漏洩電磁波の低減や，漏洩電磁波の傍受を妨害する妨害電波の発生といった対策が行われる。

また，特許文献2に示されるように，情報伝送先が追随可能な範囲でクロック信号の周波数または同期信号の同期周波数を変動させる変動過程を含むようにした漏洩電場による情報再生の防止方法も提案されている。

特開平6-209180号公報特開2003-244104号公報

特許文献１に示されるようなシールドを施す対策技術は，電磁波の量を低減することができるものの，信号源を絶つものではない。また，傍受装置の性能向上によって，より強固な対策が必要となった場合，建物や装置を作り変えることは多大なコストを要する。妨害電波を発生する場合も，VCCＩ等の規格により上限が定められているため，妨害電波の発生可能な量には限界がある。そのため，漏洩電磁波の傍受を妨害する目的に対して，必ずしも十分な効果が得られない。

また，特許文献2に示されるような使用する同期信号をランダム化する技術によれば、傍受による予測を困難にできるが，単純なランダム化では，表示画像がずれたり，バッファが溢れたりするという問題が発生する。すなわち，単純なランダム化では，乱数の分布によって，バッファ溢れが生じ，データ出力ができなくなってしまうタイミングが生じ、本来の表示画像を正しく表示できなくなる場合が生ずるという問題がある。

本発明は，漏洩電磁波傍受によるオリジナル表示画像の漏洩を防止すると共に本来の表示画像を正しく表示することを課題とするものである。

本発明の代表的なものを示せば、次の通りである。すなわち、本発明はディスプレイを有する情報処理装置における表示情報の変調方法であって、前記情報処理装置は、画像生成装置と，画像記憶装置と，画素値を保持するn段（nは自然数）の画素値バッファと，画素値読出クロックを生成するクロック生成装置と，変調幅のデータを保持する表示情報変調ユニットとを備えており，前記画像生成装置で生成された画像情報を前記画像記憶装置に記録し，前記画素値読出クロックに同期して前記画像記憶装置に記録された前記画像のデータを画素単位で前記ｎ段の画素値バッファに記録し，前記変調幅のデータに基き前記画素値読出クロックを変調して、変調クロックを生成し，前記ｎ段の画素値バッファから前記変調クロックに同期して前記画素値を送出することを特徴とする。

本発明によれば，画素クロックや水平同期信号，垂直同期信号を撹乱することによる同期情報取得と推定の困難化が図れる。すなわち画素の座標撹乱効果と，漏洩電磁波における画素情報位置の撹乱効果がもたらされる。前者は，傍受者が固定の同期信号を元にして解析することを防止し，後者は画素情報の取得をも困難にしている。

本発明の適用対象となるコンピュータの構成例を示す図。本発明の適用対象となるコンピュータの他の構成例を示す図。本発明の適用対象となるATMの構成例を示す図。本発明の第一の実施例になる，画像生成表示装置をコンピュータに適用した場合のディスプレイ付情報処理装置の例を示す図。本発明の第一の実施例になる，画像生成表示装置をコンピュータに適用した場合のディスプレイ付情報処理装置の他の例を示す図。本発明の第一の実施例になる，画像生成表示装置をコンピュータに適用した場合のディスプレイ付情報処理装置の他の例を示す図。本発明の第二の実施例になる画像生成表示装置の具体的な構成例を示す図。第二の実施例における，画素クロックを変調した上で同期信号と画素情報を用いて表示画像を送受信する装置の構成例を示す図。図６Aの変調画素クロック生成装置の構成例を示す図。本発明の情報表示装置の第三の実施例になる画像生成表示装置の構成例を示す図。第三の実施例の変調同期信号生成装置の具体的な構成例を示す図。本発明の情報表示装置の第四の実施例になる画像生成表示装置の構成例を示す図。本発明の第五の実施例になる画像生成表示装置の構成例を示す図。第五の実施例の変形例を示す図。本発明の第六の実施例になる画像生成表示装置の構成例を示す図。本発明の第七の実施例になる画像生成表示装置の構成例を示す図。第七の実施例の変調画素値有効フラグ生成装置の構成例を示す図。本発明の第八の実施例になる画像生成表示装置の構成例を示す図。本発明の第九の実施例になる画像生成表示装置の構成例を示す図。本発明の第10実施例になる画像生成表示装置の構成例を示す図。本発明の第11実施例になる画像生成表示装置の構成例を示す図。本発明の第12実施例になる画像生成表示装置の構成例を示す図。本発明の第13実施例になる画像生成表示装置の構成例を示す図。本発明の第二の実施例における，垂直同期信号と水平同期信号の例を示す図。第二の実施例における，水平同期信号とデータイネーブル信号，ピクセルクロック信号の例を示す図。第二の実施例における，数値列生成装置と変調幅テーブル生成装置と変調幅テーブル記憶装置と変調幅選択装置の関係を示す図。第二の実施例における，ピクセルクロック(画素クロック)を変調する本実施例の表示情報変調ユニットの動作を示す図。ピクセルクロック変調時の，必要バッファサイズの推移を示す比較例の図。第二の実施例における，ピクセルクロック変調時の，必要バッファサイズの推移を示す図。第二の実施例で受信した本来の画像情報Ｉと，傍受した結果の画像情報の例を示す図。本発明の第14実施例になる画像生成表示装置を備える端末装置の構成例を示す図。従来の漏洩電磁波解析装置の構成例を示す図。

漏洩電磁波自体を無くさなくとも，正規の送受信者間で伝達される情報と，漏洩電磁波を通じて不正な第三者が傍受する情報とが異なるものであり，第三者が傍受した情報から正規の送受信者間で伝達された情報が推定できなければ，情報伝達装置は漏洩電磁波の傍受に対して安全であるといえる。

本発明は，正規の送受信者間では画像情報の伝達が正常に行われ，かつ漏洩電磁波を傍受した第三者には伝達が正常に行われない，情報表示装置および情報表示方法を提供する。本発明の画像生成表示装置および画像生成表示方法は，第三者が傍受した情報から元の状態を復元できないような形態に，表示画像を処理して伝送することを基本とする。さらに，伝送した表示画像を，視聴者に対して表示される直前の回路で正確な同期情報を用いて再整列し，本来の表示画像情報を復元するため，伝送途中の画像情報に依存した漏洩電磁波を傍受しても，なんら有用な情報を得ることはできない。

以下，本発明を実施するための最良の形態として，まず，本発明の基本方式，適用対象を説明し，次に，具体的な実施例について詳細に説明する。
＜本発明の基本方式＞
送信側装置と受信側装置の間で，ある画像Ｉを送受信する場合を考える。ここで，送信側装置とは，コンピュータのグラフィックコントローラを想定しており，受信側装置とは，ディスプレイ装置を想定しているが，画像情報を送受信する装置全般に対して同様の議論が成立するため，必ずしもこの組み合わせに限らない。送信側装置であるグラフィックコントローラは，一般に，画像Ｉをn個の画素ｐ_ｉ (i ＝ 0,1,2,3,…,n−1，nは画像Ｉの画素数)に分解して，逐次的に送信する。受信側装置である表示装置は，逐次的に受け取った画素ｐ_ｉを組み合わせて，画像Ｉとして表示部に表示する。画素の送信手順は，VESA規格などのように規定されており，多くの表示装置は，互換性を考慮して，同一の手順に則って画像をやり取りする。以下では，本発明の表示情報変調ユニットを，送信側装置の出力部に設置することを念頭に説明するが，送信側装置の内部や受信側装置の入力部や内部に設置しても良いことは言うまでもない。

たとえば，画素ｐ_ｉをｐ₀からｐ_n-1までひとつずつ順番に送信する例を考える。各画素ｐ_ｉは，画素クロックに同期して1画素ずつ送信される。また，画像Ｉの各一行の伝送期間を規定する水平同期信号，一画面（1フレームとも呼ぶ）の伝送期間を規定する垂直同期信号が併せて送信される。画素情報が送信されるのは，水平同期信号と垂直同期信号で規定される各画面各行の中の定められた一部のタイミングである。受信側では，水平同期信号と垂直同期信号を参照して，画像Ｉにおける画素ｐ_ｉの絶対座標を逆算する。すなわち，水平同期信号と垂直同期信号は，画像Ｉを正常に表示する上で重要な役割を担っているといえる。

漏洩電磁波を傍受する第三者は，必ずしも傍受対象の信号変化を正確に捉えることはできない。画素情報については，一般的な画像が冗長であるため，ある程度の信号変化が捉えられれば良いのに対して，同期信号は変化点が少なくまた冗長性がない。つまり，同期信号を，漏洩電磁波から得ることが難しいという特徴がある。そのため，傍受者は，画素に関する漏洩情報を電磁波から取り出す一方で，同期信号は別途推定する必要がある。傍受対象となる表示装置が一般的なものであれば，画像送受信の標準規格に従っていることが推測されるため，仕様書から，同期信号の周波数を推定することができる。ただし，実際の同期信号には，装置ごとに若干のばらつきがあるため，必ず調整が必要となる。

画素クロックの周波数をｆ_pix ，水平同期信号の周波数をｆ_h ，垂直同期信号の周波数をｆ_vと表記する。本発明の表示情報変換装置は，画素クロックと同期信号の周波数を変調する。変調幅をδ_pix , δ_h , δ_v とそれぞれ表記すると，あるフレームを伝送する際の画素クロック，水平同期信号，垂直同期信号を，ｆ’_pix ＝ｆ_pix ＋δ_pix ，ｆ’_ｈ＝ｆ_ｈ＋δ_ｈ，ｆ’_ｖ＝ｆ_ｖ＋δ_ｖとする。δ_pix , δ_h , δ_vは，それぞれ実数である。表示装置は，ある程度のマージンを持って設計されているため，ある範囲で周波数を変調したとしても，画像Ｉの表示は正常に行われる。正規の信号線経由では，同期信号が正確に伝達されるため，このような追従が可能である。一方，傍受者は，同期信号の正確な周波数がわからないため，傍受した画素ｐ_ｉの座標を正しく決めることができず，画像Ｉを推定することしかできない。さらに，同期信号が時間とともに変化する場合，総当りで推定することさえも困難となる。

ただし，δ_pix , δ_h , δ_vは互いに独立な値を取っても良いわけではない。たとえば，ｆ_pixは，アナログVGA信号線では伝送されず，受信側は独自にｆ_ｈからｆ^* _pixを生成する。すなわち，送信側でｆ_pixを変調した場合，ｆ_ｈを一緒に適切に変調しなければ，式（２）となる。

このことは，受信側で画素ｐ_ｉのサンプリングエラーが発生し，結果として画像Ｉの表示が崩れてしまうことを意味している。また，ｆ_ｖとｆ_ｈも独立ではなく，画像Ｉがe行f列（横eピクセル，縦fピクセル）で構成されている場合，垂直同期信号の周波数は少なくとも水平同期信号の周波数のe分の１未満でなければならない。さらには，1行や1フレームごとに表示装置がカウンタを初期化するためのブランク期間が設けられているため，その仕様に合致した関係を保つ必要がある。本発明の表示情報変調ユニットは，このようなクロック間の関係を保ったまま変調するための，変調クロック生成回路を備える。

一般的な装置では，画像Ｉは，1/60秒以下のうちに伝送される。ある伝送期間で画像Ｉが伝送された後，次の画像Jが送信される場合もあれば，同一の画像Ｉが再送信される場合もある。送信元のオリジナルである画像Ｉや画像Jは，DRAMなどの記憶素子に記録されており，安定した読み出しを実現するために，一定のクロックレートで読み出される。つまり，画素ｐ_ｉの読み出し周波数ｆ_bは一定である。また，画素ｐ_ｉの読み出し周波数ｆ_bに対して，ｆ_pixが遅い周波数となる場合，未送信の画素を保持するためのバッファを備える必要がある。ｆ_b＞ｆ_pixである間は，バッファに画素値が蓄積されるため，いずれはバッファ溢れが発生し，画素情報が失われてしまう。一方，ｆ_b＜ｆ_pixであれば，画素の読み出し速度よりも送信速度が速いため，記憶素子からの読み出しが追いつかず，バッファに蓄積された画素値を出力する必要がある。そこで，本発明の表示情報変換装置は，ｆ_bを基準クロックとして使用し，さらにバッファの状態に応じてδ_pixを制御することで，バッファ溢れやデータ不足を回避する。

変調幅δ_pix , δ_h , δ_vは，複数の変調幅群を含む集合であるΔ_pix , Δ_h , Δ_v, から選択される。たとえば，式（３）を乱数とし，式（４）とすることで，式（５）となるように構成する。

ここで，式（６）と表記し，同様にして式（７）から式（８）を生成する。

Δ_pixは式（９）であり，mは1以上の任意の数である。

Δ_h , Δ_v,も同様に生成する。各フレームでどの変調幅群を使用するかを乱数生成装置で生成した乱数によって決定する。

式（１０）が選ばれたとすると，式（１１）がフレーム内（もしくはあらかじめ任意に決めた期間内）で使用されることとなるが，式（１２）という性質から，すべての変調幅を使用し終えた時点で，元クロックに対する変調は0となる。

変調を行うタイミングは，タイマと前記バッファの状態の一方または両方によって決定する。すなわち，変調を行ったタイミングでカウントダウンタイマをリセットし，カウントダウンタイマが0となるか，バッファから出力されるバッファ溢れ予告信号またはバッファ不足予告信号がトリガされた場合に，変調を行う。バッファ溢れ予告信号またはバッファ不足予告信号によって変調を行う場合，変調後のクロックによってバッファ蓄積，バッファ消費が行われる方向に変調幅値に補正値αを加算する。これは，αの符号をマイナスとするかプラスとするかによって容易に制御することができる。さらに補正値αを，δ_pix(k-1) から減じることで，変調幅群全体の総和が0となるようにする。フレームごとにiを任意に選択して式（１０）を用いることとし，
式（１０）のすべての値を使用してしまった場合，無変調としてフレームの残りのデータを出力する。新たな変調クロックが安定するには，ある程度の時間が掛かるため，バッファ不足予告信号は，あらかじめ定めた数だけバッファ内データが存在する段階で発行し，バッファ溢れ予告信号は，あらかじめ定めた数ぶんの残りバッファスペースとなった段階で発行してもよい。もちろん，変調クロックは，あらかじめ生成したものを使用してもよく，その場合は，前記のあらかじめ定めた数とは，0とすることもできる。

また，バッファ不足予告信号による変調を行わず，第1のバッファサイズ分だけ直近の画素値を第2のバッファにコピーしておき，第1のバッファを出力し切った場合に，第2のバッファから第1のバッファにデータをコピーして，引き続き第1のバッファからデータを出力するように構成することで，ｆ_b＜ｆ_pixの状況であっても，データを出力することができるようにする。また，バッファ溢れ予告信号による変調を行わず，ラインバッファを用いて，溢れ分に相当する画素をラインバッファから取り出すことで，ｆ_b＞ｆ_pixの状況であっても，データを出力することができるようにする。

これらは，独立した2つのバッファを備えずとも，1つのバッファで入出力位置のポインタを制御すれば，実現することができる。たとえば，2n段のバッファを用意しておき0から2n−1までアドレスを割り当てるとすると，入力ポインタをn以上2n−1以下の範囲で動作するように設定すれば，アドレス0からn−1までのバッファは，上記の第2のバッファに相当し，nから2n−1までのバッファは，第1のバッファに相当する。また，上記第1の入力ポインタアドレスからnだけ小さいアドレスを指し示す第2の入力ポインタを備え，第1と第2の入力ポインタアドレスに同時にデータを記憶するように構成すれば，第1のバッファのコピーを第2のバッファにコピーすることが容易に実現することができる。

表示装置には，画像情報を伝送する際に，画素値伝送期間を示す画素値有効フラグを用いる場合があり，これも同期信号とみなして，上記と同様に変調すれば，さらに効果を高めることができる。

本発明の表示情報変調装置は，あらかじめ受信側装置のクロック対応範囲を確認するステートを備え，乱数生成装置の出力値を対応範囲内になるように丸める処理を行うことで，広範な受信側装置に対応することができる。
＜本発明の効果＞
本発明の効果は，画素クロックや水平同期信号，垂直同期信号を撹乱することによる同期情報取得と推定の困難化である。すなわち画素の座標撹乱効果と，漏洩電磁波における画素情報位置の撹乱効果である。前者は，傍受者が固定の同期信号を元にして解析することを防止し，後者は画素情報の取得をも困難にしている。

画像情報とともに送信される同期情報は，一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため，漏洩電磁波などに含まれる同期情報を，漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち，正確な同期情報Ｉ_sが得られないため，傍受者がＩ_sの探索を行わずに表示画像Ｉを再現することは困難である。

表示画像Ｉは，ディスプレイに対してストリーミング形式で伝送される。すなわち，二次元の画像情報であれば，左上の座標から開始して右に向かって順番にデータが送信され，右端に到達したら次の行の左端から続くデータを送信する。この動作は，CRTディスプレイが画像を描画する際の走査動作と同様である。もちろん，ストリーミングで送る限り，画像の中でどの部分が先に送信されようとも，本発明の適用を妨げるものではない。また，画像Ｉを，ラインごとなどいくつかの複数のストリームに分割して，パラレルに送信しても良い。受信側でストリームが再現されれば良いので，特にデジタル伝送を行う場合においては，一部の情報が前記の順序の通りに伝送されるとは限らない。このような実装のバリエーションがあるとはいえ，画像Ｉがストリーミング形式で伝送される部分に着目すれば，本発明技術を画像情報の一部のみの保護などに適用することは容易である。

一般に，画像情報はコンピュータの起動時点などから絶え間なく伝送され続けるため，傍受者は，ある画像Ｉの送信開始時刻を知ることができない。しかし，一般の画像表示を想定すれば，毎秒60フレームのペースで画像が伝送されていると予想して，さらに同一の内容の画像が複数フレームの間にわたって連続で伝送されると考えられるため，テンプレートマッチングと呼ばれるような繰り返しパターンの位置を発見するための手法を用いて，同一情報が伝送されるタイミングを見出し，画像Ｉが伝送されている時刻を知ることが可能である。前記の方法を用いて画像Ｉが繰り返される周期を見ることで，同期情報Ｉ_sを知ることが可能である。

ところが，本発明の装置は，画素クロックや同期信号などを変調するため，傍受データを解析しても，繰り返しパターンを得ることが困難である。すなわち，パターンマッチングによって繰り返しパターンを見出すことが困難である。同一表示画像が連続する場合であっても，各フレームで変調パターンが異なるように構成することで，漏洩電磁波中の画素情報や同期情報の位置は毎回異なるパターンとなり，傍受者にとってパターンマッチングを適用する際のよりどころとなる繰り返しパターンが存在しないようにすることができる。よって，本発明の情報表示装置を用いれば，傍受者が同期情報を見出すことは困難である。

結果として，画像Ｉは正規の通信者間のみで授受される。また，同期情報Ｉsは，変化するため，万一ある時点の同期情報が漏洩したとしても，その他の時刻の同期情報は新たに再探索する必要がある。さらには，本発明の装置が乱数生成装置を備え，乱数生成装置を用いて同期情報が情報の伝達ごとや，ある程度の期間ごとに異なるように構成すれば，ある時刻でひとつの情報が仮に漏洩した場合でも，その他の情報の安全は保たれる。

以上により，第三者による外部からの情報傍受に対して，安全に情報を送受信することができる情報伝達装置および情報伝達手段を実現することができる。
＜本発明の適用対象＞
本節では，最初に，本発明の適用対象となるコンピュータやATMの基本的な構成について述べる。次に，乱数生成装置を用いて画像情報伝送時の画素クロックや水平同期信号，垂直同期信号，画素値有効フラグを変調する方式の実施例について述べる。最後に，本発明の構成上のバリエーションについて述べる。
＜本発明の適用対象の基本的な説明＞
本発明は，漏洩電磁波傍受による情報漏洩を防止するための情報表示装置を提供するものであり，コンピュータ間やコンピュータとモニタ間での画像情報のやり取りを想定している。図1に示すように，一般的なコンピュータは，中央演算装置であるCPU 101 ，主記憶装置であるRAM 102 ，二次記憶装置であるHDD 106 （フラッシュメモリ，CDROM，DVD，MO，FDD，USBメモリであることもある），画像処理装置であるGPU 103 ，画像出力端子，ネットワーク端子に代表されるＩ/O端子 105 を備える。前記の装置は，内部バスと呼ばれる配線 107 を通じて接続されており，ネットワークなどへの接続はＩ/O端子を通じて行われる。Ｉ/O端子には，イーサネット（登録商標）接続端子であるR45端子や，モデムへの接続端子であるR11端子をはじめシリアル通信用のRS232C端子やプリンタ接続に用いられるパラレル端子，キーボードやマウスとの接続に用いられるPS/2端子，各種機器へのユニバーサルな接続端子であるUSB端子，SCSＩ端子，音声入出力のためのマイクやイヤホンの接続端子，コンピュータに拡張機能を提供するボード類を増設するためのPCＩ接続端子，信号ケーブル109等により外部モニタ 104 への接続を行うVGA端子やDVＩ端子などが含まれる。GPUは主として三次元画像処理の高速化や複数画面のバッファリングなどに用いられるもので，本発明の画像処理はCPUで行うこともある。GPU自体が計算能力を持つため，GPUで画像処理を行っても良い。また，GPUとCPUで分担して画像処理を行っても良い。そのほかにPCＩ端子をはじめとする拡張機能ボード用の端子に接続した拡張機能ボードを用いて，画像処理を行っても良い。また，拡張機能ボードは，USB端子などで接続する形態のものを用い，コンピュータの筐体の外側にあっても良い。

図2に示すように，高速な画像処理を行う装置においては，GPUから直接的にモニタ接続用のＩ/O端子 108 が設置されている場合もある。Ｉ/O端子 108 は，映像を出力するだけの出力専用端子であることもあり，また，タッチパネルなどの入力機能を持つモニタを接続することを想定した入出力対応端子であることもある。GPUが備えるＩ/O端子 108 は，映像の出力専用として，タッチパネルなどからの入力は，GPUを介さないＩ/O端子 105 に接続する形態である場合もある。

コンピュータの本体から信号ケーブル109等の配線で接続された表示装置104に，処理した画像情報を伝送する際は，VGAやDVＩの規格に従って各画像情報の分解と結合が行われる。VGAは，信号を3原色に対応するRGBに分解してアナログ信号として伝送する。同時に，表示画面の解像度とフレームレートに応じた，垂直同期信号と水平同期信号が伝送される。モニタ側では，垂直同期信号と水平同期信号からドットクロック（画素クロック，ピクセルクロックとも呼ばれる）を生成し，RGB信号に応じて各座標に適切な画素情報を書き込む。CRTのように，このRGB信号が直接，画素描画用のビームのコントロールに使用される場合も，LCDのように，RGB信号をAD変換し内部バッファに一度蓄積される場合もある。DVＩは，RGB信号をデジタルに分解して伝送する。また，表示画面の解像度とフレームレートに応じたドットクロックが伝送される。

DVＩでは，伝送時エラーが無視できるほど高精度に伝送できるため，暗号化を行う規格が存在する。暗号化を用いれば，伝送される真のデータと実際に信号ケーブル109を伝送されるデータには相関がないため，信号ケーブル109を伝送される情報から漏洩した情報は，真のデータを推測するのに役に立たない。暗号化を行うためには，画像データの送信側と受信側の両方が，暗号化規格に対応している必要がある。DVＩでは，RGBと異なり，デジタルデータを複数の信号線に分配して並列に同時送信する。よって，発生電磁波の形態はVGAと異なる。しかし，これは信号ケーブル109上でのことであり，表示画像をバッファリングしているGPUないしRAM上のデータはVGAと同様であり，また，ひとたび表示装置に伝送が完了すれば，暗号化が解除され，元のデータが復元されるため，表示装置のバッファに蓄積されるデータはVGAと同様である。USB端子に接続する形態の表示装置もあり，この場合は必ずしもRGB信号に分解されて伝送されない。また，テレビモニタなどに表示する際には，コンポジット端子を用いることもある。その場合の画像データは，RGBではなく，輝度信号(Y)と色信号(C)で表され，同期信号をあわせたすべてが複合された形で伝送される。そのほかにも，セパレート映像端子（S端子）のように，YとCを分離して伝送する場合もある。また，D端子のように，輝度信号(Y)と青色差信号(Cb/Pb)と赤色差信号(Cr/Pr)に分離する場合もある。HDMＩ端子のようにデジタル化されており，データ伝送時に暗号化をサポートするHDCPといった暗号化データ伝送形式もある。

CRTモニタでは，電子ビームをドットクロックに応じて左上から右方向へと照射する。ドットクロックとは，横方向への1画素の書き込みタイミングを決定するクロックである。水平同期信号に従って電子ビームが１画素ずつ右方向へ移動し，横方向に1ライン分を走査した後に再度画面左に戻る。垂直同期信号に従って，電子ビームは1ラインずつ下方向へ移動し，最下部まで走査した後に一番上のラインへと戻る。すなわち，水平同期信号と垂直同期信号によって，電子ビームは画面全体を左上から右下まで走査し，再度左上へと戻る。

LCDモニタでは，各xy座標に対応するトランジスタを順次駆動して，画素値を書き込んでいく。LCDモニタの場合は，デジタル処理が可能であるから，必ずしもCRTのような順番に従う必要はなく，1ラインずつ書き換える方法もあるし，画面全体を一度に書き換える方法もある。

CRTモニタは，電子ビームを蛍光面に照射することで短時間発光させる方式であり，残光のあるうちに再度電子ビームを照射する必要がある。LCDモニタは，画素値を記憶しておくことができるので，各画素の電荷を一定のタイミングで再充填する必要がある場合もあるが，一部の変化のあった座標だけを書き換えるといった方法を取ることができる。このことは，画面の変化に応じてトランジスタの動きが変化するため，LCDの方がCRTよりも，画像データと内部処理との対応が複雑になっていることを意味している。また，CRTモニタは，表示面を一面しか持てないが，LCDモニタは液晶層が透明であるため，複数の液晶層を設けることで，複数の表示面を持つことができる。

図3は，本発明の実施対象のひとつである，ATMの構成図である。制御部 306 は表示部 302 ，操作部 303 ，カードリーダ部 304 ，入出金部 305 ，記憶部 307 ，通信部 308 ，センサ部 309 ，音声発生部 310 を制御する。制御部 306 は，ATM全体 301 の制御だけでなくカード認識，操作者の接近検知および紙幣取扱いなどの処理も行う。信号ケーブル312等を介して制御部 306に接続された表示部 302 は，サービス内容の案内や処理手順などが表示されるものであり，CRTや液晶ディスプレイが例として挙げられる。GPUなどの表示制御装置も表示部 302 に含む。操作部 303 は，メニューの選択や暗証番号入力など，利用者からの情報を入力するものであり，キーボードやタッチパネルが例として挙げられる。カードリーダ部 304 は，磁気カードやＩＣカードに格納された情報を読み出すためのものである。入出金部 305 は，預け入れのための紙幣を投入や，引き出しのための紙幣の排出など，取引のための紙幣の入出金を行うためのものである。記憶部 307 は，ATMでの処理のための情報を記憶しておくためのものであり，ハードディスクやメモリが例として挙げられる。制御部 306 ，通信部 308 ，センサ部 309 などを動作させるためのプログラムは記憶部 307 に記憶される。通信部 308 は，回線を通じてＡＴＭ 301 と外部のコンピュータやデータベースとの通信を行うものである。

センサ部 309 は，操作者の接近などを検知する人感センサが例として挙げられる。人感センサは，赤外線などの発生状況や反射を観察することで，センサから近接した部分に人間すなわち操作者が居るかどうかを検知することを主目的とするセンサである。操作者がATMの操作を行うことができる距離まで近づいた時に，取引サービスを開始する。音声発生部 310 は，操作者をはじめとする装置の周辺に滞在する人物に対する音声案内を行うための，スピーカを備える。よく知られた音声発生部 310 の使用方法は，操作者に次の操作の指示を与えるものである。音声案内は，表示部 302 と連動することで，より案内の効果を高めることができる。たとえば，前記の音声案内とともに，表示部 302 にキャッシュカードを挿入口に入れる映像アニメーションを表示するなどすると効果的である。

通信部 308 は，ATMを設置している銀行やATMの管理会社とデータのやり取りを行うことができるように，LANや電話回線に接続されている。ここで，ATMの管理会社とは，本発明の課題に挙げたような，ATMの監視を行っている会社であり，ネットワーク接続されたカメラなどを用いて，複数のATMを常時監視している。ATMのサービスを停止するべき事態が発生した場合には，管理会社や銀行はネットワークを経由して通信部 308 からATM 301の制御部 306 にサービス停止の信号を送ることができる。ＡＴＭ 301 には 302 から 311 以外にも通帳プリンタなどの他の装置や処理が存在する。一般的には，図1におけるCPU 101 と内部バス 107 が図3の制御部 306 に対応している。制御部 306 が独自のRAMやHDDを備える場合もある。
以下に，本発明の実施形態の詳細を述べる。

本発明のディスプレイ付情報処理装置の第1の実施例を，図4 (図4A ,図4B ,図4C)を用いて説明する。図4は，本実施例の画像生成表示装置をコンピュータに適用した場合のディスプレイ付情報処理装置の例を示している。

図4Aにおいて，画像生成送信装置 400 は，汎用のコンピュータであり，その出力には，第1の画像情報伝送ケーブル401を介して本発明の表示情報変調ユニット600が接続されている。この表示情報変調ユニット600と画像受信表示装置404は，第2の画像情報伝送ケーブル403で接続されている。ここで，画像受信表示装置404は，一般の液晶ディスプレイやプラズマディスプレイ，有機ELディスプレイ，プロジェクタなどである。

表示情報変調ユニット600において，第三者が予測できないように，画像情報Ｉを変調した画像情報Ｉ’を，第2の画像情報伝送ケーブル403を介して画像受信表示装置404に送信する。すなわち，表示情報変調ユニット600において，乱数生成装置等を用いて生成した値βに応じて，入力データの画像情報すなわちピクセルクロックを変調する。変調幅をランダムに決定すると画素値バッファの溢れやバッファ不足が発生するので、所定回数の変調で変調幅の平均が0となるようにβの値を制御する。例えば，入力データのピクセルクロックに対して，βだけ高速化したクロックf_Hとβだけ遅延させたクロックf_Lを生成し，例えば１ラインごとにf_Hとf_Lを切替え、所定回数の変調で変調幅の平均が0となるようにβを制御しながらデータを伝送する。あるいは，β_iだけ高速化または遅延させたクロックf_Hiとf_Liの組を多数用意し，2ラインごとや垂直同期ごとに各ペアを選択して用いても良い。このようにして，撹乱効果を保ちつつ，画素値バッファ等の回路規模を小さく抑える。

なお、第2の画像情報伝送ケーブル403を介して同時に伝送される同期情報Ｉ’sの信号レベルは画像情報Ｉ’ の信号レベルに比べて小さい。同期情報Ｉ’s(水平同期信号，垂直同期信号)及び画像情報Ｉ’は、第2の画像情報伝送ケーブル403内の各の専用の信号ラインを経て表示情報変調ユニット600から画像受信表示装置404へ送信されるので、画像受信表示装置404には、常に正確な同期情報Ｉ’s及び画像情報Ｉ’が伝達される。一方、第三者の不正な傍受を想定した場合、画像情報Ｉ’と同期情報Ｉ’sの混在した情報をアンテナで傍受し、同期情報Ｉ’sのみを正確に捉えることは難しい。特に、同期情報Ｉ’sはその立ち上がり、立下りの急峻な矩形状パルスであり、その峻別が困難である。そのため、βは推定不可能であり，傍受者は元の表示画像を復元することができない。従って，第三者が第2の画像情報伝送ケーブル403を介して伝送途中の画像情報に依存した漏洩電磁波を，アンテナで傍受しても，なんら有用な情報を得ることはできない。

なお，第三者の不正な傍受を排除するためには，画像生成送信装置 400と画像受信表示装置404を接続する第1の画像情報伝送ケーブル401はその長さが短いことが望ましい。また、図4Aの構成に代えて，図4Bに示したように表示情報変調ユニット600を画像生成送信装置 400内に組み込んだり，あるいは，画像生成送信装置 400のVGA端子やDVＩ端子の部分に組み込んでも良い。さらには，図4Cに示したように，表示情報変調ユニット600を画像受信表示装置404内に設け、表示情報変調ユニット600とディスプレイ405とを第2の画像情報伝送ケーブル403で接続し、画像生成送信装置 400と表示情報変調ユニット600を接続する第1の画像情報伝送ケーブル401はシールドで保護しても良い。以下の説明では，表示情報変調ユニット600を画像生成送信装置 400内に組み込んだ例で説明するが，本発明の画像生成表示装置における表示情報変調ユニット600の配置位置が画像生成送信装置 400内に限定されるものでないことは言うまでもない。また、表示情報変調ユニット600は固定的な構成ではなく、以下に述べるように、画像生成送信装置 400や画像受信表示装置404の機能と組み合わせて、種々の形式で実現されることは言うまでも無い。

次に，図4A-4Cに示した表示情報変調ユニット600を具備する画像生成表示装置のより具体的な構成例について，以下の各実施例で説明する。

本発明のディスプレイ付情報処理装置の第二の実施例を，図5, 図6(図6 A,図6B) ,及び図19-図25で説明する。

最初に，情報処理装置(情報表示装置若しくは画像生成表示装置)の具体的な構成について説明する。本実施形態の画像生成表示装置は，画像生成装置，画像記憶装置，基準クロック，第1のバッファ装置，画素クロック生成装置，第1の画素値有効フラグ生成装置，同期信号生成装置，第2の画素値有効フラグ生成装置，サンプリングクロック生成装置，サンプリング装置，タイミング制御装置，第2のバッファ装置，表示装置を備える。本画像生成表示装置の一部を，コンピュータに内蔵するかソフトウェアによってシミュレートするために，CPUやRAMなどをさらに備える構成としても良い。

図5は，画像生成表示装置の基本構成を示している。図5に示す画像生成表示装置は，画像生成送信装置501と画像受信表示装置502が画像情報伝送ケーブル510および511で接続されている。

画像生成送信装置501は，画像生成装置503，画像記憶装置504，基準クロック505，バッファ装置505，画素クロック生成装置507，同期信号生成装置508，画素値有効フラグ生成装置509を備えている。画像生成装置503は，表示装置に表示するオリジナル画像を生成する。生成方法は，画像生成装置がCPUなどを備えて計算で生成しても良いし，DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置504は，画像生成装置503で生成した画像を記憶する装置であり，DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置504は，オリジナル画像を保持するため，何度も同じ画像を読み出すことができる。
基準クロック505は，画像記憶装置504から画像データ（画素値）を読み出してバッファ装置506に書き出す際の動作クロックとして使用される一方，画素クロック生成装置507の参照クロックとしても使用される。バッファ装置506は，画像データの一部を格納するバッファであり，基準クロック505に従って書き込まれ，画素クロックに従って読み出される。画像記憶装置504に記憶された画像は，バッファ装置506を通ることでシリアル化され，画素信号線(画像情報伝送ケーブル)511を通じて，画像受信表示装置502に向けて送信される。同期信号生成装置508は，画素クロック生成装置507で生成した画素クロックを受け取り，水平同期信号や垂直同期信号を生成する。

生成した水平同期信号や垂直同期信号は，同期信号線(画像情報伝送ケーブル)510を通じて，画像受信表示装置502に送信される一方で，画素値有効フラグ生成装置509にも送られる。画素値有効フラグ生成装置509は，画素クロック生成装置507から受信した画素クロックと，同期信号生成装置508から受信した同期信号に応じて，水平同期，垂直同期期間中において画素値が送信されている期間を表すフラグ信号を出力する。前記のフラグ信号は，バッファ装置506に送信される。バッファ装置506は，フラグ信号が画素値送信期間中であることを示している期間に，画素クロック生成装置507から受信した画素クロックに同期して，画素値を出力する。

画像受信表示装置502は，サンプリングクロック生成装置512，画素値有効フラグ生成装置513，サンプリング装置514，バッファ装置515，タイミング制御装置516，表示装置517を備えている。サンプリングクロック生成装置512は，同期信号生成装置508が生成し，同期信号線510を通じて送信された水平同期信号および垂直同期信号を受信し，画素信号線511を通じて送信される画素値をサンプリングするための，サンプリングクロックを生成する。サンプリングクロックは，画素値有効フラグ生成装置513とサンプリング装置514に送信される。画素値有効フラグ生成装置513は，同期信号線510から水平同期信号，垂直同期信号を受信し，またサンプリングクロック生成装置512からサンプリングクロックを受信する。水平同期信号，垂直同期信号，サンプリングクロックから，画素値が送られて来ている期間を決定し，画素値有効フラグを生成するとともにサンプリング装置514に送信する。サンプリング装置は，サンプリングクロックと画素値有効フラグに従って，画素信号線の値をサンプリングし，バッファ装置515に蓄積する。タイミング制御装置516は，バッファ装置515に蓄積された画素値を表示装置517に送信して表示するためのタイミング情報を生成する。表示装置517は，たとえば液晶素子を用いて後方からのバックライト透過率を制御する方式を用いた液晶モジュールであり，画像表示装置から放射される光が，ユーザに視覚的に認識される。

図19に，垂直同期信号と水平同期信号の例を示す。垂直同期信号（VSYNC）は，1画面分の表示情報の単位である1フレームの長さを規定する信号である。1フレームは，複数のラインと複数のカラムから行列状に情勢されており，通常，0ライン0カラムから開始して，1ラインごと，1カラムごと順次対応する画素情報を伝送する。たとえば，1024×768画素で画面が構成される場合，同期信号を伝送するためのブランク期間を含めて，806ライン1344カラムの情報が伝送される。画像本体は1024×768画素から構成されるため，ブランク期間には，画素値0が伝送される。水平同期信号（HSYNC）は，1ラインの長さを規定する信号である。すなわち，本例では，垂直同期信号の1フレーム期間中に，806回の水平同期信号パルスが生成される。

図20に，水平同期信号とデータイネーブル信号，ピクセルクロック信号の例を示す。水平同期信号（HSYNC）は，1ラインの期間を規定する。データイネーブル信号（DEN）は，1ラインの期間中で，どのタイミングで表示画像に対応する画素値が伝送されるかを規定する。データイネーブル信号は論理0または論理1の値をとり，論理1の期間中に画素値が伝送されることを意味している。ピクセルクロック（PＩXCLK）は，1画素の伝送タイミングを規定する。すなわち，ピクセルクロックが論理0から論理1に変化したタイミングで，1画素分の情報の伝送が開始される。たとえば，1024×768画素で画面が構成される場合，データイネーブル信号が論理1の値を取る期間は，ピクセルクロックが1024回パルスを発生する期間に等しい。

以上の基本構成において，本発明を適用した画像生成表示装置は，図6Aに示すように，表示情報変調ユニット600を構成する変調画素クロック生成装置601と数値列生成装置602を備えている。変調画素クロック生成装置601は，図5の画素クロック生成装置507と同等の機能を内部に備え，さらに数値列生成装置602から受信した数値列に基づいて画素クロックを変調する装置である。同期信号生成装置や画素値有効フラグ生成装置，バッファ装置は，変調画素クロックに従うことの他は，図5の基本構成と同様に動作する。

図6Bに示すように，表示情報変調ユニット600は，数値列生成装置1910，変調幅テーブル生成装置1905，変調幅テーブル記憶装置1906，変調幅選択装置1909，画素クロック生成装置1907，クロック変調装置1908を備え，また，基準クロック505から基準クロックを受信する基準クロックポート1902，変調された画素クロック(ピクセルクロック)を出力する変調画素クロック出力ポート1904，バッファ装置506からのバッファ不足予告信号，バッファ溢れ予告信号や同期信号などを受信する変調タイミング入力ポート1903を備える。変調画素クロック出力ポート1904から出力される変調画素クロックは，バッファ装置506，同期信号生成装置508，及び画素値有効フラグ生成装置509に供給される。変調幅テーブル生成装置1905は，数値列生成装置1910から数値列を受信して，k個の変調幅δ_pix(0), δ_pix(1), …, δ_pix(k-1)を生成する。これらをひとつのテーブルとして，1つ以上のテーブルを，変調幅テーブル記憶装置1906に記録する。

また，表示情報変調ユニット600の変調画素クロック生成装置601は，内部に1つ以上の変調幅テーブルを持ち，数値列生成装置602から受信した数値に従って，変調幅を選択する。変調幅テーブルが複数ある場合は，たとえば，フレームごとに数値列生成装置から受信した数値に従って，ひとつの変調幅テーブルを選択し，さらに数値列生成装置から追加的に受信した数値に従って，変調幅δを選択する。

ここで，表示情報変調ユニット600の数値列生成機能について，説明する。
図21に，数値列生成装置1910と変調幅テーブル生成装置1905と変調幅テーブル記憶装置1906と変調幅選択装置1909の関係を示す。数値列生成装置1910は，数値列を生成し，変調幅テーブル生成装置1905に入力する。変調幅テーブル生成装置1905は，数値列生成装置1910から受信した数値を変調幅テーブル記憶装置1906に記憶する。変調幅テーブル記憶装置は，内部にアドレス番号3004が対応付けられたデータ記憶領域3005を持っており，変調幅を記憶する。変調幅のデータ形式は，入力クロックの周波数に対して乗じる乗数であってもよいし，次の変調タイミングまでに消費するバッファ量（画素数）であってもよい。

変調幅δは，変調幅を周波数値として保持しても良いが，入力周波数の変調に用いるPLL (Phase Locked Loop)やDLL (Delay Locked Loop)の逓倍や分周のパラメータを保持するようにしても良い。画素クロック変調のタイミングは，あらかじめ固定したタイミングと，適応的なタイミングの一方もしくは両方で行う。あらかじめ固定したタイミングとしては，フレームごとやラインごと，一定ピクセルごととしてもよいし，数値列生成装置から得た数値に従っても良い。適応的なタイミングとしては，数値列生成装置から得た数値を用いても良いが，本発明の画像情報変調装置は，バッファ装置にバッファ不足予告信号出力とバッファ溢れ予告信号出力の機能を備えており，これらの予告信号を併せて用いる。ここで，数値列生成装置は，サイン波や矩形波をはじめ擬似乱数などあらかじめ定めた周期に従って値を出力するように構成しても良いし，真正乱数生成装置としてもよい。また，その両方を備えても良い。

次に，表示情報変調ユニット600を備えた画像生成表示装置の動作について述べる。図22に，ピクセルクロック(画素クロック)を変調する本実施例の動作を示す。本実施例の変調画素クロック生成装置601は，ある時刻で，ピクセルクロックの周波数を，周波数aから周波数bに変化させ，変調画素クロックとして出力する。図22では，a>bとした例を示している。その結果，必要な数の画素値を送るのに必要な時間が増加するため，データイネーブル信号の期間と水平同期信号の期間が，図20の例と比較して，長くなる。傍受者は，1ラインのピクセルクロックが周波数bとなっていることを知ることができないため，周波数aであると想定して傍受を続ける。すなわち，図20のデータイネーブル期間のみで画素値情報を収集するため，画像情報の一部しか得ることができない。また，次のラインの画素値伝送開始タイミングが図20と図22で一致しないことからわかるように，傍受者が収集する画像情報は，変調を繰り返すごとに，実際の画像情報と異なるものになる。

次に，本実施例のバッファ装置のバッファ不足予告信号出力とバッファ溢れ予告信号出力の機能について説明する。

図23，図24に，ピクセルクロック変調時の，必要バッファサイズの推移を示す。ピクセルクロックをはじめ，出力の同期信号を変調する場合，入力と出力のデータレートが異なるため，データ溢れやデータ不足を起こさないように，間にバッファを持たせる必要がある。バッファとしては，First Ｉn First Out型のバッファを用いることが望ましいが，必ずしもそれに限定されるものではない。ここでは，事前に50画素分のバッファを用意しているとする。

まず，図23は，比較例として，各変調時の変調幅をランダムに決定した場合の例である。時刻0から，出力速度が入力速度より遅くなった結果，バッファにデータが蓄積され始めている。ところが，変調幅をランダムに決定するため，2801で示した時刻でバッファサイズ50画素分では足りない，オーバフロー状況が発生している。また，2802で示した時刻では，出力速度が入力速度よりも速くなった結果，バッファ内のデータが無くなり，データを出力することができない，アンダーフロー状態が発生している。このように，変調幅をランダムに決定する方法では，いずれバッファ溢れやバッファ不足が発生することになる。

図24は，本発明の装置における，バッファの推移である。本実施例では，6回の変調ごとに，変調幅の平均が0となるように構成した。たとえば，第1回目の変調では，次の変調タイミングまでに25画素分バッファに蓄積される速さにデータ出力クロック（たとえばピクセルクロック）を調整し，第2回目の変調では，同様に10画素分バッファに蓄積される速さに調整し，第3回目の変調では，同様に20画素分バッファから取出される速さに調整し，第4回目の変調では，同様に7画素分バッファに蓄積される速さに調整し，第5回目の変調では，4画素分バッファから取出される速さに調整し，第6回目の変調では，18画素分バッファから取出される速さに調整する。第7回目の変調時には，バッファには，データが残らず，不足もしない状態となる。ここでは，6回の変調で変調幅の平均が0となるように構成したが，2回でも良いし，それ以上でも良い。平均が0となるようにすることで，入出力の過不足が無いように構成することができるが，データ入出力の過程で平均が0以外となるように変調幅のセットを生成して，バッファ量を積極的に制御するようにしてもよい。

このように，本発明の方式によれば，入力クロックより高速なクロックと低速なクロックを切替えて使うことによって，バッファサイズが小さい場合でも破綻せず，必要なランダム化を果たすことができる。また，低速なクロックのみを使うことによって，必要バッファサイズの上限を決めることができる。

変調画素クロック生成装置601は，記憶装置としてあらかじめ設計段階で固定した変調幅テーブル（図21参照）を使用しても良いが，変調幅テーブルを作成する機能を有してもよい。変調幅テーブルの作成タイミングは，リセット信号が与えられた場合やフレームごとのブランク期間など，任意のタイミングとすることが可能である。変調幅テーブルのアイテム数は，たとえば，画像の行数（縦ピクセル数）とする。1024×768サイズの画像であれば，768個であるが，メモリサイズによっては，少なくしても良い。フレームごとに変調幅テーブルを選択するとしたが，ハーフフレームごととすれば，容易にテーブルサイズを小さくすることができるし，さらにクォータフレームごととすれば，さらに小さくすることができることは明らかである。

変調幅選択装置1909は，数値列生成装置1910や変調タイミング入力ポート1903から受信した信号に従って，タイミングと変調幅を選択し，変調幅テーブル記憶装置1906から読み出す。読み出した変調幅は，クロック変調装置1908に送信する。画素クロック生成装置1907は，基準クロックポート1902から受信した基準クロックを元に，画素クロックを生成し，クロック変調装置1908に送信する。クロック変調装置1908は，受信した画素クロックと変調幅から，変調画素クロックを生成し，変調画素クロック出力ポート1904に出力する。

変調幅データに関して，クロック変調装置1908は，変調幅選択装置1909を介して変調幅テーブル記憶装置1906からアドレスの順番にデータを読み取り，入力クロックを変調する。この際，変調幅のデータ形式が，入力クロックの周波数に対して乗じる乗数であれば，入力クロックをフーリエ変換して周波数を計算し，データを乗じた後，逆フーリエ変換して出力クロックを生成する。もちろん，フーリエ変換を用いる以外の方法で周波数変換を行っても良い。変調幅のデータ形式が，次の変調タイミングまでに消費するバッファ量であれば，次の変調タイミングまでの画素数を，次の変調タイミングまでの画素数と変調幅データの和で割ることで，入力クロック周波数への乗数を求め，その上で前記のように，出力クロックを得る。図21では，アドレスが0000から0005までの6種類の例を示したが，これより多くても少なくても良く，この数に限定されるものではない。

ここでは，画素クロック生成装置1907をクロック変調装置1908と独立な装置として図示した。しかし，変調幅テーブル記憶装置1906に，基準クロックに対する変調画素クロックの変調幅を記憶しておき，クロック変調装置1908が，基準クロックから直接変調画素クロックを生成するように構成すれば，画素クロック生成装置1907を必ずしも備える必要はない。

画像生成送信装置501の同期信号生成装置508において生成された水平同期信号や垂直同期信号は，同期信号線510を通じて，画像受信表示装置502に送信される。画像受信表示装置502のサンプリングクロック生成装置512は，水平同期信号および垂直同期信号を受信し，サンプリングクロックを生成する。このサンプリングクロックは，画素値有効フラグ生成装置513とサンプリング装置514に送信される。画素値有効フラグ生成装置513は，変調された水平同期信号と垂直同期信号，及びサンプリングクロックから，画素値が送られて来ている期間を決定し，画素値有効フラグを生成するとともにサンプリング装置514に送信する。サンプリング装置は，サンプリングクロックと画素値有効フラグに従って，画素信号線の値をサンプリングし，バッファ装置515に蓄積する。タイミング制御装置516は，バッファ装置515に蓄積された画素値を表示装置517に送信して表示するためのタイミング情報を生成する。

画像情報とともに受信表示装置502に送信される変調された同期情報（水平同期信号，垂直同期信号）Ｉ_sは，一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため，第三者が漏洩電磁波などに含まれる変調された同期情報を，漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち，正確な同期情報Ｉ_sが得られないため，傍受者が同期情報Ｉ_sの探索を行わずに表示画像Ｉを再現することは困難である。

図25に，本来の画像情報Ｉと傍受した結果の画像情報の例を示す。本来の画像情報 2701は，伝送時に同期信号が変調された結果，本来の伝送タイミングと大きく乖離し，傍受結果の画像 2702は，本来の画像を推定できない形態となる。一方，変調した同期信号を正しく受信することのできる本実施例の画像受信表示装置502では，正しく本来の画像情報 2701の通り表示画像Ｉを表示することができる。

本実施例によれば，画素クロックや水平同期信号，垂直同期信号を撹乱することによる同期情報取得と推定の困難化をもたらすことができる。すなわち画素の座標撹乱効果と，漏洩電磁波における画素情報位置の撹乱効果である。これにより，傍受者が固定の同期信号を元にして解析することを防止し，さらに，画素情報の取得をも困難にしている。

本発明の情報表示装置の第三の実施例を，図７(図7 A,図7B)で説明する。
図７Aに，表示情報変調ユニット600を備え同期信号を変調する，本実施例の画像生成表示装置の構成例を示す。本装置では，表示情報変調ユニット600として，図5に示す同期信号生成装置508に代えて，変調同期信号生成装置701および数値列生成装置702を備えている。変調同期信号生成装置701は，変調水平同期信号および変調垂直同期信号，水平同期信号および変調垂直同期信号のいずれかを選択的に出力する。

図７Bに，本実施例の表示情報変調ユニット600の具体的な構成例を示す。表示情報変調ユニット600は，数値列生成装置2009，変調幅テーブル生成装置2005，変調幅テーブル記憶装置2006，変調幅選択装置2010，垂直同期信号生成装置2006，第1のクロック変調装置2011，水平同期信号生成装置2008，第2のクロック変調装置2012，画素クロック生成装置507から画素クロックを入力する画素クロック入力ポート2002，変調垂直同期信号を出力する変調垂直同期信号出力ポート2003，変調水平同期信号を出力する変調水平同期信号出力ポート2004を備える。出力ポート2003，2004から出力される変調同期信号は，画素値有効フラグ生成装置509及び画像受信表示装置502にも供給される。変調幅テーブル生成装置2005は，数値列生成装置2009から数値列を受信して，k個の変調幅δ_pix(0), δ_pix(1), …, δ_pix(k-1)を生成する。これらをひとつのテーブルとして，1つ以上のテーブルを，変調幅テーブル記憶装置2006に記録する。

変調幅選択装置2010は，数値列生成装置2009および水平同期信号生成装置2008や垂直同期信号生成装置2007から受信した同期信号に従って，タイミングと変調幅を選択し，変調幅テーブル記憶装置2006から読み出す。読み出した変調幅は，第1のクロック変調装置2011と第2のクロック変調装置2012に送信する。ここで，第１のクロック変調装置2011へ送信される変調幅やタイミング，第2のクロック変調装置2012へ送信される変調幅やタイミングは，必ずしも同一値ではなく，同一タイミングでもなくてよい。水平同期信号生成装置2008は，画素クロック入力ポート2002から受信した画素クロックを元に，水平同期信号を生成し，第2のクロック変調装置2012に送信する。第2のクロック変調装置2012は，受信した水平同期信号と変調幅から，変調水平同期信号を生成し，垂直同期信号生成装置2007と変調水平同期信号出力ポート2004に出力する。また，垂直同期信号生成装置2007は，受信した変調水平同期信号に従って，垂直同期信号を生成し，第1のクロック変調装置2011へ送信する。第1のクロック変調装置2011は，受信した垂直同期信号と変調幅から，変調垂直同期信号を生成し，変調垂直同期信号出力ポート2003に出力する。

ここでは，水平同期信号生成装置2008を第2のクロック変調装置2012と独立な装置として図示した。しかし，変調幅テーブル記憶装置2006に，水平同期信号に対する変調水平同期信号の変調幅を記憶しておき，第2のクロック変調装置2012が，画素クロックから直接変調水平同期信号を生成するように構成すれば，水平同期信号生成装置2008を必ずしも備える必要はない。同様に，変調水平同期信号に対する変調垂直同期信号の変調幅を記憶しておき，第1のクロック変調装置2011が，変調水平同期信号から直接変調垂直同期信号を生成するように構成すれば，垂直同期信号生成装置2007を必ずしも備える必要はない。この際，変調水平同期信号から変調垂直同期信号を生成するのではなく，水平同期信号を受信して変調垂直同期信号を生成するように構成しても良い。さらには，第1のクロック変調装置2011と第2のクロック変調装置2012をひとつの装置として，変調幅テーブル記憶装置の値を制御することで，変調水平同期信号や変調垂直同期信号を生成するように構成すれば，さらに装置数を減らすことができる。

本発明の情報表示装置の第四の実施例を，図8で説明する。すなわち，図8に，画像生成送信装置501に設けられ，画素クロックと同期信号の両方を変調する，本発明の画像生成表示装置を示す。本実施例の画像生成表示装置は，第1の数値列生成装置802，変調画素クロック生成装置801，第2の数値列生成装置804，変調同期信号生成装置803を備える。変調画素クロック生成装置801と変調同期信号生成装置803は，双方向信号線で接続されている。変調画素クロック生成装置は，第1の数値列生成装置の出力値と，バッファ装置からのバッファ不足予告信号，バッファ装置からのバッファ溢れ予告信号，変調同期信号生成装置の出力を用いて変調タイミングを決定する。また，第1の数値列生成装置を用いて，変調幅を選択する。変調画素クロック生成装置801の内部構成は，図６Ｂと同様である。変調同期信号生成装置は，第2の数値列生成装置の出力値と変調画素クロック生成装置から受信した変調画素クロックを元に，変調水平同期信号や変調垂直同期信号を出力する。変調同期信号生成装置803の内部構成は，図７Ｂと同様である。

本実施例において，複数の数値列生成装置を示したが，必ずしも複数用意する必要はなく，ひとつに集約しても良い。また，あえて複数備えることで，変調装置で使用する数値の予測可能性を低くするように構成してもよい。

次に，画像生成表示装置の第五の実施例を，図9で説明する。図9に示す本発明の実施例は，画像生成送信装置901と画像受信表示装置902が，画像情報伝送ケーブル910で接続されており，画像情報伝送ケーブル910は，同期信号線と画素値有効フラグ線と画素クロック線と画素信号線で構成されている。画像生成送信装置901は，画像生成装置903，画像記憶装置904，基準クロック905，バッファ装置906，画素クロック生成装置907，同期信号生成装置908，画素値有効フラグ生成装置909からなる。画像受信表示装置902は，サンプリング装置911，バッファ装置912，タイミング制御装置913，表示装置914からなる。

画像生成装置903は，表示装置に表示するオリジナル画像を生成する。生成方法は，画像生成装置がCPUなどを備えて計算で生成しても良いし，DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置904は，画像生成装置903で生成した画像を記憶する装置であり，DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置904は，オリジナル画像を保持するため，何度も同じ画像を読み出すことができる。基準クロック905は，画像記憶装置904から画像データ（画素値）を読み出してバッファ装置906に書き出す際の動作クロックとして使用される一方，画素クロック生成装置907の参照クロックとしても使用される。バッファ装置906は，画像データの一部を格納するバッファであり，基準クロック905に従って書き込まれ，画素クロックに従って読み出される。画像記憶装置904に記憶された画像は，バッファ装置906を通ることでシリアル化され，画素信号線を通じて，画像受信表示装置902に向けて送信される。

同期信号生成装置908は，画素クロック生成装置907で生成した画素クロックを受け取り，水平同期信号や垂直同期信号を生成する。生成した水平同期信号や垂直同期信号は，同期信号線を通じて，画像受信表示装置902に送信される一方で，画素値有効フラグ生成装置909にも送られる。画素値有効フラグ生成装置909は，画素クロック生成装置907から受信した画素クロックと，同期信号生成装置908から受信した同期信号に応じて，水平同期，垂直同期期間中において画素値が送信されている期間を表すフラグ信号を出力する。前記のフラグ信号は，バッファ装置906に送信されるとともに，画像受信表示装置902に対しても送信される。バッファ装置906は，画素値有効フラグが画素値送信期間中であることを示している期間に，画素クロック生成装置907から受信した画素クロックに同期して，画素値を出力する。

画素クロック，水平同期信号，垂直同期信号，画素値有効フラグ，画素値は，画像情報伝送ケーブル910にまとめて，画像生成送信装置901から画像受信表示装置902に送信する。なお，画素クロック生成装置907は，バッファ装置906から，バッファ不足予告信号やバッファ溢れ予告信号を受け取り，これらの予告信号に応じて，画素クロック速度を遅くしたり早くしたりすることで，バッファ不足やバッファ溢れを防止するように構成する。

画像受信表示装置902は，画素クロック線と画素値有効フラグ線と画素信号線は，サンプリング装置911に接続される。水平同期信号，垂直同期信号を伝送する同期信号線は，タイミング制御装置913に接続される。サンプリング装置911は，画素クロックと画素値有効フラグに従って，画素信号線の値をサンプリングし，バッファ装置912に蓄積する。タイミング制御装置913は，バッファ装置912に蓄積された画素値を表示装置914に送信して表示するためのタイミング情報を生成する。表示装置914は，たとえば液晶素子を用いて後方からのバックライト透過率を制御する方式を用いた液晶モジュールであり，画像表示装置から放射される光が，ユーザに視覚的に認識される。
＜変形例＞
図10に第五の実施例の変形例を示す。上記実施例五の構成における画素クロック生成装置907の代わりに，図10の例では，変調画素クロック生成装置1001と数値列生成装置1002を備える。変調画素クロック生成装置1001は，図9の画素クロック生成装置907と同等機能を内部に備え，さらに数値列生成装置1002から受信した数値列に基づいて画素クロックを変調する装置である。同期信号生成装置や画素値有効フラグ生成装置，バッファ装置が，変調画素クロックに従うことの他は，図9の基本構成と同様に動作する。変調画素クロック生成装置1001および数値列生成装置1002は，図６Ｂと同様の構成である。

次に，画像生成表示装置の第六の実施例を，図11で説明する。図11に，同期信号を変調する本発明の画像生成表示装置1100を示す。本装置では，図9に示す同期信号生成装置908に代えて，画像生成送信装置901が数値列生成装置1102および変調同期信号生成装置1101を備える。変調同期信号生成装置1101は，変調水平同期信号および変調垂直同期信号，水平同期信号および変調垂直同期信号のいずれかを選択的に出力する。変調同期信号生成装置1101および数値列生成装置1102は，図７Ｂと同様の構成である。

本発明の情報表示装置の第七の実施例を，図12(図12A,図12B)で説明する。
図12Aに，画素値有効フラグを変調する，本発明の表示情報変調ユニットの例を示す。本装置では，図9に示す画素値有効フラグ生成装置909に代えて，画像生成送信装置901が変調画素値有効フラグ生成装置1200を構成する数値列生成装置1202および変調画素値有効フラグ生成装置1201を備える。変調画素値有効フラグ生成装置1201は，同期信号生成装置が出力する水平同期信号や垂直同期信号と数値列生成装置1202から受信する数値に従って，画素値有効フラグを変調し，バッファ装置に入力する。画素値有効フラグは，水平同期信号の先頭から任意にずれた位置からオン状態とし，一行分の画素値を出力した後すなわち一行分に相当する画素クロックだけ経過した後に，いったんオフ状態となり，以降の水平同期信号について繰り返す。

図12Bに，本発明の変調画素値有効フラグ生成装置の構成例を示す。変調画素値有効フラグ生成装置1200は，数値列生成装置2109，変調幅テーブル生成装置2104，変調幅テーブル記憶装置2105，変調幅選択装置2108，画素値有効フラグ生成装置2106，クロック変調装置2107を備え，また，水平同期信号，垂直同期信号，画素クロックを受信する参照クロックポート2102，変調画素値有効フラグを出力する変調画素値有効フラグ出力ポート2103を備える。変調幅テーブル生成装置2104は，数値列生成装置2109から数値列を受信して，k個の変調幅δ_pix(0), δ_pix(1), …, δ_pix(k-1)を生成する。これらをひとつのテーブルとして，1つ以上のテーブルを，変調幅テーブル記憶装置2105に記録する。変調幅選択装置2108は，数値列生成装置2109や参照クロックポート2102から受信した信号に従って，タイミングと変調幅を選択し，変調幅テーブル記憶装置2105から読み出す。読み出した変調幅は，クロック変調装置2107に送信する。画素値有効フラグ生成装置2106は，参照クロックポート2102から受信した水平同期信号，垂直同期信号，画素クロックを元に，画素値有効フラグを生成し，クロック変調装置2107に送信する。クロック変調装置2107は，受信した画素値有効フラグと変調幅から，変調画素値有効フラグを生成し，変調画素値有効フラグ出力ポート2103に出力する。ここでは，画素値有効フラグ生成装置2106をクロック変調装置2107と独立な装置として図示した。しかし，変調幅テーブル記憶装置に，水平同期信号，垂直同期信号，画素クロックに対する変調画素値有効フラグの変調幅を記憶しておき，クロック変調装置2107が，水平同期信号，垂直同期信号，画素クロックから直接変調画素値有効フラグを生成するように構成すれば，画素値有効フラグ生成装置2106を必ずしも備える必要はない。

本発明の情報表示装置の第八の実施例を，図13で説明する。図13に示す実施例において，本発明の情報表示装置は，変調画素クロック生成装置1301，第1の数値列生成装置1302，変調同期信号生成装置1303，第2の数値列生成装置1304を備える。本実施例では，画素クロックと併せて水平同期信号や垂直同期信号をも変調することで，画素値の伝送タイミングを大きく撹乱する。変調画素クロック生成装置1302と第1の数値列生成装置1302は，図６Ｂと同様の構成とし，変調同期信号生成装置1303と第2の数値列生成装置1304は，図７Ｂと同様の構成とする。

本発明の情報表示装置の第九の実施例を，図14で説明する。図14に示す実施例において，本発明の情報表示装置は，変調同期信号生成装置1401，第1の数値列生成装置1402，変調画素値有効フラグ生成装置1403，第2の数値列生成装置1404を備える。本実施例では，水平同期信号や垂直同期信号と併せて画素値有効フラグを変調することで，画素値の伝送タイミングを大きく撹乱する。変調同期信号生成装置1401と第1の数値列生成装置1402は，図７Ｂと同様の構成とし，変調画素値有効フラグ生成装置1403と第2の数値列生成装置1404は，図１２Ｂと同様の構成とする。

本発明の情報表示装置の第10の実施例を，図15で説明する。本実施例の情報表示装置は，変調画素クロック生成装置1501，第1の数値列生成装置1502，変調同期信号生成装置1503，第2の数値列生成装置1504，変調画素値有効フラグ生成装置1505，第3の数値列生成装置1506を備える。本実施例では，画素クロック，水平同期信号や垂直同期信号，画素値有効フラグをそれぞれ変調することで，画素値の伝送タイミングを大きく撹乱する。変調画素クロック生成装置1501と第1の数値列生成装置1502は，図６Ｂと同様の構成とし，変調同期信号生成装置1503と第2の数値列生成装置1504は，図７Ｂと同様の構成とし，変調画素値有効フラグ生成装置1505と第3の数値列生成装置1506は，図１２Ｂと同様の構成とする。

本発明の情報表示装置の第11の実施例を，図16で説明する。図16に，画像生成送信装置1601と表示情報変調ユニット1602と画像受信表示装置1603からなる，本発明の情報表示装置の実施例を示す。本実施例において，画像生成送信装置1601と表示情報変調ユニット1602は，第1の画像情報伝送ケーブル1604で接続されており，表示情報変調ユニット1602と画像受信表示装置1603は，第2の画像情報伝送ケーブル1605で接続されている。

画像生成送信装置1601は，内部に備える画像生成装置でオリジナル画像を生成して画像記憶装置に記憶する。画像記憶装置に記録されたオリジナル画像の画素情報は，基準クロックに従って順次，バッファ装置に記録される。画素クロック生成装置は，基準クロックに従って画素クロックを生成する。画素クロックは，同期信号生成装置，画素値有効フラグ生成装置，バッファ装置に入力され，また，画像情報伝送ケーブル1604を通じて送信される。同期信号生成装置は，水平同期信号や垂直同期信号を生成し，画素値有効フラグ生成装置に入力する一方で，画像情報伝送ケーブル1604を通じて送信する。画素値有効フラグ生成装置は，水平同期信号，垂直同期信号，画素クロックを元に，画素値出力期間を表す画素値有効フラグを生成し，バッファ装置に入力する一方で，画像情報伝送ケーブル1604を通じて送信する。バッファ装置は，画素値有効フラグと画素クロックに従って，画素値を画像情報伝送ケーブル1604に出力する。

表示情報変調ユニット1602は，画像情報伝送ケーブル1604を通じて，画素値，画素クロック，画素値有効フラグ，水平同期信号，垂直同期信号を受信する。画素クロック線は，サンプリング装置1611および変調画素クロック生成装置1501に接続される。画素値有効フラグ線，画素値線は，サンプリング装置1611に接続される。水平同期信号や垂直同期信号を含む同期信号線は，変調同期信号生成装置1503に接続される。表示情報変調ユニット1602のサンプリング装置1611は，画素クロックと画素値有効フラグに従って，画素値線の情報をサンプリングし，表示情報変調ユニット1602のバッファ装置1612に記録する。変調画素クロック生成装置1501は，第1の数値列生成装置1502を用いて受信した画素クロックを変調し，変調画素クロックを変調同期信号生成装置1503，変調画素値有効フラグ生成装置1505，バッファ装置1612に入力する一方で，第2の画像情報伝送ケーブル1605に出力する。変調同期信号生成装置1503は，第2の数値列生成装置1504と変調画素クロックを用いて，変調水平同期信号，変調垂直同期信号を生成し，変調画素値有効フラグ生成装置1505に入力する一方で，第2の画像情報伝送ケーブル1605に出力する。変調画素値有効フラグ生成装置1505は，第3の数値列生成装置1506と変調水平同期信号，変調垂直同期信号，変調画素クロックを用いて，変調画素値有効フラグを生成し，バッファ装置1612に入力するとともに第2の画像情報伝送ケーブル1605に出力する。バッファ装置1612は，変調画素クロックと変調画素値有効フラグに基づいて，画素値を第2の画像情報伝送ケーブル1605に出力する。バッファ装置1612は，バッファ不足予告信号，バッファ溢れ予告信号を備え，これらの信号線は，変調画素クロック生成装置1501に接続される。

ここで，変調画素クロック生成装置と第1の数値列生成装置1502は，図６Ｂと同様の構成とし，変調同期信号生成装置と第2の数値列生成装置1504は，図７Ｂと同様の構成とし，変調画素値有効フラグ生成装置と第3の数値列生成装置1506は，図12Bと同様の構成とする。ただし，図６Ｂにおける基準クロック入力ポートは，図16における第1の画像情報伝送ケーブル1604からの画素クロック入力ポートであり，図16における第1の画像情報伝送ケーブル1604からの同期信号線がさらに図７Bにおける変調幅選択装置に接続される。画像受信表示装置1603には，第2の画像情報伝送ケーブル1605の画素クロック線，画素値有効フラグ線，同期信号線，画素値線が接続される。前記の画素クロック線，画素値有効フラグ線，画素値線は，画像受信表示装置1603のサンプリング装置に接続され，前記の同期信号線は，タイミング制御装置に接続される。サンプリング装置は，画素クロックと画素値有効フラグに従って，画素値線の値をサンプリングしてバッファ装置に記録する。タイミング制御装置は，バッファ装置に記憶された値を表示装置に適切に表示するためのタイミング信号を生成する。表示装置には，伝送された画像情報が表示される。

本実施例では，既存の画像生成送信装置と画像受信表示装置の間に，表示情報変調ユニットを取り付けることで，漏洩電磁波を通じた情報傍受を防止する機能を付加するものである。

本発明の情報表示装置の第12の実施例を，図17で説明する。本実施例の情報表示装置は，画像生成送信装置1701と画像受信表示装置1702を備える。本実施例の画像生成送信装置1701は，変調制御装置1703を備える。変調制御装置1703は，画像情報伝送ケーブル1705を通じて，画像受信表示装置1702が備える内部状態保持装置1704の状態を読み取り，第1の数値列生成装置1708，第2の数値列生成装置1707，第3の数値列生成装置1706を制御する。内部状態保持装置1704は，画像受信表示装置1702が像情報伝送ケーブル1705を通じて受信した画像情報を表示できるかどうかを表す情報を保持する。変調制御装置1703は，初期化段階で，複数の変調幅に対する，内部状態保持装置1704の状態を読み取ることで，画像受信表示装置1702が対応可能な変調幅を計測する。この計測結果に基づいて，第1の数値列生成装置1708，第2の数値列生成装置1707，第3の数値列生成装置1706が生成する数値列の値域を設定する。これによって，画素クロックや同期信号や画素値有効フラグを変調しても，安定的に表示を行うことができる。なお，本実施例では，画素クロック，同期信号，画素値有効フラグをすべて変調する装置を備える例を示したが，一部のみを変調するように構成しても良い。また，数値列生成装置を複数備えるように示したが，ひとつに集約して実装することもできることは言うまでもない。

本発明の情報表示装置の第13の実施例を，図18で説明する。図18に示す実施例の情報表示装置では，画像生成送信装置1801と画像受信装置1802を備え，画像生成送信装置1801は，変調画素クロック生成装置，第1の数値列生成装置，変調同期信号生成装置，第2の数値列生成装置，変調画素値有効フラグ生成装置，第3の数値列生成装置のほかに，加算装置1803と第4の数値列生成装置1804を備える。

本実施例の画像生成送信装置1801は，加算装置1803を用いて，画像記憶装置1805から読み出した画素値に，第4の数値列生成装置1804で生成した値を加算して，バッファ装置1806に記録する。第4の数値列生成装置1804は，変調同期信号生成装置1807から同期信号を受信し，フレームごとに同一の数値列を，符号を変えて出力する。すなわち，第1のフレームにおいて，1画素ごとにある数値列α_i（0≦i<画像の画素数，−最大画素値≦α_i≦最大画素値）を出力し，第2のフレームにおいて，数値列−α_iを出力する。すなわち，第1フレームと第2フレームの同一座標の画素値は，平均値がオリジナルの画像に一致することとなる。人間の視覚では，単位時間当たりの平均輝度が認識されるため，このように構成することで，表示画像に影響を与えずに，伝送される画素値を撹乱することができる。本発明の装置では，さらに画素値の伝送タイミングを撹乱するため，傍受者が情報を取得することがさらに困難となる。

本発明のディスプレイ付情報処理装置の第14の実施例を，図26 で説明する。図26は，本実施例の画像生成表示装置を内蔵する端末，例えばＡＴＭ装置や銀行端末の構成例を示している。端末 410 は，画像生成送信装置 411 と画像受信表示装置 414 を備え，画像生成送信装置 411 と画像受信表示装置 414 は，画像情報伝送ケーブル 413 で接続されている。画像生成送信装置 411 と画像情報伝送ケーブル 413の間に表示情報変調ユニット600が設けられている。

表示情報変調ユニット600を具備する画像生成表示装置のより具体的な構成例は，上記各実施例に記載のとおりである。

本実施例によれば，画像情報伝送ケーブルから放射される漏洩電磁波を傍受・解析することを防止することができる。

101：中央演算装置
102：一次記憶装置
103：画像演算装置
104：モニタ（ディスプレイ）
105,108：入出力ポート
106：二次記憶装置
107：内部バス
301：ATM
302：ATM表示部
303：ATM操作部
304：ATMカードリーダ部
305：ATM入出金部
306：ATM制御部
307：ATM記憶部
308：ATM通信部
309：ATMセンサ部
310：ATM音声発生部
400：汎用のコンピュー
401：第1の画像情報伝送ケーブル
403：第2の画像情報伝送ケーブル
404：画像受信表示装置
501, 901, 1601, 1701, 1801, 2204, 2301：画像生成送信装置
502, 902, 1603, 1702, 1802, 2202, 2303：画像受信表示装置
503, 903：画像生成装置
504, 904, 1805：画像記憶装置
505, 905：基準クロック
506, 515, 906, 912, 1806：バッファ装置
507, 907, 1907：画素クロック生成装置
508, 908：同期信号生成装置
509, 909：画素値有効フラグ生成装置
510：同期信号線
511：画素値線
512：サンプリングクロック生成装置
513, 2106：画素値有効フラグ生成装置
514, 911：サンプリング装置
516, 913：タイミング制御装置
517, 914：表示装置
600：表示情報変調ユニット
601, 801, 1001, 1301, 1501：変調画素クロック生成装置
602, 702, 802, 804, 1002, 1102, 1202, 1302, 1304, 1402, 1404, 1502, 1504, 1506,
1706, 1707, 1708, 1804, 1910, 2009：数値列生成装置
701, 803, 1101, 1303, 1401, 1503, 1807：変調同期信号生成装置
910, 1604, 1605, 1705, 2203, 2304, 2305：画像情報伝送ケーブル
1201, 1403, 1505：変調画素値有効フラグ生成装置
1602, 2302：表示情報変調ユニット
1703：変調制御装置
1704：内部状態保持装置
1803：加算装置
1902：基準クロック入力ポート
1903：同期信号入力ポート
1904：変調画素クロック出力ポート
1905, 2005, 2104：変調幅テーブル生成装置
1906, 2006, 2105：変調幅テーブル記憶装置
1908, 2011, 2012, 2107：クロック変調装置
1909, 2010, 2108：変調幅選択装置
2002：画素クロック入力ポート
2003：変調垂直同期信号出力ポート
2004：変調水平同期信号出力ポート
2007：垂直同期信号生成装置
2008：水平同期信号生成装置
2102：同期信号入力ポート
2103：変調画素値有効フラグ出力ポート
2201：端末装置
3401：モニタ
3402：アンテナ
3403：受信装置
3404：結果表示用モニタ。

本発明の代表的なものを示せば、次の通りである。すなわち、本発明はディスプレイに情報を表示させる情報処理装置における表示情報の変調方法であって、前記情報処理装置は、複数の画素値からなる画像のデータを画像情報として生成する画像生成装置と、前記画像情報を記録する画像記憶装置と、前記画像記憶装置から読み出された前記画像情報の複数の画素値を該画素値単位で保持する画素値バッファと、基準クロックを生成する基準クロック生成装置と、前記画素値を読み出すための画素クロックを前記基準クロックから生成すると共に、該画素クロックの周波数を変更するための変調幅のデータを保持した表示情報変調ユニットとを備えており、前記変調幅のデータは、前記基準クロックに従って前記画素値を前記画素値バッファに入力として記録し、該変調幅のデータに基づき複数回変調された前記画素クロックにより前記画素値を前記画素値バッファから読み出して出力したときの入出力で過不足が無いように構成されており、前記画像生成装置で生成された前記画像情報を前記画像記憶装置に記録し、前記画像のデータを前記基準クロックに従って前記画像記憶装置から読み出し前記画素単位で前記画素値バッファに記録し、前記変調幅のデータに基づき前記画素クロックを変調し、前記画素値バッファから、前記変調された画素クロックに従って前記画素値単位で前記画素値を送出することを特徴とする。

画像生成送信装置501は，画像生成装置503，画像記憶装置504，基準クロック505，バッファ装置506，画素クロック生成装置507，同期信号生成装置508，画素値有効フラグ生成装置509を備えている。画像生成装置503は，表示装置に表示するオリジナル画像を生成する。生成方法は，画像生成装置がCPUなどを備えて計算で生成しても良いし，DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置504は，画像生成装置503で生成した画像を記憶する装置であり，DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置504は，オリジナル画像を保持するため，何度も同じ画像を読み出すことができる。
基準クロック505は，画像記憶装置504から画像データ（画素値）を読み出してバッファ装置506に書き出す際の動作クロックとして使用される一方，画素クロック生成装置507の参照クロックとしても使用される。バッファ装置506は，画像データの一部を格納するバッファであり，基準クロック505に従って書き込まれ，画素クロックに従って読み出される。画像記憶装置504に記憶された画像は，バッファ装置506を通ることでシリアル化され，画素信号線(画像情報伝送ケーブル)511を通じて，画像受信表示装置502に向けて送信される。同期信号生成装置508は，画素クロック生成装置507で生成した画素クロックを受け取り，水平同期信号や垂直同期信号を生成する。

図19に，垂直同期信号と水平同期信号の例を示す。垂直同期信号（VSYNC）は，1画面分の表示情報の単位である1フレームの長さを規定する信号である。1フレームは，複数のラインと複数のカラムから行列状に構成されており，通常，0ライン0カラムから開始して，1ラインごと，1カラムごと順次対応する画素情報を伝送する。たとえば，1024×768画素で画面が構成される場合，同期信号を伝送するためのブランク期間を含めて，806ライン1344カラムの情報が伝送される。画像本体は1024×768画素から構成されるため，ブランク期間には，画素値0が伝送される。水平同期信号（HSYNC）は，1ラインの長さを規定する信号である。すなわち，本例では，垂直同期信号の1フレーム期間中に，806回の水平同期信号パルスが生成される。

Claims

ディスプレイを有する情報処理装置における表示情報の変調方法であって、
前記情報処理装置は、画像生成装置と，画像記憶装置と，画素値を保持するｎ段（ｎは自然数）の画素値バッファと，画素値読出クロックを生成するクロック生成装置と，変調幅のデータを保持する表示情報変調ユニットとを備えており，
前記画像生成装置で生成された画像情報を前記画像記憶装置に記録し，
前記画素値読出クロックに同期して前記画像記憶装置に記録された前記画像のデータを画素単位で前記ｎ段の画素値バッファに記録し，
前記変調幅のデータに基き前記画素値読出クロックを変調して、変調クロックを生成し，
前記ｎ段の画素値バッファから前記変調クロックに同期して前記画素値を送出する
ことを特徴とする表示情報の変調方法。
請求項１において，
前記ｎ段の画素値バッファは，前記変調クロックに同期して前記画素値を読み出した際に，前記バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し，前記画素値読出クロックに同期して前記画素値を記録した際に前記バッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出し，
前記表示情報変調ユニットは，前記バッファ不足予告信号を受信した場合に前記画素値読出クロックを減速して前記変調クロックを生成し，前記バッファ溢れ予告信号を受信した場合に前記画素値読出クロックを加速して前記変調クロックを生成する
ことを特徴とする表示情報の変調方法。
請求項１において，
前記表示情報変調ユニットは、変調幅テーブル生成装置と，変調幅テーブル記憶装置と，数値列生成装置を備えており，
前記数値列生成装置から受信した数値列に従って，2以上のkについて，k-1個の変調幅設定値δ₀,δ₁,… ,δ_k-2を生成し，さらに

を生成して前記変調幅テーブル記憶装置に記憶し，
前記数値列生成装置から受信した数値に従って，前記変調幅テーブルから変調幅を選択し，
前記変調幅のデータとして保持する
ことを特徴とする表示情報の変調方法。
請求項３において，
前記表示情報変調ユニットは、変調同期信号生成装置と変調画素値有効フラグ生成装置を備え，
前記数値列生成装置から前記数値を受信し，前記変調クロックを受信して，変調水平同期信号と変調垂直同期信号を生成し，
前記数値列生成装置から前記数値を受信し，前記変調クロックと前記変調水平同期信号と前記垂直同期信号を受信して，変調画素値有効フラグを生成し，前記変調画素値有効フラグを前記ｎ段のバッファ装置に入力する
ことを特徴とする表示情報の変調方法。
請求項４において，
前記ｎ段のバッファ装置は，n < sであり、
前記画像生成装置は，s画素からなる画素値群で構成される画像を生成する
ことを特徴とする表示情報の変調方法。
請求項４において，
前記画像記憶装置から読み出した前記画素値に，前記数値列生成装置から受信した前記数値を加算して，前記ｎ段のバッファ装置に記録する
ことを特徴とする表示情報の変調方法。
請求項１において，
前記表示情報変調ユニットは、前記変調クロックの生成に用いた前記変調幅の平均が所定回数の変調で0となるように制御する
ことを特徴とする表示情報の変調方法。
請求項７において，
前記画素値読出クロックに基いて生成された同期信号を、前記表示情報変調ユニットから読み出した前記変調幅のデータに基き変調して変調同期信号を生成し，
前記ｎ段の画素値バッファから前記変調同期信号に同期して前記画素値を送出する
ことを特徴とする表示情報の変調方法。
請求項７において，
前記画素値読出クロックに基いて生成された水平同期信号及び垂直同期信号に基き、水平同期，垂直同期期間中において前記画素値が送信されている期間を表す画素値有効フラグを出力し、
前記画素値有効フラグが画素値送信期間中であることを示している期間に，前記ｎ段の画素値バッファから前記画素値読出クロックに同期して，前記画素値を出力する
ことを特徴とする表示情報の変調方法。
画像生成送信装置とディスプレイを有する画像受信表示装置とが表示情報変調ユニット及びケーブルを介して接続されており，
前記画像生成送信装置は、画像生成装置と，画像表示装置と，画像記憶装置と，画素値を保持するn段（nは自然数）の画素値バッファと，画素値読出クロックを生成するクロック生成装置とを備えており，
前記画像生成送信装置は，表示情報として生成された画像情報を前記画像記憶装置に記録し，前記画素値読出クロックに同期して前記画像記憶装置に記録された前記画像データを画素単位で前記ｎ段の画素値バッファに記録する機能を備えており，
前記表示情報変調ユニットは，前記画素値読出クロックを、予め与えられた変調幅のデータに基き変調して変調クロックを生成し，前記ｎ段の画素値バッファから前記変調クロックに同期して前記画素値を前記画像受信表示装置に送出する機能を備えている
ことを特徴とするディスプレイを有する情報処理装置。
請求項１０において，
前記ｎ段の画素値バッファは，前記変調クロックに同期して前記画素値を読み出した際に，前記バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し，前記画素値読出クロックに同期して前記画素値を記録した際に前記バッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出する機能を有し，
前記表示情報変調ユニットは、前記バッファ不足予告信号を受信した場合に前記画素値読出クロックを減速して前記変調クロックを生成し，前記バッファ溢れ予告信号を受信した場合に前記画素値読出クロックを加速して前記変調クロックを生成する機能を有する
ことを特徴とするディスプレイを有する情報処理装置。
請求項１１において，
前記表示情報変調ユニットは，クロック変調装置と，変調幅テーブル生成装置と，変調幅テーブル記憶装置と，数値列生成装置とを備えており，
前記変調幅テーブル生成装置は，前記数値列生成装置から受信した数値列に従って，2以上のkについて，k-1個の変調幅設定値δ₀,δ₁,… ,δ_k-2を生成し，さらに

を生成し，前記変調幅テーブル記憶装置に記憶する機能を有し，
前記変調幅テーブル生成装置は，前記数値列生成装置から受信した数値に従って，前記変調幅テーブルから変調幅を選択して，前記クロック変調装置に入力する機能を有する
ことを特徴とするディスプレイを有する情報処理装置。
請求項１２において，
変調同期信号生成装置と，変調画素値有効フラグ生成装置を備え，
前記変調同期信号生成装置は，前記数値列生成装置から前記数値を受信し，前記変調クロックを受信して，変調水平同期信号と変調垂直同期信号を生成する機能を有し，
前記変調画素値有効フラグ生成装置は，前記数値列生成装置から前記数値を受信し，前記変調クロックと前記変調水平同期信号と前記垂直同期信号を受信して，変調画素値有効フラグを生成し，前記変調画素値有効フラグを前記ｎ段のバッファ装置に入力する機能を有する
ことを特徴とするディスプレイを有する情報処理装置。
請求項１２において，
前記画像生成装置は，s画素からなる画素値群で構成される画像を生成する機能を有し，
前記ｎ段のバッファ装置は，n < sである
ことを特徴とするディスプレイを有する情報処理装置。
請求項１４において，
加算装置を備え，前記画像記憶装置から読み出した前記画素値に，前記数値列生成装置から受信した前記数値を加算して，前記ｎ段のバッファ装置に記録する機能を有する
ことを特徴とするディスプレイを有する情報処理装置。
請求項１５において，
変調制御装置を備え，該変調制御装置は，前記数値列生成装置が変調幅テーブル生成装置に出力する前記数値列の最小値と最大値を制御する機能を有する
ことを特徴とするディスプレイを有する情報処理装置。
画素値入力ポートと，ｎ段（nは自然数）の画素値バッファと，画素値サンプリングクロックと，クロック変調装置と，クロック変調幅選択装置とを備え，
前記ｎ段の画素値バッファは、前記画素値入力ポートを前記サンプリングクロックでサンプリングした画素値を０記録する機能を有し，
前記クロック変調装置は，前記クロック変調幅選択装置から読み出したクロック変調幅だけ前記画素値サンプリングクロックを変調した変調クロックを生成し，前記ｎ段の画素値バッファから前記変調クロックに同期して前記画素値を送出する機能を有し，
前記ｎ段の画素値バッファは，前記変調クロックに同期して前記画素値を読み出した際に，バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し，前記変調クロックに同期して前記画素値を記録した際にバッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出する機能を有し，
前記クロック変調装置は，前記バッファ不足予告信号を受信した場合に前記変調クロックを減速し，前記バッファ溢れ予告信号を受信した場合に前記変調クロックを加速する機能を有する
ことを特徴とする表示情報変調装置。
請求項１７において，
前記クロック変調装置は，前記変調クロックの生成に用いた前記変調幅の平均が所定回数の変調で0となるように制御する機能を有する
ことを特徴とする表示情報変調装置。
請求項１８において，
前記クロック変調装置は，前記サンプリングクロックより高速なクロックと低速なクロックを切替えて使う
ことを特徴とする表示情報変調装置。
請求項１７において，
前記クロック変調装置は，前記サンプリングクロックより低速なクロックのみを使うことを特徴とする表示情報変調装置。