JPWO2009147719A1 - Test system - Google Patents
Test system Download PDFInfo
- Publication number
- JPWO2009147719A1 JPWO2009147719A1 JP2010515689A JP2010515689A JPWO2009147719A1 JP WO2009147719 A1 JPWO2009147719 A1 JP WO2009147719A1 JP 2010515689 A JP2010515689 A JP 2010515689A JP 2010515689 A JP2010515689 A JP 2010515689A JP WO2009147719 A1 JPWO2009147719 A1 JP WO2009147719A1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor wafer
- test
- semiconductor
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
半導体ウエハ(300)が搬送されるチャンバと、チャンバ内において固定され、半導体ウエハに形成される複数の半導体チップのパッドと一括して電気的に接続される複数のバンプが設けられた試験用ウエハと、チャンバ内において、半導体ウエハを載置して移動することで、半導体ウエハを試験用ウエハと対向する位置に移動させるウエハステージ(410)と、ウエハステージに対して所定の位置に設けられ、半導体ウエハをウエハステージに載置すべく、ウエハステージに対して半導体ウエハが移動しているときに、半導体ウエハの表面の少なくとも一部をスキャンすることで、半導体ウエハに設けられたアライメントマーク(226)の位置を検出する測定部(406)と、測定部が測定したアライメントマークの位置に基づいて、ウエハステージに載置された半導体ウエハの位置を調整する位置制御部とを備える試験システムを提供し、効率的なアライメントを可能にする。A test wafer provided with a chamber in which a semiconductor wafer (300) is transferred, and a plurality of bumps fixed in the chamber and electrically connected to pads of a plurality of semiconductor chips formed on the semiconductor wafer in a lump And a wafer stage (410) for moving the semiconductor wafer to a position facing the test wafer by placing and moving the semiconductor wafer in the chamber, and a predetermined position with respect to the wafer stage, An alignment mark (226) provided on the semiconductor wafer is scanned by scanning at least a part of the surface of the semiconductor wafer while the semiconductor wafer is moving relative to the wafer stage in order to place the semiconductor wafer on the wafer stage. ) Based on the position of the alignment mark measured by the measurement unit (406) and the measurement unit Providing a test system comprising a position controller for adjusting the position of the placed semiconductor wafer on the wafer stage, to allow for efficient alignment.
Description
本発明は、半導体チップを試験する試験システムに関する。特に本発明は、半導体ウエハに形成された複数の半導体チップを試験する試験システムに関する。 The present invention relates to a test system for testing a semiconductor chip. In particular, the present invention relates to a test system for testing a plurality of semiconductor chips formed on a semiconductor wafer.
半導体ウエハに形成された複数の半導体チップを試験する装置として、ウエハ上の多数のパッド電極に対して一括してコンタクトできるプローブカードを用いた装置が知られている(例えば、特許文献1参照)。当該装置は、プローブカードと、被試験ウエハとを一体に吸着させた状態で検査装置に投入して、高温中での検査等を行う。
しかし、上述した装置では、検査終了後に被試験ウエハおよびプローブカードを検査装置から搬出して、次に検査すべき被試験ウエハを、当該プローブカードに吸着させる。つまり、被試験ウエハだけでなく、プローブカードも検査装置から搬出しなければならない。このため、次の試験では、被試験ウエハおよびプローブカード間のアライメントと、検査装置内におけるプローブカードのアライメントの双方を調整しなければならない。このため、試験の効率が低下してしまう。 However, in the apparatus described above, the wafer under test and the probe card are unloaded from the inspection apparatus after the inspection is completed, and the wafer under test to be inspected next is adsorbed to the probe card. That is, not only the wafer to be tested but also the probe card must be unloaded from the inspection apparatus. For this reason, in the next test, both the alignment between the wafer under test and the probe card and the alignment of the probe card in the inspection apparatus must be adjusted. For this reason, the efficiency of a test will fall.
そこで本発明は、上記の課題を解決することのできる試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Then, an object of this invention is to provide the test system which can solve said subject. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するために、本発明の第1の形態においては、半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、半導体ウエハが搬送されるチャンバと、チャンバ内において固定され、複数の半導体チップのパッドと一括して電気的に接続される複数のバンプが設けられた試験用ウエハと、チャンバ内において、半導体ウエハを載置して移動することで、半導体ウエハを試験用ウエハと対向する位置に移動させるウエハステージと、ウエハステージに対して所定の位置に設けられ、半導体ウエハをウエハステージに載置すべく、ウエハステージに対して半導体ウエハが移動しているときに、半導体ウエハの表面の少なくとも一部をスキャンすることで、半導体ウエハに設けられたアライメントマークの位置を検出する測定部と、測定部が測定したアライメントマークの位置に基づいて、ウエハステージに載置された半導体ウエハの位置を調整する位置制御部とを備える試験システムを提供する。 In order to solve the above-described problem, in a first embodiment of the present invention, a test system for testing a plurality of semiconductor chips formed on a semiconductor wafer, the chamber in which the semiconductor wafer is transferred, and the fixing in the chamber A test wafer provided with a plurality of bumps that are electrically connected to a plurality of semiconductor chip pads at once and a semiconductor wafer placed in the chamber and moved to test the semiconductor wafer When the semiconductor wafer is moved relative to the wafer stage so as to be placed on the wafer stage, the wafer stage being moved to a position opposite to the wafer, and the wafer stage. The position of the alignment mark provided on the semiconductor wafer is detected by scanning at least a part of the surface of the semiconductor wafer. A measuring unit which, based on the position of the alignment mark measurement unit was measured, providing a test system comprising a position controller for adjusting the position of the placed semiconductor wafer on the wafer stage.
本発明の第2の形態においては、半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、半導体ウエハが搬送されるチャンバと、チャンバ内において固定され、複数の半導体チップのパッドと一括して電気的に接続される複数のバンプが設けられた試験用ウエハと、チャンバ内において、半導体ウエハを載置して移動することで、半導体ウエハを試験用ウエハと対向する位置に移動させるウエハステージと、ウエハステージの移動経路に設けられ、ウエハステージに載置された半導体ウエハの表面の少なくとも一部をスキャンすることで、半導体ウエハに設けられたアライメントマークの位置を検出する測定部と、測定部が測定したアライメントマークの位置に基づいて、半導体ウエハの位置を調整する位置制御部とを備える試験システムを提供する。 According to a second aspect of the present invention, there is provided a test system for testing a plurality of semiconductor chips formed on a semiconductor wafer, a chamber in which the semiconductor wafer is transferred, and a pad of the plurality of semiconductor chips fixed in the chamber. And a test wafer provided with a plurality of bumps that are electrically connected together and a semiconductor wafer placed and moved in the chamber to move the semiconductor wafer to a position facing the test wafer A wafer stage to be moved, and a measurement unit that is provided in a movement path of the wafer stage and detects the position of the alignment mark provided on the semiconductor wafer by scanning at least a part of the surface of the semiconductor wafer placed on the wafer stage And a position control unit that adjusts the position of the semiconductor wafer based on the position of the alignment mark measured by the measurement unit Providing a test system comprising a.
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 Note that the above summary of the invention does not enumerate all the necessary features of the invention, and sub-combinations of these feature groups can also be the invention.
10・・・制御装置、20・・・チャンバ、40・・・搬送部、60・・・ウエハカセット、100・・・試験用ウエハ、102・・・ウエハ接続面、104・・・装置接続面、110・・・回路部、112・・・ウエハ側接続パッド、114・・・装置側接続パッド、116・・・スルーホール、117・・・配線、122・・・パターン発生部、124・・・パターンメモリ、126・・・期待値メモリ、128・・・フェイルメモリ、130・・・波形成形部、132・・・ドライバ、134・・・コンパレータ、136・・・タイミング発生部、138・・・論理比較部、140・・・特性測定部、142・・・電源供給部、150・・・中間パッド、204・・・支持部、212・・・装置側異方性導電シート、213・・・貫通孔、214・・・装置側シール部、218・・・ウエハ側異方性導電シート、219・・・貫通孔、220・・・固定リング、222・・・メンブレン、224・・・ウエハ側シール部、226・・・アライメントマーク、230・・・吸気経路、232・・・吸気経路、234・・・減圧部、236・・・減圧器、238・・・減圧器、240・・・貫通孔、242・・・貫通孔、300・・・半導体ウエハ、310・・・半導体チップ、400・・・試験システム、402・・・マザーボード、404・・・パフォーマンスボード、406・・・測定部、407・・・撮像素子、408・・・ウエハトレイ、410・・・ウエハステージ、412・・・水平ステージ、416・・・垂直ステージ、418・・・ステージ支持部、420・・・ガイド部、422・・・試験用ウエハ位置検出部、450・・・位置制御部
DESCRIPTION OF
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、一つの実施形態に係る試験システム400の概要を示す図である。試験システム400は、半導体ウエハ300に形成される複数の半導体チップを試験する。また、試験システム400は、複数の半導体ウエハ300を並列に試験してよい。試験システム400は、制御装置10、複数のチャンバ20、搬送部40、および、ウエハカセット60を備える。
FIG. 1 is a diagram illustrating an outline of a
制御装置10は、試験システム400を制御する。例えば制御装置10は、チャンバ20、搬送部40、および、ウエハカセット60を制御してよい。チャンバ20は、試験すべき半導体ウエハ300を順次受け取り、チャンバ20の内部で半導体ウエハ300を試験する。それぞれのチャンバ20は、独立に半導体ウエハ300を試験してよい。つまり、それぞれのチャンバ20は、他のチャンバ20と同期せずに、半導体ウエハ300を試験してよい。
The
ウエハカセット60は、複数の半導体ウエハ300を格納する。搬送部40は、試験すべき複数の半導体ウエハ300を、それぞれのチャンバ20に順次搬送する。例えば搬送部40は、ウエハカセット60が格納したそれぞれの半導体ウエハ300を、空いているいずれかのチャンバ20内に搬送する。また、搬送部40は、試験が終了した半導体ウエハ300を、チャンバ20から搬出してウエハカセット60に格納してよい。
The
図2は、試験システム400における試験の概要を説明する図である。試験システム400は、試験用ウエハ100を用いて、半導体ウエハ300のそれぞれの半導体チップ310を試験する。試験用ウエハ100は、図1に示したそれぞれのチャンバ20内に、予め設置される。
FIG. 2 is a diagram for explaining the outline of the test in the
試験用ウエハ100は、試験対象の半導体ウエハ300と同一の半導体材料で形成されてよい。例えば、半導体ウエハ300は、円盤状の半導体ウエハであってよい。より具体的には、半導体ウエハ300はシリコン、化合物半導体、その他の半導体ウエハであってよい。
The
また、試験用ウエハ100は、試験対象の半導体ウエハ300と略同一の直径を有してよい。半導体ウエハ300は、チャンバ20内において試験用ウエハ100と対向する所定の位置にアライメントされる。そして、半導体ウエハ300を、試験用ウエハ100と重なるように移動させることで、試験用ウエハ100の複数のウエハ側接続パッド112と、複数の半導体チップ310における検査用のパッドとが、一括して電気的に接続される。
Further, the
例えば半導体ウエハ300は、チャンバ20内においてウエハステージに載置され、ウエハステージにより試験用ウエハ100と対向する位置に移動される。試験用ウエハ100およびウエハステージの相対位置は予め調整される。このため、試験システム400は、半導体ウエハ300を、ウエハステージの表面における所定の位置に載置することで、試験用ウエハ100に対して所定の位置に半導体ウエハ300をアライメントしてよい。
For example, the
試験用ウエハ100の、半導体ウエハ300と対向する面には、半導体チップ310のそれぞれのパッドに対応する、複数のパッドが形成されてよい。なお、試験用ウエハ100および半導体ウエハ300は、直接に接触することで電気的に接続されてよく、また、静電結合、誘導結合等の非接触の結合により、電気的に接続されてもよい。また、試験用ウエハ100および半導体ウエハ300は、光伝送路を介して信号を受け渡してもよい。
A plurality of pads corresponding to the pads of the
試験用ウエハ100は、試験対象の半導体ウエハ300と電気的に接続されることで、制御装置10と、半導体ウエハ300との間で信号を伝送してよい。例えば半導体ウエハ300は、制御装置10が生成した試験信号を、半導体ウエハ300のそれぞれの半導体チップ310に供給してよい。また、試験用ウエハ100は、それぞれの半導体チップ310が出力する信号を、制御装置10に伝送してよい。
The
また、試験用ウエハ100は、複数の半導体チップ310に対応する、複数の回路部110を有してよい。例えば試験用ウエハ100は、複数の半導体チップ310に一対一に対応して、複数の回路部110を有してよい。それぞれの回路部110は、対応する半導体チップ310に供給する信号を生成してよく、また、対応する半導体チップ310が出力する信号を処理してもよい。それぞれの回路部110は、対応する半導体チップ310を独立して試験してよい。この場合、制御装置10は、それぞれの回路部110に、電源電力および制御信号等を供給してよい。
The
図3は、ウエハステージ410の所定の位置に、半導体ウエハ300をアライメントする方法の一例を説明する図である。図3は、ウエハステージ410および半導体ウエハ300の上面図を示す。本例の試験システム400は、ウエハステージ410に対する相対位置が予め定められた測定部406を備える。また、半導体ウエハ300の予め定められた位置にアライメントマーク226が形成される。
FIG. 3 is a diagram for explaining an example of a method for aligning the
測定部406は、半導体ウエハ300をウエハステージ410に載置すべく、ウエハステージ410に対して半導体ウエハ300が移動しているときに、半導体ウエハ300の表面の少なくとも一部をスキャンすることで、半導体ウエハ300に設けられたアライメントマークの位置を検出する。例えば測定部406は、半導体ウエハ300が通過する領域における、予め定められた固定のスキャン位置を撮像するように設けられ、当該スキャン位置を半導体ウエハ300が通過することにより、半導体ウエハ300の表面の少なくとも一部をスキャンしてよい。
The
例えば、半導体ウエハ300において、ウエハステージ410と対向する面にアライメントマーク226が形成される場合、測定部406は、ウエハステージ410に設けられ、上方を通過する半導体ウエハ300を撮像してよい。また、半導体ウエハ300において、ウエハステージ410と対向する面の裏面にアライメントマーク226が形成される場合、測定部406は、ウエハステージ410の上方に設けられ、下方を通過する半導体ウエハ300を撮像してよい。
For example, when the
なお、搬送部40は、半導体ウエハ300を保持して移動させるハンドラの、半導体ウエハ300に対する相対位置を予め制御する。このため、半導体ウエハ300がチャンバ20内に搬送される前に、半導体ウエハ300と、ウエハステージ410との相対位置は、概ね調整されているが、試験システム400は、チャンバ20内において、測定部406を用いて半導体ウエハ300の位置を微調整する。
The
測定部406は、アライメントマーク226の位置に対応する位置に設けられることが好ましい。試験システム400には、半導体ウエハ300におけるアライメントマーク226の位置が予め与えられてよい。上述したように、半導体ウエハ300と、ウエハステージ410との相対位置は、半導体ウエハ300がチャンバ20内に搬送される前に概ね調整されている。
The
このため図3に示すように、測定部406は、半導体ウエハ300の進行方向(以下、Y方向と称する)に対して垂直な方向(以下、X方向と称する)における撮像範囲が、半導体ウエハ300の直径より小さくなるように設けられてよい。例えば測定部406のX方向における撮像範囲は、アライメントマーク226の2〜3倍程度であってよい。測定部406は、X方向におけるアライメントマーク226の位置を検出できるように、X方向に沿って所定のピッチで配列された複数の撮像素子を有する。
For this reason, as shown in FIG. 3, the
また、測定部406は、X方向における位置が変更可能に設けられてよい。試験システム400は、予め与えられるアライメントマーク226の位置データに基づいて、測定部406のX方向における位置を変更してよい。
Moreover, the
また、測定部406は、X方向の軸上において異なる位置に複数設けられてよい。この場合、複数のアライメントマーク226の位置を検出することができるので、より精度よく半導体ウエハ300の位置を検出することができる。
A plurality of
図4は、測定部406がスキャンした画像の一部を示す。上述したように、測定部406は、X方向に沿って複数の撮像素子407を有するので、X方向におけるアライメントマーク226の位置を、撮像素子407のピッチに応じた分解能で検出することができる。撮像素子407のピッチは、アライメントマーク226のX方向における幅より小さいことが好ましい。また、撮像素子407のピッチは、半導体ウエハ300および試験用ウエハ100の端子幅に応じて定まる、アライメント誤差の許容範囲より小さいことが好ましい。試験システム400は、それぞれの測定部406が撮像した画像から、それぞれのアライメントマーク226のX方向における位置を検出する。
FIG. 4 shows a part of an image scanned by the
また、試験システム400の位置制御部は、それぞれの測定部406が、それぞれのアライメントマーク226を検出したタイミングに基づいて、それぞれのアライメントマーク226のY方向における位置を算出してよい。例えば、位置制御部は、それぞれの測定部406がアライメントマーク226を検出してから、ハンドラが半導体ウエハ300をどれだけY方向に移動させてウエハステージ410に載置させたかに基づいて、ウエハステージ410に半導体ウエハ300を載置した後におけるアライメントマーク226のY方向における位置を検出してよい。
Further, the position control unit of the
また、試験システム400の位置制御部は、上述した方法により検出した、それぞれのアライメントマーク226のX方向における位置、および、Y方向における位置に基づいて、半導体ウエハ300の回転量を算出してよい。半導体ウエハ300の回転量とは、ウエハステージ410と平行な面内において、半導体ウエハ300が中心を軸として、正規の位置から回転した量を示す。
Further, the position control unit of the
例えば試験システム400の位置制御部は、検出したそれぞれのアライメントマーク226の位置と、予め与えられるアライメントマーク226の正規位置との回転角を算出してよい。当該回転角は、X方向およびY方向における、アライメントマーク226の検出位置と、アライメントマーク226の正規位置との差分、および、半導体ウエハ300の中心からアライメントマーク226までの距離から求めることができる。試験システム400の位置制御部には、半導体ウエハ300の中心と、アライメントマーク226との距離が予め与えられてよい。
For example, the position control unit of the
試験システム400の位置制御部は、上述した方法により検出した、アライメントマーク226のX方向における位置、Y方向における位置、および、回転量に基づいて、ウエハステージ410を制御してよい。ウエハステージ410は、半導体ウエハ300を載置した状態で、X方向、Y方向、および、回転量を調整できる水平ステージを有する。また、試験システム400の位置制御部は、測定部406が測定したアライメントマーク226の位置に基づいて水平ステージを制御することにより、ウエハステージ410に載置された半導体ウエハ300のX方向、Y方向における位置、および、回転量を調整してよい。
The position control unit of the
図5は、チャンバ20の内部構造の一例を示す図である。チャンバ20には、試験対象の半導体ウエハ300が順次搬送され、チャンバ20内において固定された試験用ウエハ100と電気的に接続される。チャンバ20の内部には、試験用ウエハ100、パフォーマンスボード404、マザーボード402、ウエハトレイ408、ウエハステージ410、ガイド部420、ステージ支持部418、測定部406、および、位置制御部450が設けられる。
FIG. 5 is a diagram illustrating an example of the internal structure of the
試験用ウエハ100は、チャンバ20内において固定される。本例では、試験用ウエハ100は、チャンバ20内のパフォーマンスボード404に固定される。パフォーマンスボード404は、例えば配線が形成されるプリント基板であってよい。また、パフォーマンスボード404は、チャンバ20内のマザーボード402に固定されてよい。マザーボード402は、パフォーマンスボード404を介して、制御装置10と試験用ウエハ100との間で信号を伝送する。上述したように、試験用ウエハ100における半導体ウエハ300と対向する面には、複数のバンプを有するメンブレンが設けられる。試験用ウエハ100は、当該複数のバンプにより、半導体ウエハ300に形成された複数の半導体ウエハ300のパッドと一括して電気的に接続される。
The
ウエハステージ410は、チャンバ20内において、半導体ウエハ300を載置して移動させる。本例では、半導体ウエハ300は、ウエハトレイ408に吸着等により固定され、ウエハステージ410は、ウエハトレイ408を載置する。また、ウエハステージ410は、ガイド部420と、ステージ支持部418を介して接続されており、ガイド部420に沿って移動する。
The
例えば、ガイド部420は、ウエハステージ410を、半導体ウエハ300を搬送部40から受け取る受取位置Aと、試験用ウエハ100と対向する所定の位置Bとの間で、所定の経路で移動させる。ガイド部420は、当該所定の経路に沿って設けられるレールであってよい。
For example, the
ウエハステージ410は、試験用ウエハ100に対向する所定の位置Bに移動してから、半導体ウエハ300を垂直方向に移動させて試験用ウエハ100と電気的に接続させる。ウエハステージ410は、水平ステージ412および垂直ステージ416を有する。
The
水平ステージ412は、ウエハトレイ408を載置し、半導体ウエハ300の表面と水平な面内における半導体ウエハ300の位置を調整する。水平ステージ412は、当該面内におけるX方向およびY方向における半導体ウエハ300の位置、並びに、当該面内における半導体ウエハ300の回転量を調整する。これにより、半導体ウエハ300の各パッドが試験用ウエハ100の各バンプと電気的に接続するように、半導体ウエハ300の位置を調整できる。
The
垂直ステージ416は、水平ステージ412を載置して、水平ステージ412の垂直方向における位置を制御する。例えば垂直ステージ416は、試験用ウエハ100と対向する位置において、半導体ウエハ300を載置した状態の水平ステージ412を試験用ウエハ100に接近させることで、半導体ウエハ300および試験用ウエハ100を電気的に接続させてよい。また、垂直ステージ416が、半導体ウエハ300を、試験用ウエハ100に対して所定の距離まで接近させた後に、半導体ウエハ300と試験用ウエハ100との間の空間を減圧することで、半導体ウエハ300と試験用ウエハ100とを電気的に接続してもよい。また、垂直ステージ416には、ステージ支持部418が固定されてよい。
The
位置制御部450は、図4に関連して説明したように、測定部406が撮像した画像に基づいて、ウエハステージ410の位置を制御する。位置制御部450は、水平ステージ412の位置を制御することにより、半導体ウエハ300の各パッドが、試験用ウエハ100の各バンプと対応する位置に配置されるように、半導体ウエハ300の位置を調整する。
As described with reference to FIG. 4, the
また、試験用ウエハ位置検出部422は、ウエハステージ410に固定され、試験用ウエハ100の位置を予め測定する。例えば試験用ウエハ位置検出部422は、所定の位置Bに配置されたウエハステージ410に対する、試験用ウエハ100のアライメントマークの、水平面内における相対位置を予め測定してよい。水平ステージ412は、水平面内での位置が変動するので、試験用ウエハ位置検出部422は、垂直ステージ416に設けられることが好ましい。
The test wafer
位置制御部450は、試験用ウエハ100および半導体ウエハ300の端子を精度よく接続させるべく、試験用ウエハ位置検出部422が測定した試験用ウエハ100の位置に更に基づいて、水平ステージ412を制御してよい。
The
このような構成により、試験用ウエハ100に対する半導体ウエハ300の位置を調整することができ、半導体ウエハ300の複数の端子と、試験用ウエハ100の複数の端子とを電気的に接続することができる。また、本例の試験用ウエハ100の位置は、チャンバ20内で固定されているので、試験用ウエハ位置検出部422は、半導体ウエハ300を交換するたびに、試験用ウエハ100の位置を測定しなくともよい。試験用ウエハ位置検出部422は、所定の期間毎に、試験用ウエハ100の位置を測定すればよい。このため、複数の半導体ウエハ300を効率よく試験することができる。
With such a configuration, the position of the
以上においては、測定部406は、半導体ウエハ300をウエハステージ410に載置すべく移動させている間に、半導体ウエハ300のアライメントマーク226の位置を検出した。他の例では、測定部406は、半導体ウエハ300をウエハステージ410に載置して、ウエハステージ410が位置Aから位置Bに移動している間に、半導体ウエハ300のアライメントマーク226の位置を検出してもよい。この場合、測定部406は、ウエハステージ410の移動経路上に設けられ、移動するウエハステージ410に載置された半導体ウエハ300の表面の少なくとも一部をスキャンする。
In the above, the
図6は、ウエハステージ410が移動している間に、アライメントマーク226を検出する例を説明する図である。本例の測定部406は、一例としてマザーボード402に対して所定の位置に固定され、下方を通過する半導体ウエハ300の一部を撮像する。本例では、ウエハステージ410の進行方向をY方向として、当該進行方向に垂直な方向をX方向とする。
FIG. 6 is a diagram for explaining an example in which the
本例においても、測定部406は、図3から図5に関連して説明した測定部406と同様の画像を検出する。また、位置制御部450は、測定部406が検出した画像に基づいて、水平ステージ412を制御する。
Also in this example, the
ただし、位置制御部450は、測定部406がアライメントマーク226を検出したときの、ウエハステージ410のY方向における位置に基づいて、アライメントマーク226のY方向における位置を検出してよい。測定部406がアライメントマーク226を検出したときのウエハステージ410のY方向における位置と、図5に示したY方向における位置Bとの差分から、アライメントマーク226のY方向における位置を検出することができる。
However, the
位置制御部450は、このように検出したそれぞれのアライメントマーク226のX方向およびY方向における位置に基づいて、水平ステージ412のX方向およびY方向における位置、および、回転量を調整する。このように、ウエハステージ410の移動中においても、アライメントマーク226のX方向およびY方向における位置を検出して、半導体ウエハ300の位置を調整することができる。
The
図7は、ウエハステージ410が移動している間に、アライメントマーク226を検出する他の例を説明する図である。本例の試験システム400は、一つの測定部406を備える。また、図3に関連して説明した、ウエハステージ410に半導体ウエハ300を搬送している間に、アライメントマーク226を検出する場合においても、同様に一つの測定部406を用いて、アライメントマーク226を検出してよい。
FIG. 7 is a diagram for explaining another example in which the
この場合、半導体ウエハ300には、図7に示すように、X方向の軸上において略同一の位置に、複数のアライメントマーク226が設けられてよい。測定部406は、これらのアライメントマーク226の位置を検出できるように配置される。このような構成によっても、半導体ウエハ300のX方向およびY方向における位置ずれ、および、回転量を検出することができる。
In this case, the
なお、図3から図7においては、矩形のアライメントマーク226を一例として示したが、アライメントマーク226の形状は、当該形状に限定されない。アライメントマーク226は、十字等の所定の形状を有してよい。また、アライメントマーク226は、所定の形状に沿って配列された複数のパッドを有してもよい。
3 to 7 illustrate the
図8は、試験用ウエハ100の断面図の一例である。本例の試験用ウエハ100は、上述したように、制御装置10および半導体ウエハ300との間で信号を伝送する。試験用ウエハ100は、ウエハ側接続パッド112、装置側接続パッド114、スルーホール116、中間パッド150、および、配線117を有する。
FIG. 8 is an example of a cross-sectional view of the
試験用ウエハ100は、図8に示すように、ウエハ接続面102、および、ウエハ接続面102の裏面に形成される装置接続面104を有する。ウエハ接続面102は、半導体ウエハ300と対向する面を指してよい。また、装置接続面104は、制御装置10と電気的に接続される面を指してよい。
As shown in FIG. 8, the
複数のウエハ側接続パッド112は、試験用ウエハ100のウエハ接続面102に形成される。また、ウエハ側接続パッド112は、それぞれの半導体チップ310に対して少なくとも一つずつ設けられる。例えばウエハ側接続パッド112は、それぞれの半導体チップ310のそれぞれの入出力端子に対して、一つずつ設けられてよい。つまり、それぞれの半導体チップ310が複数の入出力端子を有する場合、ウエハ側接続パッド112は、それぞれの半導体チップ310に対して複数個ずつ設けられてよい。
The plurality of wafer
それぞれのウエハ側接続パッド112は、半導体ウエハ300におけるそれぞれの入出力端子と同一の間隔で設けられ、対応する半導体チップ310の入出力端子と電気的に接続される。なお、電気的に接続するとは、2つの部材間で電気信号を伝送可能となる状態を指してよい。例えば、ウエハ側接続パッド112および半導体チップ310の入出力端子は、直接に接触、または、他の導体を介して間接的に接触することで、電気的に接続されてよい。本例のウエハ側接続パッド112は、図10において後述するメンブレンを介して、半導体チップ310の入出力端子と電気的に接続される。メンブレンには、各パッドと対応する位置にバンプが形成される。
The respective wafer
また、ウエハ側接続パッド112および半導体チップ310の入出力端子は、容量結合(静電結合)または誘導結合(磁気結合)等のように、非接触の状態で電気的に接続されてもよい。また、ウエハ側接続パッド112および半導体チップ310の入出力端子の間の伝送線路の一部が、光学的な伝送線路であってもよい。
The wafer
複数の装置側接続パッド114は、試験用ウエハ100の装置接続面104に形成され、パフォーマンスボード404と電気的に接続される。また、装置側接続パッド114は、複数のウエハ側接続パッド112と一対一に対応して設けられる。ここで、装置側接続パッド114は、パフォーマンスボード404の端子と同一の間隔で設けられる。このため図8に示すように、装置側接続パッド114は、ウエハ側接続パッド112とは異なる間隔で設けられてよい。
The plurality of device-
スルーホール116、中間パッド150、および配線117は、試験用ウエハ100に形成され、対応するウエハ側接続パッド112および装置側接続パッド114を電気的に接続する。例えば、中間パッド150は、装置接続面104において、ウエハ側接続パッド112と対向する位置に設けられる。スルーホール116は、一端がウエハ側接続パッド112に接続され、他端が中間パッド150に接続されるように、試験用ウエハ100を貫通して形成される。また、配線117は、装置接続面104において、中間パッド150および装置側接続パッド114を電気的に接続する。このような構成により、配列間隔が異なる装置側接続パッド114およびウエハ側接続パッド112を電気的に接続する。
The through
例えば、ウエハ側接続パッド112は、半導体チップ310の各入力端子と電気的に接続するべく、各入力端子と同一の間隔で配置される。このため、ウエハ側接続パッド112は、例えば図2に示すように、半導体チップ310毎に予め定められた領域に、微小な間隔で設けられる。
For example, the wafer
これに対し、それぞれの装置側接続パッド114は、一つの半導体チップ310に対応する複数のウエハ側接続パッド112の間隔より広い間隔で設けられてよい。例えば装置側接続パッド114は、装置接続面104の面内において、装置側接続パッド114の分布が略均等となるように等間隔に配置されてよい。
On the other hand, the device-
本例の試験用ウエハ100は、半導体ウエハ300と同一の半導体材料で形成されるので、周囲温度が変動したような場合であっても、試験用ウエハ100と半導体ウエハ300との間の電気的な接続を良好に維持することができる。このため、例えば半導体ウエハ300を加熱して試験を行うような場合であっても、半導体ウエハ300を精度よく試験することができる。
Since the
また、試験用ウエハ100が半導体材料で形成されるので、試験用ウエハ100に多数のウエハ側接続パッド112等を容易に形成することができる。例えば、露光等を用いた半導体プロセスにより、ウエハ側接続パッド112、装置側接続パッド114、スルーホール116、および、配線117を容易に形成することができる。このため、多数の半導体チップ310に対応する多数のウエハ側接続パッド112等を、試験用ウエハ100に容易に形成することができる。また、試験用ウエハ100の端子は、導電材料を試験用ウエハ100にメッキ、蒸着等することで形成されてよい。
Further, since the
図9は、回路部110の構成例を示す図である。回路部110は、パターン発生部122、波形成形部130、ドライバ132、コンパレータ134、タイミング発生部136、論理比較部138、特性測定部140、および、電源供給部142を有する。なお、回路部110は、接続される半導体チップ310の入出力ピンのピン毎に、図9に示した構成を有してよい。
FIG. 9 is a diagram illustrating a configuration example of the
パターン発生部122は、試験信号の論理パターンを生成する。本例のパターン発生部122は、パターンメモリ124、期待値メモリ126、および、フェイルメモリ128を有する。パターン発生部122は、パターンメモリ124に予め格納された論理パターンを出力してよい。パターンメモリ124は、試験開始前に制御装置10から与えられる論理パターンを格納してよい。また、パターン発生部122は、予め与えられるアルゴリズムに基づいて当該論理パターンを生成してもよい。
The
波形成形部130は、パターン発生部122から与えられる論理パターンに基づいて、試験信号の波形を成形する。例えば波形成形部130は、論理パターンの各論理値に応じた電圧を、所定のビット期間ずつ出力することで、試験信号の波形を成形してよい。
The
ドライバ132は、波形成形部130から与えられる波形に応じた試験信号を出力する。ドライバ132は、タイミング発生部136から与えられるタイミング信号に応じて、試験信号を出力してよい。例えばドライバ132は、タイミング信号と同一周期の試験信号を出力してよい。ドライバ132が出力する試験信号は、切替部等を介して、対応する半導体チップ310に供給される。
The
コンパレータ134は、半導体チップ310が出力する応答信号を測定する。例えばコンパレータ134は、タイミング発生部136から与えられるストローブ信号に応じて応答信号の論理値を順次検出することで、応答信号の論理パターンを測定してよい。
The
論理比較部138は、コンパレータ134が測定した応答信号の論理パターンに基づいて、対応する半導体チップ310の良否を判定する判定部として機能する。例えば論理比較部138は、パターン発生部122から与えられる期待値パターンと、コンパレータ134が検出した論理パターンとが一致するか否かにより、半導体チップ310の良否を判定してよい。パターン発生部122は、期待値メモリ126に予め格納された期待値パターンを、論理比較部138に供給してよい。期待値メモリ126は、試験開始前に制御装置10から与えられる論理パターンを格納してよい。また、パターン発生部122は、予め与えられるアルゴリズムに基づいて当該期待値パターンを生成してもよい。
The
フェイルメモリ128は、論理比較部138における比較結果を格納する。例えば、半導体チップ310のメモリ領域を試験する場合、フェイルメモリ128は、半導体チップ310のアドレス毎に、論理比較部138における良否判定結果を格納してよい。制御装置10は、フェイルメモリ128が格納した良否判定結果を読み出してよい。例えば、装置側接続パッド114は、フェイルメモリ128が格納した良否判定結果を、試験用ウエハ100の外部の制御装置10に出力してよい。
The
また、特性測定部140は、ドライバ132が出力する電圧または電流の波形を測定する。例えば特性測定部140は、ドライバ132から半導体チップ310に供給する電流または電圧の波形が、所定の仕様を満たすか否かに基づいて、半導体チップ310の良否を判定する判定部として機能してよい。
The
電源供給部142は、半導体チップ310を駆動する電源電力を供給する。例えば電源供給部142は、試験中に制御装置10から与えられる電力に応じた電源電力を、半導体チップ310に供給してよい。また、電源供給部142は、回路部110の各構成要素に駆動電力を供給してもよい。
The
回路部110がこのような構成を有することで、制御装置10の規模を低減した試験システム400を実現することができる。例えば制御装置10として、汎用のパーソナルコンピュータ等を用いることができる。
Since the
図10は、試験用ウエハ100および半導体ウエハ300を電気的に接続する構成例を示す図である。本例の試験システム400は、試験用ウエハ100および半導体ウエハ300を密閉空間内に配置して、当該密閉空間内を減圧することで、試験用ウエハ100および半導体ウエハ300を接近させて、電気的に接続させる。
FIG. 10 is a diagram illustrating a configuration example in which the
より具体的には、試験用ウエハ100が固定されるパフォーマンスボード404、および、半導体ウエハ300を載置するウエハトレイ408の間に密閉空間を形成する。また、パフォーマンスボード404、試験用ウエハ100、および、半導体ウエハ300の間にそれぞれ異方性導電シートを設ける。そして、密閉空間内を減圧することで、試験用ウエハ100等により異方性導電シートを押圧させ、試験用ウエハ100等を電気的に接続させる。このため、試験用ウエハ100は、垂直方向において移動可能なように、パフォーマンスボード404に固定される。
More specifically, a sealed space is formed between the
また、試験用ウエハ100が、水平方向において移動可能な範囲は、試験用ウエハ100および半導体ウエハ300の間における、アライメント誤差の許容範囲内となることが好ましい。例えば、試験用ウエハ100が、水平方向において移動可能な範囲は、試験用ウエハ100および半導体ウエハ300のパッド幅に比べて、十分小さいことが好ましい。
The range in which the
試験用ウエハ100は、支持部204により、パフォーマンスボード404に固定される。支持部204は、装置側異方性導電シート212、装置側シール部214、試験用ウエハ100、ウエハ側異方性導電シート218、メンブレン222、および、固定リング220をパフォーマンスボード404に固定する。
The
装置側異方性導電シート212は、試験用ウエハ100およびパフォーマンスボード404の間に設けられ、押圧されることにより、試験用ウエハ100の電極と、パフォーマンスボード404の電極とを電気的に接続する。試験用ウエハ100は、装置側異方性導電シート212を押圧して、パフォーマンスボード404と電気的に接続できる程度に、パフォーマンスボード404の下面に対する垂直方向の位置が所定の範囲で変位できるように支持される。
The apparatus-side anisotropic
装置側シール部214は、メンブレン222のパフォーマンスボード404側の面の周縁部に沿って設けられ、メンブレン222におけるパフォーマンスボード404側の面の周縁部、および、パフォーマンスボード404の間をシールする。装置側シール部214は、メンブレン222が装置側異方性導電シート212を介してパフォーマンスボード404と導通できる程度に、弾性を有する弾性材料で形成されてよい。
The device-
ウエハ側異方性導電シート218は、試験用ウエハ100およびメンブレン222の間に設けられる。ウエハ側異方性導電シート218は、押圧されることで、試験用ウエハ100の半導体ウエハ300側の面に設けられたウエハ側接続端子と、メンブレン222のバンプ端子とを電気的に接続する。
The wafer side anisotropic
メンブレン222は、ウエハ側異方性導電シート218および半導体ウエハ300の間に設けられる。メンブレン222は、半導体ウエハ300の端子と、試験用ウエハ100のウエハ側接続端子とを電気的に接続するバンプ端子を有してよい。固定リング220は、メンブレン222を装置側シール部214に対して固定する。
The
例えば固定リング220は、メンブレン222における半導体ウエハ300側の面の周縁部に沿って環状に設けられてよい。固定リング220の内径は、ウエハ側異方性導電シート218および半導体ウエハ300の直径より大きくてよい。
For example, the fixing
メンブレン222は、固定リング220と略同一直径の円形状を有しており、端部が固定リング220に固定される。装置側異方性導電シート212、試験用ウエハ100、および、ウエハ側異方性導電シート218は、メンブレン222およびパフォーマンスボード404の間に配置され、メンブレン222により、パフォーマンスボード404に対して所定の位置に保持される。図10に示すように、装置側異方性導電シート212、試験用ウエハ100、および、ウエハ側異方性導電シート218と、装置側シール部214との間には、隙間が設けられてよい。このような構成により、半導体ウエハ300でメンブレン222を押圧することで、半導体ウエハ300と試験用ウエハ100とを電気的に接続することができる。
The
支持部204は、固定リング220を支持することにより、メンブレン222等を支持してよい。支持部204は、メンブレン222が、パフォーマンスボード404の下面に対して所定の範囲で接近できるように、試験用ウエハ100を支持する。例えば支持部204は、固定リング220の下端が、パフォーマンスボード404の下面から所定の距離以上はなれないように、パフォーマンスボード404の下面から所定の距離だけ離れた位置で、固定リング220の下端を支持してよい。
The
ウエハトレイ408は、所定の位置に配置された場合に、パフォーマンスボード404と密閉空間を形成するように設けられる。本例のウエハトレイ408は、パフォーマンスボード404、装置側シール部214、および、ウエハ側シール部224と、密閉空間を形成する。また、ウエハトレイ408は、当該密閉空間側の面に、半導体ウエハ300を載置する。
The
ウエハ側シール部224は、ウエハトレイ408の表面において、メンブレン222の周縁部に対応する領域に沿って設けられ、メンブレン222におけるウエハトレイ側の面の周縁部、および、ウエハトレイ408の間をシールする。ウエハ側シール部224は、ウエハトレイ408の表面において環状に形成されてよい。
The wafer-
また、ウエハ側シール部224は、ウエハトレイ408の表面からの距離が大きくなるに従い、環状の直径が大きくなるようなリップ状に形成されてよい。ウエハ側シール部224は、メンブレン222に押し付けられた場合に、その押圧力に応じて先端がたわむことで、メンブレン222と半導体ウエハ300との距離を接近させる。また、ウエハ側シール部224は、メンブレン222に押し付けられていない状態における、ウエハトレイ408の表面からの高さが、半導体ウエハ300の高さより高くなるように形成される。
Further, the wafer-
図5に関連して説明した垂直ステージ416は、ウエハ側シール部224の上端部が、メンブレン222と密着する位置まで、ウエハトレイ408を移動させる。このような構成により、パフォーマンスボード404、ウエハトレイ408、装置側シール部214、および、ウエハ側シール部224により、試験用ウエハ100および半導体ウエハ300を格納する密閉空間を形成することができる。なお、水平ステージ412は、垂直ステージ416が、ウエハトレイ408を垂直方向に移動させる前に、半導体ウエハ300の水平面内における位置および傾きを調整することが好ましい。
The
減圧部234は、パフォーマンスボード404、ウエハトレイ408、装置側シール部214、および、ウエハ側シール部224により形成される、パフォーマンスボード404およびウエハトレイ408の間の密閉空間を減圧する。減圧部234は、ウエハステージ410がウエハトレイ408を移動させて、上述した密閉空間が形成された後に、当該密閉空間を減圧する。
The
これにより減圧部234は、ウエハトレイ408をパフォーマンスボード404に対して所定の位置まで接近させる。ウエハトレイ408は、当該所定の位置に配置されることで、装置側異方性導電シート212およびウエハ側異方性導電シート218に押圧力を印加して、パフォーマンスボード404および試験用ウエハ100を電気的に接続させ、且つ、試験用ウエハ100および半導体ウエハ300を電気的に接続させる。
As a result, the
また、ウエハ側シール部224は、固定リング220の内側において、メンブレン222と接触してよい。この場合、メンブレン222により、密閉空間が、パフォーマンスボード404側の空間と、ウエハトレイ408側の空間に分断されてしまう。このため、メンブレン222には、これらの空間を接続する貫通孔242が設けられることが好ましい。
Further, the wafer
また、試験用ウエハ100、装置側異方性導電シート212、および、ウエハ側異方性導電シート218にも、貫通孔240、貫通孔213、および、貫通孔219が設けられることが好ましい。メンブレン222、試験用ウエハ100、装置側異方性導電シート212、および、ウエハ側異方性導電シート218に設けられる貫通孔は、それぞれの面内において略均等に分散配置されることが好ましい。このような構成により、密閉空間を減圧する過程で吸気される空気は、多数の貫通孔により分散して流動する。なお、貫通孔242、貫通孔240、貫通孔213、および、貫通孔219は、対応する位置に設けられてよく、また、それぞれ異なる位置に設けられてもよい。
Moreover, it is preferable that the
このため、密閉空間を減圧する過程において、装置側異方性導電シート212、および、ウエハ側異方性導電シート218にかかる押圧力が、それぞれの面内において略均等に分散され、減圧過程における応力歪を大幅に低減することができる。このため、試験用ウエハ100の割れ、異方性導電シートの歪み等を防ぐことができる。このような構成により、一つの減圧部234で、パフォーマンスボード404およびメンブレン222の間の空間と、メンブレン222および半導体ウエハ300の間の空間とを減圧することができる。
For this reason, in the process of depressurizing the sealed space, the pressing force applied to the apparatus-side anisotropic
また、減圧部234は、半導体ウエハ300をウエハトレイ408に吸着させてよい。本例の減圧部234は、密閉空間用の減圧器236と、半導体ウエハ用の減圧器238とを有する。また、ウエハトレイ408には、密閉空間用の吸気経路232と、半導体ウエハ用の吸気経路230とが形成される。
Further, the
このような構成により、パフォーマンスボード404に固定される試験用ウエハ100と、半導体ウエハ300とを電気的に接続することができる。上述したように、試験用ウエハ100が、パフォーマンスボード404に固定されているので、試験用ウエハ100および半導体ウエハ300の間のアライメントを容易に行うことができる。
With such a configuration, the
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 Although the invention has been described using the embodiment, the technical scope of the invention is not limited to the scope described in the embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the invention.
Claims (9)
前記半導体ウエハが搬送されるチャンバと、
前記チャンバ内において固定され、複数の前記半導体チップのパッドと一括して電気的に接続される複数のバンプが設けられた試験用ウエハと、
前記チャンバ内において、前記半導体ウエハを載置して移動することで、前記半導体ウエハを前記試験用ウエハと対向する位置に移動させるウエハステージと、
前記ウエハステージに対して所定の位置に設けられ、前記半導体ウエハを前記ウエハステージに載置すべく、前記ウエハステージに対して前記半導体ウエハが移動しているときに、前記半導体ウエハの表面の少なくとも一部をスキャンすることで、前記半導体ウエハに設けられたアライメントマークの位置を検出する測定部と、
前記測定部が測定した前記アライメントマークの位置に基づいて、前記ウエハステージに載置された前記半導体ウエハの位置を調整する位置制御部と
を備える試験システム。A test system for testing a plurality of semiconductor chips formed on a semiconductor wafer,
A chamber in which the semiconductor wafer is transferred;
A test wafer provided with a plurality of bumps fixed in the chamber and electrically connected to a plurality of pads of the semiconductor chip in a lump;
A wafer stage that moves the semiconductor wafer to a position facing the test wafer by placing and moving the semiconductor wafer in the chamber;
At least a surface of the semiconductor wafer provided at a predetermined position with respect to the wafer stage, when the semiconductor wafer is moving relative to the wafer stage to place the semiconductor wafer on the wafer stage; A measurement unit that detects the position of the alignment mark provided on the semiconductor wafer by scanning a part,
A test system comprising: a position control unit that adjusts a position of the semiconductor wafer placed on the wafer stage based on the position of the alignment mark measured by the measurement unit.
前記位置制御部は、前記測定部が測定した前記アライメントマークの位置に基づいて、前記半導体ウエハの前記垂直方向における位置を調整する
請求項1に記載の試験システム。The measurement unit includes a plurality of imaging elements arranged in a vertical direction substantially perpendicular to the moving direction of the wafer stage, and the alignment mark in the vertical direction is based on the position of the imaging element that images the alignment mark. Detects the position of
The test system according to claim 1, wherein the position control unit adjusts the position of the semiconductor wafer in the vertical direction based on the position of the alignment mark measured by the measurement unit.
請求項2に記載の試験システム。The test system according to claim 2, wherein the position control unit adjusts the position of the semiconductor wafer placed on the wafer stage in the traveling direction based on timing when the measurement unit detects the alignment mark. .
請求項3に記載の試験システム。The test system according to claim 3, wherein the measurement units are respectively provided at different positions on the vertical axis.
請求項1に記載の試験システム。The test system according to claim 1, wherein the position control unit adjusts a rotation amount of the semiconductor wafer placed on the wafer stage based on a timing difference at which each measurement unit detects the alignment mark.
請求項5に記載の試験システム。The test system according to claim 5, wherein the position control unit is given in advance a distance between the center of the semiconductor wafer and the alignment mark, and further adjusts the rotation amount of the semiconductor wafer based on the distance.
前記半導体ウエハが搬送されるチャンバと、
前記チャンバ内において固定され、複数の前記半導体チップのパッドと一括して電気的に接続される複数のバンプが設けられた試験用ウエハと、
前記チャンバ内において、前記半導体ウエハを載置して移動することで、前記半導体ウエハを前記試験用ウエハと対向する位置に移動させるウエハステージと、
前記ウエハステージの移動経路に設けられ、前記ウエハステージに載置された前記半導体ウエハの表面の少なくとも一部をスキャンすることで、前記半導体ウエハに設けられたアライメントマークの位置を検出する測定部と、
前記測定部が測定した前記アライメントマークの位置に基づいて、前記半導体ウエハの位置を調整する位置制御部と
を備える試験システム。A test system for testing a plurality of semiconductor chips formed on a semiconductor wafer,
A chamber in which the semiconductor wafer is transferred;
A test wafer provided with a plurality of bumps fixed in the chamber and electrically connected to a plurality of pads of the semiconductor chip in a lump;
A wafer stage that moves the semiconductor wafer to a position facing the test wafer by placing and moving the semiconductor wafer in the chamber;
A measuring unit that is provided in a movement path of the wafer stage and detects a position of an alignment mark provided on the semiconductor wafer by scanning at least a part of a surface of the semiconductor wafer placed on the wafer stage; ,
A test system comprising: a position control unit that adjusts the position of the semiconductor wafer based on the position of the alignment mark measured by the measurement unit.
請求項7に記載の試験システム。The test according to claim 7, wherein the position control unit adjusts the position of the semiconductor wafer in the traveling direction based on the position of the wafer stage in the traveling direction when the measurement unit detects the alignment mark. system.
請求項8に記載の試験システム。The said position control part adjusts the rotation amount of the said semiconductor wafer based on each position in the said advancing direction of the said wafer stage when each said measurement part detects the said alignment mark. Test system.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/060171 WO2009147719A1 (en) | 2008-06-02 | 2008-06-02 | Test system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147719A1 true JPWO2009147719A1 (en) | 2011-10-20 |
JP5368440B2 JP5368440B2 (en) | 2013-12-18 |
Family
ID=41397810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515689A Expired - Fee Related JP5368440B2 (en) | 2008-06-02 | 2008-06-02 | Test system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5368440B2 (en) |
TW (1) | TW200952106A (en) |
WO (1) | WO2009147719A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6308639B1 (en) * | 2017-08-07 | 2018-04-11 | 株式会社テクノホロン | Probing station |
JP6471401B1 (en) * | 2017-10-31 | 2019-02-20 | 合同会社Pleson | Semiconductor wafer test unit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105432B2 (en) * | 1986-10-09 | 1995-11-13 | タツモ株式会社 | Substrate automatic alignment device |
JPH11274252A (en) * | 1998-03-19 | 1999-10-08 | Mitsubishi Electric Corp | Device and method for checking semiconductor device |
JP2000164655A (en) * | 1998-11-24 | 2000-06-16 | Matsushita Electric Ind Co Ltd | Method and device for alignment |
JP4423991B2 (en) * | 2003-02-18 | 2010-03-03 | Jsr株式会社 | Anisotropic conductive connector, probe member, wafer inspection apparatus and wafer inspection method |
JP4867219B2 (en) * | 2005-07-14 | 2012-02-01 | 株式会社デンソー | Inspection device and positioning method of inspection device |
-
2008
- 2008-06-02 WO PCT/JP2008/060171 patent/WO2009147719A1/en active Application Filing
- 2008-06-02 JP JP2010515689A patent/JP5368440B2/en not_active Expired - Fee Related
-
2009
- 2009-06-01 TW TW098118028A patent/TW200952106A/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200952106A (en) | 2009-12-16 |
JP5368440B2 (en) | 2013-12-18 |
WO2009147719A1 (en) | 2009-12-10 |
TWI379369B (en) | 2012-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113905B2 (en) | Test system and probe device | |
KR102396428B1 (en) | Apparatus and method for testing semiconductor | |
JP5588347B2 (en) | Probe apparatus and test apparatus | |
KR100968131B1 (en) | Probe device and method of regulating contact pressure between object to be inspected and probe | |
JP4722227B2 (en) | Test wafer unit and test system | |
JP5208208B2 (en) | Manufacturing method and test wafer unit | |
KR20090091236A (en) | Probe card analysis system and method | |
JP7153556B2 (en) | Temperature measurement member, inspection device and temperature measurement method | |
US9915698B2 (en) | Device of contacting substrate with probe card and substrate inspection apparatus having same | |
JP4857628B2 (en) | Magnetic sensor module inspection method | |
JP5368440B2 (en) | Test system | |
JP2020047849A (en) | Inspection device and inspection method | |
JP2011108695A (en) | Semiconductor inspection device, method of inspecting semiconductor device, and inspection program of semiconductor device | |
JP2006019537A (en) | Probe device | |
WO2009130793A1 (en) | Test system and probe apparatus | |
JP4817830B2 (en) | Prober, probe contact method and program therefor | |
JP5351151B2 (en) | Test system | |
KR20080108641A (en) | Apparatus for measuring and calibrating error of wafer prober | |
JP2010122108A (en) | Probe card, and test method using the same for semiconductor testing device | |
KR101040285B1 (en) | Apparatus Measuring Pressure of Z-axis for WAFER PROBER | |
JP7199675B1 (en) | Probe card inspection device | |
JP2014106216A (en) | Camera for aligning probe tip with electrode of body to be inspected | |
JPWO2009047836A1 (en) | Probe card, inspection apparatus and inspection method | |
KR20090068602A (en) | Apparatus for electrical die sorting, method for measuring planarity of needle | |
JP2022162942A (en) | Device for positioning between prober pogo pin and performance board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |