JPWO2008133243A1 - BST-based dielectric layer, capacitor layer forming material including the BST-based dielectric layer, capacitor layer constituent member with electrode circuit, and printed wiring board including a built-in capacitor circuit - Google Patents

BST-based dielectric layer, capacitor layer forming material including the BST-based dielectric layer, capacitor layer constituent member with electrode circuit, and printed wiring board including a built-in capacitor circuit Download PDF

Info

Publication number
JPWO2008133243A1
JPWO2008133243A1 JP2008521667A JP2008521667A JPWO2008133243A1 JP WO2008133243 A1 JPWO2008133243 A1 JP WO2008133243A1 JP 2008521667 A JP2008521667 A JP 2008521667A JP 2008521667 A JP2008521667 A JP 2008521667A JP WO2008133243 A1 JPWO2008133243 A1 JP WO2008133243A1
Authority
JP
Japan
Prior art keywords
layer
capacitor
dielectric layer
bst
based dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008521667A
Other languages
Japanese (ja)
Inventor
菅野 明弘
明弘 菅野
晶子 杉岡
晶子 杉岡
直彦 阿部
直彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of JPWO2008133243A1 publication Critical patent/JPWO2008133243A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

発熱による温度変化があっても、容量密度の変化が小さな誘電層等を提供することを目的とする。この目的を達成するため、キャパシタ回路の製造に用いるBST系誘電層において、当該BST系誘電層はバリウムとストロンチウムとの組成バランスが、BaXSr1−XTiO3(0.8≦X<1)の関係を満たし、その厚さが0.3μm〜0.7μmであることを特徴としたBST系誘電層を採用する。また、当該BST系誘電層の片面側に下部電極形成層、他面側に上部電極形成層を備えるプリント配線板のキャパシタ層形成材等を提供する。An object of the present invention is to provide a dielectric layer having a small change in capacitance density even when there is a temperature change due to heat generation. In order to achieve this object, in the BST type dielectric layer used for manufacturing the capacitor circuit, the BST type dielectric layer has a composition balance of barium and strontium satisfying the relationship of BaXSr1-XTiO3 (0.8 ≦ X <1). A BST-based dielectric layer having a thickness of 0.3 μm to 0.7 μm is employed. Also provided is a capacitor layer forming material for a printed wiring board having a lower electrode forming layer on one side of the BST-based dielectric layer and an upper electrode forming layer on the other side.

Description

本件出願に係る発明は、BST系誘電層、そのBST系誘電層を備えるキャパシタ層形成材、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板に関する。   The invention according to the present application relates to a BST-based dielectric layer, a capacitor layer forming material including the BST-based dielectric layer, a capacitor layer constituent member with an electrode circuit, and a printed wiring board including a built-in capacitor circuit.

キャパシタの形成に使用できるような誘電層は、種々の方法で形成される。例えば、特許文献1に開示の化学的気相反応法(CVD法)、特許文献2に開示のスパッタリング蒸着法、特許文献3に開示のゾル−ゲル法等が用いられる。   Dielectric layers that can be used to form capacitors are formed in a variety of ways. For example, the chemical vapor phase reaction method (CVD method) disclosed in Patent Document 1, the sputtering vapor deposition method disclosed in Patent Document 2, the sol-gel method disclosed in Patent Document 3, and the like are used.

そして、この誘電層を構成する材料には、例えば、ニオブ酸リチウムLiNbO、硼酸リチウムLi、PbZrTiO、BaTiO、SrTiO、PbLaZrTiO、PbCaZrTiO、LiTaO、ZnO、Ta等の酸化物誘電材料が用いられる。Examples of the material constituting the dielectric layer include lithium niobate LiNbO 3 , lithium borate Li 2 B 4 O 7 , PbZrTiO 3 , BaTiO 3 , SrTiO 3 , PbLaZrTiO 3 , PbCaZrTiO 3 , LiTaO 3 , ZnO, An oxide dielectric material such as 2 O 5 is used.

そして、上述のような誘電層は、特許文献3にあるように、当該誘電層の両面に導電層を設けたキャパシタ層形成材の状態で、市場に供給される場合がある。かかる場合、当該キャパシタ層形成材は、その導電層を、エッチング等により所望の形状に加工してキャパシタ回路を形成し、プリント配線板の内蔵キャパシタ層を構成するのに用いられる。   The dielectric layer as described above may be supplied to the market in the state of a capacitor layer forming material in which conductive layers are provided on both surfaces of the dielectric layer, as described in Patent Document 3. In this case, the capacitor layer forming material is used to form a capacitor circuit by processing the conductive layer into a desired shape by etching or the like, and to constitute a built-in capacitor layer of a printed wiring board.

このプリント配線板に関しても、近年の電子機器、電気製品のダウンサイジングの要求から、小型化が要求される。このとき、小型化と同時に、電子機器、電気製品の高機能化、高速化を進めようとすると、プリント配線板に搭載する電子部品等からの発熱の問題がある。即ち、当該電子部品に関しても、発熱による温度変化があっても、その性能が変化しないという性能が求められることは当然である。   The printed wiring board is also required to be downsized due to the recent demand for downsizing electronic devices and electrical products. At this time, there is a problem of heat generation from an electronic component or the like mounted on a printed wiring board if an attempt is made to increase the functionality and speed of electronic devices and electrical products simultaneously with downsizing. That is, it is natural that the electronic component is required to have a performance that does not change even if the temperature changes due to heat generation.

そして、特許文献4には、比誘電率が高く、リーク電流が小さく、物理特性および電気特性の安定した誘電体薄膜を提供すること、および高容量かつ信頼性の高い薄膜コンデンサなどの薄膜誘電体素子およびその製造方法が開示されている。この特許文献5の内容を具体的に言えば、組成式が(BaSr(1−x)TiO(0.5<x≦1.0、0.96<a≦1.00)で表される酸化物、例えば、チタン酸バリウムストロンチウムを含有し、厚みが500nm以下である誘電体薄膜および、該誘電体薄膜を導電性電極上に形成した後に酸化性ガス雰囲気下でアニールする工程を含む薄膜誘電体素子の製造方法である。Patent Document 4 discloses that a dielectric thin film having a high relative dielectric constant, a small leakage current, a stable physical property and electrical property, and a thin film dielectric such as a thin film capacitor having a high capacity and high reliability. An element and a method for manufacturing the element are disclosed. Specifically, the content of this patent document 5 is expressed by the formula (Ba x Sr (1-x) ) a TiO 3 (0.5 <x ≦ 1.0, 0.96 <a ≦ 1.00). A dielectric thin film containing an oxide represented by, for example, barium strontium titanate and having a thickness of 500 nm or less, and a step of annealing in an oxidizing gas atmosphere after forming the dielectric thin film on a conductive electrode Is a manufacturing method of a thin film dielectric element including

特開2001−358303号公報JP 2001-358303 A 特開平07−294862号公報JP 07-294862 A 特表2002−539634号公報JP 2002-539634 Gazette 特開2006−140136号公報JP 2006-140136 A

しかしながら、誘電層の性質として、雰囲気温度の変化によって電気容量等の変化が大きく温度特性に欠ける場合がある。プリント配線板の内蔵キャパシタは、電気及び電子部品の省電力化を図り、動作安定性を確保するために用いられる。従って、雰囲気温度が上昇することで、プリント配線板の内蔵キャパシタの電気容量が変化すると、電気及び電子製品が、設計通りの性能を発揮しないばかりか、消費電力までが保証消費電力を上回るようになり、好ましくない。従って、市場では、酸化物誘電層の温度特性の改善が求められてきた。   However, as a property of the dielectric layer, there is a case where a change in electric capacity or the like is large due to a change in the atmospheric temperature and lacks in temperature characteristics. The built-in capacitor of the printed wiring board is used to save electric power and ensure operational stability. Therefore, if the capacitance of the built-in capacitor of the printed wiring board changes due to the rise in ambient temperature, not only will the electrical and electronic products not perform as designed, but the power consumption will exceed the guaranteed power consumption. It is not preferable. Accordingly, there has been a demand in the market for improving the temperature characteristics of oxide dielectric layers.

そこで、本件発明者等は鋭意研究の結果、BST系誘電層に関して、以下に述べる発明内容をもって、上記課題の解決が可能なことに想到した。   Accordingly, as a result of intensive studies, the inventors of the present invention have come up with the idea that the BST-based dielectric layer can solve the above-mentioned problems with the contents of the invention described below.

本件発明に係るBST系誘電層: 本件発明に係るBST系誘電層は、キャパシタ回路の製造に用いるBST系誘電層において、当該BST系誘電層はバリウムとストロンチウムとの組成バランスが、以下の化2の関係を満たし、その厚さが0.3μm〜0.7μmであることを特徴としたものである。 BST-based dielectric layer according to the present invention: The BST-based dielectric layer according to the present invention is a BST-based dielectric layer used for manufacturing a capacitor circuit. The BST-based dielectric layer has a composition balance of barium and strontium as shown in the following chemical formula 2 The thickness is 0.3 μm to 0.7 μm.

Figure 2008133243
Figure 2008133243

本件発明に係るキャパシタ層形成材: 本件発明に係るキャパシタ層形成材は、上記BST系誘電層の片面側に下部電極形成層、他面側に上部電極形成層を備えることを特徴としたものである。 Capacitor layer forming material according to the present invention: The capacitor layer forming material according to the present invention comprises a lower electrode forming layer on one side of the BST-based dielectric layer and an upper electrode forming layer on the other side. is there.

本件発明に係るキャパシタ層形成材の前記下部電極形成層は、厚さが1μm〜100μmであるニッケル層又はニッケル合金層であることが好ましい。   The lower electrode forming layer of the capacitor layer forming material according to the present invention is preferably a nickel layer or a nickel alloy layer having a thickness of 1 μm to 100 μm.

本件発明に係るキャパシタ層形成材の前記上部電極形成層は、厚さが100nm〜50μmである銅、ニッケル、金又はこれらの合金からなることが好ましい。   The upper electrode forming layer of the capacitor layer forming material according to the present invention is preferably made of copper, nickel, gold, or an alloy thereof having a thickness of 100 nm to 50 μm.

以上に述べた本件発明に係るキャパシタ層形成材は、プリント配線板の内蔵キャパシタ層の構成に用いることが好ましい。   The capacitor layer forming material according to the present invention described above is preferably used for the configuration of the built-in capacitor layer of the printed wiring board.

本件発明に係る電極回路付キャパシタ層構成部材: 本件発明に係る電極回路付キャパシタ層構成部材は、上記キャパシタ層形成材の下部電極形成層と他面側に上部電極形成層との少なくとも一方をエッチング加工してキャパシタ電極回路を形成したことを特徴としたものである。 Capacitor layer constituent member with electrode circuit according to the present invention: The capacitor layer constituent member with electrode circuit according to the present invention is formed by etching at least one of the lower electrode forming layer and the upper electrode forming layer on the other surface side of the capacitor layer forming material. The capacitor electrode circuit is formed by processing.

本件発明に係るプリント配線板: 本件発明に係るプリント配線板は、上記電極回路付キャパシタ層構成部材をプリント配線板の内蔵キャパシタ層として用いたことを特徴とするものである。 Printed wiring board according to the present invention: The printed wiring board according to the present invention is characterized in that the capacitor layer constituent member with electrode circuit is used as a built-in capacitor layer of the printed wiring board.

本件発明に係るBST系誘電層は、BaSr1−XTiO (0.8≦X<1)の組成バランスを備え、且つ、その厚さを制御することで、従来得られなかったレベルの温度特性を示し、電気容量の変化率が小さくなる。即ち、当該BST系誘電層の使用環境の温度が、100℃付近に上昇しても、従来使用されてきた組成のBST系誘電層と比べて、極めて良好な温度特性を示す。従って、本件発明に係るBST系誘電層を備えるキャパシタ層形成材は、良好な温度特性を備えることになる。更に、当該BST系誘電層に樹脂成分を含有させることで、上部電極と下部電極との短絡不良の発生を減少させ、リーク電流を小さくして、キャパシタ特性の向上を図ることが出来る。そして、本件発明に係るBST系誘電層を備えるキャパシタ層形成材を用いることで、キャパシタ回路形状を形成した電極回路付キャパシタ層構成部材の提供を可能とする。更に、この電極回路付キャパシタ層構成部材を用いることで、良好な温度特性を備えたキャパシタ回路を内蔵したプリント配線板の提供が可能となる。The BST-based dielectric layer according to the present invention has a composition balance of Ba X Sr 1-X TiO 3 (0.8 ≦ X <1), and a level that has not been obtained by controlling the thickness thereof. Temperature characteristic, and the rate of change in capacitance is small. That is, even when the temperature of the environment in which the BST dielectric layer is used rises to around 100 ° C., it exhibits extremely good temperature characteristics as compared with a BST dielectric layer having a composition conventionally used. Therefore, the capacitor layer forming material including the BST-based dielectric layer according to the present invention has good temperature characteristics. Further, by including a resin component in the BST-based dielectric layer, occurrence of short circuit failure between the upper electrode and the lower electrode can be reduced, leakage current can be reduced, and capacitor characteristics can be improved. Then, by using the capacitor layer forming material including the BST-based dielectric layer according to the present invention, it is possible to provide a capacitor layer constituting member with an electrode circuit in which a capacitor circuit shape is formed. Furthermore, by using this capacitor layer constituent member with an electrode circuit, it is possible to provide a printed wiring board incorporating a capacitor circuit having good temperature characteristics.

本件発明に係るBST系誘電層: 本件発明に係るBST系誘電層は、キャパシタ回路の製造に用いるBST系誘電層において、当該BST系誘電層はバリウムとストロンチウムとの組成バランスが、BaSr1−XTiO (0.8≦X<1)の関係を満たし、厚さが0.3μm〜0.7μmのものである。BST-based dielectric layer according to the present invention: The BST-based dielectric layer according to the present invention is a BST-based dielectric layer used for manufacturing a capacitor circuit, and the BST-based dielectric layer has a composition balance of barium and strontium, Ba X Sr 1 -X TiO 3 (0.8 ≦ X <1) is satisfied, and the thickness is 0.3 μm to 0.7 μm.

前記BST系誘電層は、BaSr1−XTiO (0.8≦X<1)である事が好ましい。ここで、BaTiO の組成は除外している。なお、念のために明記しておくが、ここで言うBaTiO の化学量論組成において、Aサイト元素(Ba,Sr)とBサイト元素(Ti)との比及び酸素(O)の組成は一定の範囲で変動する場合もある。一般的にBST系誘電層は、BaSr1−XTiO (0≦X≦1)として表示される。しかしながら、現実に使用される組成は、0≦X<0.8の範囲の組成及びX=1の場合のBaTiO組成である。即ち、上記0.8≦X<1の範囲の組成は、殆ど使用されていない。しかし、本件発明者等の研究の結果、特定の誘電層厚さにおいては、上記0.8≦X<1の範囲の組成が、最も温度特性及び容量密度のバランスに優れるBST系誘電層となることが判明した。ここで、バリウム(Ba)とストロンチウム(Sr)との組成比が、BaSr1−XTiO において、X<0.8の場合には、温度特性の変動が大きくなり、誘電層としての実用上好ましくない。そして、X=1の場合には、誘電層がBaTiO の組成であり、この組成の場合には、室温における静電容量密度が低下する傾向があるため好ましくない。そして、温度特性と電気容量とのバランスを考慮すると、より好ましくは、0.85≦X≦0.95、更に好ましくは0.88≦X≦0.93の範囲である。そして、このBST系誘電層は、BaSr1−XTiO (0.8≦X<1)の組成を達成できる限り、どのような製造方法を用いて形成しても構わない。例えば、ゾル−ゲル法、化学気相反応法、物理蒸着法等を用いることができる。The BST-based dielectric layer is preferably Ba X Sr 1-X TiO 3 (0.8 ≦ X <1). Here, the composition of BaTiO 3 is excluded. It should be noted that in the stoichiometric composition of BaTiO 3 mentioned here, the ratio of the A site element (Ba, Sr) to the B site element (Ti) and the composition of oxygen (O) are as follows. It may vary within a certain range. In general, the BST-based dielectric layer is expressed as Ba X Sr 1-X TiO 3 (0 ≦ X ≦ 1). However, the composition actually used is a composition in the range of 0 ≦ X <0.8 and a BaTiO 3 composition when X = 1. That is, the composition in the range of 0.8 ≦ X <1 is hardly used. However, as a result of the study by the present inventors, for a specific dielectric layer thickness, the composition in the range of 0.8 ≦ X <1 becomes a BST-based dielectric layer having the most excellent balance between temperature characteristics and capacitance density. It has been found. Here, when the composition ratio of barium (Ba) and strontium (Sr) is Ba X Sr 1-X TiO 3 where X <0.8, the temperature characteristics fluctuate greatly, and the dielectric layer It is not preferable for practical use. When X = 1, the dielectric layer has a composition of BaTiO 3. This composition is not preferable because the capacitance density at room temperature tends to decrease. In consideration of the balance between temperature characteristics and electric capacity, the range of 0.85 ≦ X ≦ 0.95 is more preferable, and the range of 0.88 ≦ X ≦ 0.93 is more preferable. The BST-based dielectric layer may be formed using any manufacturing method as long as the composition of Ba X Sr 1-X TiO 3 (0.8 ≦ X <1) can be achieved. For example, a sol-gel method, a chemical vapor reaction method, a physical vapor deposition method, or the like can be used.

そして、この本件発明に係るBST系誘電層は、厚さが0.3μm〜0.7μmであることが必要で、より安定した温度特性を発揮させるためには、特に0.4μm〜0.7μmであることが好ましい。BST系誘電層の膜厚が0.4μm以上になると、膜厚が0.4μm未満のBST系誘電層と比べて、同一電圧を印加した際のリーク電流の絶対値が臨界的に小さくなるため、誘電層としての信頼性が大幅に向上するからである。この膜厚依存性を表1に掲載する。この表1では、Ba/Sr(mol比)が90/10で、膜厚が165〜835nmの5種の誘電層を形成した。   The BST-based dielectric layer according to the present invention needs to have a thickness of 0.3 μm to 0.7 μm. In order to exhibit more stable temperature characteristics, in particular, 0.4 μm to 0.7 μm. It is preferable that When the thickness of the BST-based dielectric layer is 0.4 μm or more, the absolute value of the leakage current when the same voltage is applied is critically smaller than that of the BST-based dielectric layer having a thickness of less than 0.4 μm. This is because the reliability as the dielectric layer is greatly improved. This film thickness dependence is listed in Table 1. In Table 1, five types of dielectric layers having a Ba / Sr (mol ratio) of 90/10 and a film thickness of 165 to 835 nm were formed.

Figure 2008133243
Figure 2008133243

この表1から理解できるように、BST系誘電層の厚さが、上記厚さ範囲を満足しなければ、上記組成を満足したとしても、安定したキャパシタ層形成材としての特性を示さないことが理解できる。例えば、表1のNo.1の試料の掲載内容から明らかなように、前記BST系誘電層の厚さが0.3μm未満の場合には、電気容量は上昇しても、生産歩留まりは顕著に低下する。一方、表1のNo.5の試料の掲載内容から明らかなように、前記BST系誘電層の厚さが0.7μmを超える場合には、誘電層として厚くなるため、良好な電気容量が得られず、容量密度が小さくなり、同時に、温度の上昇に伴う容量密度の変化率が大きくなる。なお、ここで言うBST系誘電層の厚さ(0.3μm〜0.7μm)は、膜厚の平均値の許容幅を示すものであり、膜厚の最も薄い部位と膜厚の最も厚い部位との許容幅を示すものでないことを明記しておく。   As can be understood from Table 1, if the thickness of the BST-based dielectric layer does not satisfy the above thickness range, even if the above composition is satisfied, the characteristics as a stable capacitor layer forming material may not be exhibited. Understandable. For example, in Table 1, No. As is clear from the contents of the sample No. 1, when the thickness of the BST-based dielectric layer is less than 0.3 μm, the production yield is remarkably lowered even if the capacitance is increased. On the other hand, no. As is clear from the contents of the sample No. 5, when the thickness of the BST-based dielectric layer exceeds 0.7 μm, the dielectric layer becomes thick, so that a good electric capacity cannot be obtained and the capacitance density is small. At the same time, the rate of change in capacity density with increasing temperature increases. The thickness of the BST-based dielectric layer (0.3 μm to 0.7 μm) mentioned here indicates an allowable width of the average value of the film thickness, and the thinnest part and the thickest part. It is clearly stated that it does not indicate the allowable range.

また、上記BST系誘電層にマンガン、ケイ素、ニッケル、アルミニウム、ランタン、ニオブ、マグネシウム、スズから選ばれる一種又は二種以上を含ませ、結晶粒界に偏析させることで、リーク電流の流路を遮断することも好ましい。中でも、マンガンを用いることが好ましい。マンガン等の添加剤は、BST系誘電層の内部ではマンガン酸化物等として存在し、BST系誘電層の結晶粒界に偏析して、リーク電流の流路を遮断する。このBST系誘電層に含ませるマンガン等の添加剤量は0.01mol%〜5.00mol%とすることが好ましい。当該マンガン等の添加剤量が0.01mol%未満の場合には、BST系誘電層の結晶粒界への添加成分の偏析が不十分で、良好なリーク電流の遮断効果が得られない。一方、当該マンガン等の添加剤量が5.00mol%を超える場合には、BST系誘電層の結晶粒界への添加剤の偏析が過剰になり、BST系誘電層が脆くなり、エッチングで上部電極形状等を加工する際のエッチング液シャワー等によりBST系誘電層の破壊が起こる等の不具合が生じやすくなる。また、マンガン等の添加剤量が過剰となると、BST系誘電層の結晶組織の成長が抑制される傾向もある。従って、マンガン等の添加剤を、上述の範囲で含む組成を採用することで、キャパシタとしてのリーク電流をより小さくして長寿命化を達成するのである。なお、より好ましくは、当該酸化物誘電膜に含ませるマンガン等の添加剤量は0.25mol%〜1.50mol%である。より確実にBST系誘電層の品質バラツキを少なくするためである。   In addition, the BST-based dielectric layer contains one or more selected from manganese, silicon, nickel, aluminum, lanthanum, niobium, magnesium, and tin, and segregates at the crystal grain boundary, thereby reducing the leakage current flow path. Blocking is also preferred. Among these, it is preferable to use manganese. An additive such as manganese exists as manganese oxide or the like inside the BST-based dielectric layer, segregates at the crystal grain boundary of the BST-based dielectric layer, and blocks the leakage current flow path. The amount of an additive such as manganese contained in the BST-based dielectric layer is preferably 0.01 mol% to 5.00 mol%. When the amount of the additive such as manganese is less than 0.01 mol%, the segregation of the additive component on the crystal grain boundary of the BST-based dielectric layer is insufficient, and a good leakage current blocking effect cannot be obtained. On the other hand, when the amount of the additive such as manganese exceeds 5.00 mol%, the segregation of the additive to the crystal grain boundary of the BST dielectric layer becomes excessive, the BST dielectric layer becomes brittle, and the upper part is etched. Problems such as destruction of the BST-based dielectric layer are likely to occur due to an etchant shower or the like when processing the electrode shape or the like. Moreover, when the amount of additives such as manganese is excessive, the growth of the crystal structure of the BST-based dielectric layer tends to be suppressed. Therefore, by adopting a composition containing an additive such as manganese in the above-described range, the leakage current as a capacitor is further reduced and a long life is achieved. More preferably, the amount of additive such as manganese contained in the oxide dielectric film is 0.25 mol% to 1.50 mol%. This is to more reliably reduce the quality variation of the BST-based dielectric layer.

更に、本件発明に係るBST系誘電層には、樹脂含浸を行わせ、リーク電流の減少を図ることも好ましい。ここで、BST系誘電層に含浸させる樹脂成分に関して述べておく。BST系誘電層に含浸させる樹脂成分は、エポキシ系樹脂を主剤として用いた樹脂組成物を用いる。中でも、樹脂成分の総量に対し、エポキシ樹脂40重量%〜70重量%、ポリビニルアセタール樹脂20重量%〜50重量%、メラミン樹脂またはウレタン樹脂0.1重量%〜20重量%を含有し、該エポキシ樹脂の5重量%〜80重量%がゴム変成エポキシ樹脂である樹脂組成物が好ましい。   Furthermore, it is also preferable to reduce the leakage current by impregnating the BST-based dielectric layer according to the present invention with resin. Here, the resin component impregnated in the BST-based dielectric layer will be described. As the resin component impregnated in the BST dielectric layer, a resin composition using an epoxy resin as a main component is used. Among them, the epoxy resin contains 40 wt% to 70 wt% of epoxy resin, 20 wt% to 50 wt% of polyvinyl acetal resin, 0.1 wt% to 20 wt% of melamine resin or urethane resin, and the epoxy resin. A resin composition in which 5 to 80% by weight of the resin is a rubber-modified epoxy resin is preferable.

ここで言うエポキシ樹脂としては、積層板、電子部品の成型用として市販されているものであれば、特に制限なく使用できる。具体的に言えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック型エポキシ樹脂、o−クレゾールノボラック型エポキシ樹脂、トリグリシジルイソシアヌレート、N,N−ジグリシジルアニリン等のグリシジルアミン化合物、テトラヒドロフタル酸ジグリシジルエステル等のグリシジルエステル化合物、テトラブロモビスフェノールAジグリシジルエーテル等の臭素化エポキシ樹脂等がある。これらのエポキシ樹脂は、1種又は2種以上を混合して用いることが好ましい。またエポキシ樹脂としての重合度やエポキシ当量は特に限定されない。   As an epoxy resin said here, if it is marketed for the shaping | molding of a laminated board and an electronic component, it can be especially used without a restriction | limiting. Specifically, bisphenol A type epoxy resin, bisphenol F type epoxy resin, novolac type epoxy resin, o-cresol novolac type epoxy resin, triglycidyl isocyanurate, glycidylamine compounds such as N, N-diglycidylaniline, tetrahydro Examples thereof include glycidyl ester compounds such as diglycidyl phthalate and brominated epoxy resins such as tetrabromobisphenol A diglycidyl ether. These epoxy resins are preferably used alone or in combination. Moreover, the polymerization degree and epoxy equivalent as an epoxy resin are not specifically limited.

そして、エポキシ系樹脂の「硬化剤」とは、ジシアンジアミド、有機ヒドラジド、イミダゾール類、芳香族アミン等のアミン類、ビスフェノールA、ブロム化ビスフェノールA等のフェノール類、フェノールノボラック樹脂及びクレゾールノボラック樹脂等のノボラック類、無水フタル酸等の酸無水物等である。また、硬化剤は、1種類を使用しても、2種類以上を混合して使用してもよい。エポキシ樹脂に対する硬化剤の添加量は、それぞれの当量から自ずと導き出されるものであるため、本来厳密にその配合割合を明記する必要性はないものと考える。従って、ここでは硬化剤の添加量を、特に限定していない。   The “curing agent” of the epoxy resin includes dicyandiamide, organic hydrazide, imidazoles, amines such as aromatic amines, phenols such as bisphenol A and brominated bisphenol A, phenol novolac resins and cresol novolac resins. And novolaks and acid anhydrides such as phthalic anhydride. Moreover, a hardening | curing agent may use 1 type, or may mix and use 2 or more types. Since the addition amount of the curing agent with respect to the epoxy resin is naturally derived from the respective equivalents, it is considered that there is no need to specify the mixing ratio strictly strictly. Therefore, the addition amount of the curing agent is not particularly limited here.

その他、必要に応じて適宜量添加する硬化促進剤がある。この硬化促進剤には、3級アミン、イミダゾール系、尿素系硬化促進剤等を用いることが出来る。本件発明では、この硬化促進剤の配合割合は、特に限定を設けていない。なぜなら、硬化促進剤は、BST系誘電層の製造工程での生産条件等を考慮して、製造者が任意且つ選択的に、その添加量を定めて良いものだからである。   In addition, there is a curing accelerator to be added in an appropriate amount as necessary. As the curing accelerator, tertiary amine, imidazole-based, urea-based curing accelerator or the like can be used. In the present invention, the mixing ratio of the curing accelerator is not particularly limited. This is because the amount of addition of the curing accelerator may be determined arbitrarily and selectively by the manufacturer in consideration of the production conditions in the manufacturing process of the BST dielectric layer.

この樹脂組成物に配合されるエポキシ樹脂の配合量は、樹脂成分総量の40重量%〜70重量%であることが好ましい。配合量が40重量%未満であれば、電気特性としての絶縁性及び耐熱性が劣化する。一方、70重量%を超えて配合すると、硬化中の樹脂流れが大きくなり、BST系誘電層内で樹脂成分の偏在が起こりやすくなる。   It is preferable that the compounding quantity of the epoxy resin mix | blended with this resin composition is 40 to 70 weight% of the resin component total amount. If the blending amount is less than 40% by weight, the insulating properties and heat resistance as electrical characteristics deteriorate. On the other hand, if it exceeds 70% by weight, the resin flow during curing increases, and the resin component tends to be unevenly distributed in the BST-based dielectric layer.

そして、エポキシ樹脂組成物の一部として、ゴム変成エポキシ樹脂を使用する事が好ましい。このゴム変性エポキシ樹脂は、接着剤用や塗料用として市販されている製品であれば、特に制限なく使用できる。具体的に例を挙げれば、“EPICLON TSR−960”(商品名、大日本インキ社製)、“EPOTOHTO YR−102”(商品名、東都化成社製)、“スミエポキシ ESC−500”(商品名、住友化学社製)、“EPOMIK VSR 3531”(商品名、三井石油化学社製)等である。これらのゴム変成エポキシ樹脂は、1種類を単独で使用しても、2種類以上を混合して使用してもよい。ここにおけるゴム変成エポキシ樹脂の配合量は全エポキシ樹脂量の5重量%〜80重量%である。ゴム変成エポキシ樹脂を使用すると、BST系誘電層内へ樹脂成分の定着が容易となる。従って、当該ゴム変成エポキシ樹脂の配合量が5重量%未満の場合には、BST系誘電層内への定着促進効果が得られない。一方、当該ゴム変成エポキシ樹脂の配合量が、80重量%を超えると、硬化後の樹脂の耐熱性が低下する。   And it is preferable to use a rubber-modified epoxy resin as a part of the epoxy resin composition. The rubber-modified epoxy resin can be used without particular limitation as long as it is a product marketed for adhesives or paints. For example, “EPICLON TSR-960” (trade name, manufactured by Dainippon Ink & Co.), “EPOTOOHTO YR-102” (trade name, manufactured by Toto Kasei), “Sumiepoxy ESC-500” (trade name) , Manufactured by Sumitomo Chemical Co., Ltd.), “EPOMIK VSR 3531” (trade name, manufactured by Mitsui Petrochemical Co., Ltd.), and the like. These rubber-modified epoxy resins may be used alone or in combination of two or more. The blending amount of the rubber-modified epoxy resin here is 5% by weight to 80% by weight of the total amount of the epoxy resin. When a rubber-modified epoxy resin is used, the resin component can be easily fixed in the BST-based dielectric layer. Therefore, when the blending amount of the rubber-modified epoxy resin is less than 5% by weight, the effect of promoting fixing in the BST-based dielectric layer cannot be obtained. On the other hand, when the compounding amount of the rubber-modified epoxy resin exceeds 80% by weight, the heat resistance of the cured resin is lowered.

そして、当該エポキシ樹脂組成物に使用されるポリビニルアセタール樹脂は、ポリビニルアルコールとアルデヒド類との反応により合成されるものである。現在、ポリビニルアセタール樹脂として、様々な重合度のポリビニルアルコールと、1種又は2種類以上のアルデヒド類との反応物が塗料用や接着剤用として市販されているが、本件発明ではアルデヒド類の種類やアセタール化度に拘わらず、特に制限なく使用できる。また、原料ポリビニルアルコールの重合度は特に限定されないが、硬化後の樹脂としての耐熱性や溶剤に対する溶解性を考慮すると、重合度2000〜3500のポリビニルアルコールから合成された製品の使用が望ましい。さらに分子内にカルボキシル基等を導入した変成ポリビニルアセタール樹脂も市販されているが、組み合わされるエポキシ樹脂との相溶性に問題がなければ、特に制限なく使用できる。絶縁層に配合されるポリビニルアセタール樹脂の配合量としては、樹脂組成物総量の20重量%〜50重量%である。当該配合量が20重量%未満であれば、樹脂としての流動性を改良する効果が得られない。一方、当該配合量が50重量%を超えると、硬化後の絶縁層の吸水率が高くなり、BST系誘電層の構成材として不適である。   And the polyvinyl acetal resin used for the said epoxy resin composition is synthesize | combined by reaction of polyvinyl alcohol and aldehydes. Currently, as a polyvinyl acetal resin, a reaction product of polyvinyl alcohol having various degrees of polymerization and one or more aldehydes is commercially available for coatings and adhesives. Regardless of the degree of acetalization, it can be used without particular limitation. Moreover, the polymerization degree of the raw material polyvinyl alcohol is not particularly limited, but considering the heat resistance as a cured resin and the solubility in a solvent, it is desirable to use a product synthesized from polyvinyl alcohol having a polymerization degree of 2000 to 3500. Further, a modified polyvinyl acetal resin having a carboxyl group or the like introduced in the molecule is also commercially available, but can be used without particular limitation as long as there is no problem in compatibility with the combined epoxy resin. As a compounding quantity of the polyvinyl acetal resin mix | blended with an insulating layer, it is 20 weight%-50 weight% of the resin composition total amount. If the blending amount is less than 20% by weight, the effect of improving the fluidity as a resin cannot be obtained. On the other hand, if the blending amount exceeds 50% by weight, the water absorption rate of the insulating layer after curing becomes high, which is not suitable as a constituent material for the BST-based dielectric layer.

本件発明で用いる樹脂組成物は、上記成分に加えて、前記ポリビニルアセタール樹脂の架橋剤としてメラミン樹脂またはウレタン樹脂を配合させることが好ましい。ここで使用されるメラミン樹脂としては、塗料用として市販されているアルキル化メラミン樹脂が使用できる。具体的に例示すると、メチル化メラミン樹脂、n−ブチル化メラミン樹脂、iso−ブチル化メラミン樹脂、及び、これらの混合アルキル化メラミン樹脂等である。このとき、メラミン樹脂としての分子量やアルキル化度に拘わらず、特に制限なく使用できる。   In addition to the above components, the resin composition used in the present invention preferably contains a melamine resin or a urethane resin as a crosslinking agent for the polyvinyl acetal resin. As the melamine resin used here, an alkylated melamine resin commercially available for coatings can be used. Specific examples include a methylated melamine resin, an n-butylated melamine resin, an iso-butylated melamine resin, and a mixed alkylated melamine resin thereof. At this time, it can be used without any particular limitation regardless of the molecular weight or the degree of alkylation as the melamine resin.

当該ウレタン樹脂としては、接着剤用、塗料用として市販されている分子中にイソシアネート基を含有した樹脂が使用できる。具体的に例示するとトリレンジイソシアネート、ジフェニルメタンジイソシアネート、ポリメチレンポリフェニルポリイソシアネート等のポリイソシアネート化合物とトリメチロールプロパンやポリエーテルポリオール、ポリエステルポリオール等のポリオール類との反応物がある。これらの化合物は、樹脂としての反応性が高く、雰囲気中の水分で重合する場合がある。従って、本件発明では、意図せぬ重合を起こさないよう、これらの樹脂をフェノール類やオキシム類で安定化したブロックイソシアネートと呼ばれるウレタン樹脂の使用が好ましい。   As the urethane resin, a resin containing an isocyanate group in a molecule marketed for an adhesive or a paint can be used. Specific examples include reaction products of polyisocyanate compounds such as tolylene diisocyanate, diphenylmethane diisocyanate, polymethylene polyphenyl polyisocyanate and polyols such as trimethylolpropane, polyether polyol, and polyester polyol. These compounds have high reactivity as a resin and may be polymerized with moisture in the atmosphere. Therefore, in the present invention, it is preferable to use a urethane resin called a blocked isocyanate obtained by stabilizing these resins with phenols or oximes so as not to cause unintended polymerization.

本件発明における樹脂組成物に添加するメラミン樹脂又はウレタン樹脂の配合量は、樹脂組成物総量の0.1重量%〜20重量%である。当該配合量が0.1重量%未満ではポリビニルアセタール樹脂の架橋効果が不十分となり、絶縁層の耐熱性が低下する。一方、20重量%を超えて配合すると、BST系誘電層内での樹脂成分の定着性が劣化する。   The compounding quantity of the melamine resin or urethane resin added to the resin composition in this invention is 0.1 weight%-20 weight% of the resin composition total amount. When the blending amount is less than 0.1% by weight, the crosslinking effect of the polyvinyl acetal resin becomes insufficient, and the heat resistance of the insulating layer is lowered. On the other hand, when it exceeds 20% by weight, the fixing property of the resin component in the BST-based dielectric layer is deteriorated.

この樹脂組成物には、上記必須成分に加えてタルクや水酸化アルミニウムで代表される無機充填剤、消泡剤、レベリング剤、カップリング剤等の添加剤を所望により使用することもできる。これらはBST系誘電層に対する樹脂成分の浸透性を改良し、難燃性向上、コストの低減等に効果がある。   In addition to the above essential components, additives such as inorganic fillers typified by talc and aluminum hydroxide, antifoaming agents, leveling agents, coupling agents and the like can also be used in this resin composition as desired. These improve the permeability of the resin component to the BST-based dielectric layer, and are effective in improving flame retardancy and reducing costs.

以上に述べた樹脂組成物は、BST系誘電層内への含浸が容易となるように、溶剤を用いて固形分量を一定の範囲に制御した希薄な樹脂ワニスとして用いる。この樹脂ワニスは、上記樹脂組成物を、有機溶剤を用いて溶解し、固形分量0.1wt%〜1.0wt%の希薄な樹脂ワニスとする。ここで、固形分量が0.1wt%未満の場合には粘度が低すぎて、誘電層中に有機成分が残留せず、樹脂含浸を行う意義が没却する。一方、固形分量が1.0wt%を超えると、塗工工程にバラツキが生じやすくなる。例えば、スピンコーターで過剰量の樹脂を塗布する場合には、粘度が高すぎるためBST系誘電層内部に浸透せず、BST系誘電層の上に樹脂膜が形成され、結果として電気容量密度が低下するため好ましくない。BST系誘電層の内部に浸透した樹脂成分は、BST系誘電層の断面をFIB−SIMで観察すると、BST系誘電層の内部に含浸した樹脂成分を黒点状に観察出来る。   The resin composition described above is used as a dilute resin varnish whose solid content is controlled within a certain range using a solvent so that the BST-based dielectric layer can be easily impregnated. In this resin varnish, the above resin composition is dissolved using an organic solvent to obtain a dilute resin varnish having a solid content of 0.1 wt% to 1.0 wt%. Here, when the solid content is less than 0.1 wt%, the viscosity is too low, the organic component does not remain in the dielectric layer, and the significance of resin impregnation is lost. On the other hand, when the solid content exceeds 1.0 wt%, the coating process tends to vary. For example, when an excessive amount of resin is applied by a spin coater, the viscosity is too high so that the resin does not penetrate into the BST dielectric layer, and a resin film is formed on the BST dielectric layer. Since it falls, it is not preferable. When the cross section of the BST dielectric layer is observed by FIB-SIM, the resin component impregnated inside the BST dielectric layer can be observed as black dots.

従って、樹脂ワニスの調整に用いる有機溶剤は、例えば、エチルメチルケトンとシクロペンタノンのいずれか一種の溶剤又はこれらの混合溶剤を用いることが好ましい。エチルメチルケトンとシクロペンタノンとは、190℃程度の加熱により効率よく揮発除去することが容易であり、且つ、揮発ガスの浄化処理も容易である。しかも、樹脂溶液の粘度を、BST系誘電層の含浸に最も適した粘度に調節することが容易だからである。そして、混合溶剤とする場合の、混合割合は特に限定されない。混合溶剤の一成分としてシクロペンタノンを用いる場合には、揮発除去の速度を考え、エチルメチルケトンを共存溶媒とすることが好ましい。但し、ここに具体的に挙げた溶剤以外でも、本件発明で用いるすべての樹脂成分を溶解することの出来るものであれば、その使用が可能である。   Therefore, it is preferable that the organic solvent used for the adjustment of the resin varnish is, for example, any one of ethyl methyl ketone and cyclopentanone or a mixed solvent thereof. Ethyl methyl ketone and cyclopentanone can be easily volatilized and removed efficiently by heating at about 190 ° C., and the volatile gas can be easily purified. Moreover, it is easy to adjust the viscosity of the resin solution to a viscosity most suitable for impregnation of the BST dielectric layer. And the mixing ratio in the case of setting it as a mixed solvent is not specifically limited. When cyclopentanone is used as one component of the mixed solvent, it is preferable to use ethyl methyl ketone as a coexisting solvent in view of the volatilization removal rate. However, in addition to the solvents specifically mentioned here, any solvent can be used as long as it can dissolve all the resin components used in the present invention.

そして、この樹脂ワニスをBST系誘電層の表面に塗布するには、種々の方法を採用できる。しかし、樹脂ワニスの固形分量が、通常の樹脂ワニスと比べて極めて希薄であるため、スピンコート法を採用して、BST系誘電層に樹脂ワニスを塗布して、均一に含浸させることが好ましい。以上に述べた添加剤をBST系誘電層に含ませたり、樹脂成分をBST系誘電層に含浸させることで、本件発明に係るBST系誘電層は、温度特性の向上と同時に、リーク特性に優れた良好な誘電層となる。   Various methods can be used to apply this resin varnish to the surface of the BST dielectric layer. However, since the solid content of the resin varnish is extremely dilute as compared with a normal resin varnish, it is preferable to apply the resin varnish to the BST-based dielectric layer and impregnate it uniformly by using a spin coating method. The BST dielectric layer according to the present invention has excellent leakage characteristics as well as improved temperature characteristics by incorporating the above-mentioned additives into the BST dielectric layer or impregnating the resin component with the BST dielectric layer. A good dielectric layer.

本件発明に係るキャパシタ層形成材の形態: 本件発明に係るキャパシタ層形成材は、上記BST系誘電層の片面側に下部電極形成層、他面側に上部電極形成層を備えることを特徴としたものである。従って、ここで言うキャパシタ層形成材の表面にある下部電極形成層及び上部電極形成層の形成方法に関しては、特に限定されない。結果として、これらの図1に示すような層構成を達成できればよい。図1には、BST系誘電層2、下部電極形成層3、上部電極形成層4からなるキャパシタ層形成材1の模式断面図を示している。 Form of capacitor layer forming material according to the present invention: The capacitor layer forming material according to the present invention comprises a lower electrode forming layer on one side of the BST-based dielectric layer and an upper electrode forming layer on the other side. Is. Accordingly, the method for forming the lower electrode forming layer and the upper electrode forming layer on the surface of the capacitor layer forming material is not particularly limited. As a result, it is only necessary to achieve the layer configuration as shown in FIG. FIG. 1 is a schematic cross-sectional view of a capacitor layer forming material 1 composed of a BST-based dielectric layer 2, a lower electrode forming layer 3, and an upper electrode forming layer 4.

従って、本件発明に係るキャパシタ層形成材の製造方法は、次の2種類の製造方法のいずれかを採用することが好ましい。一つの製造方法は、BST系誘電層を予め製造し、その片面側に導電金属層である下部電極形成層又は上部電極形成層のいずれかを形成し、他面側に他方の電極形成層を形成する方法である。係る場合、BST系誘電層は薄いため、例えば、図2(a)に示すように、予めBST系誘電層2をガラス基板等の基材5上に形成する。そして、図2(b)に示すように、形成したBST系誘電層2の上に、物理蒸着法等を用いて、下部電極形成層3又は上部電極形成層4のいずれかを形成する。その後、図2(c)に示すように、基材5を除去する。そして、基材と接触していたBST系誘電層2の面上に、物理蒸着法又は金属箔を張り合わせる等して、図2(d)に示すように他方の電極形成層を形成して、キャパシタ層形成材1とする方法が採用できる。   Therefore, it is preferable that the manufacturing method of the capacitor layer forming material according to the present invention employs one of the following two types of manufacturing methods. In one manufacturing method, a BST-based dielectric layer is manufactured in advance, and one of the lower electrode forming layer and the upper electrode forming layer, which is a conductive metal layer, is formed on one side thereof, and the other electrode forming layer is formed on the other side. It is a method of forming. In such a case, since the BST-based dielectric layer is thin, for example, as shown in FIG. 2A, the BST-based dielectric layer 2 is formed on a base material 5 such as a glass substrate in advance. Then, as shown in FIG. 2B, either the lower electrode forming layer 3 or the upper electrode forming layer 4 is formed on the formed BST-based dielectric layer 2 using a physical vapor deposition method or the like. Thereafter, the substrate 5 is removed as shown in FIG. Then, the other electrode forming layer is formed on the surface of the BST-based dielectric layer 2 that has been in contact with the base material, as shown in FIG. The method of using the capacitor layer forming material 1 can be employed.

もう一つの製造方法は、例えば、図3(a)に示すように、下部電極形成層3を構成する金属箔(又は金属層)を準備する。そして、図3(b)に示すように、その金属箔の表面に、ゾル−ゲル法、MO−CVD法、物理蒸着法等を用いてBST系誘電層2を形成する。そして、形成したBST系誘電層2の上に、物理蒸着法又は金属箔を張り合わせる等して、他方の上部電極形成層4を形成して、図3(c)に示すキャパシタ層形成材1とする。一般的に考えれば、後者の製造方法の方が、BST系誘電層2の形成方法として、種々の方法の選択が可能となる利点がある。   In another manufacturing method, for example, as shown in FIG. 3A, a metal foil (or metal layer) constituting the lower electrode forming layer 3 is prepared. And as shown in FIG.3 (b), the BST type dielectric layer 2 is formed in the surface of the metal foil using a sol-gel method, MO-CVD method, a physical vapor deposition method, etc. FIG. Then, the other upper electrode forming layer 4 is formed on the formed BST-based dielectric layer 2 by laminating a physical vapor deposition method or a metal foil, and the capacitor layer forming material 1 shown in FIG. And Generally speaking, the latter manufacturing method has an advantage that various methods can be selected as a method for forming the BST-based dielectric layer 2.

ゾル−ゲル法、MOCVD法、物理蒸着法等を用いてBST系誘電層を形成する際の下地となる下部電極形成層の金属としては、種々のものを選択的に使用することが可能である。即ち、銅、ニッケル、コバルト、金、白金等種々の材質の導電性材料を使用することが可能である。しかし、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれの方法を採用してBST系誘電層を形成するかにより、負荷される熱量が異なる。従って、負荷される熱を考慮して、BST系誘電層を形成する下地となる下部電極形成層を選択する必要がある。   Various metals can be selectively used as the metal of the lower electrode forming layer as a base when forming the BST-based dielectric layer by using a sol-gel method, MOCVD method, physical vapor deposition method or the like. . That is, various conductive materials such as copper, nickel, cobalt, gold, and platinum can be used. However, the amount of heat applied differs depending on whether the sol-gel method, the MOCVD method, or the sputtering deposition method is employed to form the BST dielectric layer. Therefore, it is necessary to select a lower electrode formation layer as a base for forming the BST-based dielectric layer in consideration of the applied heat.

例えば、ゾル−ゲル法を用いて誘電層を形成する場合には、高温が負荷されるため、耐熱性金属の内、ニッケル層又はニッケル合金層を下部電極形成層として採用することが好ましい。600℃を超える高温が負荷されても、酸化、変形等が少ないからである。   For example, when a dielectric layer is formed using a sol-gel method, a high temperature is applied, and therefore it is preferable to employ a nickel layer or a nickel alloy layer as the lower electrode forming layer among the heat resistant metals. This is because even when a high temperature exceeding 600 ° C. is applied, oxidation, deformation, and the like are small.

ここで言うニッケル層又はニッケル合金層は、主に金属箔を用いることを意図している。即ち、ニッケル層には、所謂純度が97%、より好ましくは99%(その他、不可避不純物)以上の純ニッケル箔を用いる。そして、ニッケル合金層とは、例えばニッケル−リン合金を用いて形成される層である。ここで言うニッケル−リン合金のリン含有量は0.1wt%〜11wt%、より好ましくは0.2wt%〜3wt%、更に好ましくは0.25wt%〜1wt%である。ニッケル−リン合金層のリン成分は、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されると、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変化を与えていると考えられる。しかしながら、適正なリン含有量を備えたニッケル−リン合金層は、キャパシタとしての電気特性を向上させる。リン含有量が0.1wt%未満の場合には、純ニッケルを用いた場合と変わらないため、合金化することの意義を失う。これに対し、リン含有量が11wt%を超えると、誘電層の界面にリンが偏析し、誘電層との密着性が劣化し、界面剥離しやすくなり好ましくない。なお、本件発明におけるリン含有量は、[P成分重量]/[Ni成分重量]×100(wt%)として換算した値である。   The nickel layer or nickel alloy layer here is mainly intended to use a metal foil. That is, a pure nickel foil having a so-called purity of 97%, more preferably 99% (other unavoidable impurities) or more is used for the nickel layer. The nickel alloy layer is a layer formed using, for example, a nickel-phosphorus alloy. The phosphorus content of the nickel-phosphorus alloy mentioned here is 0.1 wt% to 11 wt%, more preferably 0.2 wt% to 3 wt%, and still more preferably 0.25 wt% to 1 wt%. The phosphorus component of the nickel-phosphorus alloy layer diffuses into the dielectric layer when it is subjected to high-temperature loading in the production process of the capacitor layer forming material and the ordinary printed wiring board production process, and deteriorates the adhesion with the dielectric layer, It is thought that the dielectric constant is also changed. However, a nickel-phosphorus alloy layer having an appropriate phosphorus content improves the electrical characteristics as a capacitor. When the phosphorus content is less than 0.1 wt%, the meaning of alloying is lost because it is the same as when pure nickel is used. On the other hand, if the phosphorus content exceeds 11 wt%, phosphorus is segregated at the interface of the dielectric layer, the adhesiveness with the dielectric layer is deteriorated, and the interface peels easily, which is not preferable. The phosphorus content in the present invention is a value converted as [P component weight] / [Ni component weight] × 100 (wt%).

ニッケル箔及びニッケル合金箔を用いる場合には、圧延法及び電解法等で得られたものの全てを含む。そして、金属箔の最表層にニッケル若しくはニッケル合金層を備えた複合箔の如きものも含む。例えば、銅箔の表面にニッケル層若しくはニッケル合金層を備えた複合材等である。   When nickel foil and nickel alloy foil are used, all of those obtained by a rolling method, an electrolytic method and the like are included. And the thing of composite foil provided with nickel or a nickel alloy layer in the outermost layer of metal foil is also included. For example, a composite material having a nickel layer or a nickel alloy layer on the surface of a copper foil.

このときニッケル層又はニッケル合金層は、厚さが1μm〜100μmであることが好ましい。この厚さが1μm未満では、キャパシタ回路を形成したときの電極としての信頼性に著しく欠け、その表面へ誘電層を形成する事が極めて困難となる。一方、100μmを超える厚みとしても、実用上殆どの要求がない。また、3μm厚さ未満のニッケル箔及びニッケル合金箔の場合には、キャリア箔付ニッケル箔又はキャリア箔付ニッケル合金箔を用いることが好ましい。ハンドリングが困難となるためである。係る場合には、キャリア箔と、ニッケル箔又はニッケル合金箔とが張り合わされた状態のキャリア箔付ニッケル箔又はキャリア箔付ニッケル合金箔を用いることが好ましい。そして、これらのニッケル箔又はニッケル合金箔側の表面にBST系誘電層及び上部電極形成層を順次設けた後に、キャリア箔を除去することで、容易に薄い下部電極形成層を備えるキャパシタ層形成材が得られる。   At this time, the nickel layer or the nickel alloy layer preferably has a thickness of 1 μm to 100 μm. If the thickness is less than 1 μm, the reliability as an electrode when the capacitor circuit is formed is remarkably lacking, and it is extremely difficult to form a dielectric layer on the surface. On the other hand, even if the thickness exceeds 100 μm, there is almost no practical requirement. In the case of nickel foil and nickel alloy foil having a thickness of less than 3 μm, it is preferable to use nickel foil with carrier foil or nickel alloy foil with carrier foil. This is because handling becomes difficult. In such a case, it is preferable to use a nickel foil with a carrier foil or a nickel alloy foil with a carrier foil in a state where a carrier foil and a nickel foil or a nickel alloy foil are bonded together. And after providing a BST type dielectric layer and an upper electrode formation layer one by one on the surface of these nickel foil or nickel alloy foil side, a capacitor layer formation material provided with a thin lower electrode formation layer easily by removing carrier foil Is obtained.

以上に言うニッケル層及びニッケル合金層の結晶組織は、結晶粒を可能な限り細かくして、強度を向上させたものが好ましい。更に具体的に言えば、平均結晶粒径0.5μm以下のレベルに微細化され、機械的強度の高い物性を備えることが好ましい。   The crystal structure of the nickel layer and nickel alloy layer described above is preferably one in which the crystal grains are made as fine as possible to improve the strength. More specifically, it is preferable that the material is refined to an average crystal grain size of 0.5 μm or less and has high mechanical strength.

また、下部電極形成層に銅を用いる場合には、誘電層と接する表面に亜鉛含有層を備えることも好ましい。この亜鉛含有層が存在することで、その表面にゾル−ゲル法で誘電層を形成する際の加熱による銅の酸化が抑制され、下部電極形成層と誘電層との良好な密着性が確保でき、同時に当該加熱焼成時の熱による銅成分の誘電層への拡散を抑制し、キャパシタ層形成材として安定した誘電特性を示すようになる。ここで言う亜鉛含有層は、その最表面に酸化亜鉛層を備え、その下層には、真鍮層を備えることが好ましい。その真鍮層は、下部電極形成層を構成する銅成分の誘電層側への拡散バリアとして機能する。   Moreover, when using copper for a lower electrode formation layer, it is also preferable to provide a zinc-containing layer on the surface in contact with the dielectric layer. The presence of this zinc-containing layer suppresses copper oxidation due to heating when a dielectric layer is formed on the surface by a sol-gel method, and ensures good adhesion between the lower electrode formation layer and the dielectric layer. At the same time, the diffusion of the copper component into the dielectric layer due to heat during the heating and firing is suppressed, and stable dielectric characteristics are exhibited as a capacitor layer forming material. The zinc-containing layer referred to here is preferably provided with a zinc oxide layer on the outermost surface and a brass layer on the lower layer. The brass layer functions as a diffusion barrier to the dielectric layer side of the copper component constituting the lower electrode forming layer.

そして、係る場合の亜鉛含有層は、単位面積あたり、50mg/m〜1000mg/mの亜鉛を含有することが好ましい。この重量厚さは、亜鉛含有層の厚さの代替え指標として用いたもので、誘電層と下部電極形成層との良好な密着性を維持に必要な範囲を示している。単位面積あたりの亜鉛量が50mg/m未満の場合には、下部電極形成層(銅)の表面を均一に被覆できず、誘電層と下部電極形成層との密着性にバラツキが生じる。一方、単位面積あたりの亜鉛量が1000mg/mを超えると、キャパシタ回路を形成したときの電気容量の低下傾向が顕著になり、誘電損失の値が上昇する傾向が見られるため好ましくない。また、亜鉛量が、当該上限値を超えると、厚い真鍮層が形成されるようになり、銅に比べて電気抵抗が上昇するため、キャパシタ回路動作の速度が遅くなり、高速信号に追随できなくなる。The zinc-containing layer in such a case preferably contains 50 mg / m 2 to 1000 mg / m 2 of zinc per unit area. This weight thickness is used as an alternative index of the thickness of the zinc-containing layer, and indicates a range necessary for maintaining good adhesion between the dielectric layer and the lower electrode forming layer. When the amount of zinc per unit area is less than 50 mg / m 2 , the surface of the lower electrode formation layer (copper) cannot be uniformly coated, and the adhesion between the dielectric layer and the lower electrode formation layer varies. On the other hand, if the amount of zinc per unit area exceeds 1000 mg / m 2 , the tendency of decreasing the electric capacity when forming a capacitor circuit becomes prominent and the value of dielectric loss tends to increase. If the amount of zinc exceeds the upper limit, a thick brass layer will be formed, and the electrical resistance will increase compared to copper, so the speed of the capacitor circuit operation will be slow and it will not be possible to follow high-speed signals. .

また、当該亜鉛含有層は、最表面から深さ0.5μmまでの領域に亜鉛が50mg/m以上存在することが好ましい。即ち、上記亜鉛含有層の単位面積あたりの亜鉛量の必要最低限量が50mg/mであるから、この亜鉛量の値を基準としている。表面付近に一定量以上の亜鉛が存在することにより、亜鉛含有層を設けた効果が十分に発揮できる。ここで上記亜鉛量の最表面から深さ0.5μmまでの領域の亜鉛が50mg/m未満の場合には、誘電層と下部電極形成層との密着性にバラツキが生じやすくなる。ここで言う深さとは、グロー放電発光分析装置法で、亜鉛含有層を設けた銅箔の表面から、亜鉛のシグナルが消失するまで、亜鉛の深さ方向プロファイルを分析し、このときの深さを粗さ計で測定した実測値として得られるものである。The zinc-containing layer preferably has 50 mg / m 2 or more of zinc in a region from the outermost surface to a depth of 0.5 μm. That is, since the minimum necessary amount of zinc per unit area of the zinc-containing layer is 50 mg / m 2 , the value of this zinc amount is used as a reference. The presence of a certain amount or more of zinc near the surface can sufficiently exhibit the effect of providing the zinc-containing layer. Here, when the zinc in the region from the outermost surface of the zinc amount to the depth of 0.5 μm is less than 50 mg / m 2 , the adhesion between the dielectric layer and the lower electrode forming layer tends to vary. The depth referred to here is a glow discharge optical emission spectrometer, which analyzes the depth profile of zinc from the surface of the copper foil provided with the zinc-containing layer until the zinc signal disappears. Is obtained as an actual measurement value measured with a roughness meter.

更に、前記亜鉛含有層の誘電層と接する面の80原子%以上の亜鉛が酸化亜鉛であることが、キャパシタとしての容量密度を高くする観点から好ましい。また、亜鉛含有層を設けることによる、銅層の酸化防止効果を高めるためには、亜鉛含有層の表面部分における[亜鉛(原子%)]/[銅(原子%)」の値が5以上とすることが好ましい。   Further, it is preferable that 80 atomic% or more of zinc on the surface in contact with the dielectric layer of the zinc-containing layer is zinc oxide from the viewpoint of increasing the capacitance density as a capacitor. Further, in order to enhance the effect of preventing oxidation of the copper layer by providing the zinc-containing layer, the value of [zinc (atomic%)] / [copper (atomic%)] in the surface portion of the zinc-containing layer is 5 or more. It is preferable to do.

次に、本件発明に係るキャパシタ層形成材の前記上部電極形成層は、厚さが100nm〜50μmである銅、ニッケル、金又はこれらの合金からなることが好ましい。この上部電極形成層は、BST系誘電層の上に、金属箔を用いて張り合わせる方法、メッキ法で導電層を形成する方法、スパッタリング蒸着等の方法で形成されるものであり、通常500nm〜50μm程度の厚さが採用される。そして、本件発明に係るキャパシタ層形成材を、プリント配線板のキャパシタ層の形成に用いる場合には、この上部電極形成層をエッチング加工して上部電極回路が形成される。かかる場合、上部電極形成層の厚さが100nm未満の場合には、多層プリント配線板に加工する場合の熱間プレス成形条件を十分に管理しても、プレス圧力によって上部電極回路が変形を受ける場合があり、熱間プレス成形後の電極としての信頼性に欠ける。   Next, the upper electrode forming layer of the capacitor layer forming material according to the present invention is preferably made of copper, nickel, gold, or an alloy thereof having a thickness of 100 nm to 50 μm. This upper electrode forming layer is formed by a method such as laminating using a metal foil on a BST-based dielectric layer, a method of forming a conductive layer by a plating method, a method such as sputtering deposition, and is usually 500 nm to A thickness of about 50 μm is employed. When the capacitor layer forming material according to the present invention is used for forming the capacitor layer of the printed wiring board, the upper electrode forming layer is etched to form the upper electrode circuit. In such a case, when the thickness of the upper electrode forming layer is less than 100 nm, the upper electrode circuit is deformed by the press pressure even if the hot press molding conditions for processing into a multilayer printed wiring board are sufficiently controlled. In some cases, reliability as an electrode after hot press molding is lacking.

本件発明に係る電極回路付キャパシタ層構成部材の形態: 本件発明に係る電極回路付キャパシタ層構成部材は、上述のキャパシタ層形成材の下部電極形成層と上部電極形成層との少なくとも一方をエッチング加工してキャパシタ電極回路を形成したものである。即ち、図1に示すキャパシタ層形成材を用いて、上部電極回路を形成する方法を例に採り説明する。図4(a)に示すように、キャパシタ層形成材1の上部電極形成層4の上に、エッチングレジスト層6を形成する。次に、図4(b)に示すように、そのエッチングレジスト層6にエッチングレジストパターンの露光、現像を行いエッチングレジストパターン7を形成する。そして、上部電極回路形成層4をエッチング加工して、エッチングレジストパターン7を剥離して、図4(c)に示すように、上部電極回路8を形成する。この段階のものが、下部電極形成層のエッチング加工を行っていない場合の電極回路付キャパシタ層構成部材10である。更に、上部電極回路8と上部電極回路8との間に露出した誘電層2を、ウエットブラスト法等を用いて除去することもできる。その結果、図4(d)に示すように、上部電極回路8と上部電極回路8との間に誘電層の無い電極回路付キャパシタ層構成部材10’が得られる。従って、本件発明に係る電極回路付キャパシタ層構成部材には、図4(d)に示す形態をも含んでいる。 Form of capacitor layer constituent member with electrode circuit according to the present invention: The capacitor layer constituent member with electrode circuit according to the present invention is an etching process of at least one of the lower electrode forming layer and the upper electrode forming layer of the capacitor layer forming material. Thus, a capacitor electrode circuit is formed. That is, a method for forming an upper electrode circuit using the capacitor layer forming material shown in FIG. 1 will be described as an example. As shown in FIG. 4A, an etching resist layer 6 is formed on the upper electrode forming layer 4 of the capacitor layer forming material 1. Next, as shown in FIG. 4B, the etching resist pattern 6 is exposed and developed on the etching resist layer 6 to form an etching resist pattern 7. Then, the upper electrode circuit forming layer 4 is etched, the etching resist pattern 7 is peeled off, and the upper electrode circuit 8 is formed as shown in FIG. This is the capacitor layer constituting member 10 with an electrode circuit when the lower electrode forming layer is not etched. Furthermore, the dielectric layer 2 exposed between the upper electrode circuit 8 and the upper electrode circuit 8 can be removed using a wet blast method or the like. As a result, as shown in FIG. 4D, a capacitor layer constituting member 10 'with an electrode circuit having no dielectric layer between the upper electrode circuit 8 and the upper electrode circuit 8 is obtained. Therefore, the capacitor layer constituent member with an electrode circuit according to the present invention includes the form shown in FIG.

また、図4(a)〜図4(c)の工程を、下部電極形成層と上部電極形成層とに対して同時に行えば、図5に示すように、上部電極回路8と下部電極回路9とを備える電極回路付キャパシタ層構成部材10となる。これらの電極回路付キャパシタ層構成部材の内、いずれの形態のものを採用するかは、プリント配線板の設計による。   If the steps of FIGS. 4A to 4C are performed simultaneously on the lower electrode formation layer and the upper electrode formation layer, as shown in FIG. 5, the upper electrode circuit 8 and the lower electrode circuit 9 are processed. The capacitor layer constituting member 10 with an electrode circuit is provided. Which form of these capacitor layer constituent members with electrode circuit is adopted depends on the design of the printed wiring board.

また、上述のキャパシタ層形成材を経ることなく、電極回路付キャパシタ層構成部材10を製造することも可能である。例えば、図6(a)に示すように、誘電層2の片面に下部電極形成層4が在る状態として、上部電極形成層8を設けることなく、マスク法で上部電極回路8を直接形成するのである。即ち、図6(b)に示すように、蒸着用マスク11を誘電層2の上に載置して、スパッタリング蒸着等の物理蒸着手法で上部電極回路8を直接形成する。その後、蒸着用マスク11を除去すると、図6(c)に示すように電極回路付キャパシタ層構成部材10が得られる。更に、このマスク法の場合でも、上部電極回路8と上部電極回路8との間に露出した誘電層2を、ウエットブラスト法等を用いて除去することもできる。その結果、図6(d)に示すように、上部電極回路8と上部電極回路8との間に誘電層の無い電極回路付キャパシタ層構成部材10’が得られる。   Moreover, it is also possible to manufacture the capacitor layer constituting member 10 with an electrode circuit without going through the capacitor layer forming material. For example, as shown in FIG. 6A, the upper electrode circuit 8 is directly formed by the mask method without providing the upper electrode forming layer 8 in a state where the lower electrode forming layer 4 exists on one surface of the dielectric layer 2. It is. That is, as shown in FIG. 6B, the vapor deposition mask 11 is placed on the dielectric layer 2, and the upper electrode circuit 8 is directly formed by a physical vapor deposition technique such as sputtering vapor deposition. Thereafter, when the evaporation mask 11 is removed, the capacitor layer constituting member 10 with electrode circuit is obtained as shown in FIG. Furthermore, even in the case of this mask method, the dielectric layer 2 exposed between the upper electrode circuit 8 and the upper electrode circuit 8 can also be removed using a wet blast method or the like. As a result, as shown in FIG. 6D, the electrode layer-equipped capacitor layer constituting member 10 ′ without a dielectric layer is obtained between the upper electrode circuit 8 and the upper electrode circuit 8.

本件発明に係るプリント配線板: 本件発明に係るプリント配線板は、上記電極回路付キャパシタ層構成部材を、多層プリント配線板の内蔵キャパシタ層として用いたものである。このときの多層プリント配線板の製造方法に関しては、特段の限定はない。この本件発明に係るプリント配線板は、上記電極回路付キャパシタ層構成部材を使用しており、この誘電層は良好な温度特性を備えるものであるから、80℃を超える温度雰囲気の中でも、キャパシタ性能の低下を最小限に止め、プリント配線板の設計品質を維持することが可能となる。 Printed wiring board according to the present invention: The printed wiring board according to the present invention uses the capacitor layer constituent member with electrode circuit as a built-in capacitor layer of a multilayer printed wiring board. There is no special limitation regarding the manufacturing method of the multilayer printed wiring board at this time. Since the printed wiring board according to the present invention uses the capacitor layer constituent member with an electrode circuit, and the dielectric layer has a good temperature characteristic, the capacitor performance can be obtained even in a temperature atmosphere exceeding 80 ° C. It is possible to keep the design quality of the printed wiring board from being minimized.

下部電極形成層用金属箔: この実施例では、圧延法で製造した50μm厚さのニッケル箔を下部電極形成層に用いた。なお、圧延法で製造したニッケル箔の厚さはゲージ厚さとして示したものである。 Metal foil for lower electrode formation layer: In this example, nickel foil having a thickness of 50 μm manufactured by a rolling method was used for the lower electrode formation layer. In addition, the thickness of the nickel foil manufactured by the rolling method is shown as a gauge thickness.

誘電層の形成: そして、上述のニッケル箔の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前のニッケル箔は、前処理として、250℃×15分の加熱を行い、紫外線の1分間照射を行った。誘電層の形成方法は、以下の(a)〜(c)の手順で行った。 Formation of dielectric layer: Then, a dielectric layer was formed on the surface of the nickel foil using a sol-gel method. The nickel foil before forming the dielectric layer by the sol-gel method was heated at 250 ° C. for 15 minutes as a pretreatment and irradiated with ultraviolet rays for 1 minute. The dielectric layer was formed by the following procedures (a) to (c).

(a)最初に、ゾル−ゲル法に用いるゾル−ゲル溶液を調製した。ここでは、BaSr1−XTiO (0.8≦X<1)の組成範囲の誘電膜を得られるように調製したゾル−ゲル溶液を用いて、Ba/Sr(mol比)が95/5、90/10、85/15、80/20の4種の誘電層を形成するものとした。(A) First, a sol-gel solution used in the sol-gel method was prepared. Here, using a sol-gel solution prepared so as to obtain a dielectric film having a composition range of Ba X Sr 1-X TiO 3 (0.8 ≦ X <1), the Ba / Sr (mol ratio) is 95. Four dielectric layers of / 5, 90/10, 85/15, and 80/20 were formed.

(b)上記ゾル−ゲル溶液を、スピンコータを用いて、前記ニッケル箔の表面に塗布し、150℃×2分の酸素含有雰囲気(大気雰囲気)で乾燥し、330℃×15分の大気雰囲気での熱分解を行う一連の工程を1単位工程として、1単位工程を12回繰り返し膜厚調整を行った。そして、第1回目の1単位工程と第2回目の1単位工程との間、第3回目の1単位工程と第4回目の1単位工程との間、第6回目の1単位工程と第7回目の1単位工程との間、第9回目の1単位工程と第10回目の1単位工程との間の各々で、窒素置換雰囲気中で650℃×15分の途中結晶化を行った。 (B) The above sol-gel solution is applied to the surface of the nickel foil using a spin coater, dried in an oxygen-containing atmosphere (air atmosphere) at 150 ° C. × 2 minutes, and then in an air atmosphere at 330 ° C. × 15 minutes. A series of steps for performing thermal decomposition was taken as one unit step, and one unit step was repeated 12 times to adjust the film thickness. And between the first unit process and the second one unit process, between the third unit process and the fourth one unit process, between the sixth one unit process and the seventh unit process. Crystallization was performed halfway at 650 ° C. for 15 minutes in the nitrogen substitution atmosphere between the first unit process and the ninth one unit process and the tenth one unit process.

(c)そして、最終的に800℃×30分の窒素置換雰囲気で焼成処理を行い、4種類の組成の600nm厚さの誘電層を、下部電極形成層上に形成した。 (C) Finally, a baking treatment was performed in a nitrogen substitution atmosphere at 800 ° C. for 30 minutes to form a 600 nm-thick dielectric layer having four compositions on the lower electrode formation layer.

上部電極回路の形成: 以上のようにして誘電層を形成すると、図5(a)に示すようになる。そして、マスク法で上部電極回路8を直接形成した。即ち、図5(b)に示すように、蒸着用マスク11を誘電層2の上に載置して、スパッタリング蒸着法で上部電極回路8を直接形成した。その後、蒸着用マスク11を除去して、図5(c)に示す如く、上部電極面積が1mm×1mmサイズの上部電極回路8を備える電極回路付キャパシタ層構成部材10を得た。このときの電極回路付キャパシタ層構成部材は、3種類の第1電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=95/5、以下「試料1」と称する。)、第2電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=90/10、以下「試料2」と称する。)第3電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=85/15、以下「試料3」と称する。)、第4電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=80/20、以下「試料4」と称する。)を得た。 Formation of Upper Electrode Circuit: When the dielectric layer is formed as described above, it is as shown in FIG. Then, the upper electrode circuit 8 was directly formed by a mask method. That is, as shown in FIG. 5B, the deposition mask 11 was placed on the dielectric layer 2, and the upper electrode circuit 8 was directly formed by the sputtering deposition method. Thereafter, the evaporation mask 11 was removed to obtain a capacitor layer constituting member 10 with an electrode circuit including an upper electrode circuit 8 having an upper electrode area of 1 mm × 1 mm size as shown in FIG. At this time, the capacitor layer constituting member with electrode circuit includes three types of capacitor layer constituting members with first electrode circuit (Ba / Sr (mol ratio) = 95/5, hereinafter referred to as “sample 1”), the second electrode. Capacitor layer constituting member with circuit (Ba / Sr (mol ratio) = 90/10, hereinafter referred to as “sample 2”) Capacitor layer constituting member with third electrode circuit (Ba / Sr (mol ratio) = 85/15, (Hereinafter referred to as “Sample 3”), a capacitor layer constituting member with a fourth electrode circuit (Ba / Sr (mol ratio) = 80/20, hereinafter referred to as “Sample 4”) was obtained.

そして、第1電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=95/5)、第2電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=90/10)、第3電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=85/15)、第4電極回路付キャパシタ層構成部材(Ba/Sr(mol比)=80/20)のそれぞれを用いて、25℃、90℃及び125℃との容量密度の評価を行い容量密度変化率を求めた。90℃での容量密度変化率は、[(90℃容量密度)−(25℃容量密度)]/(25℃容量密度)の計算式で求め、125℃での容量密度変化率は、[(125℃容量密度)−(25℃容量密度)]/(25℃容量密度)の計算式で求めた。この容量密度の測定は、日置電気株式会社製 HIOKI 3532 LCR Hi−Testerで測定した。この結果は、比較例との対比が容易となるように表2に纏めて掲載した。   The capacitor layer constituent member with the first electrode circuit (Ba / Sr (mol ratio) = 95/5), the capacitor layer constituent member with the second electrode circuit (Ba / Sr (mol ratio) = 90/10), the third Using each of the capacitor layer constituent member with electrode circuit (Ba / Sr (mol ratio) = 85/15) and the capacitor layer constituent member with fourth electrode circuit (Ba / Sr (mol ratio) = 80/20), 25 The capacity density was evaluated at 0 ° C., 90 ° C., and 125 ° C., and the change rate of the capacity density was obtained. The capacity density change rate at 90 ° C. is obtained by a formula of [(90 ° C. capacity density) − (25 ° C. capacity density)] / (25 ° C. capacity density), and the capacity density change rate at 125 ° C. is [( 125 ° C. capacity density) − (25 ° C. capacity density)] / (25 ° C. capacity density). The capacity density was measured with a Hioki 3532 LCR Hi-Tester manufactured by Hioki Electric Co., Ltd. The results are summarized in Table 2 so that the comparison with the comparative example is easy.

比較例Comparative example

この比較例では、実施例のゾル−ゲル法に用いるゾル−ゲル溶液を調製において、BaSr1−XTiO(0≦X≦1.0)の組成範囲の誘電膜を得られるように調製したゾル−ゲル溶液を用いて、Ba/Sr(mol比)が70/30、50/50、100/0の3種の誘電層を形成するものとした。その他、実施例と同様にして、3種類の比較用試料として、電極回路付キャパシタ層構成部材A(Ba/Sr(mol比)=70/30、以下「試料A」と称する。)、電極回路付キャパシタ層構成部材B(Ba/Sr(mol比)=50/50、以下「試料B」と称する。)、電極回路付キャパシタ層構成部材B(Ba/Sr(mol比)=100/0、以下「試料C」と称する。)を得た。In this comparative example, in preparing the sol-gel solution used in the sol-gel method of the example, a dielectric film having a composition range of Ba X Sr 1-X TiO 3 (0 ≦ X ≦ 1.0) can be obtained. Three types of dielectric layers having Ba / Sr (mol ratio) of 70/30, 50/50, and 100/0 were formed using the prepared sol-gel solution. In addition, in the same manner as in the examples, three types of samples for comparison, capacitor layer-constituting member A with electrode circuit (Ba / Sr (mol ratio) = 70/30, hereinafter referred to as “sample A”), electrode circuit. Capacitor layer constituent member B (Ba / Sr (mol ratio) = 50/50, hereinafter referred to as “sample B”), Capacitor layer constituent member B with electrode circuit (Ba / Sr (mol ratio) = 100/0, (Hereinafter referred to as “Sample C”).

そして、実施例と同様に、25℃、90℃、125℃での容量密度の評価を行い、容量密度変化率を求めた。この結果は、実施例との対比が容易となるように表2に纏めて掲載した。   Then, similarly to the examples, the capacity density at 25 ° C., 90 ° C., and 125 ° C. was evaluated, and the capacity density change rate was obtained. The results are summarized in Table 2 so that the comparison with Examples is easy.

Figure 2008133243
Figure 2008133243

この表2から分かるように、BaSr1−XTiO(0.8≦X<1)の組成範囲の誘電層を備える実施例の試料1〜試料4は、25℃における容量密度の最低値が1164.3であり、それぞれの試料共に、125℃における容量密度変化率が40%以内に納まっている。これに対し、比較例の試料A、試料B、試料Cは、25℃における容量密度の最高値が1132.4であり、容量密度変化率が40%を超え容量密度の変化が大きくなる試料も見られる。従って、実施例の方が、比較例に比べ、25℃における容量密度を高く維持して、且つ、高温での容量密度変化率を低く抑えるというバランスに優れたものと言える。As can be seen from Table 2, Sample 1 to Sample 4 of the example having a dielectric layer having a composition range of Ba X Sr 1-X TiO 3 (0.8 ≦ X <1) have the lowest capacity density at 25 ° C. The value is 1164.3, and the capacity density change rate at 125 ° C. is within 40% for each sample. On the other hand, Sample A, Sample B, and Sample C of the comparative example have a maximum capacity density of 112.4 at 25 ° C., and the capacity density change rate exceeds 40%, and there is a sample in which the capacity density change is large. It can be seen. Therefore, it can be said that the example is more excellent in balance than the comparative example in that the capacity density at 25 ° C. is kept high and the capacity density change rate at high temperature is kept low.

本件発明に係るBST系誘電層は、BaSr1−XTiO (0.8≦X<1)の組成バランスを備えることで、使用環境の温度が、100℃付近に上昇しても、容量密度の変化率が小さくなる。従って、高温雰囲気環境下又は自己発熱による温度上昇が起きても、安定した容量密度を示す。特に、演算速度及びクロック周波数が高周波領域になるプリント配線板のキャパシタ層形成材のBST系誘電層として用いるのに好適であり、高品質のキャパシタ回路を内蔵したプリント配線板の提供を可能とする。The BST-based dielectric layer according to the present invention has a composition balance of Ba X Sr 1-X TiO 3 (0.8 ≦ X <1). The rate of change in capacity density is reduced. Therefore, even if the temperature rises due to high temperature atmosphere or self-heating, a stable capacity density is exhibited. In particular, it is suitable for use as a BST-based dielectric layer of a capacitor layer forming material of a printed wiring board in which the operation speed and clock frequency are in a high frequency region, and it is possible to provide a printed wiring board incorporating a high-quality capacitor circuit. .

本件発明に係るキャパシタ層形成材の層構成を示すための模式断面図である。It is a schematic cross section for showing the layer composition of the capacitor layer forming material concerning the present invention. 本件発明に係るキャパシタ層形成材の製造プロセスを示すための模式的製造フロー図である。It is a typical manufacturing flowchart for showing the manufacturing process of the capacitor layer forming material which concerns on this invention. 本件発明に係るキャパシタ層形成材の製造プロセスを示すための模式的製造フロー図である。It is a typical manufacturing flowchart for showing the manufacturing process of the capacitor layer forming material which concerns on this invention. 本件発明に係る電極回路付キャパシタ層構成部材の製造プロセスを示すための模式的製造フロー図である。It is a typical manufacturing flow figure for showing a manufacturing process of a capacitor layer constituent member with an electrode circuit concerning the present invention. 上部電極回路と下部電極回路とを同時に備えた電極回路付キャパシタ層構成部材の断面模式図である。It is a cross-sectional schematic diagram of the capacitor layer constituent member with an electrode circuit provided with the upper electrode circuit and the lower electrode circuit simultaneously. 本件発明に係る電極回路付キャパシタ層構成部材の製造プロセスを示すための模式的製造フロー図である。It is a typical manufacturing flow figure for showing a manufacturing process of a capacitor layer constituent member with an electrode circuit concerning the present invention.

符号の説明Explanation of symbols

1 キャパシタ層形成材
2 BST系誘電層
3 下部電極形成層
4 上部電極形成層
5 基材
6 エッチングレジスト層
7 エッチングレジストパターン
8 上部電極回路
9 下部電極回路
10 電極回路付キャパシタ層構成部材
11 蒸着用マスク
DESCRIPTION OF SYMBOLS 1 Capacitor layer forming material 2 BST type dielectric layer 3 Lower electrode forming layer 4 Upper electrode forming layer 5 Base material 6 Etching resist layer 7 Etching resist pattern 8 Upper electrode circuit 9 Lower electrode circuit 10 Capacitor layer constituent member 11 with electrode circuit mask

Claims (7)

キャパシタ回路の製造に用いるBST系誘電層において、
当該BST系誘電層は、バリウムとストロンチウムとの組成バランスが、以下の化1の関係を満たし、その厚さが0.3μm〜0.7μmであることを特徴としたBST系誘電層。
Figure 2008133243
In a BST-based dielectric layer used for manufacturing a capacitor circuit,
The BST-based dielectric layer is characterized in that the composition balance of barium and strontium satisfies the following chemical formula 1 and has a thickness of 0.3 μm to 0.7 μm.
Figure 2008133243
請求項1に記載のBST系誘電層の片面側に下部電極形成層、他面側に上部電極形成層を備えるキャパシタ層形成材。 A capacitor layer forming material comprising a lower electrode forming layer on one side of the BST-based dielectric layer according to claim 1 and an upper electrode forming layer on the other side. 前記下部電極形成層は、厚さが1μm〜100μmであるニッケル層又はニッケル合金層である請求項2に記載のキャパシタ層形成材。 The capacitor layer forming material according to claim 2, wherein the lower electrode forming layer is a nickel layer or a nickel alloy layer having a thickness of 1 μm to 100 μm. 前記上部電極形成層は、厚さが100nm〜50μmである銅、ニッケル、金又はこれらの合金からなる請求項2又は請求項3に記載のキャパシタ層形成材。 4. The capacitor layer forming material according to claim 2, wherein the upper electrode forming layer is made of copper, nickel, gold, or an alloy thereof having a thickness of 100 nm to 50 μm. プリント配線板の内蔵キャパシタ層の形成に用いるものである請求項2〜請求項4のいずれかに記載のキャパシタ層形成材。 The capacitor layer forming material according to any one of claims 2 to 4, which is used for forming a built-in capacitor layer of a printed wiring board. 請求項2〜請求項5のいずれかに記載のキャパシタ層形成材の下部電極形成層と他面側に上部電極形成層との少なくとも一方をエッチング加工してキャパシタ電極回路を形成したことを特徴とした電極回路付キャパシタ層構成部材。 A capacitor electrode circuit is formed by etching at least one of the lower electrode forming layer and the upper electrode forming layer on the other surface side of the capacitor layer forming material according to claim 2. Capacitor layer constituent member with electrode circuit. 請求項6に記載の電極回路付キャパシタ層構成部材をプリント配線板の内蔵キャパシタ層として用いたことを特徴とする内蔵キャパシタ回路を備えるプリント配線板。 A printed wiring board comprising a built-in capacitor circuit, wherein the capacitor layer constituting member with electrode circuit according to claim 6 is used as a built-in capacitor layer of the printed wiring board.
JP2008521667A 2007-04-23 2008-04-22 BST-based dielectric layer, capacitor layer forming material including the BST-based dielectric layer, capacitor layer constituent member with electrode circuit, and printed wiring board including a built-in capacitor circuit Pending JPWO2008133243A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007113196 2007-04-23
JP2007113196 2007-04-23
PCT/JP2008/057739 WO2008133243A1 (en) 2007-04-23 2008-04-22 Bst dielectric layer, capacitor layer-forming material comprising the bst dielectric layer, capacitor layer-forming member with electrode circuit, and printed wiring board having built-in capacitor circuit

Publications (1)

Publication Number Publication Date
JPWO2008133243A1 true JPWO2008133243A1 (en) 2010-07-29

Family

ID=39925693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008521667A Pending JPWO2008133243A1 (en) 2007-04-23 2008-04-22 BST-based dielectric layer, capacitor layer forming material including the BST-based dielectric layer, capacitor layer constituent member with electrode circuit, and printed wiring board including a built-in capacitor circuit

Country Status (3)

Country Link
JP (1) JPWO2008133243A1 (en)
TW (1) TW200917914A (en)
WO (1) WO2008133243A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179357A (en) * 2011-07-01 2014-09-25 Sanyo Electric Co Ltd Laminate structure and method for manufacturing the same
CN107404806B (en) 2016-05-18 2020-12-01 德昌电机(深圳)有限公司 Printed circuit board and motor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0649950B2 (en) * 1984-07-19 1994-06-29 ソニー株式会社 Composite comprising Ti metal layer and Ba1-xSrxTiO3 coating and method for producing the same
US20070020955A1 (en) * 2005-07-22 2007-01-25 Samsung Electro-Mechanics Co., Ltd. Fabrication method of composite metal oxide dielectric film, and composite metal oxide dielectric film fabricated thereby
JP2007035975A (en) * 2005-07-27 2007-02-08 Mitsui Mining & Smelting Co Ltd Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these
JP4708905B2 (en) * 2005-08-05 2011-06-22 イビデン株式会社 Thin film embedded capacitance, manufacturing method thereof, and printed wiring board

Also Published As

Publication number Publication date
WO2008133243A1 (en) 2008-11-06
TW200917914A (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP3841814B1 (en) Capacitor layer forming material and method for manufacturing the capacitor layer forming material
KR100674848B1 (en) High Capacitancy Metal-Ceramic-Polymer Dielectric Material And Preparing Method For Embedded Capacitor Using The Same
KR101987280B1 (en) Resin composition for printed circuit board, insulating film, prepreg and printed circuit board
JP7061632B2 (en) Resin composition, copper foil with resin, dielectric layer, copper-clad laminate, capacitor element and printed wiring board with built-in capacitor
JP6156393B2 (en) Conductive adhesive composition and electronic device using the same
KR20140002355A (en) Inductor and process for producing the same
JP2007035975A (en) Capacitor layer formation material with support substrate, and capacitor layer formation material as well as method for manufacturing these
KR101926808B1 (en) Resin composition with good workability, insulating film, and prepreg
KR20140127039A (en) Insulating resin composition having low CTE and high thermal stability for PCB and prepreg, CCL and PCB using the same
JP7013444B2 (en) Resin composition, copper foil with resin, dielectric layer, copper-clad laminate, capacitor element and printed wiring board with built-in capacitor
KR101331646B1 (en) Insulting epoxy resin composition, insulting film made therefrom, and multilayer printed circuit board having the same
JPWO2008044573A1 (en) CAPACITOR LAYER FORMING MATERIAL, METHOD FOR PRODUCING CAPACITOR LAYER FORMING MATERIAL, AND PRINTED WIRING BOARD HAVING BUILT-IN CAPACITOR OBTAINED USING THE CAPACITOR LAYER FORMING MATERIAL
JPWO2008133243A1 (en) BST-based dielectric layer, capacitor layer forming material including the BST-based dielectric layer, capacitor layer constituent member with electrode circuit, and printed wiring board including a built-in capacitor circuit
JP2005105062A (en) Resin composition, conductive foil with resin, prepreg, sheet, sheet with conductive foil, laminated plate and printed wiring board
JPH06240213A (en) Copper foil coated with adhesive and copper-clad laminate made using the same
JP2006135278A (en) Insulating resin film for printed wiring board and printed wiring board using it
WO2011162218A1 (en) Laminate of ceramic insulation layer and metal layer, and method for producing laminate
WO2021153339A1 (en) Resin layered product, dielectric layer, metal foil with resin, capacitor element, and printed wiring board with built-in capacitor
JP2006123232A (en) Copper foil with resin layer containing dielectric filler and printed circuit board obtained by using the copper foil with resin layer containing dielectric filler
JP2005068298A (en) High permittivity epoxy resin paste and electronic part
JP2005002282A (en) High dielectric constant epoxy resin composition and electronic part
JP2005068299A (en) High permittivity epoxy resin paste and electronic part
JP2002124773A (en) Fire-retardant electronic part
JPH04324205A (en) Composite dielectric