JPWO2008102499A1

JPWO2008102499A1 - 磁性体装置及び磁気ランダムアクセスメモリ

Info

Publication number: JPWO2008102499A1
Application number: JP2009500065A
Authority: JP
Inventors: 加藤　有光; 有光加藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-02-23
Filing date: 2007-12-04
Publication date: 2010-05-27
Anticipated expiration: 2027-12-04
Also published as: WO2008102499A1; JP5387908B2

Abstract

本発明の一実施の形態において、磁性体装置は、反強磁性体層１とその上に形成されたピン層２とを備える。ピン層２は、複数の磁性体層３と少なくとも１つの非磁性体層４とが交互に積層された積層構造を有する。隣り合う２つの磁性体層３は、非磁性体層４を介して互いに強磁性結合あるいは反強磁性結合している。ピン層２に含まれる複数の磁性体層３の磁化量の総和はゼロである。また、複数の磁性体層３は、反強磁性体層１と接触する第１磁性体層３−１と、反強磁性体層１から最も離れて位置する第２磁性体層３−２とを含む。第２磁性体層３−２の厚さＴ２は、第１磁性体層３−１の厚さＴ１より小さい。

Description

本出願は、２００７年２月２３日に出願された日本国特許出願２００７−０４３６４１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、磁性体装置及び磁気ランダムアクセスメモリに関する。特に、本発明は、反強磁性体層によって磁化の向きが固定された磁性体層を有する磁性体装置及び磁気ランダムアクセスメモリに関する。

磁性体層を用いて所定の機能を実現する磁性体装置として、磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）、磁気センサ、磁気ヘッドなどが知られている。このうちＭＲＡＭは、磁気抵抗素子をメモリセルとして用いる不揮発性メモリである。磁気抵抗素子としては、ＧＭＲ（Giant Magneto-Resistive）素子やＴＭＲ（Tunnel Magneto-Resistive）素子が知られている。

図１は、非特許文献（Roy Scheuerlein et al., "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", 2000 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, pp. 128-129.）で報告されているＴＭＲ素子１００の構造を示している。図１において、ＴＭＲ素子１００は、反強磁性体層１０１（ＦｅＭｎ：１０ｎｍ）、強磁性体層であるピン層１０２（ＣｏＦｅ：２．４ｎｍ）、トンネル絶縁層１０３（Ａｌ_２Ｏ_３）、及び強磁性体層であるフリー層１０４（ＮｉＦｅ：５ｎｍ）を備えている。薄いトンネル絶縁層１０３は、ピン層１０２とフリー層１０４に挟まれている。

ピン層１０２は、反強磁性体層１０１上に形成されており、その磁化の向きは、反強磁性体層１０１によってある方向に固定されている。一方、フリー層１０４の磁化の向きは、ピン層１０２の磁化の向きと平行あるいは反平行の状態で安定する。具体的には、フリー層１０４は、磁化容易軸がピン層１０２の磁化の向きとほぼ平行になるように形成されており、フリー層１０４の磁化の向きは、外部磁場の印加により反転させることが可能である。

このようなＴＭＲ素子１００の抵抗値は、ピン層１０２とフリー層１０４の磁化方向の関係に依存する。すなわち、ピン層１０２の磁化方向とフリー層１０４の磁化方向が反平行の場合の抵抗値（Ｒ＋ΔＲ）は、それらが平行の場合の抵抗値（Ｒ）よりも大きくなる。ＴＭＲ素子１００は、この抵抗値の変化を利用することによりデータを記憶する。データ書き込み時には、フリー層１０４の磁化が所望の方向に向くように、外部磁場が印加される。一方、データ読み出し時には、ピン層１０２とフリー層１０４との間に電圧が印加され、トンネル絶縁層１０３を通して読み出し電流が流される。その読み出し電流の大きさに基づいて、ＴＭＲ素子１００の抵抗値、すなわち、ＴＭＲ素子１００が記憶しているデータがセンスされる。

図２は、非特許文献（M. Durlam et al., "Nonvolatile RAM based on Magnetic Tunnel Junction Elements", 2000 IEEE International Solid-State Circuits Conference, DIGEST OF TECHNICAL PAPERS, pp. 130-131.）に記載されているＭＲＡＭの配線構造を示している。図２において、ＴＭＲ素子１００がアレイ状に配置されている。各ＴＭＲ素子１００の上下それぞれに、互いに交差する上部配線（Ｂ１，Ｂ２）及び下部配線（Ｄ１，Ｄ２，Ｄ３）が設けられている。ＴＭＲ素子１００のフリー層は上部配線に接続され、反強磁性体層は選択トランジスタＴＲを介してグランドに接続されている。また、選択トランジスタＴＲのゲート端子には、読み出しワード線（Ｗ１，Ｗ２，Ｗ３）が接続されている。データ書き込み時、交差する１本の上部配線と１本の下部配線に書き込み電流が流される。その結果、交差点に配置されているＴＭＲ素子１００に、書き込み電流により発生する合成磁場が印加される。データ読み出し時、対象となるＴＭＲ素子１００に接続された選択トランジスタＴＲがＯＮされ、読み出し電流が、上部配線から当該ＴＭＲ素子１００を通ってグランドに流れる。

図１で示されたように単層のピン層が使用される場合、そのピン層の端部から漏れ出る「漏れ磁場」が、素子特性に影響を与えてしまう。ピン層からの漏れ磁場を抑制するために、非磁性体層を挟んで反強磁性的に結合する２層の強磁性体層でピン層を構成する技術が知られている。図３は、そのようなピン層を有するＴＭＲ素子の構造例を示している。図３において、反強磁性体層２０１上にピン層２０２が形成され、そのピン層２０２上にトンネル絶縁層２０３を介してフリー層２０４が形成されている。ピン層２０２は、強磁性体層２１１、２１２、及びそれらに挟まれた非磁性体層２１３を有している。強磁性体層２１１及び２１２は、非磁性体層２１３を挟んで互いに反強磁性結合しており、それらの磁化方向は反対向きである。これにより、強磁性体層２１１、２１２それぞれの漏れ磁場がある程度相殺される。

漏れ磁場をなるべく相殺するために、強磁性体層２１１の磁化量Ｍ１と強磁性体層２１２の磁化量Ｍ２はほぼ同じに設計される。ここで、強磁性体層２１２の漏れ磁場は、強磁性体層２１１側へ向かう成分だけでなく、フリー層２０４側へ向かう成分も存在する。磁化量Ｍ２が大きくなると、フリー層２０４側へ向かう成分も大きくなり、素子特性に強い影響を及ぼしてしまう。従って、磁化量Ｍ１、Ｍ２は、所望の機能が失われない範囲で小さく設計されることが望ましい。すなわち、漏れ磁場低減の観点から、ピン層２０２の強磁性体層２１１、２１２は共になるべく薄いことが好ましい。

磁性体装置に関連する他の関連技術として、次のものが知られている。

特開２００５−８５９５１号公報には、磁気記憶素子が記載されている。その磁気記憶素子は、情報を磁性体の磁化状態によって保持する記憶層と、外部磁場により磁化状態が変化する補助磁性層とを有する。補助磁性層は、非磁性層により分割された複数層の磁性層から成る。補助磁性層の隣り合う磁性層は、反平行に磁化する磁気的相互作用により結合している。補助磁性層の偶数番目の磁性層の磁化量の総和と、前記補助磁性層の奇数番目の磁性層の磁化量の総和とはほぼ等しい。

特開２００５−２２３０８６号公報には、磁気記憶素子が記載されている。その磁気記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有する。その記憶層が、少なくとも２層の磁性層とその間の非磁性層から成る。２層の磁性層のうち一方の磁性層は、他方の磁性層に対して、磁化の制動定数と磁化量と磁気異方性との積が大きく、かつ磁化量と磁気異方性の積が小さい。

特表２００５−５２５６６５号公報には、垂直磁気記録ヘッドが記載されている。垂直磁気記録ヘッドは、多層主書込み極を含む。主書き込み極は、第１の材料層、第２の材料層、及び第１の材料層と第２の材料層の間に位置する中間層を含む。第２の材料層は、第１の材料層の飽和磁気モーメントよりも大きな飽和磁気モーメントを有する。

図３で説明された通り、漏れ磁場低減の観点から、ピン層２０２の強磁性体層２１１、２１２を共に薄くすることが好ましい。ここで、本願発明者は次の点に着目した。

磁性体装置の製造プロセスにおいては、高温熱処理をたびたび行う必要がある。例えば、トランジスタ特性の均一化のために高温熱処理が行われる。また、配線形成後にも高温熱処理が行なわれる。そのような高温熱処理が行われると、上述の反強磁性体層２０１に含まれる元素がピン層２０２に拡散する。反強磁性体層２０１は一般的にＦｅＭｎ、ＰｔＭｎ、あるいはＩｒＭｎで形成されており、特に、反強磁性体層２０１に含まれるＭｎがピン層２０２に拡散する。この時、ピン層２０２の強磁性体層２１１が薄いと、反強磁性体層２０１からのＭｎが、容易に非磁性体層２１３に達してしまう。Ｍｎが非磁性体層２１３に達すると、ピン層２０２内の反強磁性結合が弱まり、特性が劣化する。場合によっては、正常なデバイス動作が得られなくなる可能性がある。このように、ピン層内の強磁性体層を薄膜化するにつれて、Ｍｎ拡散により歩留まりが低減する可能性がある。

本発明の１つの目的は、ピン層からの漏れ磁場を抑制しつつ、高温熱処理による特性劣化を防止することができる技術を提供することにある。

本発明の一実施の形態において、磁性体装置は、反強磁性体層と、その反強磁性体層上に形成されたピン層とを備える。ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有する。複数の磁性体層のうち、ある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合している。複数の磁性体層の磁化量の総和はゼロである。また、ピン層中の複数の磁性体層は、反強磁性体層と接触する第１磁性体層と、反強磁性体層から最も離れて位置する第２磁性体層とを含む。第２磁性体層の厚さは、第１磁性体層の厚さより小さい。

本発明の一実施の形態において、磁性体装置は、反強磁性体層と、その反強磁性体層上に形成されたピン層とを備える。ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有する。複数の磁性体層のうち、ある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合している。複数の磁性体層の磁化量の総和はゼロである。また、ピン層中の複数の磁性体層は、反強磁性体層と接触する第１磁性体層と、反強磁性体層から最も離れて位置する第２磁性体層とを含む。第２磁性体層の磁化量は、第１磁性体層の磁化量より小さい。

本発明の一実施の形態において、複数の磁気抵抗素子がアレイ状に配置された磁気ランダムアクセスメモリが提供される。複数の磁気抵抗素子の各々は、反強磁性体層と、反強磁性体層上に形成されたピン層と、ピン層上に形成された非磁性スペーサ層と、非磁性スペーサ層上に形成された強磁性体層を含むフリー層と、を備える。ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有する。複数の磁性体層のうちある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合している。複数の磁性体層の磁化量の総和はゼロである。また、ピン層中の複数の磁性体層は、反強磁性体層と接触する第１磁性体層と、非磁性スペーサ層と接触する第２磁性体層とを含む。第２磁性体層の厚さは、第１磁性体層の厚さより小さい。ピン層の複数の磁性体層のそれぞれの磁化の向きは固定されており、フリー層の強磁性体層の磁化の向きは第２磁性体層の磁化の向きに対して平行あるいは反平行となることが許される。

本発明によれば、漏れ磁場の抑制と、ピン層内の反強磁性結合の維持とを両立させることが可能となる。すなわち、ピン層からの漏れ磁場を抑制しつつ、高温熱処理による特性劣化を回避することが可能となる。

上記及び他の目的、長所、特徴は、次の図面と共に説明される本発明の実施の形態により明らかになるであろう。

図１は、関連技術におけるＴＭＲ素子の構造を概略的に示す側面図である。図２は、図１に示されたＴＭＲ素子を用いたＭＲＡＭの構成を概略的に示す斜視図である。図３は、他の関連技術におけるＴＭＲ素子の構造を概略的に示す側面図である。図４は、本発明の第１の実施の形態に係る磁性体装置の構造を概略的に示す側面図である。図５は、図４に示された構造を示す平面図である。図６は、本発明の第１の実施の形態に係る磁気抵抗素子の一例を示す側面図である。図７は、本発明に係るＭＲＡＭの構成の一例を示す回路ブロック図である。図８は、磁気抵抗素子へのデータ読み書きを説明するための図である。図９は、本発明の第１の実施の形態に係る磁気抵抗素子の他の例を示す側面図である。図１０は、本発明の第２の実施の形態に係る磁性体装置の構造を概略的に示す側面図である。図１１は、本発明の第２の実施の形態に係る磁気抵抗素子の一例を示す側面図である。

添付図面を参照して、本発明の実施の形態に係る磁性体装置、磁気抵抗素子、及びＭＲＡＭを説明する。

１．第１の実施の形態
１−１．基本構造
図４は、本発明の第１の実施の形態に係る磁性体装置の構造を概略的に示す側面図である。図５は、図４に示された構造を示す平面図である。この磁性体装置は、反強磁性体層１、磁性体層を含むピン層２、及び機能層５を備えている。ピン層２は、反強磁性体層１上に形成されており、その磁化の向きは反強磁性体層１によって固定されている。機能層５は、ピン層２上に形成されており、ピン層２と共に所定の機能を実現する。

本実施の形態において、ピン層２は、複数の磁性体層３と少なくとも１つの非磁性体層４とが交互に積層された積層構造を有する。その積層方向はＺ方向であり、各層はＺ方向に直角なＸＹ面に平行に形成されている。複数の磁性体層３は、反強磁性体層１に接触する第１磁性体層３−１と、機能層５に接触する第２磁性体層３−２を含んでいる。つまり、複数の磁性体層３のうち第２磁性体層３−２が、反強磁性体層１からＺ方向に最も離れて位置し、且つ、機能層５に最も近い磁性体層である。

このような積層構造において、ある非磁性体層４を挟んで隣り合う２つの磁性体層３は、互いに強磁性結合あるいは反強磁性結合している。例えば図４において、上記第１磁性体層３−１上には非磁性体層４−１を介して磁性体層３−３が形成されており、それら第１磁性体層３−１と磁性体層３−３は、非磁性体層４−１を介して反強磁性結合している。第１磁性体層３−１の磁化方向は＋Ｘ方向であり、磁性体層３−３の磁化方向は−Ｘ方向である。また、磁性体層３−４上に非磁性体層４−２を介して上記第２磁性体層３−２が形成されており、それら第２磁性体層３−２と磁性体層３−４は、非磁性体層４−２を介して強磁性結合している。第２磁性体層３−２及び磁性体層３−４の磁化方向は−Ｘ方向である。

本実施の形態において、ピン層２に含まれる全ての磁性体層３の磁化量の総和はゼロである。従って、ピン層２中には、ある非磁性層４を介して互いに反強磁性結合している一組の磁性体層３が、少なくとも１つは必ず含まれることになる。例えば、図４中の磁性体層３−５、３−６は、非磁性体層４−３を介して互いに反強磁性結合している。また、上述の通り、第１磁性体層３−１と磁性体層３−３は、非磁性体層４−１を介して反強磁性結合している。このように、各磁性体層３の磁化は、＋Ｘ方向あるいは−Ｘ方向に固定され、且つ、磁化量の総和はゼロである。言い換えれば、＋Ｘ方向に固定された磁化の総量は、−Ｘ方向に固定された磁化の総量と等しい。

更に、本実施の形態によれば、第２磁性体層３−２の厚さＴ２は、第１磁性体層３−１の厚さＴ１よりも小さい。好適には、第２磁性体層３−２の実効的な厚さ（磁性体として機能する厚さ）は、第１磁性体層３−１の実効的な厚さよりも小さい。

また、本実施の形態によれば、第２磁性体層３−２の磁化量Ｍ２は、第１磁性体層３−１の磁化量Ｍ１よりも小さい。つまり、図３に示された構造とは異なり、第１磁性体層３−１の磁化量Ｍ１と第２磁性体層３−２の磁化量Ｍ２とは同じではない。ピン層２には、第１磁性体層３−１や第２磁性体層３−２以外の磁性体層３も含まれるため、ピン層２の磁化量の総和をゼロにしつつ、磁化量Ｍ２を磁化量Ｍ１よりも小さくすることができる。

以上に説明されたように、本実施の形態によれば、第２磁性体層３−２の厚さＴ２や磁化量Ｍ２を極力小さくする一方で、第１磁性体層３−１の厚さＴ１や磁化量Ｍ１を大きく設計することが可能となる。このように構成された磁性体装置により得られる効果は、次の通りである。

まず、高温熱処理に起因する特性劣化を防止することが可能となる。それは、反強磁性体層１に接触する第１磁性体層３−１の厚さＴ１を、第２磁性体層３−２の厚さＴ２に依存せず、比較的大きく設計することができるからである。その場合、高温熱処理によって反強磁性体層１から拡散する元素が、ピン層２中の非磁性体層４に達しにくくなる。結果として、ピン層２内の反強磁性結合が弱まることが防止される。つまり、高温熱処理による特性劣化が防止され、歩留まりが向上する。

また、ピン層２に含まれる全ての磁性体層３の磁化量の総和はゼロであるため、ピン層２からの漏れ磁場は抑制されている。更に、第２磁性体層３−２の厚さＴ２は、第１磁性体層３−１の厚さＴ１に依存せず、比較的小さく設計される。つまり、機能層５に最も近い第２磁性体層３−２の磁化量Ｍ２は、第１磁性体層３−１の磁化量Ｍ１にかかわらず、小さく設計される。これにより、機能層５に印加される漏れ磁場が十分に低減される。すなわち、ピン層２からの漏れ磁場の素子特性への影響を十分に小さくし、動作特性のばらつきを低減することが可能である。この観点から、第２磁性体層３−２の厚さＴ２は、ピン層２の磁性体層３の中で最小であることが好適である。また、第２磁性体層３−２の磁化量Ｍ２は、ピン層２の磁性体層３の中で最小であることが好適である。

以上に説明されたように、本実施の形態によれば、漏れ磁場の抑制と、ピン層２内の反強磁性結合の維持とを両立させることが可能となる。すなわち、ピン層２からの漏れ磁場を抑制しつつ、高温熱処理による特性劣化を回避することが可能となる。

本実施の形態は、例えば、ＧＭＲ（Giant Magneto-Resistive）素子やＴＭＲ（Tunnel Magneto-Resistive）素子といった磁気抵抗素子、及びその磁気抵抗素子をメモリセルとして用いるＭＲＡＭに適用される。以下、本実施の形態の応用例を詳しく説明する。

１−２．応用例：ＧＭＲ素子
（構造）
図６は、本実施の形態が適用された磁気抵抗素子（ＧＭＲ素子）１０の一例を示す側面図である。この磁気抵抗素子１０は、半導体基板上に順番に積層された下部電極１１（Ｔａ：２０ｎｍ）、シード層１２（ＮｉＦｅ：１ｎｍ）、反強磁性体層１３（ＰｔＭｎ：２０ｎｍ）、ピン層２、機能層５、及び上部電極１４（Ｔａ：３０ｎｍ）を有している。反強磁性体層１３は、図４中の反強磁性体層１に対応する。

ピン層２は、反強磁性体層１３上に順番に積層された、ＣｏＦｅ膜２１（２ｎｍ）、Ｒｕ膜２２（０．８ｎｍ）、ＣｏＦｅ膜２３（２ｎｍ）、Ｒｕ膜２４（０．８ｎｍ）、ＣｏＦｅ膜２５（１ｎｍ）、Ｒｕ膜２６（０．８ｎｍ）、及びＣｏＦｅ膜２７（１ｎｍ）を有している。ＣｏＦｅ膜２１とＣｏＦｅ膜２３は、Ｒｕ膜２２を介して反強磁性結合している。ＣｏＦｅ膜２３とＣｏＦｅ膜２５は、Ｒｕ膜２４を介して反強磁性結合している。ＣｏＦｅ膜２５とＣｏＦｅ膜２７は、Ｒｕ膜２６を介して反強磁性結合している。ＣｏＦｅ膜２１、２３、２５、２７の磁化量の総和はゼロである。

ピン層２のうちＣｏＦｅ膜２１（２ｎｍ）及びＣｏＦｅ膜２７（１ｎｍ）が、図４中の第１磁性体層３−１及び第２磁性体層３−２のそれぞれに対応する。ＣｏＦｅ膜２７の厚さは、ＣｏＦｅ膜２１の厚さよりも小さい。また、ＣｏＦｅ膜２７とＣｏＦｅ膜２１は同じ材料で形成されており、ＣｏＦｅ膜２７の磁化量Ｍ２は、ＣｏＦｅ膜２１の磁化量Ｍ１よりも小さい。その結果、上述の効果が得られる。

機能層５は、上記ピン層２のＣｏＦｅ膜２７上に形成されたＣｕ膜３０（２．５ｎｍ）と、そのＣｕ膜３０上に形成されたＮｉＦｅ膜３１（４ｎｍ）を含む。強磁性体膜であるＮｉＦｅ膜３１は、磁気抵抗素子１０のフリー層としての役割を果たす。また、フリー層３１とピン層２に挟まれた非磁性体であるＣｕ膜３０は、磁気抵抗素子１０のスペーサ層としての役割を果たす。フリー層３１の磁化の向きは、ピン層２のＣｏＦｅ膜２７（第２磁性体層）の磁化の向きに対して平行あるいは反平行となることが許される。フリー層３１とＣｏＦｅ膜２７との磁化方向の関係により、磁気抵抗素子１０の抵抗値が変化する。このように、機能層５は、ピン層２と共に磁気抵抗素子１０を実現する。

（製造方法）
図６に示される磁気抵抗素子１０の製造方法は次の通りである。まず、半導体基板上に、上述の各膜１１〜１３、２１〜２７、３０〜３１、１４が、スパッタリング法によって順番に成膜される。Ｒｕ膜２２、２４、２６のそれぞれの膜厚は、反強磁性結合を実現する膜厚（例：０．８ｎｍ）に設定される。その後、フォトリソグラフィ技術により、下部電極１１、シード層１２、反強磁性体層１３、ピン層２、非磁性スペーサ層３０、フリー層３１、及び上部電極１４のそれぞれがパターニングされる。

次に、反強磁性体層１３のブロッキング温度より高い温度下で、磁場印加工程が実施される。例えば、２５０℃〜３００℃の高温環境下で、１０００〜１００００Ｏｅ程度の磁場が印加される。印加磁場の方向は、フリー層３１のパターンの長辺方向（磁化容易軸方向）である。その結果、ピン層２中のＣｏＦｅ膜２１、２３、２５、２７の磁化は、印加磁場に沿った方向を向く。次に、温度が下げられた後、磁場の印加が停止する。このとき、ＣｏＦｅ膜２１は反強磁性体層１３と反強磁性結合するため、ＣｏＦｅ膜２１の磁化は印加磁場の方向に固定される。ＣｏＦｅ膜２３はＣｏＦｅ膜２１と反強磁性結合するため、ＣｏＦｅ膜２３の磁化はＣｏＦｅ膜２１の磁化と逆向きに固定される。同様に、ＣｏＦｅ膜２５の磁化はＣｏＦｅ膜２３の磁化と逆向きに固定され、ＣｏＦｅ膜２７の磁化はＣｏＦｅ膜２５の磁化と逆向きに固定される。このようにして、ピン層２の磁性体層の磁化方向が所望の方向に固定される。

（回路構成）
図７は、上述の磁気抵抗素子１０をメモリセルとして用いるＭＲＡＭ８０の構成の一例を示している。ＭＲＡＭ８０において、複数のワード線ＷＬ１〜ＷＬ３と複数のビット線ＢＬ１〜ＢＬ３が互いに交差するように設けられている。ワード線ＷＬ１〜ＷＬ３は、ワード線制御回路８１とワード線終端回路８２に接続されている。一方、ビット線ＢＬ１〜ＢＬ３は、ビット線制御回路８３とビット線終端回路８４に接続されている。

ワード線ＷＬとビット線ＢＬの交差点のそれぞれに、複数の磁気抵抗素子１０がアレイ状に配置されている。例えば、１つの磁気抵抗素子１０の上部電極１４はあるビット線ＢＬに接続され、下部電極１１は選択トランジスタ８５を介してグランドに接続されている。選択トランジスタ８５のゲート端子は、読み出し制御回路８６に接続されている。ビット線制御回路８３には、参照電位Ｖｒｅｆとビット線電位を比較してデータ判別を行うセンスアンプ８７が接続されている。

（動作）
図８には、１つの磁気抵抗素子（磁気メモリセル）１０と、１本のワード線ＷＬと、１本のビット線ＢＬが示されている。ワード線ＷＬとビット線ＢＬは互いに交差しており、且つ、磁気抵抗素子１０を挟むように形成されている。また、１つの磁気抵抗素子１０に対して、１つの選択トランジスタ８５が設けられている。図７及び図８を参照して、磁気メモリセル１０に対するデータ書き込み及びデータ読み出しを説明する。

データ書き込み時、ワード線制御回路８１は、１本のワード線ＷＬに書き込み電流Ｉ_ＷＬを流し、ビット線制御回路８３は、１本のビット線ＢＬに書き込み電流Ｉ_ＢＬを流す。この書き込み電流Ｉ_ＷＬ、Ｉ_ＢＬにより発生する合成磁場が、交差点に配置された磁気抵抗素子１０に印加される。その結果、当該磁気抵抗素子１０のフリー層３１の磁化の向きが所望の方向に向く。

データ読み出し時、読み出し制御回路８６は、読み出し対象の磁気抵抗素子１０につながる選択トランジスタ８５をＯＮする。また、ビット線終端回路８４はオープン状態に設定され、ビット線制御回路８３は、読み出し対象の磁気抵抗素子１０につながるビット線ＢＬに所定の電圧を印加する。その結果、読み出し電流が、ビット線制御回路８３から、ビット線ＢＬ、磁気抵抗素子１０、及び選択トランジスタ８５を通して、グランドに流れ込む。この読み出し電流の大きさは、磁気抵抗素子１０の抵抗値に依存する。ビット線制御回路８３は、この読み出し電流を電位値（ビット線電位）に変換し、センスアンプ８７に出力する。センスアンプ８７は、ビット線電位と参照電位Ｖｒｅｆとの比較を行うことにより、磁気抵抗素子１０の抵抗値、すなわち、データをセンスする。

１−３．応用例：ＴＭＲ素子
（構造）
図９は、本実施の形態が適用された磁気抵抗素子（ＴＭＲ素子）１０の一例を示す側面図である。この磁気抵抗素子１０は、半導体基板上に順番に積層された下部電極１１（Ｔａ：１０ｎｍ）、シード層１２（ＮｉＦｅ：１ｎｍ）、反強磁性体層１３（ＰｔＭｎ：２０ｎｍ）、ピン層２、機能層５、及び上部電極１４（Ｔａ：３０ｎｍ）を有している。反強磁性体層１３は、図４中の反強磁性体層１に対応する。

ピン層２は、反強磁性体層１３上に順番に積層された、ＣｏＦｅ膜４１（１．４ｎｍ）、Ｒｕ膜４２（０．９ｎｍ）、ＣｏＦｅ膜４３（２．４ｎｍ）、Ｒｕ膜４４（０．９ｎｍ）、及びＣｏＦｅ膜４５（１ｎｍ）を有している。ＣｏＦｅ膜４１とＣｏＦｅ膜４３は、Ｒｕ膜４２を介して反強磁性結合している。ＣｏＦｅ膜４３とＣｏＦｅ膜４５は、Ｒｕ膜４４を介して反強磁性結合している。ＣｏＦｅ膜４１、４３、４５の磁化量の総和はゼロである。

ピン層２のうちＣｏＦｅ膜４１（１．４ｎｍ）及びＣｏＦｅ膜４５（１ｎｍ）が、図４中の第１磁性体層３−１及び第２磁性体層３−２のそれぞれに対応する。ＣｏＦｅ膜４５の厚さは、ＣｏＦｅ膜４１の厚さよりも小さい。また、ＣｏＦｅ膜４１とＣｏＦｅ膜４５は同じ材料で形成されており、ＣｏＦｅ膜４５の磁化量Ｍ２は、ＣｏＦｅ膜４１の磁化量Ｍ１よりも小さい。その結果、上述の効果が得られる。

機能層５は、上記ピン層２のＣｏＦｅ膜４５上に形成されたＡｌＯ膜５０（０．８６ｎｍ）を含む。ＡｌＯ膜５０は、ＴＭＲ素子１０のトンネル絶縁層であり、非磁性スペーサ層としての役割を果たす。

また、機能層５は、トンネル絶縁層５０上に順番に形成されたＮｉＦｅ膜５１（３．１ｎｍ）、Ｔａ膜５２（０．３ｎｍ）、ＮｉＦｅ膜５３（３ｎｍ）、Ｒｕ膜５４（２．１ｎｍ）、ＮｉＦｅ膜５５（３．１ｎｍ）、Ｔａ膜５６（０．３ｎｍ）及びＮｉＦｅ膜５７（３ｎｍ）を含む。ＮｉＦｅ膜５１とＮｉＦｅ膜５３は、Ｔａ膜５２を介して強磁性結合している。ＮｉＦｅ膜５３とＮｉＦｅ膜５５は、Ｒｕ膜５４を介して反強磁性結合している。ＮｉＦｅ膜５５とＮｉＦｅ膜５７は、Ｔａ膜５６を介して強磁性結合している。これら強磁性体膜と非磁性膜との積層構造が、ＴＭＲ素子１０のフリー層としての役割を果たす。

図９には、データ“１”の状態とデータ“０”の状態が示されている。データ“１”は、トンネル絶縁層５０を挟むフリー層のＮｉＦｅ膜５１とピン層２のＣｏＦｅ膜４５とで、磁化方向が反平行である状態に対応付けられている。一方、データ“０”は、それらＮｉＦｅ膜５１とＣｏＦｅ膜４５とで、磁化方向が平行である状態に対応付けられている。図９に示されるように、フリー層中の強磁性体膜５１、５３、５５、５７の磁化は、データ“１”と“０”との間で全体的に反転する。このように、機能層５は、ピン層２と共にＴＭＲ素子１０を実現する。このＴＭＲ素子１０は、特にトグル動作型のＭＲＡＭで使用される。

図９に示される磁気抵抗素子１０の製造方法は、第１−２節で説明された方法と同様である。但し、トグル動作型のＭＲＡＭの場合、フリー層の磁化容易軸がワード線の延在方向から４５度傾くようにＴＭＲ素子１０が形成される。

（回路構成及び動作）
ＭＲＡＭの回路構成は、図７及び図８で示された構成と同様である。また、データ読み出し方法も、第１−２節で説明された方法と同様である。

トグル動作型の場合のデータ書き込み方法は、次の通りである。まず、ビット線ＢＬに対する書き込み電流Ｉ_ＢＬ（５ｍＡ）の供給が開始する。次に、ワード線ＷＬに対する書き込み電流Ｉ_ＷＬ（５ｍＡ）の供給が開始する。次に、ビット線ＢＬに対する書き込み電流Ｉ_ＢＬの供給が停止する。最後に、ワード線ＷＬに対する書き込み電流Ｉ_ＷＬの供給が停止する。このような書き込み電流の供給手順により、フリー層の磁化がトグルスイッチのように反転する。尚、フリー層の磁化は書き込み動作のたびに反転するため、書き込み動作の前に読み出し動作が実施され、読み出しデータが書き込みデータと異なっている場合にのみ、書き込み動作が実施される。

本願発明者は、上記構造を有するＴＭＲ素子１０に対する書き込み電流Ｉ_ＷＬ、Ｉ_ＢＬのばらつきを、実験を通して評価した。その実験において、２セル×４セルのメモリセルアレイが作成された。フリー層の平面形状は、長軸０．８０μｍ、短軸０．３２μｍの楕円形であった。また、比較例として、本構造の代わりにＣｏＦｅ（２．６ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（２．８ｎｍ）の構造（以下、比較構造）を有するピン層を備えたＴＭＲ素子も作成された。比較構造の場合、書き込み電流Ｉ_ＢＬ，Ｉ_ＷＬのばらつきは、それぞれ７．６％、９．２％であった。一方、本構造の場合、書き込み電流Ｉ_ＢＬ，Ｉ_ＷＬのばらつきは、７．４％，８．３％であった。つまり、書き込み電流のばらつきが改善された。このように、本実施の形態によれば、第２磁性体層３−２の厚さＴ２を極力小さくすることができるため、特性ばらつきが低減される。

２．第２の実施の形態
２−１．基本構造
第２磁性体層３−２の厚さＴ２を極力小さくしつつ、第１磁性体層３−１の厚さＴ１を比較的大きくするための工夫は、第１の実施の形態で説明されたものに限られない。例えば、第１磁性体層３−１の少なくとも一部の材料として、磁気モーメントの小さい材料を使用することが考えられる。これにより、同じ磁化量Ｍ１であっても、第１磁性体層３−１の厚さＴ１を比較的大きくすることが可能となる。

図１０は、本発明の第２の実施の形態に係る磁性体装置の構造を概略的に示す側面図である。第１の実施の形態と同じ構成には同じ符号が付され、重複する説明は適宜省略される。

図１０において、磁性体装置は、反強磁性体層１、ピン層２、及び機能層５を備えている。ピン層２は、複数の磁性体層３と少なくとも１つの非磁性体層４とが交互に積層された積層構造を有する。複数の磁性体層３は、反強磁性体層１に接触する第１磁性体層３−１と、機能層５に接触する第２磁性体層３−２を含んでいる。ある非磁性体層４を挟んで隣り合う２つの磁性体層３は、互いに強磁性結合あるいは反強磁性結合している。且つ、ピン層２に含まれる全ての磁性体層３の磁化量の総和はゼロである。

本実施の形態によれば、第１磁性体層３−１の少なくとも一部は、磁気モーメントが第２磁性体層３−２の材料より小さい材料で形成されている。例えば図１０において、第１磁性体層３−１は、磁性体層３−１Ａと磁性体層３−１Ｂを含んでいる。磁性体層３−１Ａの材料は、第２磁性体層３−２の材料と同じである。一方、磁性体層３−１Ｂの材料の磁気モーメントは、第２磁性体層３−２の材料のものより小さい。その結果、第１磁性体層３−１の厚さＴ１は、第２磁性体層３−２の厚さＴ２よりも大きくなる。好適には、第１磁性体層３−１の実効的な厚さは、第２磁性体層３−２の実効的な厚さよりも大きい。

このように、本実施の形態によれば、第２磁性体層３−２の厚さＴ２や磁化量Ｍ２を極力小さくする一方で、第１磁性体層３−１の厚さＴ１を比較的大きく設計することが可能となる。その結果、第１の実施の形態と同じ効果が得られる。尚、第２磁性体層３−２の磁化量Ｍ２は極力小さい方が好ましいが、第１磁性体層３−１の磁化量Ｍ１は磁化量Ｍ２より大きい必要は必ずしもない。ピン層２に含まれる全ての磁性体層３の磁化量の総和がゼロであればよい。

２−２．応用例：ＴＭＲ素子
図１１は、本実施の形態が適用された磁気抵抗素子（ＴＭＲ素子）１０の一例を示す側面図である。この磁気抵抗素子１０は、半導体基板上に順番に積層された下部電極１１（Ｔａ：２０ｎｍ）、シード層１２（ＮｉＦｅ：１ｎｍ）、反強磁性体層１３（ＰｔＭｎ：２０ｎｍ）、ピン層２、機能層５、及び上部電極１４（Ｔａ：３０ｎｍ）を有している。反強磁性体層１３は、図１０中の反強磁性体層１に対応する。

ピン層２は、反強磁性体層１３上に順番に積層された、ＣｏＦｅ膜６１（０．５ｎｍ）、ＮｉＦｅ膜６２（１．５ｎｍ）、Ｒｕ膜６３（０．８ｎｍ）、及びＣｏＦｅ膜６４（１．２ｎｍ）を有している。このうちＣｏＦｅ膜６１及びＮｉＦｅ膜６２が、図１０中の磁性体層３−１Ａ及び３−１Ｂにそれぞれ対応する。従って、第１磁性体層３−１の厚さＴ１は２．０ｎｍである。一方、ＣｏＦｅ膜６４が、図１０中の第２磁性体層３−２に対応する。第２磁性体層３−２（ＣｏＦｅ膜６４）の厚さＴ２は、第１磁性体層（ＣｏＦｅ膜６１、ＮｉＦｅ膜６２）の厚さＴ１よりも小さい。第１磁性体層３−１と第２磁性体層３−２はＲｕ膜６３を介して反強磁性結合しており、第２磁性体層３−２の磁化量Ｍ２は第１磁性体層３−１の磁化量Ｍ１と同じである。従って、ピン層２に含まれる全ての磁性体層３の磁化量の総和はゼロである。このような構造により、上述の効果が得られる。

機能層５は、上記ピン層２のＣｏＦｅ膜６４上に形成されたＭｇＯ膜７０（１．５ｎｍ）と、そのＭｇＯ膜７０上に形成されたＮｉＦｅ膜７１（４ｎｍ）を含む。強磁性体膜であるＮｉＦｅ膜７１は、ＴＭＲ素子１０のフリー層としての役割を果たす。また、フリー層７１とピン層２に挟まれたＭｇＯ膜７０は、ＴＭＲ素子１０のトンネル絶縁層であり、非磁性スペーサ層としての役割を果たす。フリー層７１の磁化の向きは、ピン層２のＣｏＦｅ膜６４（第２磁性体層）の磁化の向きに対して平行あるいは反平行となることが許される。フリー層７１とＣｏＦｅ膜６４との磁化方向の関係により、ＴＭＲ素子１０の抵抗値が変化する。このように、機能層５は、ピン層２と共にＴＭＲ素子１０を実現する。

図１１に示されるＴＭＲ素子１０の製造方法は、第１の実施の形態で説明された方法と同様である。また、このＴＭＲ素子１０をメモリセルとして使用するＭＲＡＭの回路構成は、第１の実施の形態で示された構成と同様である（図７、図８参照）。また、データ書き込み方法、データ読み出し方法も、第１の実施の形態で説明された方法と同様である。

本発明は、ＧＭＲ素子やＴＭＲ素子といった磁気抵抗素子、及びその磁気抵抗素子をメモリセルとして使用するＭＲＡＭに適用することができる。そのＭＲＡＭは、アステロイド方式であってもよいし、トグル動作方式であってもよい。また、本発明は、スピン注入方式のＭＲＡＭに適用することも可能である。本発明は、反強磁性体層によって磁化の向きが固定された磁性体層を有する磁性体装置であれば、どのようなものにも適用可能である。

以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。

Claims

反強磁性体層と、
前記反強磁性体層上に形成されたピン層と
を備え、
前記ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有し、前記複数の磁性体層のうちある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合しており、
前記複数の磁性体層の磁化量の総和はゼロであり、
前記複数の磁性体層は、
前記反強磁性体層と接触する第１磁性体層と、
前記反強磁性体層から最も離れて位置する第２磁性体層と
を含み、
前記第２磁性体層の厚さは、前記第１磁性体層の厚さより小さい
磁性体装置。
請求の範囲１に記載の磁性体装置であって、
前記第２磁性体層の実効的な厚さは、前記第１磁性体層の実効的な厚さより小さい
磁性体装置。
請求の範囲１又は２に記載の磁性体装置であって、
前記第２磁性体層の厚さは、前記複数の磁性体層の中で最小である
磁性体装置。
請求の範囲１乃至３のいずれか１つに記載の磁性体装置であって、
前記第２磁性体層の磁化量は、前記第１磁性体層の磁化量より小さい
磁性体装置。
請求の範囲４に記載の磁性体装置であって、
前記第２磁性体層の磁化量は、前記複数の磁性体層の中で最小である
磁性体装置。
請求の範囲１乃至３のいずれか１つに記載の磁性体装置であって、
前記第１磁性体層の少なくとも一部は、磁気モーメントが前記第２磁性体層の材料より小さい材料で形成されている
磁性体装置。
請求の範囲６に記載の磁性体装置であって、
前記第１磁性体層は、前記第２磁性体層の材料と同じ材料で形成された磁性体層と、磁気モーメントが前記第２磁性体層の材料より小さい材料で形成された磁性体層との積層構造を有する
磁性体装置。
請求の範囲１乃至７のいずれか１つに記載の磁性体装置であって、
更に、
前記ピン層の前記第２磁性体層上に形成された非磁性スペーサ層と、
前記非磁性スペーサ層上に形成された強磁性体層を含むフリー層と
を備え、
前記ピン層の前記複数の磁性体層のそれぞれの磁化の向きは固定されており、前記フリー層の前記強磁性体層の磁化の向きは前記第２磁性体層の磁化の向きに対して平行あるいは反平行となることが許され、
前記ピン層、前記非磁性スペーサ層及び前記フリー層は、磁気抵抗素子を構成する
磁性体装置。
反強磁性体層と、
前記反強磁性体層上に形成されたピン層と
を備え、
前記ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有し、前記複数の磁性体層のうちある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合しており、
前記複数の磁性体層の磁化量の総和はゼロであり、
前記複数の磁性体層は、
前記反強磁性体層と接触する第１磁性体層と、
前記反強磁性体層から最も離れて位置する第２磁性体層と
を含み、
前記第２磁性体層の磁化量は、前記第１磁性体層の磁化量より小さい
磁性体装置。
複数の磁気抵抗素子がアレイ状に配置された磁気ランダムアクセスメモリであって、
前記複数の磁気抵抗素子の各々は、
反強磁性体層と、
前記反強磁性体層上に形成されたピン層と、
前記ピン層上に形成された非磁性スペーサ層と、
前記非磁性スペーサ層上に形成された強磁性体層を含むフリー層と
を備え、
前記ピン層は、複数の磁性体層と少なくとも１つの非磁性体層とが交互に積層された積層構造を有し、前記複数の磁性体層のうちある非磁性体層を挟んで隣り合う２つの磁性体層は、互いに強磁性結合あるいは反強磁性結合しており、
前記複数の磁性体層の磁化量の総和はゼロであり、
前記複数の磁性体層は、
前記反強磁性体層と接触する第１磁性体層と、
前記非磁性スペーサ層と接触する第２磁性体層と
を含み、
前記第２磁性体層の厚さは、前記第１磁性体層の厚さより小さく、
前記ピン層の前記複数の磁性体層のそれぞれの磁化の向きは固定されており、前記フリー層の前記強磁性体層の磁化の向きは前記第２磁性体層の磁化の向きに対して平行あるいは反平行となることが許される
磁気ランダムアクセスメモリ。