JPWO2008084673A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JPWO2008084673A1 JPWO2008084673A1 JP2008553054A JP2008553054A JPWO2008084673A1 JP WO2008084673 A1 JPWO2008084673 A1 JP WO2008084673A1 JP 2008553054 A JP2008553054 A JP 2008553054A JP 2008553054 A JP2008553054 A JP 2008553054A JP WO2008084673 A1 JPWO2008084673 A1 JP WO2008084673A1
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- printed circuit
- circuit board
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/12—Using specific substances
- H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
鉛フリー半田を用いて半導体パッケージ、電子素子等の実装部材をプリント基板に半田接合した半導体装置において、加熱エージング時に生ずる半田接合部のマイクロボイドを抑制し、半田接合部の耐衝撃破断性を向上させた半導体装置を提供する。半導体装置などの電子部品組立工程において、鉛フリー半田を用いて実装部材をプリント基板に半田接合する際に、60℃以上300℃以下に加温された有機酸含有液にプリント回路板を浸漬処理し銅ランド表面の酸化層を所定の厚さ以下に除去して清浄活性化すると共に清浄活性化された該銅ランド表面に該有機酸による酸化防止保護皮膜を形成し、該プリント回路板と所定の濃度以下しか酸素を含有しない溶融鉛フリーはんだ液とを接触させ、該銅ランド表面と半田界面及び半田層内部に酸素が所定の濃度以下しか存在しない鉛フリー半田層を該銅ランド上面に密着形成させ、該鉛フリー半田層を介して実装部材を半田付けする。
Description
本発明は、半導体パッケージ、電子素子等の実装部材をプリント回路基板に搭載した半導体装置用はんだ付け装置及び半導体装置において、回路形成を目的として鉛フリーはんだを用いてはんだ接合する際に、プリント回路基板の銅ランドと半導体パッケージ、電子素子等の間にはんだ付け材料を介してはんだ接合させる半導体装置及びはんだ付け装置に関するもので、更に詳しく言えば、該半導体装置が使用中の発熱などにより加熱暴露(加熱エージング)された際に経時的に生成ずるはんだ接合部のマイクロボイド発生を抑制して、該半導体装置のはんだ接合部の耐衝撃破断性を向上させ、品質信頼性が高いはんだ接合皮膜を形成する半導体装置、及び技術の提供に関するものである。
近年、電子機器はますます高信頼性化と小型軽量化が要求され、これに使用される半導体装置も電子部品も軽薄微小化するとともに、その回路形成のために用いられるはんだ接合部も微小化し、かつ厳しい高信頼性が求められている。
1例として、半導体装置に搭載されるパッケージ分野で広く利用されている高密度実装型BGA(ボール・グリッド・アレイ)やCSP(チップ・サイズ・パッケージ)の場合について述べると、これらのBGAやCSPをプリント回路板に実装するためには、予めBGAやCSPのリードに微小なはんだボールを用いて、はんだバンプを形成させる必要がある。(図1を参照)
このはんだボールは一般的に円球体をなし、以前は直径0.76mmφのものが主として使われてきたが、最近ではますます微小化して直径0.10〜0.45mmφのはんだボールが主流になりつつあることに加えて、これらのはんだボールは、従来から広く利用されてきた錫鉛系はんだボールが、鉛の環境汚染ならびに人体への有害性の問題で鉛の使用禁止または規制化に伴い、最近では特に電子部品分野において、鉛を含有しない所謂「鉛フリーはんだボール」が、BGAやCSPのはんだバンプ形成に広く使用されつつある。
1例として、半導体装置に搭載されるパッケージ分野で広く利用されている高密度実装型BGA(ボール・グリッド・アレイ)やCSP(チップ・サイズ・パッケージ)の場合について述べると、これらのBGAやCSPをプリント回路板に実装するためには、予めBGAやCSPのリードに微小なはんだボールを用いて、はんだバンプを形成させる必要がある。(図1を参照)
このはんだボールは一般的に円球体をなし、以前は直径0.76mmφのものが主として使われてきたが、最近ではますます微小化して直径0.10〜0.45mmφのはんだボールが主流になりつつあることに加えて、これらのはんだボールは、従来から広く利用されてきた錫鉛系はんだボールが、鉛の環境汚染ならびに人体への有害性の問題で鉛の使用禁止または規制化に伴い、最近では特に電子部品分野において、鉛を含有しない所謂「鉛フリーはんだボール」が、BGAやCSPのはんだバンプ形成に広く使用されつつある。
一方、半導体装置を組立てるとき、これらのBGAやCSPは、プリント回路基板に接合して回路を形成するために、まずBGAやCSPのはんだバンプをプリント基板のマウント位置に合わせて配置して、はんだフラックスを使用してはんだバンプを溶融させてはんだ付けを行うが、接合信頼性上及び電気的信頼性上の技術的な問題として、鉛フリーはんだを使用してはんだ付けするときに、はんだフラックス中に存在する活性剤成分とはんだ金属の反応により水素や水分、その他活性剤成分の分解物が多量に発生するため、はんだ中に直径30〜150μmの「比較的に大きなボイド(空隙)」(以下、マクロボイドという)が発生し、導通不良やはんだ層内クラック破断の原因になることが知られている。(特許文献1、頁4)、(非特許文献1)
このマクロボイドを抑制する方法としては、特殊なはんだフラックスを使用する技術(特許文献1)、銅コアボールを使用する技術(特許文献2)など、色々な技術が提案されているが、フラックス成分材質・塗布量の選定、はんだ付け温度・速度・時間、リフロー、脱泡処理などの条件の最適化を行えば、マクロボイドは殆ど皆無にすることは可能であり、仮に数個存在してもはんだ層内に分散して閉じ込めることが可能であり、それが原因でクラックやはんだ層内破断を生ずることはない。また、このような最適条件下ではんだ付けされた半導体装置の場合は常態では、プリント回路板の銅ランドとはんだ接合界面にマクロボイドは通常全く存在しない。(特許文献2)
しかしながら、このような最適条件下ではんだ付けされたBGAやCSPが搭載された半導体装置でも、実用中に120℃以上の温度で長時間暴露(長時間加熱エージング)されると、半田接合部界面のプリント基板側の銅(Cu)と半田バンプ側の錫(Sn)が拡散して金属間化合物(IMC)であるCu3Snが形成され、CuとCu3Snの界面およびにCu3Sn層内に直径で0.001〜数μmの「微小なボイド」(カーケンダルボイド)(以下、「マイクロボイド」という)が発生することが広く知られている。(非特許文献1〜4)
そして、このマイクロボイドは加熱エージング時間が長くなればなるほど、経時的に発生数は飛躍的に増加し、相互に結合して大きさ(容積)も大きくなり、はんだ接合部、即ちはんだ接合界面およびその近傍(CuとCu3Snの界面およびにCu3Sn層内)一面にマイクロボイド数が増加し、従って、接合界面の空隙比率が増大化してはんだ接合部強度自体が著しく低下し、この部分に衝撃力が加わると破断を生ずる。この現象は従来の錫鉛系半田はんだでも広く知られており、最近の鉛フリーはんだ(例えば、錫銀銅系はんだ、錫ビスマス系はんだ、錫銅系はんだ)では、加熱エージングによるマイクロボイドの発生度合いが錫鉛系はんだより更に著しい、と言われており、はんだ接合部信頼性上の大きな難点になっている。
特開2005−288490号公報
特開2007−75856号公報
特開2004−76030号公報
R. Aspandiar,"Void in Solder Joints" SMTA Northwest Chapter Meeting (September 21, 2005)
C. Hillman: "Long-term reliability of Pb-free electronics" Electronic Products p.69 (September 2005)
伴充行、島内優:"電子部品の信頼性評価および不具合解析技術"、JFE技報第13巻p.97-102、2006年8月
石川信二他:"高温はんだとCu板の接合部におけるカーケンダルボイドの生成"、エレクトロニクス実装学会誌、第9巻4号p.269-277、2006年
本発明は、鉛フリーはんだを用いて、半導体パッケージ、電子素子等の電子部材をプリント回路基板にはんだ接合した半導体装置において、従来技術の難点である加熱エージング後の半田接合部に多発するカーケンダルボイドの発生を殆ど皆無にし、半導体装置の該はんだ接合部の耐衝撃破断性を飛躍的に改善する技術を提供することを目的としている。
本発明は、鉛フリーはんだを用いて、半導体パッケージ、電子素子等の電子部材をプリント回路基板にはんだ接合した半導体装置の加熱エージング後の耐衝撃性を向上化させることを目的として、半導体装置における半導体パッケージ、電子素子等をプリント回路基板等に半田接合する際に、60℃以上300℃以下に加温された有機酸含有液にプリント回路基板を浸漬処理して、銅ランド表面の酸化層を所定の厚さ以下に除去・清浄活性化すると共に、清浄活性化された該銅回路表面に該有機酸による酸化防止保護皮膜を形成させる第1工程と、その次に該プリント回路板を、上層が上記有機酸含有液で満たされ大気との直接接触を遮断された下層の酸素濃度が所定の濃度以下の溶融鉛フリーはんだ液と接触させることにより、該銅ランド表面とはんだ界面及びはんだ層内部に酸素が所定の濃度以下しか介在しない鉛フリーはんだ層を該銅ランド上面に密着形成させる第2工程、を有する電子回路用はんだ付け部に、半導体パッケージ、電子素子等を半田付けすることにより、従来技術の難点である加熱エージング後の半田接合部に多発するカーケンダルボイドの発生を殆ど皆無し、半導体装置の該はんだ接合部の耐衝撃破断性を飛躍的に改善する技術を提供するものである。
上記第1工程における清浄活性化された該銅ランド表面の酸化層の厚さは実験結果(実施例1及び2を含む)によるといずれも30Å以下で加熱エージング後のマイクロボイド発生数の激減効果と耐衝撃破壊性向上の顕著な効果が見られた。従って、銅ランド表面の酸化層の厚さは少なくとも30Åが望ましいと考えられる。
また、上記第2工程における下層の溶融鉛フリーはんだ液の酸素濃度は実験(実施例1及び2を含む)ではいずれも10ppm以下で加熱エージング後のマイクロボイド発生数の激減効果と耐衝撃破壊性向上の顕著な効果が見られた。それ以上の酸素濃度、例えば100ppm程度までなら同様の効果があると推定される。従って、下層の溶融鉛フリーはんだ液の酸素濃度は少なくとも100ppm以下が望ましいと考えられる。
更に、上記第2工程における該溶融鉛フリーはんだ液が大気と直接接触することを遮断する目的を含めてその上層に配置する有機酸含有液の厚さは理論的には大気中の酸素が下層の該溶融鉛フリーはんだ液表面に到達しない厚みを保有していれば良い訳であるが、取扱い及び省資源・省エネルギー等の管理上から実用的には5〜50mmもあれば充分である。
このはんだ付け工程で浸漬処理に使用する有機酸として特に好ましいのは有機脂肪酸で、その中でも炭素原子数8〜20のパルミチン酸・ステアリン酸・オレイン酸などの脂肪族カルボン酸であり、この他にフタール酸・ピロメリット酸などの芳香族カルボン酸なども使用することができる。これらの有機脂肪酸はいずれも、プリント回路基板の銅表面の酸化膜を除去し、表面の清浄活性化と同時に、清浄活性化面に有機脂肪酸による酸化防止保護皮膜を形成し、その後の酸化を防止する役割を果たす。
具体例としては、例えば、炭素原子数16のパルミチン酸CH3(CH2)14COOH、炭素原子数18のステアリン酸CH3(CH2)16COOHが特に効果的であり、それぞれ単独で用いても良いが、これらのうち1種類以上を混合して用いてもよい。(特許文献3)
具体例としては、例えば、炭素原子数16のパルミチン酸CH3(CH2)14COOH、炭素原子数18のステアリン酸CH3(CH2)16COOHが特に効果的であり、それぞれ単独で用いても良いが、これらのうち1種類以上を混合して用いてもよい。(特許文献3)
上記有機酸の含有総量は5〜100重量%が最適範囲であり、5%以下でも効果は充分あるが、処理数量の増加に伴い反応速度が低下すため、補充管理を比較的頻繁に行う必要があること、また100重量%に近づくと200℃以上で発煙し臭いの問題が生ずるため、好ましくは5〜70重量%である。
また、上記浸漬処理後は、該プリント回路板を、上層の上記有機酸含有液などを介して大気との直接接触を遮断された下層の酸素含有率が10ppm以下の溶融鉛フリーはんだ液と接触させることにより、該銅ランド表面とはんだ界面及びはんだ層内部に酸素が100ppm以下しか介在しない鉛フリーはんだ層を、該銅ランド上面に密着形成させることが可能になり、これにより、加熱エージング後にはんだ接合部界面のプリント基板側銅ランドの銅(Cu)とはんだバンプ側の錫(Sn)が拡散して、金属間化合物(IMC)であるCu3Snが形成されても、従来法のように、CuとCu3Snの界面およびにCu3Sn層内にマイクロボイド(カーケンダルボイド)の発生を皆無、もしくは殆ど皆無にすることが出来る。従って、このようにしてはんだ付けされた電子回路板やそれに搭載された半導体装置は、耐衝撃破断性に優れた信頼性の高い製品として画期的なものであり、工業上極めて有益である。
これを有機脂肪酸の事例で反応機構論的に考察すると、まず第1工程として、高温に加熱された有機脂肪酸のカルボニル基のH+が遊離して、プリント基板の銅ランド表面の酸化膜を完全に還元溶解除去し、銅ランド表面を清浄活性化するとともに、該有機脂肪酸のカルボニル基のO(酸素原子)が活性な銅と結合して保護皮膜を形成する。この皮膜は酸化防止保護皮膜として極めて長期安定的に有効である。その際、銅ランド表面の酸化膜を確実に30Å以下望ましくは10Å以下になるよう、処理温度と時間を選定することが重要である。
次に第2工程として、窒素ガス、水素ガス、不活性ガスなどの非酸化雰囲気中で直ちに溶融した鉛フリーはんだ液と接触させることにより、10ppm以下しか酸素が存在しないはんだ接合部を得ることが出来る。
上記非酸化雰囲気の代わりに、溶融した鉛フリー半田液の上層を5〜200mmの該鉛フリーはんだ液より比重の軽い高温の有機脂肪酸含有液で覆い、該鉛フリーはんだ液が直接大気と接触することを遮断し、かつ該有機脂肪酸含有液が該鉛フリーはんだ液中に存在する酸素ならびに酸化錫などを常に除去しながら、第1工程から直ちに搬送されてくる酸化防止保護皮膜付きプリント回路板の酸化防止を確実にして、直ちに下層の該鉛フリーはんだ液によりはんだ付けを行うことによっても、10ppm以下しか酸素が存在しないはんだ接合部を得ることが出来る。また、予め下層の該鉛フリーはんだ液を有機脂肪酸や還元剤等で液中の酸素を除去した後に上層に高温安定油を用いてはんだ付けしても、同様に10ppm以下しか酸素が存在しないはんだ接合部を得ることが出来る
高温安定油としてはエステル合成油類、シリコン油類の1種または2種を主成分とする60℃以上300℃以下で熱分解しない有機合成油が望ましい。
一般にカーケンダルボイドなどのマイクロボイドは、上述の通り、CuとCu3Snの界面およびにCu3Sn層内の、厚さで言えば高々数百オングストロームの範囲内に発生するので、特にBGAのような半導体素子をプリント回路板に搭載する場合は、予め本発明のはんだ付け工程を用いて、プリント回路板上の銅ランドに、10ppm以下しか酸素の介在及び存在なしの状態で薄い鉛フリーはんだ層を形成しておき、該鉛フリーはんだとBGAのリード部の鉛フリーはんだボールを後から接合すれば、その後加熱エージングされようとも、当然CuとCu3Snの界面およびにCu3Sn層内にカーケンダルボイドなどのマイクロボイドの発生はなく、耐衝撃性に優れた信頼性の高い半導体装置が得られる。
上記該プリント回路板銅ランド表面側に予め形成させる鉛フリーはんだ層の厚さは1μもあれば充分であり、上述の通り、マイクロボイド現象は加熱エージング後に出来る銅錫のIMC内部および銅と該IMC界面に限られ、その厚みは高々数百オングストロームでしかないから、マイクロボイドに対する該鉛フリーはんだ層の厚さ依存性はない。従って該鉛フリーはんだ層の厚さがいくら厚過ぎてもマイクロボイドの発生はないが、後から該鉛フリーはんだ層の上にBGAなどを搭載する場合にはトータルはんだ量が多過ぎて、リード間のオーバーブリッジ等によりリーク不良を生じ易くなるので、望ましくは200μ以下がよく、更にいえば1〜30μが最適である。
また、有機酸含有液中の浸漬処理時間は、プリント回路板の表面の汚染度および酸化の程度や有機酸含有濃度、浴温、撹拌状況、液の劣化状態等により異なるが、一般的には数秒〜60秒も浸漬すれば充分である。但し、指紋、シミ、異物付着、汚れなど表面汚染がある場合には、本処理の前に予めそれらを除去する前処理が必要な場合もあり、その状態により適切な処置が必要である。
一方、はんだ付け処理は上記浸漬処理後、酸化防止保護皮膜の有効なうちにできるだけ速やかに行う必要がある。具体的には早ければ早いほどよく、1分以内が望ましい。皮膜の上に該有機酸含有液を厚く塗布する等により空気中に銅ランド表面を曝さない場合や、該浸漬処理液に浸漬したまま直接はんだ浴に浸漬してはんだ付けする場合は、長時間放置しても問題はない。
カーケンダルボイドは一般に格子欠陥に起因する空隙と云われているが、加熱エージング後のマイクロボイドは図9〜11に模式的に示したように酸化銅11の酸素が錫13と結合して酸化第一錫12と銅14になるケース、即ち、
CuO+Sn→Cu+SnO
により約1.5%の体積収縮が生ずることによりマイクロボイド(空隙)16が発生するケース、または図12に模式的に示したように酸化銅11と酸化第一錫12が銅14と酸化第二錫15になるケース、即ち
CuO+SnO→Cu+SnO2
により約15%の堆積収縮を生ずることによりマイクロボイド(空隙)16が発生することが仮説として考えられる。従って、はんだ付けの際には本発明のように銅ランド表面の酸化膜層とはんだ中の酸化錫を少なくすることが重要である。
CuO+Sn→Cu+SnO
により約1.5%の体積収縮が生ずることによりマイクロボイド(空隙)16が発生するケース、または図12に模式的に示したように酸化銅11と酸化第一錫12が銅14と酸化第二錫15になるケース、即ち
CuO+SnO→Cu+SnO2
により約15%の堆積収縮を生ずることによりマイクロボイド(空隙)16が発生することが仮説として考えられる。従って、はんだ付けの際には本発明のように銅ランド表面の酸化膜層とはんだ中の酸化錫を少なくすることが重要である。
本発明は、鉛フリーはんだを用いて、半導体パッケージ、電子素子等の電子部材をプリント回路基板にはんだ接合した半導体装置において、従来技術の難点である加熱エージング後の半田接合部に多発するカーケンダルボイドの発生を殆ど皆無にし、半導体装置の該はんだ接合部の耐衝撃性耐衝撃破断性を飛躍的に改善することができる。
1 BGA
2 プリント回路基板
3 半田バンプ
4 半田付け材料
5 銅リード(プリント回路基板の銅箔)
6 半田レジスト
7 半田接合部の断面に存在するCu3Sn層
8 半田接合部の断面に存在するCu3Sn5層
9 鉛フリー半田層
10 半田接合部の断面に存在するマイクロボイド
11 酸化銅 CuO
12 酸化第一錫 SnO2
13 錫 Sn
14 銅 Cu
15 酸化第二錫 SnO
16 マイクロボイド(空隙)
2 プリント回路基板
3 半田バンプ
4 半田付け材料
5 銅リード(プリント回路基板の銅箔)
6 半田レジスト
7 半田接合部の断面に存在するCu3Sn層
8 半田接合部の断面に存在するCu3Sn5層
9 鉛フリー半田層
10 半田接合部の断面に存在するマイクロボイド
11 酸化銅 CuO
12 酸化第一錫 SnO2
13 錫 Sn
14 銅 Cu
15 酸化第二錫 SnO
16 マイクロボイド(空隙)
<実施例および比較例>
先ず、比較例1としては、一般的なはんだフラックスである下記構成物質および組成からなるフラックスを予めプリント回路板の銅ランド表面に厚さ約0.5mm程度に塗布したのち、直接後述通りのBGAを搭載して該BGAリード部の錫銀銅系鉛フリーはんだボール(Ag3.0%、Cu0.5%、残部Sn)をリフロー炉で該プリント回路基板の銅表面に接合させた。
WWロジン系樹脂 60重量部
イソプロピル臭化水素酸塩(活性剤) 0.3重量部
セバシン酸(活性剤) 1.0重量部
ステアリン酸アミン 5.0重量部
エチレングリコールモノブチルエーテル 33.7重量部
先ず、比較例1としては、一般的なはんだフラックスである下記構成物質および組成からなるフラックスを予めプリント回路板の銅ランド表面に厚さ約0.5mm程度に塗布したのち、直接後述通りのBGAを搭載して該BGAリード部の錫銀銅系鉛フリーはんだボール(Ag3.0%、Cu0.5%、残部Sn)をリフロー炉で該プリント回路基板の銅表面に接合させた。
WWロジン系樹脂 60重量部
イソプロピル臭化水素酸塩(活性剤) 0.3重量部
セバシン酸(活性剤) 1.0重量部
ステアリン酸アミン 5.0重量部
エチレングリコールモノブチルエーテル 33.7重量部
一方、本発明の実施例1としては、比較例1と同種のプリント回路基板を用いて、150℃の加熱したパルミチン酸50重量%とエステル合成50重量%からなる有機脂肪酸溶液中に15秒浸漬した後、直ちに該プリント回路基板を上層が260℃に加温したパルミチン酸20重量%とエステル合成80重量%とからなる有機脂肪酸溶液で、厚さ10cmの層で覆われた260℃に加温された溶融鉛フリー半田液(組成は比較例1に同じ)に5秒間浸漬したのち、半田レベラーで該プリント回路基板の銅表面上の鉛フリー半田層の厚さを約10μに調整し、その後直接比較例と同じBGAを搭載して、該BGAリード部の錫銀銅系鉛フリー半田ボール(Ag3.0%、Cu0.5%、残部Sn)を、リフロー炉で、該プリント回路基板の銅表面上の鉛フリー半田層に接合させた。
更に、本発明の実施例2として、比較例1と同種のプリント回路基板を用いて、160℃の加熱したステアリン酸70重量%とエステル合成30重量%からなる有機脂肪酸溶液中に30秒浸漬した後、直ちに該プリント回路基板を、上層が260℃に加温したステアリン酸7重量%とエステル合成93重量%からなる有機脂肪酸溶液で、厚さ5cmの層で覆われた260℃に加温された溶融鉛フリー半田液(組成は比較例1に同じ)に5秒間浸漬したのち、半田レベラーで該プリント回路板の銅表面上の鉛フリー半田層の厚さを約10μに調整し、その後直接比較例と同じBGAを搭載して、該BGAリード部の錫銀銅系鉛フリー半田ボール(Ag3.0%、Cu0.5%、残部Sn)を、リフロー炉で該プリント回路基板の銅表面上の鉛フリー半田層に接合させた。
更に詳しく説明すると、実施例1,2および比較例1の加熱エージング後の半導体装置の半田接合部のボイド観察試料および耐衝撃性試験試料の作成には、いずれも同一製造ロットのBGA、即ち、外形寸法15mm×15mm×1.2mm(半田バンプ厚を含む)、リード数(半田バンプ数に同じ)192、リードピッチが0.8mmで各リード部には予め銀(3.0重量%)銅(0.5重量%)残り錫からなる直径0.45mmφの鉛フリー半田ボールが接合されて半田バンプが形成されたBGAを使用し、実施例1,2及び比較例の半田フラックス(表1)を介して、バーンイン試験用プリント基板上の対応する銅リード部に該BGAを搭載して、評価試験用試料を作成した。バーンイン試験用プリント回路基板について更に詳しく述べると、外形寸法は77mm×132mmで厚さ1mm、基板中央に上記BGAと同ピッチで同リード数の0.3mmφ銅リードを有するBGA導通試験用回路を1単位として、5mm間隔で上下に各1単位、これを中央の1行として同様に5mm間隔で左右に各2行、即ち、マトリックス状に5行X3列、合計15個のBGA搭載可能な回路が形成され、該銅リード部を除く表面が半田レジスト膜で覆われたプリント回路基板になっている。実施例1,2及び比較例の試料は各n=5(繰り返し数)で、各BGA1単位毎にランダムに搭載して、温度250℃の溶融半田浴上にBGA搭載側を上にして120秒間放置し、BGAの各半田バンプを該プリント基板回路上の銅リードに接合後に取出して自然冷却させたものを、評価用試料として評価試験に供した。
半田接合部界面付近のボイド有無の評価方法としては、評価試験用試料を常態と、恒温加熱炉に150℃、240時間放置して加熱エージング加速試験後について、それぞれ半田接合部断面を研磨して、走査電子顕微鏡(SEM)及びX線マイクロアナライザー(EPMA)により、該半田接合部付近のマイクロボイドの数と大きさを観察ならびに分析し比較した。また、同一条件下で同時に加熱エージング加速試験をした上記実施例1,2および比較例の試料を、市販のBGA等電子デバイス部品用全自動落下試験装置を用い、JEDEC(Joint Electron Device Engineering Council)規格のNo.22-B111に準じて高さ1000mmから約1300Gで繰り返し落下させて、その都度各試験試料の導通試験を行い、導通不良が発生するまでの落下試験回数を調べた。(表1)
その結果、上記実施例1,2および比較例1について、常態では実施例1,2および比較例1のいずれの接合部にも、IMC(金属間化合物)層もマイクロボイドも存在していなかったが、加熱エージング後はいずれにも、銅と半田接合界面およびその接合界面半田側近傍に薄いCu3Sn層(図2、図3、図4、図5、図6、図7、図8の各図の7)、更にその沖合いにCu6Sn5層のIMC層(図2、図3、図4、図5、図6、図7、図8の各図の8)が存在することが認められ、このうち、比較例1の半田接合界面およびその接合界面半田側近傍に薄いCu3Sn層には沢山のマイクロボイド(図2および図3の10)が存在するのに対して、本発明の実施例1及び2には全くマイクロボイドが検出されず、皆無であった。
一方、加熱エージング後の耐衝撃性については、表1の通り、上記落下試験の繰り返し衝撃による半田接合部の衝撃破断と見られる導通不良(抵抗値増大)に至るまでの落下回数は、比較例1の平均値が約8回に対して、実施例1および2はいずれも60回以上であった。
また、実施例1及び2と比較例1の加熱エージング後の耐衝撃破断性についても、上記落下試験の繰り返し衝撃による半田接合部の衝撃破断と見られる導通不良(抵抗値増大)に至る落下回数は、比較例の平均値が約8回に対して実施例1および2がいずれも60回以上であった。
以上の通り、本発明の技術は明らかに従来にない加熱エージング後の耐衝撃性に優れた高信頼性の半導体装置を実現するものであり、工業的に価値が高い技術である。
Claims (9)
- 鉛フリーはんだを用いて実装部材をプリント回路基板にはんだ接合する半導体装置において、
60℃以上300℃以下に加温された有機酸含有液に該プリント回路板を浸漬処理して、該プリント回路板の銅ランド表面の酸化層を所定の厚さ以下に除去・清浄活性化すると共に、清浄活性化された該銅ランド表面に該有機酸による酸化防止保護皮膜を形成させる第1工程と、その次に該プリント回路板を酸素濃度が所定の濃度以下の溶融鉛フリーはんだ液と接触させることによりはんだ付けを行い、
該銅ランド表面とはんだ金属の接合界面に、酸化膜が所定の厚さ以下しか存在しない鉛フリーはんだ層を密着形成させた該はんだ層を介して、該実装部材を半田付けする第2工程からなる、ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1工程で使用する有機酸含有液は有機脂肪酸を5〜100%と残部がエステル合成油からなる溶液であり、該溶液を使用して前記プリント回路板を浸漬処理し該プリント回路板の銅ランド表面の酸化層を所定の厚さ以下に除去・清浄活性化すると共に、清浄活性化された該銅ランド表面に該有機酸による酸化防止保護皮膜を形成させる、ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第2工程で使用する溶融鉛フリーはんだ液は、上層に酸素が下層の該溶融はんだ液に到達しない厚さで、該溶融鉛フリーはんだ液の液温以上に加熱された有機酸含有液または高温安定油で覆われて、直接大気と接触することを遮断されている状態ではんだ付けを行う、ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記第2工程で使用する有機酸含有液は、有機脂肪酸であるパルミチン酸、ステアリン酸のいずれか1種類または2種類を含有した溶液を用いて、溶融鉛フリーはんだ液が直接大気と接触することを遮断されている状態ではんだ付けを行うことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半導体装置は、プリント回路板上に形成された鉛フリーはんだ層の上に実装部材である半導体パッケージまたは電子素子を搭載してはんだ接合されることを特徴とする半導体装置。
- 鉛フリーはんだを用いて実装部材をプリント回路板に半田接合した半導体装置において、60℃以上300℃以下に加温された有機酸含有液に該プリント回路板を浸漬処理し、該プリント回路板の銅ランド表面の酸化層を所定の厚さ以下に除去・清浄活性化すると共に、清浄活性化された該銅回路表面に該有機酸による酸化防止保護皮膜を形成させる第1工程と、その次に、該プリント回路板を酸素濃度が所定の濃度以下の溶融鉛フリーはんだ液と接触させることにより半田付けを行い、該銅ランド表面とはんだ金属の接合界面に酸化膜が所定の厚さ以下しか存在しない鉛フリーはんだ層を密着形成させた該はんだ層を介して該実装部材を半田付けする第2工程により、加熱エージング後の耐衝撃破断性を向上化させることを特徴とする半導体装置の製造方法。
- 請求項6記載の半導体装置の製造方法において、前記第1工程で使用する有機酸含有液は、有機脂肪酸を5〜100%と残部がエステル合成油からなる溶液を使用してプリント回路板を浸漬処理し、該プリント回路板の銅ランド表面の酸化層を所定の厚さ以下に除去・清浄活性化すると共に、清浄活性化された該プリント回路板の銅ランド表面に該有機酸による酸化防止保護皮膜を形成させることを特徴とする半導体装置の製造方法。
- 請求項6記載の半導体装置の製造方法において、前記第2工程で使用する溶融鉛フリーはんだ液は、上層に酸素が下層の該溶融鉛フリーはんだ液に到達しない厚さで該溶融鉛フリーはんだ液の液温以上に加熱された有機酸含有液または高温安定油で覆われて、直接大気と接触することを遮断されている状態ではんだ付けを行うことを特徴とする半導体装置の製造方法。
- 請求項6記載の半導体装置の製造方法において、前記第2工程で使用する有機酸含有液は、有機脂肪酸であるパルミチン酸、ステアリン酸のいずれか1種類または2種類を含有した溶液を用いて、溶融鉛フリーはんだ液が直接大気と接触することを遮断されている状態ではんだ付けを行う、ことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007024813 | 2007-01-09 | ||
JP2007024813 | 2007-01-09 | ||
PCT/JP2007/074846 WO2008084673A1 (ja) | 2007-01-09 | 2007-12-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008084673A1 true JPWO2008084673A1 (ja) | 2010-04-30 |
Family
ID=39608569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008553054A Pending JPWO2008084673A1 (ja) | 2007-01-09 | 2007-12-25 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2008084673A1 (ja) |
WO (1) | WO2008084673A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4375491B1 (ja) * | 2008-06-23 | 2009-12-02 | 日本ジョイント株式会社 | 電子部品のはんだ付け装置およびはんだ付け方法 |
JP5273797B2 (ja) * | 2009-02-13 | 2013-08-28 | 株式会社メガチップス | 衝撃検知装置 |
CN103212761B (zh) * | 2012-06-26 | 2015-05-06 | 深圳市堃琦鑫华股份有限公司 | 一种焊接方法 |
JP2014041980A (ja) | 2012-08-23 | 2014-03-06 | International Business Maschines Corporation | はんだ接合部のエレクトロマイグレーション(em)耐性を向上させる界面合金層 |
CN116511752B (zh) * | 2023-01-31 | 2024-02-06 | 度亘核芯光电技术(苏州)有限公司 | 一种铜表面结构、制备方法及其焊接方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129763A (ja) * | 1991-10-31 | 1993-05-25 | Toppan Printing Co Ltd | ホツトエアーレベリングソルダーコーテイング装置 |
JP2002239780A (ja) * | 2001-02-09 | 2002-08-28 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
JP2004076030A (ja) * | 2002-08-09 | 2004-03-11 | Nippon Joint Kk | 表面処理方法、洗浄保護用溶液および装置ユニット |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3801893B2 (ja) * | 2001-09-26 | 2006-07-26 | 株式会社東芝 | 部材の接合方法 |
JP2004306092A (ja) * | 2003-04-08 | 2004-11-04 | Tamura Kaken Co Ltd | 回路基板はんだ付用フラックス及びソルダーペースト |
-
2007
- 2007-12-25 WO PCT/JP2007/074846 patent/WO2008084673A1/ja active Application Filing
- 2007-12-25 JP JP2008553054A patent/JPWO2008084673A1/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129763A (ja) * | 1991-10-31 | 1993-05-25 | Toppan Printing Co Ltd | ホツトエアーレベリングソルダーコーテイング装置 |
JP2002239780A (ja) * | 2001-02-09 | 2002-08-28 | Nippon Steel Corp | ハンダ合金、ハンダボール及びハンダバンプを有する電子部材 |
JP2004076030A (ja) * | 2002-08-09 | 2004-03-11 | Nippon Joint Kk | 表面処理方法、洗浄保護用溶液および装置ユニット |
Also Published As
Publication number | Publication date |
---|---|
WO2008084673A1 (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392750B (zh) | Lead-free solder alloy | |
Aspandiar | Voids in solder joints | |
Mei et al. | Brittle interfacial fracture of PBGA packages soldered on electroless nickel/immersion gold | |
JP5365749B2 (ja) | 鉛フリーはんだボール | |
JP4389112B2 (ja) | 半導体装置およびその製造方法 | |
JP3925554B2 (ja) | 鉛フリーはんだボール | |
EP1298726A2 (en) | Solder composition for semiconductor bumps | |
WO2014020751A1 (ja) | 電極溶食防止層を有する部品及びその製造方法 | |
US7425299B2 (en) | Lead-free solder balls and method for the production thereof | |
JPWO2008084673A1 (ja) | 半導体装置およびその製造方法 | |
US9149883B2 (en) | Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method | |
Powers et al. | Effect of gold content on the microstructural evolution of SAC305 solder joints under isothermal aging | |
He et al. | Effect of substrate metallization on the impact strength of Sn-Ag-Cu solder bumps fabricated in a formic acid atmosphere | |
JP2011211137A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法 | |
WO2012060022A1 (ja) | 鍚またははんだ皮膜の形成方法及びその装置 | |
TWM623286U (zh) | 低溫焊錫的焊接結構 | |
JP6784053B2 (ja) | 電子装置の製造方法 | |
JPWO2006134891A1 (ja) | モジュール基板のはんだ付け方法 | |
Ewald et al. | Void formation during reflow soldering | |
TWI771197B (zh) | 低溫焊錫的焊接結構及其製造方法 | |
JP2011198777A (ja) | はんだ接合方法及びはんだ継手 | |
KR100460957B1 (ko) | 무연 합금 솔더의 솔더링 플럭스 | |
Sorokina et al. | Influence of No-Clean Flux on the Corrosivity of Various Surface Finishes After Reflow | |
Li et al. | Effect of Ar reflow atmosphere on the SAC305 solder joint reliability | |
JP2011029567A (ja) | はんだバンプの形成方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |