JPWO2007096979A1 - 情報処理装置およびデータ転送方法 - Google Patents
情報処理装置およびデータ転送方法 Download PDFInfo
- Publication number
- JPWO2007096979A1 JPWO2007096979A1 JP2008501536A JP2008501536A JPWO2007096979A1 JP WO2007096979 A1 JPWO2007096979 A1 JP WO2007096979A1 JP 2008501536 A JP2008501536 A JP 2008501536A JP 2008501536 A JP2008501536 A JP 2008501536A JP WO2007096979 A1 JPWO2007096979 A1 JP WO2007096979A1
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- memory
- data
- transmission source
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
2a,2b IO装置
3a,3b メインメモリ
4 メモリアクセス要求受信部
5 ブロードキャスト送受信部
6 スヌープ制御部
7 CPUリクエスト発行部
8 MSアクセス発行部
9 キャッシュ管理テーブル
11a,11b キャッシュメモリ
SB0,SB1,SB2,SB3,SB4,SB5,SB6,SB7 システムボード
SC システムコントローラ
XB0,XB1 クロスバー
Claims (4)
- キャッシュメモリを有する少なくとも1つのCPUと、共有メモリを構成する少なくとも1つのメインメモリと、前記CPUおよびメインメモリを管理するとともにメモリアクセス要求によって前記キャッシュメモリまたはメインメモリのデータ転送を制御するシステムコントローラとを有する複数のシステムボードがバスによって接続される情報処理装置において、
前記各システムコントローラは、
前記メモリアクセス要求の要求するデータが存在するキャッシュメモリが複数存在する場合、前記メモリアクセス要求の種類、および前記データが存在するキャッシュメモリ毎のデータの状態を示す登録型に基づいて、前記データが存在するキャッシュメモリを有する送信元候補のCPUの中から、前記メモリアクセス要求を発行した要求元のCPU、または前記メモリアクセス要求の要求するデータをライトバック時にストアするライトバック対象のメインメモリと物理的な距離が最も近い送信元候補のCPUを送信元のCPUとして選択し、選択した送信元のCPUが自身が管理するCPUの場合には前記メモリアクセス要求の要求するデータを転送するとともに、要求元のCPUおよび送信元のCPUと、前記ライトバック対象のメインメモリとの物理的な距離に応じて前記登録型を移動させるスヌープ制御部、
を備えることを特徴とする情報処理装置。 - 前記メモリアクセス要求がフェッチ要求あって、かつ共有型・更新済みのデータ転送である場合、
前記スヌープ制御部は、
前記送信元候補のCPUの中で、登録型が「オーナ」であるキャッシュメモリを有するCPUと前記フェッチ要求の要求するデータを格納するメインメモリとの物理的な距離、および前記フェッチ要求を発行した要求元であるCPUと前記ライトバック対象のメインメモリとの物理的な距離を求め、前記要求元のCPUの方が登録型が「オーナ」であるキャッシュメモリを有するCPUよりも前記ライトバック対象のメインメモリとの物理的な距離が近い場合には、前記登録型が「オーナ」であるキャッシュメモリを有するCPUを送信元のCPUとして選択し、選択した送信元のCPUが自身が管理するCPUの場合には前記フェッチ要求の要求するデータを送信元のCPUに転送するとともに、送信元のCPUが有するキャッシュメモリの登録型を「共有」に変更し、要求元のCPUが有するキャッシュメモリの登録型を「オーナ」に変更すること、
を特徴とする請求項1に記載の情報処理装置。 - 前記メモリアクセス要求がストア要求であって、かつ共有型・更新済みデータの転送である場合、
前記スヌープ制御部は、
前記送信元候補のCPUの中で、前記ライトバック対象のメインメモリに物理的な距離が最も近い送信元候補のCPUを送信元のCPUとして選択し、選択した送信元のCPUが自身が管理するCPUである場合には、前記ストア要求が要求するデータと前記送信元のCPUが有するキャッシュメモリから読み出したデータとをマージして前記ライトバック対象のメインメモリに格納させるとともに、前記送信元候補のCPUが有するキャッシュメモリの登録型を「無効」に変更すること、
を特徴とする請求項1または2に記載の情報処理装置。 - キャッシュメモリを有する少なくとも1つのCPUと、共有メモリを構成する少なくとも1つのメインメモリと、前記CPUおよびメインメモリを管理するとともにメモリアクセス要求によって前記キャッシュメモリまたはメインメモリのデータ転送を制御するシステムコントローラとを有する複数のシステムボードがバスによって接続される情報処理装置に適用されるデータ転送方法であって、
前記各システムコントローラは、
前記メモリアクセス要求の要求するデータが存在するキャッシュメモリが複数存在する場合、前記メモリアクセス要求の種類、および前記データが存在するキャッシュメモリ毎のデータの状態を示す登録型に基づいて、前記データが存在するキャッシュメモリを有する送信元候補のCPUの中から、前記メモリアクセス要求を発行した要求元のCPU、または前記メモリアクセス要求の要求するデータをライトバック時にストアするライトバック対象のメインメモリと物理的な距離が最も近い送信元候補のCPUを送信元のCPUとして選択する送信元選択ステップと、
前記送信元選択ステップによって選択された送信元のCPUが自身が管理するCPUの場合には前記メモリアクセス要求の要求するデータを転送するとともに、要求元のCPUおよび送信元のCPUと、前記ライトバック対象のメインメモリとの物理的な距離に応じて前記登録型を移動させるデータ転送ステップと、
を含むことを特徴とするデータ転送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303437 WO2007096979A1 (ja) | 2006-02-24 | 2006-02-24 | 情報処理装置およびデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007096979A1 true JPWO2007096979A1 (ja) | 2009-07-09 |
JP4409619B2 JP4409619B2 (ja) | 2010-02-03 |
Family
ID=38437041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501536A Expired - Fee Related JP4409619B2 (ja) | 2006-02-24 | 2006-02-24 | 情報処理装置、制御装置および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8176261B2 (ja) |
JP (1) | JP4409619B2 (ja) |
WO (1) | WO2007096979A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009223759A (ja) * | 2008-03-18 | 2009-10-01 | Fujitsu Ltd | 情報処理装置,メモリ制御方法およびメモリ制御装置 |
JP2009232097A (ja) * | 2008-03-21 | 2009-10-08 | Brother Ind Ltd | 多機能周辺装置、およびネットワークシステム |
US8468365B2 (en) * | 2010-09-24 | 2013-06-18 | Intel Corporation | Tweakable encryption mode for memory encryption with protection against replay attacks |
EP2726991B1 (en) * | 2011-06-29 | 2018-03-14 | Intel Corporation | Method and apparatus for memory encryption with integrity check and protection against replay attacks |
US9436605B2 (en) * | 2013-12-20 | 2016-09-06 | Intel Corporation | Cache coherency apparatus and method minimizing memory writeback operations |
US9483409B2 (en) | 2015-02-05 | 2016-11-01 | International Business Machines Corporation | Store forwarding cache |
US10261690B1 (en) * | 2016-05-03 | 2019-04-16 | Pure Storage, Inc. | Systems and methods for operating a storage system |
US10353829B2 (en) * | 2017-06-30 | 2019-07-16 | Dell Products, Lp | System and method to account for I/O read latency in processor caching algorithms |
JP6907787B2 (ja) * | 2017-07-28 | 2021-07-21 | 富士通株式会社 | 情報処理装置および情報処理方法 |
US11868309B2 (en) | 2018-09-06 | 2024-01-09 | Pure Storage, Inc. | Queue management for data relocation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100952A (ja) * | 1991-10-07 | 1993-04-23 | Fuji Xerox Co Ltd | データ処理装置 |
JPH06110844A (ja) * | 1992-08-11 | 1994-04-22 | Toshiba Corp | 分散共有メモリ型マルチプロセッサシステム |
JP2000227908A (ja) * | 1998-12-17 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 共用介入サポ―トを有する不均等メモリ・アクセス(numa)デ―タ処理システム |
JP2001101147A (ja) * | 1999-08-26 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | データ転送方法、コンピュータ・プログラム製品、データ転送システムおよびデータ処理システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522058A (en) * | 1992-08-11 | 1996-05-28 | Kabushiki Kaisha Toshiba | Distributed shared-memory multiprocessor system with reduced traffic on shared bus |
JPH0895858A (ja) | 1994-09-28 | 1996-04-12 | Hitachi Ltd | マルチプロセッサシステム |
JPH10232825A (ja) | 1997-02-20 | 1998-09-02 | Nec Ibaraki Ltd | キャッシュメモリ制御方式 |
US6889293B1 (en) | 2000-06-09 | 2005-05-03 | Agere Systems Inc. | Directory-based prediction methods and apparatus for shared-memory multiprocessor systems |
US7133905B2 (en) * | 2002-04-09 | 2006-11-07 | Akamai Technologies, Inc. | Method and system for tiered distribution in a content delivery network |
US6848032B2 (en) * | 2002-09-27 | 2005-01-25 | Apple Computer, Inc. | Pipelining cache-coherence operations in a shared-memory multiprocessing system |
AU2003903967A0 (en) * | 2003-07-30 | 2003-08-14 | Canon Kabushiki Kaisha | Distributed data caching in hybrid peer-to-peer systems |
US7676637B2 (en) * | 2004-04-27 | 2010-03-09 | International Business Machines Corporation | Location-aware cache-to-cache transfers |
US7584327B2 (en) * | 2005-12-30 | 2009-09-01 | Intel Corporation | Method and system for proximity caching in a multiple-core system |
US7571285B2 (en) * | 2006-07-21 | 2009-08-04 | Intel Corporation | Data classification in shared cache of multiple-core processor |
US7870337B2 (en) * | 2007-11-28 | 2011-01-11 | International Business Machines Corporation | Power-aware line intervention for a multiprocessor snoop coherency protocol |
-
2006
- 2006-02-24 WO PCT/JP2006/303437 patent/WO2007096979A1/ja active Application Filing
- 2006-02-24 JP JP2008501536A patent/JP4409619B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-22 US US12/230,109 patent/US8176261B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05100952A (ja) * | 1991-10-07 | 1993-04-23 | Fuji Xerox Co Ltd | データ処理装置 |
JPH06110844A (ja) * | 1992-08-11 | 1994-04-22 | Toshiba Corp | 分散共有メモリ型マルチプロセッサシステム |
JP2000227908A (ja) * | 1998-12-17 | 2000-08-15 | Internatl Business Mach Corp <Ibm> | 共用介入サポ―トを有する不均等メモリ・アクセス(numa)デ―タ処理システム |
JP2001101147A (ja) * | 1999-08-26 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | データ転送方法、コンピュータ・プログラム製品、データ転送システムおよびデータ処理システム |
Also Published As
Publication number | Publication date |
---|---|
US8176261B2 (en) | 2012-05-08 |
US20080320234A1 (en) | 2008-12-25 |
WO2007096979A1 (ja) | 2007-08-30 |
JP4409619B2 (ja) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4409619B2 (ja) | 情報処理装置、制御装置および制御方法 | |
CN108885583B (zh) | 高速缓存存储器访问 | |
US8806148B2 (en) | Forward progress mechanism for stores in the presence of load contention in a system favoring loads by state alteration | |
CN100495361C (zh) | 维护存储器一致性的方法和系统 | |
US8762651B2 (en) | Maintaining cache coherence in a multi-node, symmetric multiprocessing computer | |
JPH11272557A (ja) | キャッシュ・コヒ―レンシを維持する方法及びシステム | |
US20060230237A1 (en) | Method and system for maintaining cache coherence of distributed shared memory system | |
JP4673585B2 (ja) | メモリシステム制御装置およびメモリシステム制御方法 | |
WO2010100679A1 (ja) | コンピュータシステム、制御方法、記録媒体及び制御プログラム | |
JP2005189928A (ja) | マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 | |
KR101695845B1 (ko) | 캐시 일관성 유지 장치 및 방법, 이를 이용하는 멀티프로세서 장치 | |
JP4912790B2 (ja) | システムコントローラ,スヌープタグ更新方法および情報処理装置 | |
US9983994B2 (en) | Arithmetic processing device and method for controlling arithmetic processing device | |
EP4066119A1 (en) | Cache snooping mode extending coherence protection for certain requests | |
WO2021111255A1 (en) | Cache snooping mode extending coherence protection for certain requests | |
JP2022015514A (ja) | 半導体装置 | |
US8959290B2 (en) | Methods and apparatus for reusing snoop responses and data phase results in a cache controller | |
US10775870B2 (en) | System and method for maintaining cache coherency | |
JP4335298B2 (ja) | スヌープ制御方法および情報処理装置 | |
JP2001109662A (ja) | キャッシュ装置及び制御方法 | |
JP2006164218A (ja) | ストレージシステム及びそのキャッシュ制御方法 | |
CN114787784A (zh) | 扩展对某些请求的一致性保护的高速缓存窥探模式 | |
JP2016015135A (ja) | キャッシュメモリ管理ディレクトリにおけるエビクションの低減 | |
JP2008152571A (ja) | キャッシュメモリ装置およびマルチプロセッサシステム | |
US9910778B2 (en) | Operation processing apparatus and control method of operation processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |