JPWO2007063604A1 - プラズマディスプレイパネル及びプラズマディスプレイ装置 - Google Patents

Abstract

３電極（Ｘ，Ｙ，Ａ）を持つＰＤＰの表示セルでのトリガ放電を利用した長ギャップ放電において、フロート状の電極を用いて、トリガ放電を低消費電力で安定して発生させることができる技術である。ＰＤＰの誘電体層中において、第１及び第２表示電極（５１ｂ、５２ｂ）間に長ギャップ（Ｌｇ）が形成され、第１及び第２表示電極（５１ｂ、５２ｂ）と容量結合される第１及び第２フロート電極（５１ｃ、５２ｃ）が形成され、第１及び第２フロート電極（５１ｃ、５２ｃ）間に短ギャップ（Ｌｚ）が形成される。第１及び第２表示電極（５１ｂ、５２ｂ）に対しサステインパルスが印加されることにより、短ギャップ（Ｌｚ）に微小なトリガ放電が発生し、その放電に続いて長ギャップ（Ｌｇ）での主放電が発生する。電極及び容量は、主放電の強度がトリガ放電の強度の１／５以下となる構造とする。

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）及びプラズマディスプレイ装置（ＰＤＰ装置）の技術に関し、特に、ＰＤＰの表示駆動及び電極などの構造に関する。

従来、ＰＤＰの発光効率を向上する方法として、表示セルにおけるトリガ放電を用いた長ギャップ放電が知られている。例えば、第１基板（前面基板）側に第１（Ｘ）及び第２（Ｙ）電極を有し、第２基板（背面基板）側にアドレス電極となる第３（Ａ）電極を有するＰＤＰに、更にＸ−Ｙ電極間にＺ（第４）電極が設けられ、Ｚ電極とＸまたはＹ電極との間でトリガ放電を行わせる四電極型ＰＤＰ装置がある。

また、特開平１１−２３８４６２号公報（特許文献１）には、表示セルの電極構造として、基板に対してフロート状の電極（島状の導電体）を設ける例について記載されている。
特開平１１−２３８４６２号公報（第３図、第４図）

従来のＰＤＰの技術において、表示セルにおける長ギャップ放電は発光効率が高いが、放電開始電圧が高い。前記四電極型ＰＤＰ装置の駆動方法では、放電開始電圧を下げるために、表示電極間のＺ電極に電圧を印加して、放電開始直後に電圧を０にするトリガ放電を用いている。

しかし、従来の構成では、トリガ放電だけでパルスを止める制御が難しく、また表示セルの容量負荷による消費電力の増大があり、結果的に効率を低減させていた。換言すれば、微小なトリガ放電を低消費電力で安定して発生させることは難しかった。

前記特開平１１−２３８４６２号公報（特許文献１）の技術では、前記フロート状の電極でトリガ放電相当の放電を発生させているが、そのフロート状の電極間の放電ギャップが、表示電極間のギャップ（主放電ギャップ）と同じになる構造である。この構造では、主放電の維持電圧があまり低下しないため、発光効率の向上が小さい。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＰＤＰ装置の技術において、フロート状の電極を用いたＰＤＰで、低消費電力で安定したトリガ放電を発生させることができ、発光効率のよい構造を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、ＰＤＰ及びその駆動回路を備え、サブフィールド法を用い、ＰＤＰの各表示セルのＸ−Ｙ電極間で維持放電（繰り返し放電）を行わせることにより表示を行うＡＣ型カラーＰＤＰ装置の技術であって、ＰＤＰにフロート電極を設け、以下に示す構造を有することを特徴とする。ＰＤＰパネルは、第１（横）の方向と第２（縦）の方向のマトリックス状に配置した複数の表示セルで構成され、その垂直方向を第３の方向とする。

本発明の技術では、主にＰＤＰの構造において、表示セル内の領域で、主放電のための電極の対と容量結合したフロート電極の対を主放電ギャップ付近に形成し、トリガ放電のために用いる。フロート電極の形状及び配置等により、主放電ギャップ（第１ギャップ）とトリガ放電ギャップ（第２ギャップ）とを独立に設計し、かつ、トリガ放電の強度を任意に設計できるＰＤＰ構造を提供する。特に、誘電体層（絶縁層）中、表示面で見て、フロート電極面が、第１ギャップを形成する表示電極面と一部重なり第１ギャップ上に突出するように配置する。

本ＰＤＰ装置では、ＰＤＰの各表示セルにおいて、主放電のための電極の対である第１及び第２電極（特に透明な第１及び第２表示電極）と容量結合した第１及び第２フロート電極を設け、駆動回路からの第１及び第２電極間の電圧パルスの印加により、第１及び第２フロート電極間で微小なトリガ放電を発生させる。そしてトリガ放電に次いで第１及び第２表示電極間の主放電に発展させる。表示電極とフロート電極との容量結合のため、放電（トリガ放電）による壁電荷により電界が弱まり、自動的に短い放電で終息する。トリガ放電が発生すれば、表示電極間の長ギャップ放電が発生し、これにより発光効率が向上する。

（１） 本ＰＤＰは、例えば誘電体層中に第１（Ｘ）、第２（Ｙ）、及び第３（Ａ）電極を有するＰＤＰであって、第１、第２、及び第３電極を含んで構成される各表示セルにおいて以下の構造を有する。第１電極と第２電極、特にその表示電極は、第１の方向に伸びそのエッジが第２の方向で対向して第１の放電のための第１ギャップ（長ギャップ）を形成する。第１及び第２電極と対応して、以下のような構造を持つ、第４電極（第１（Ｘ）フロート電極と称する）及び第５電極（第２（Ｙ）フロート電極と称する）の２つの島状の電極を有する。

誘電体層中で、第１ギャップ及び表示電極付近の領域で、第３の方向に少し離れた位置に前記第１及び第２フロート電極を有する。第１フロート電極と第２フロート電極は対向して第２ギャップ（短ギャップ）を形成する。また、第１及び第２フロート電極は、表示面で見て第１及び第２電極（表示電極）と部分的に重なる面領域（第２領域）と、重ならない面領域（第１領域）とを持ち、前記第２領域によって、第１及び第２電極（表示電極）との間で静電容量（Ｃｆ）をもって容量結合する。第１及び第２フロート電極間の第２ギャップのエッジ間距離（Ｌｚ）は、第１及び第２電極（表示電極）間の第１ギャップのエッジ間距離（Ｌｇ）よりも小さい（Ｌｚ＜Ｌｇ）。即ちフロート電極が第１ギャップ上で表示電極面に重ならない面領域（第１領域）を持って突出する。

駆動回路側からＰＤＰに対し、サステイン期間で、第１及び第２電極（表示電極）間に放電維持電圧パルス（サステインパルス）乃至それに準ずる電圧パルスを印加することにより、フロート電極間（第２ギャップ）に第１の放電（トリガ放電）を発生させ、第１の放電が終息すると共に、第１及び第２電極間（第１ギャップ）に、より強度の大きい第２の放電（主放電）を発生させる。これにより対象表示セルでの発光を行わせる。前記サステインパルスは、サステイン電圧ＶｓによるＸ，Ｙで逆極性となる正負パルスの繰り返しを含むパルスである。

そして、上記ＰＤＰで、誘電体層及び電極群の形状や配置や材料などによって、第１の放電の強度が第２の放電の強度の１/５以下であること、もしくは、第１の放電の電流が第２の放電の電流の１/５以下であることを特徴とする。

（２） また、上記（１）と同様のＰＤＰであって、前記放電の強度もしくは電流による定義を以下とする。本ＰＤＰは、表示セルにおける、第１及び第２電極（表示電極）−フロート電極間の結合容量（Ｃｆ）が、第２の放電の発生する第１及び第２電極（表示電極）の放電絶縁層容量（Ｃｄｍ）の１/５以下であることを特徴とする。

（３） 上記（１）または（２）のＰＤＰにおいて、表示セルにおいて、表示面で、第１及び第２フロート電極の面積が、容量結合される部分を含む第１及び第２電極（表示電極）の面積よりも小さいことを特徴とする。

但し、上記電極面積の設計については、電極面の形状が比較的単純な長方形の場合などにはそのまま有効であるが、形状が複雑な場合などには、例えば、フロート電極における前記第１領域、前記第２領域、及び第１領域と第２領域との接続部分（第３領域）などを考慮して設計する。

（４） 上記（１）〜（３）のＰＤＰにおいて、表示セルにおける第１及び第２フロート電極の第１の方向の幅（Ｗｆ）が、第２の方向の位置に応じて変化し、第１及び第２電極（表示電極）間の第１ギャップのエッジ付近で小さいことを特徴とする。

換言すれば、第１及び第２フロート電極は、第１ギャップ上の第１領域と、表示電極上の第２領域と、第１領域と第２領域との接続部分となる、前記第１ギャップのエッジ付近で小さくなる部分を含む第３領域とを有する形状である。

（５） 上記（１）〜（３）のＰＤＰにおいて、表示セルにおける第１及び第２フロート電極の第１の方向の幅（Ｗｆ）が、第２の方向の位置に応じて変化し、表示面で第１及び第２電極（表示電極）間の第１ギャップのエッジが第１及び第２フロート電極に重なる部分が無いこと（覆われていないこと）を特徴とする。

換言すれば、フロート電極は、第１ギャップ上の第１領域と、表示電極上の第２領域と、第１ギャップのエッジを経由しない位置にある第３領域とを有する形状である。

また、例えば、フロート電極間の第２ギャップのエッジは、第１ギャップと同様に第１の方向に伸びる（第２の方向で対向する）形状にする。また、例えば、第２ギャップのエッジが第１ギャップ上で第２の方向に伸びる（第１の方向で対向する）形状などとしてもよい。

（６） 他の構成として以下を特徴とする。本ＰＤＰは、第１基板側と第２基板側とが放電空間及び隔壁等を介して組み合わされて成る。第１基板には、第１の方向に伸びるように、維持放電が行われる電極となる、第１（Ｘ）電極と第２（Ｙ）電極との対を、複数、略平行に有し、第１及び第２電極群が誘電体層（絶縁層）で覆われる。第２基板には、第２の方向に伸びるように、アドレス電極となる第３（Ａ）電極を、複数、略平行に有する。第１基板と第２基板の間は、例えば第２の方向に伸びる隔壁により区切られ、各色の蛍光体層を有し、第１、第２、及び第３電極により表示セルが構成される。

第１電極と第２電極が対向する領域を含んだ各表示セルにおいて、以下の構造を有する。第１及び第２電極は、駆動回路側と接続される直線状の金属などによる第１及び第２バス電極と、第１及び第２バス電極と電気的に接続される透明な第１及び第２表示電極とを有して構成される。前記表示電極は、前記バス電極から表示セル内側へ突出する面領域を持つ。第１表示電極と第２表示電極の間で第１ギャップ（＝主放電ギャップ＝相対的に長ギャップ）が形成される。更に、第１表示電極と容量結合された第１フロート電極と、第２表示電極と容量結合された第２フロート電極とを有する。第１フロート電極と第２フロート電極の間で、第１ギャップ上で、第１ギャップよりも短い第２ギャップ（＝トリガ放電ギャップ＝相対的に短ギャップ）が形成される。

駆動回路側から第１電極と第２電極との間に電圧（サステインパルス）が印加されることにより、第２ギャップで第１の放電（トリガ放電）が発生し、次いで第１ギャップで第２の放電（主放電）が発生する。放電メカニズムとしては、放電空間における壁電荷の蓄積による電界低下により第１の放電が終息すると共に、第２の放電が発生する。

そして、第１の放電の強度が第２の放電の強度の１/５以下となるように、前記容量結合に対応した各電極の形状、配置、材料などが構成される。

（７） 本ＰＤＰ装置は、上記（１）〜（６）のいずれかのＰＤＰと、そのＰＤＰの第１、第２、及び第３電極に対する電圧を印加する各駆動回路とを備える。本ＰＤＰ装置は、サステイン期間に、駆動回路側からＰＤＰの第１及び第２電極へ電圧を印加することで、自動的にフロート電極間のトリガ放電を発生させ、表示電極間の主放電へ移行させる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置の技術において、フロート状の電極を用いたＰＤＰで、低消費電力で安定したトリガ放電を発生させ発光効率のよい構造を提供できる。

本発明の一実施の形態であるＰＤＰ装置における全体の構成を示す図である。 本発明の一実施の形態であるＰＤＰ装置におけるＰＤＰの画素単位の構造を示す分解斜視図である。 本発明の実施の形態１であるＰＤＰ装置における表示セルの電極構造を示す平面図である。 本発明の実施の形態１であるＰＤＰ装置における表示セルの構造を示す断面図である。 本発明の実施の形態１であるＰＤＰ装置における表示セルの各容量を示す説明図である。 本発明の実施の形態２であるＰＤＰ装置における表示セルの電極構造を示す平面図である。 本発明の実施の形態３であるＰＤＰ装置における表示セルの電極構造を示す平面図である。 本発明の実施の形態４であるＰＤＰ装置における表示セルの電極構造を示す平面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図１〜図８は、本実施の形態について示すものである。

本実施の形態では、概要として、表示セルのＸ，Ｙ電極において、バス電極及び表示電極に加えて、トリガ放電のためのフロート電極を設け、フロート電極間のトリガ放電ギャップ（Ｌｚ）を表示電極間の主放電ギャップ（Ｌｇ）よりも小さく形成し、またトリガ放電に係わる絶縁層の厚み（Ｗ２）を主放電に係わる絶縁層の厚み（Ｗ１）よりも薄く設計する。これにより表示セルのサステイン駆動において主放電よりも低い電圧で放電（トリガ放電）を開始させ次いで主放電に移行させるようにした構成である。また、トリガ放電が主放電よりも強度が小さくなるように、フロート電極と表示電極との間の容量（Ｃｆ）を、主放電膜容量（Ｃｄｍ）よりも少なくとも１/５以下に小さくなるように構成する。

（実施の形態１）
図１〜図２は、本実施の形態１のＰＤＰ装置１００における基本構成を示す。図１は、ＰＤＰ４０に対する駆動回路３０を含むＰＤＰ装置１００の全体構成を示す。図２は、ＰＤＰ４０の一構成例を画素単位で示す。図３〜図５は、実施の形態１のＰＤＰ装置１００における表示セル１０単位の構造を示す。

実施の形態１では、図３，図４に示すようにＰＤＰ４０の各表示セルにおける電極等の構造を設計する。特に誘電体層４３中における表示電極（５１ｂ，５２ｂ）に対するフロート電極（５１ｃ，５２ｃ）の設計が特徴である。

まず、本実施の形態１のＰＤＰ装置１００の基本構成を説明する。図１において、本ＰＤＰ装置１００は、表示パネル部であるＰＤＰ４０、駆動回路３０、制御回路２０、電源回路８０などを有する構成である。ＰＤＰ４０に対して駆動回路３０が接続され、駆動回路３０に制御回路２０が接続される。なお制御回路２０等を含めて駆動回路３０と呼ぶ場合もある。電源回路８０は、制御回路２０等に対し、サステイン電圧Ｖｓ、アドレス電圧Ｖａ等、駆動及び制御に必要な電圧を供給する。

ＰＤＰ装置１００のハードウェア構成として、例えば、図示しないシャーシ部に対しＰＤＰ４０背面が貼り合わせられ、シャーシ部背面側に制御回路２０などの各回路部を実装したＩＣや電源回路部などが配置されたＰＤＰモジュールを有する。シャーシ部背面側回路部と、ＰＤＰ４０の電極の端部とが、駆動回路３０に対応するドライバモジュールにより接続される。このような構成のＰＤＰモジュールが、外部筐体に収容され、ＰＤＰ装置セットが構成される。

制御回路２０は、入力される表示信号（Ｄ）、インタフェース信号等に基づき、駆動回路３０を制御するための制御信号を形成し、これにより駆動回路３０を制御する。制御回路２０は、駆動回路３０に対する表示データの供給を制御する表示データ制御部、及び、表示処理タイミングを制御するタイミング信号を生成し駆動回路３０へ供給するタイミング制御部などを有する。制御回路２０は、表示信号（Ｄ）を信号処理してＰＤＰ４０に供給するための表示データを生成して表示データ制御部のメモリに格納し、その表示データをもとにアドレス回路３３等を制御する。

駆動回路３０は、Ｘ駆動回路３１、Ｙ駆動回路３２、アドレス回路３３を有する。駆動回路３０では、制御回路２０からの制御信号に従ってＰＤＰ４０の電極群を駆動する。Ｘ駆動回路３１は、ＰＤＰ４０のＸ電極を駆動する。Ｙ駆動回路３２は、ＰＤＰ４０のＹ電極を駆動する。Ｙ駆動回路３２は、走査駆動回路（スキャンドライバ）を含み、これにより、走査電極となるＹ電極を駆動する。アドレス回路３３は、表示データの信号をもとに、ＰＤＰ４０のアドレス（Ａ）電極を駆動する。ＰＤＰ４０では、Ａ，Ｘ，Ｙ電極が交差する各領域により、表示セル１０が形成されている。

図２において、ＰＤＰ４０は、主に前面基板４１と背面基板４２との二枚のガラスを主とする基板によって構成されている。ＰＤＰ４０は、前面基板４１側と背面基板４２側とが、隔壁４８等を介して対向するように貼り合わせられ、その間の空間（放電空間４７となる）において排気及び放電ガスが封入され封止されることにより構成される。

前面基板４１上には、第１の方向に、第１（Ｘ）電極及び第２（Ｙ）電極の組を複数本、略平行に備える。Ｘ，Ｙ電極は、維持放電が行われるサステイン電極となる。またＹ電極が走査電極の役割もはたす。前面基板４１上のＸ，Ｙ電極は、誘電体層（絶縁層ともいう）４３、及び保護層４４で覆われる。

また、背面基板４２上には、Ｘ，Ｙ電極の伸びる第１の方向と直交する第２の方向に、第３（Ａ）電極であるアドレス電極５３が複数本、略平行に配置されている。アドレス電極５３は、金属製のほぼ直線形状であり、誘電体層４５で覆われる。

前面基板４１と背面基板４２との間には、例えば第２の方向のストライプ状に区分された領域を形成するための複数の隔壁４８が形成されている。隔壁４８で区分される領域で、各電極で交差する領域を含んで、表示セル１０が形成される。隔壁４８で区分された領域には、誘電体層４５上及び隔壁４８側面に、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色の蛍光体層｛４６ｒ，４６ｇ，４６ｂ｝が区別して塗布される。これらＲ，Ｇ，Ｂの表示セル１０のセットにより画素が構成される。表示セル１０は、第２の方向に長い形状であり、Ｒ，Ｇ，Ｂの表示セル１０のセットにより、正方形に近い形状の画素となる。なお、第１の方向にも隔壁を設けた、ボックス型の表示セル１０の形態なども可能である。

前面基板４１において、各Ｘ，Ｙ電極は、本例ではバス電極と表示電極（放電電極、透明電極などとも称する）とにより構成され、更に、フロート電極を有して構成される。バス電極は、駆動回路３０側と電気的に接続される、金属製の直線バー形状の電極である。表示電極は、バス電極に対し電気的に接続され、主放電ギャップを形成する、ＩＴＯ（酸化インジウムスズ）層膜などによる透明な電極である。フロート電極は、誘電体層４３中に独立した、透明な電極である。なおフロート電極は、金属製なども可能である。Ｘ，Ｙ電極に対応したフロート電極を、それぞれ、Ｘフロート電極５１ｃ、Ｙフロート電極５２ｃとする。

本例では、前面基板４１上、第３の方向に対し、Ｘ表示電極５１ｂ及びＹ表示電極５２ｂが形成され、その上にＸバス電極５１ａ及びＹバス電極５２ａが形成されている。更にその上に少し離れて、Ｘフロート電極５１ｃ及びＹフロート電極５２ｃが形成されている。Ｘ電極は、Ｘバス電極５１ａ、Ｘ表示電極５１ｂ、及びＸフロート電極５１ｃをセットとする。Ｙ電極も同様である。誘電体層４３は、本例では、フロート電極の形成に対応して、第１の誘電体層４３−１と、第２の誘電体層４３−２との２層により構成されている。誘電体層４３及び誘電体層４５は、ＳｉＯ_２などで構成される。保護層４４は、ＭｇＯなどで構成される。

ＰＤＰ装置１００におけるＰＤＰ４０の駆動方法はサブフィールド法を用いる。ＰＤＰ４０の一表示画面に対応する１フィールド（例えば16.7ms）は、時分割される複数のサブフィールド（ＳＦ）である、ＳＦ１〜ＳＦｎ（ｎは例えば１０）から成る。各ＳＦは、順に、リセット期間（Ｔｒ），アドレス期間（Ｔａ），サステイン期間（Ｔｓ）を有する。各ＳＦは、サステイン期間（Ｔｓ）即ち維持放電回数の違いにより重み付けが与えられており、これらＳＦの点灯／非点灯の組合せパターンにより、各表示セル１０での階調表示が行われる。

ＰＤＰ４０の表示駆動では、まず、リセット期間（Ｔｒ）のリセット動作として、残存電荷の均一化などが行われ、次に、アドレス期間（Ｔａ）のアドレス動作として、アドレス回路３３及びＹ駆動回路３２からの駆動（アドレスパルス及びスキャンパルスの印加）により、Ａ−Ｙ電極間の放電が行われ、これにより点灯対象の表示セル１０におけるデータメモリが行われる。そしてサステイン期間（Ｔｓ）のサステイン動作として、Ｘ駆動回路３１及びＹ駆動回路３２からの駆動（サステインパルスの印加）により、Ｘ−Ｙ電極間での維持放電（繰り返し放電）が行われ、点灯対象の表示セル１０での放電発光が発生する。

次に、本実施の形態の特徴を説明する。本ＰＤＰ装置１００では、従来の三電極（Ｘ，Ｙ，Ａ）、面放電（Ｘ−Ｙ間放電）、及びカラー（Ｒ，Ｇ，Ｂ）対応のＰＤＰ技術を基本として、図３及び図４のように、ＰＤＰ４０の表示面側である前面基板４１側の構造を製造する。

図３は、ＰＤＰ４０の表示平面側、第３の方向から見た、表示セル１０に対応した面領域の電極構造を示す。本領域で、隔壁４８やアドレス電極５３の位置などは省略して示している。図４は、図３に対応して、ＰＤＰ４０の第３の方向の断面で見た、表示セル１０に対応した一部領域の層構造を示す。前面基板４１、背面基板４２、放電空間４７などは、誘電体層４３などに比べて第３の方向の長さが大きいため、省略して示している。

本ＰＤＰ４０では、図３のように、各表示セル１０において、表示電極（５１ｂ，５２ｂ）に、一部重なる位置で、フロート電極（５１ｃ，５２ｃ）を設けている。フロート電極（５１ｃ，５２ｃ）間のギャップ（Ｌｚ）は、表示電極（５１ｂ，５２ｂ）間のギャップ（Ｌｇ）よりも短い。また図４のように、前面基板４１側の誘電体層４３中に、フロート電極（５１ｃ，５２ｃ）を設けている。本表示セル１０対応領域では、各放電ギャップの中心を境にＸ側とＹ側とで対称な構造である。

ＰＤＰ４０の製造において、前面基板４１上（背面側）に、第１ギャップである長ギャップ（Ｌｇ）を形成するＸ，Ｙ表示電極（５１ｂ，５２ｂ）と、Ｘ，Ｙバス電極（５１ａ，５２ａ）とを形成する。その上に、透明な第１の誘電体層４３−１（誘電率（ε）＝４、膜厚（Ｗ１）＝４μｍ）を形成後に、透明な島状のＸ，Ｙフロート電極（５１ｃ，５２ｃ）を形成する。Ｘ，Ｙフロート電極（５１ｃ，５２ｃ）は、対応するＸ，Ｙ表示電極（５１ｂ，５２ｂ）に、第１の方向での幅Ｌｆで重なり、Ｘ，Ｙフロート電極（５１ｃ，５２ｃ）間に、第２ギャップ（Ｌｚ）が形成される。第２ギャップ（Ｌｚ）は、第１ギャップ（Ｌｇ）よりも短い。その後、全面に、第２の誘電体層４３−２及び保護層４４が、例えば約0.7μｍ蒸着され、アドレス電極５３、隔壁４８、及び各蛍光体層｛４６ｒ，４６ｇ，４６ｂ｝等が形成された背面基板４２側と組み合わされる。そして、組み合わされた基板等及び放電空間４７における封止、排気、放電ガス封入などが行われ、ＰＤＰ４０が完成する。

表示セル１０の点灯の際には、ＳＦにおいてリセット及びアドレス動作後のサステイン期間（Ｔｓ）において、駆動回路３０側からＰＤＰ４０の対象となるＸ，Ｙ電極、即ちＸ，Ｙバス電極（５１ａ，５２ａ）に対し、放電維持電圧パルス（サステインパルス）を印加する。サステインパルスは、主にサステイン電圧Ｖｓによる正負のパルスの繰り返しから成る。これにより、点灯対象の表示セル１０では、初めに、フロート電極（５１ｃ，５２ｃ）間で微小な第１の放電（トリガ放電）が発生し、続いて表示電極（５１ｂ，５２ｂ）間での第２の放電（主放電）が発生する。

図３及び図４において、Ｗｆは、フロート電極（５１ｃ，５２ｃ）の第１の方向の幅である。Ｗｂは、表示電極（５１ｂ，５２ｂ）の第１の方向の幅である。Ｌｇは、表示電極間ギャップであり、表示電極（５１ｂ，５２ｂ）が第２の方向で対向するエッジの間の距離である。Ｌｚは、フロート電極間ギャップであり、フロート電極（５１ｃ，５２ｃ）が第２の方向で対向するエッジの間の距離である。Ｌｆは、第２の方向における表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｃ，５２ｃ）の重なり幅である。Ｌｓは、表示放電幅であり、表示電極（５１ｂ，５２ｂ）におけるバス電極（５１ａ，５２ａ）から第２の方向に突出する領域の長さ（Ｌｂ）において、フロート電極（５１ｃ，５２ｃ）との重なり幅（Ｌｆ）を除いた長さである。Ｌｂは、表示電極（５１ｂ，５２ｂ）の第２の方向の長さ（バス電極からの突出部分の長さ）である。Ｌｃは、フロート電極（５１ｃ，５２ｃ）の第２の方向の長さである。Ｗ１は、第１の誘電体層４３−１（第１の絶縁層）の厚さであり、Ｗ２は、第２の誘電体層４３−２及び保護層４４を合わせた層（第２の絶縁層）の厚さである。

重なり面を有するため、０＜Ｌｆ＜Ｌｂ，Ｌｃである。また、実施の形態１では、Ｗｆ＞Ｗｂ（またはＷｆ≒Ｗｂ）、Ｌｃ＜Ｌｂである。また放電容量に係わる絶縁層でＷ１＞Ｗ２である。表示セル１０において表示面で見て、Ｘ，Ｙそれぞれ、フロート電極（５１ｃ，５２ｃ）の面積（Ｌｃ×Ｗｆ）が表示電極（５１ｂ，５２ｂ）の面積（Ｌｂ×Ｗｂ）よりも小さくなるようにする。また、フロート電極（５１ｃ，５２ｃ）における表示電極（５１ｂ，５２ｂ）と重なる部分の面積（Ｌｆ×Ｗｂ）が、重ならない部分の面積よりも小さい。表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｃ，５２ｃ）の厚さは略同じであり、絶縁層の厚さ（Ｗ１，Ｗ２）に比べ小さい。

表示セル１０における放電の特性の決定に係わる容量（静電容量）に関して、以下のように定義する。図５は、その定義に対応する各容量を示す説明図である。誘電率をεで表す。以下、第２の誘電体層４３−２と保護層４４とを含めて１つの絶縁層（第２の絶縁層）として考え、特に第２の絶縁層をＭｇＯのみにより構成される層であると仮定して計算する。

Ｃｏ： Ｃｏは、Ｘ−Ｙ電極間の容量、即ち前面基板４１及び誘電体層４３のみでフロート電極が無いと想定した場合の容量であり、主にＸ，Ｙ電極面積と、第１ギャップ（Ｌｇ）、前面基板４１のε、誘電体層４３（第１及び第２の絶縁層）の構成により決まる。

Ｃｆ： Ｃｆは、トリガ放電容量であり、即ち表示電極とフロート電極との間の容量結合における容量であり、表示電極とフロート電極の重なり面積（≒Ｌｆ×Ｗｂ）と、第１の絶縁層のεに比例し、第１の絶縁層の厚さ（Ｗ１）に反比例する。

Ｃｚ： Ｃｚは、フロート電極間容量であり、即ちフロート電極（５１ｃ，５２ｃ）間での、Ｘ，Ｙ表示電極（５１ｂ，５２ｂ）が無いと想定した場合の容量である。

Ｃｄｍ： Ｃｄｍは、主放電膜容量（放電絶縁層容量）であり、即ち表示面でフロート電極（５１ｃ，５２ｃ）に覆われていない表示電極（５１ｂ，５２ｂ）の部分（主放電面積）の容量（放電面膜容量）であり、その主放電面積（Ｌｓ×Ｗｂ）と、誘電体層４３（第１及び第２の絶縁層）のεに比例し、その厚さ（Ｗ１＋Ｗ２）に反比例する。

Ｃｄｆ： Ｃｄｆは、フロート電極膜容量であり、フロート電極（５１ｃ，５２ｃ）の面積（Ｌｃ×Ｗｆ）と、第２の絶縁層のεに比例し、その厚さ（Ｗ２）に反比例する。

また、Ｘ−Ｙ電極間の印加電圧をサステイン電圧Ｖｓとする。フロート電極（５１ｃ，５２ｃ）間の電圧（フロート電極間で放電が開始される電圧）を、フロート電極間電圧Ｖｚとする。

上記において、Ｃｆ>>Ｃｚ（ＣｆがＣｚに対し十分に大きい）であるならば、フロート電極間電圧Ｖｚは、下記式（１）となる。これにより、フロート電極（５１ｃ，５２ｃ）間の第２ギャップ（Ｌｚ）には略Ｖｓの電圧が掛かる。

Ｖｚ＝Ｖｓ×Ｃｆ／（Ｃｆ＋２Ｃｚ）≒Ｖｓ ・・・（１）
Ｘ−Ｙ電極への電圧(Ｖｓ)の印加により、フロート電極（５１ｃ，５２ｃ）間の第２ギャップ（Ｌｚ）で放電が発生すると、ＣｆとＣｄｆの容量分割により、フロート電極（５１ｃ，５２ｃ）の電位は急激に低下して、フロート電極（５１ｃ，５２ｃ）間の放電が停止する。このフロート電極（５１ｃ，５２ｃ）間の放電で空間電荷（放電空間４７におけるイオンなど）が形成されると、Ｘ−Ｙ電極間の放電開始電圧が低下し、大きな放電が起きる。そのため、フロート電極（５１ｃ，５２ｃ）間の第１の放電をトリガ放電、続くＸ−Ｙ電極間の第２の放電を主放電と呼ぶ。

上記トリガ放電により、それより低い電圧で表示電極（５１ｂ，５２ｂ）間の第１ギャップ（Ｌｇ）での長ギャップ放電が主放電として発生する。そのため、表示セル１０において、空間電荷密度の低い放電となり、紫外線発光効率が向上、即ち蛍光体層４６からの可視光発光効率が向上する。

発光効率向上のためには、トリガ放電強度が主放電強度に較べて小さいことが必要であり、少なくとも１/５以下であることが望ましい。本実施の形態では、ＰＤＰ４０の表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｃ，５２ｃ）の形状及び配置などについて上記条件を満たすように設計される。

トリガ放電強度を主放電強度に較べて小さくするためには、主放電の絶縁膜容量（＝主放電膜容量Ｃｄｍ）に対して、Ｘ，Ｙそれぞれにおけるフロート電極（５１ｃ，５２ｃ）と表示電極（５１ｂ，５２ｂ）との間の容量（＝トリガ放電容量Ｃｆ）を小さくすればよい。主放電膜容量Ｃｄｍをトリガ放電容量Ｃｆの５倍以上にすると（Ｃｄｍ＞５×Ｃｆ）、主放電による壁電荷量の１/５のトリガ放電壁電荷量で、トリガ電極となるＸ，Ｙフロート電極（５１ｃ，５２ｃ）上の電位がＸ，Ｙ表示電極（５１ｂ，５２ｂ）上の電位と同じになる。即ち、トリガ放電強度を主放電強度の１/５程度に低減することができる。

本ＰＤＰ装置１００では、誘電体層４３中、表示面で表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｃ，５２ｃ）が一部重なり、主放電ギャップ（Ｌｇ）上でフロート電極（５１ｃ，５２ｃ）エッジが内側に突出してフロート電極（５１ｃ，５２ｃ）間が短ギャップ（Ｌｚ）となり、かつ、表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｃ，５２ｃ）に係わる各容量（Ｃｄｍ，Ｃｆを含む）に関して上記１/５以下という条件を満たすように形成される。

本実施の形態で、第１の誘電体層４３−１の厚さ（Ｗ１）が４μｍ/ε＝４であり、第２の絶縁層がＭｇＯのみで厚さ（Ｗ２）が0.7μｍ/ε＝10であり、また、Ｌｚ＝50，Ｌｇ＝100，Ｌｓ＝120，Ｌｆ＝20（いずれも単位はμｍ）とすると、主放電膜容量Ｃｄｍとトリガ放電容量Ｃｆの比（Ｃｄｍ：Ｃｆ）は、下記式（２）となる。

Ｃｄｍ：Ｃｆ ≒ （120×4／4）：（20×4／4） ＝ 6：1 ・・・（２）
即ち、トリガ放電が主放電の１/６の強度のときに、ほぼ表面電位が等しくなり、その放電が停止（終息）する。

本実施の形態では、第１の誘電体層４３−１のεが低く、厚さ（Ｗ１）が薄いが、それでも、トリガ放電が無い場合（従来ＰＤＰ）の長ギャップ放電（Ｌｇでの放電）の維持電圧は200Ｖ以上の高い電圧となり、結果的に放電ピーク電流が高く、発光効率が低下する。一方、フロート電極（５１ｃ，５２ｃ）によるトリガ放電が有る場合（本ＰＤＰ４０）は、長ギャップ（Ｌｇ）において180Ｖ程度で維持放電が発生し、放電電流・強度が従来よりも低下することにより、発光効率を１０％程度向上することができる。

また、主放電膜容量Ｃｄｍとフロート電極膜容量Ｃｄｆの比（Ｃｄｍ：Ｃｄｆ）は、下記式（３）となる。

Ｃｄｍ：Ｃｄｆ ＝ （120×4／4）：（45×10／0.7） ≒ 1：5 ・・・（３）
即ち、フロート電極膜容量Ｃｄｆが主放電膜容量Ｃｄｍより５倍大きいが、放電電流は約１/６であるため、第２の絶縁層がＭｇＯのみであっても、放電集中によるＭｇＯのスパッタ（放電空間４７でのイオンの衝突）は軽減される。

上記計算では第２の絶縁層をＭｇＯのみによる層としたが、誘電体層４３領域のこの第２の絶縁層領域において、複数の性質の異なる層を設けた構成、例えば薄いガラスなどの膜とＭｇＯとの複合膜の構成、あるいは保護層４４を設けない構成や逆に保護層４４のみ設ける構成なども可能である。

実施の形態１の構成によれば、特に、トリガ電極となるフロート電極（５１ｃ，５２ｃ）は、主放電のための表示電極（５１ｂ，５２ｂ）とＣｆで容量結合しており、トリガ放電を発生させるための特別な電圧パルス（従来の四電極構造ＰＤＰ装置におけるＺ電極へのトリガパルス）を使用しない。本実施の形態によれば、主放電強度とトリガ放電強度を独立に設計でき、低い電圧で短ギャップ（Ｌｚ）での弱いトリガ放電を発生させることができる。また、低い電圧で長ギャップ(Ｌｇ)での主放電を発生させる。従って、表示セル１０における発光効率が高い。本ＰＤＰ装置１００において発光効率の高い表示を行うことができるため、表示の輝度／コントラストを向上したり、消費電力を低減したりすることができる。

（実施の形態２）
実施の形態２では、実施の形態１と同様の基本構成において、図６に示すように、ＰＤＰ４０の前面基板４１側の電極構造を製造する。各フロート電極（５１ｄ，５２ｄ）は、表示電極（５１ｂ，５２ｂ）の対向するエッジの部分に掛かる面積を少なくした形状である。即ち、フロート電極（５１ｄ，５２ｄ）は、トリガ放電のギャップ（Ｌｚ）を形成し表示電極（５１ｂ，５２ｂ）面に重ならない面部分（第１領域）と、表示電極（５１ｂ，５２ｂ）面に重なり容量結合する面部分（第２領域）と、前記第１及び第２領域を接続し、表示電極（５１ｂ，５２ｂ）の対向エッジ（主放電ギャップ（Ｌｇ）のエッジ）を経由する部分（第３領域）とを有する形状である。

実施の形態２では、上記第３領域を小さくしたことから、実施の形態１に比べ、ＰＤＰ４０の表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｄ，５２ｄ）のパターニングの位置合わせ精度による容量Ｃｆの変動を小さくすることができ、装置の製造が容易になる。即ち、実施の形態２の場合、前記パターニングの位置合わせで仮に少しズレがある場合でも、フロート電極（５１ｄ，５２ｄ）におけるトリガ放電に主要に寄与する上記第１領域の面積が略変わらない。これにより上記効果及び放電の安定が期待できる。

（実施の形態３）
実施の形態３では、実施の形態１と同様の基本構成において、図７に示すように、ＰＤＰ４０の前面基板４１側の電極構造を製造する。各フロート電極（５１ｅ，５２ｅ）は、表示電極（５１ｂ，５２ｂ）の対向するエッジの部分に掛かる面積を無くした形状である。即ち、フロート電極（５１ｅ，５２ｅ）は、トリガ放電のギャップ（Ｌｚ）を形成し表示電極（５１ｂ，５２ｂ）面に重ならない面部分（第１領域）と、表示電極（５１ｂ，５２ｂ）面に重なり容量結合する面部分（第２領域）と、前記第１及び第２領域を接続し、表示電極（５１ｂ，５２ｂ）の対向エッジを経由せず表示電極（５１ｂ，５２ｂ）の横の領域（第１の方向で傍にある領域）を第２の方向へ伸びるように経由する部分（第３領域）とを有する形状である。

実施の形態３では、実施の形態２と同様に、表示電極（５１ｂ，５２ｂ）とフロート電極（５１ｅ，５２ｅ）とのパターニング位置合わせズレに対しより強くなると共に、表示面において、主放電ギャップ（Ｌｇ）のエッジ付近にフロート電極（５１ｅ，５２ｅ）が掛かっていない（重なり面が無い）ため、低い電圧で安定した放電を行うことができる。

（実施の形態４）
実施の形態４では、実施の形態１と同様の基本構成において、図８に示すように、ＰＤＰ４０の前面基板４１側の電極構造を製造する。各フロート電極（５１ｆ，５２ｆ）は、表示電極（５１ｂ，５２ｂ）の対向するエッジの部分に掛かる面積を無くし、かつ、そのトリガ放電ギャップ（Ｌｚ）を形成するエッジが第２の方向に伸び第１の方向で対向するようにした形状である。即ち、フロート電極（５１ｆ，５２ｆ）は、トリガ放電のギャップ（Ｌｚ）を形成し表示電極（５１ｂ，５２ｂ）面に重ならない主要面部分（第１領域）と、表示電極（５１ｂ，５２ｂ）面に重なり容量結合する面部分（第２領域）と、前記第１及び第２領域を接続し、表示電極（５１ｂ，５２ｂ）の対向エッジを経由せず表示電極（５１ｂ，５２ｂ）の横の領域を経由する部分（第３領域）とを有する形状である。これにより実施の形態３などと同様の効果を得る。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、ＰＤＰ装置などのディスプレイ装置に利用可能である。

Claims (9)

1. 誘電体層中に第１の方向に伸びる第１及び第２電極を有するプラズマディスプレイパネルであって、
   前記第１及び第２電極を含んで構成される各表示セルにおいて、
   前記第１電極と第２電極は、そのエッジが第１の方向に伸び第２の方向で対向して第１ギャップを形成し、
   前記第１及び第２電極と対応して、前記誘電体層中に、第１フロート電極及び第２フロート電極を有し、
   前記第１フロート電極は、前記第１電極と離れつつ表示面で部分的に重なって前記第１電極との間での静電容量を持ち、前記第２フロート電極は、前記第２電極と離れつつ表示面で見て部分的に重なって前記第２電極との間での静電容量を持ち、
   前記第１フロート電極と第２フロート電極は、そのエッジが第２の方向で対向し前記第１ギャップ上に伸びて前記第１ギャップよりも小さい第２ギャップを形成し、
   前記第１及び第２電極間に電圧パルスが印加されることにより、前記第２ギャップに第１の放電を発生させ、次いで前記第１ギャップに第２の放電を発生させるものであり、
   前記第１の放電の強度が前記第２の放電の強度の１/５以下であること、もしくは、前記第１の放電の電流が前記第２の放電の電流の１/５以下であること、を特徴とするプラズマディスプレイパネル。
2. 誘電体層中に第１の方向に伸びる第１及び第２電極を有するプラズマディスプレイパネルであって、
   前記第１及び第２電極を含んで構成される各表示セルにおいて、
   前記第１電極と第２電極は、そのエッジが第１の方向に伸び第２の方向で対向して第１ギャップを形成し、
   前記第１及び第２電極と対応して、前記誘電体層中に、第１フロート電極及び第２フロート電極を有し、
   前記第１フロート電極は、前記第１電極と離れて表示面で部分的に重なって前記第１電極との間での静電容量を持ち、前記第２フロート電極は、前記第２電極と離れて表示面で部分的に重なって前記第２電極との間での静電容量を持ち、
   前記第１フロート電極と第２フロート電極は、そのエッジが第２の方向で対向し前記第１ギャップ上に伸びて前記第１ギャップよりも小さい第２ギャップを形成し、
   前記第１及び第２電極間に電圧パルスが印加されることにより、前記第２ギャップに第１の放電を発生させ、次いで前記第１ギャップに第２の放電を発生させるものであり、
   前記第１フロート電極と前記第１電極との間の静電容量及び前記第２フロート電極と前記第２電極との間の静電容量が、前記第２の放電の発生する前記第１及び第２電極の放電絶縁層容量の１/５以下であることを特徴とするプラズマディスプレイパネル。
3. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記表示セルにおいて、表示面で、前記第１フロート電極の面積が前記第１電極の面積よりも小さく、前記第２フロート電極の面積が前記第２電極の面積よりも小さいことを特徴とするプラズマディスプレイパネル。
4. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記表示セルにおいて、表示面で、前記第１及び第２フロート電極は、前記第１の方向の幅が前記第２の方向の位置に応じて変化し、前記第１ギャップのエッジ付近で小さいことを特徴とするプラズマディスプレイパネル。
5. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記表示セルにおいて、表示面で、前記第１及び第２フロート電極は、前記第１の方向の幅が前記第２の方向の位置に応じて変化し、前記第１ギャップのエッジに重なる部分が無いことを特徴とするプラズマディスプレイパネル。
6. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記表示セルにおいて、表示面で、前記第１及び第２フロート電極は、前記第１の方向の幅が前記第２の方向の位置に応じて変化し、前記第２ギャップのエッジが前記第１ギャップ上で前記第２の方向に伸び前記第１の方向で対向する形状であることを特徴とするプラズマディスプレイパネル。
7. 請求項２記載のプラズマディスプレイパネルにおいて、
   前記第１及び第２電極と前記第１及び第２フロート電極との間に誘電体層を有し、
   前記第１及び第２フロート電極上に保護層のみを有することを特徴とするプラズマディスプレイパネル。
8. 第１基板側と第２基板側とが放電空間を介して対向し組み合わされて成り、
   前記第１基板上に、第１の方向に伸び誘電体層で覆われる第１電極と第２電極との複数の対を有し、
   前記第２基板上に、第２の方向に伸び誘電体層で覆われる第３電極を複数有し、
   前記第１基板と第２基板の間は、隔壁により区切られ、各色の蛍光体層を有し、前記隔壁で区切られた領域において前記第１、第２及び第３電極を含んで表示セルが構成されるプラズマディスプレイパネルであって、
   前記第１電極と第２電極が対向する領域を含んだ各表示セルにおいて、
   前記第１電極は、直線状の第１バス電極と、前記第１バス電極と電気的に接続され前記表示セル内側へ突出する透明な第１表示電極とを有して構成され、
   前記第２電極は、直線状の第２バス電極と、前記第２バス電極と電気的に接続され前記表示セル内側へ突出する透明な第２表示電極とを有して構成され、
   前記第１表示電極と第２表示電極の間で第１ギャップが形成され、
   前記誘電体層中、前記第１表示電極と容量結合された第１フロート電極と、前記第２表示電極と容量結合された第２フロート電極とを有し、
   前記第１フロート電極と前記第２フロート電極の間で前記第１ギャップよりも短い第２ギャップが形成され、
   前記第１電極と第２電極との間に電圧が印加されることにより、前記第２ギャップでトリガ放電が発生し、次いで前記第１ギャップで主放電が発生するものであり、
   前記トリガ放電の強度が前記主放電の強度の１/５以下となるように構成されることを特徴とするプラズマディスプレイパネル。
9. 第１基板上で誘電体層中に第１の方向に伸びる第１及び第２電極と、第２基板上でアドレス電極となる第３電極とを有するプラズマディスプレイパネルと、
   前記第１電極に対する電圧を印加する第１駆動回路と、
   前記第２電極に対する電圧を印加する第２駆動回路と、
   前記第３電極に対する電圧を印加する第３駆動回路とを備えるプラズマディスプレイ装置であって、
   前記第１、第２、及び第３電極を含んで構成される各表示セルにおいて、
   前記第１電極と第２電極は、そのエッジが第１の方向に伸び第２の方向で対向して第１ギャップを形成し、
   前記第１及び第２電極と対応して、前記誘電体層中に、第１フロート電極及び第２フロート電極を有し、
   前記第１フロート電極は、前記第１電極と離れて表示面で見て部分的に重なって前記第１電極との間で容量結合し、
   前記第２フロート電極は、前記第２電極と離れて表示面で見て部分的に重なって前記第２電極との間での容量結合し、
   前記第１フロート電極と第２フロート電極は、そのエッジが第２の方向で対向して前記第１ギャップよりも小さい第２ギャップを形成し、
   前記第１及び第２駆動回路から前記第１及び第２電極間に電圧パルスを印加することにより、前記第２ギャップに第１の放電を発生させ、次いで前記第１ギャップに第２の放電を発生させるものであり、
   前記第１の放電の強度が前記第２の放電の強度の１/５以下であること、もしくは、前記第１の放電の電流が前記第２の放電の電流の１/５以下であること、を特徴とするプラズマディスプレイ装置。

Images