JPWO2006070649A1 - Pattern forming method and electronic circuit - Google Patents
Pattern forming method and electronic circuit Download PDFInfo
- Publication number
- JPWO2006070649A1 JPWO2006070649A1 JP2006550698A JP2006550698A JPWO2006070649A1 JP WO2006070649 A1 JPWO2006070649 A1 JP WO2006070649A1 JP 2006550698 A JP2006550698 A JP 2006550698A JP 2006550698 A JP2006550698 A JP 2006550698A JP WO2006070649 A1 JPWO2006070649 A1 JP WO2006070649A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent
- forming
- electrode
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/20—Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
- H01J2211/442—Light reflecting means; Anti-reflection means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Surface Treatment Of Optical Elements (AREA)
Abstract
本発明は、少ない工程数で、強酸性や強アルカリ性を示すエッチング液を用いることなく電子回路などのパターンを形成できる、パターン形成方法を提供することを課題とする。本発明のパターン形成方法は、透明基板(10)の一方主面上に、反射防止層(13)と薄膜層(14)とを順次形成し、前記反射防止層(13)と前記薄膜層(14)との積層体(15)を形成する積層体形成工程と、前記積層体(15)に第1レーザ光(L1)を照射して、前記積層体(15)に開口部を形成する積層体開口部形成工程とを備える。An object of the present invention is to provide a pattern forming method capable of forming a pattern such as an electronic circuit with a small number of steps without using an etching solution exhibiting strong acidity or strong alkalinity. In the pattern forming method of the present invention, an antireflection layer (13) and a thin film layer (14) are sequentially formed on one main surface of a transparent substrate (10), and the antireflection layer (13) and the thin film layer ( 14) and a laminate forming step for forming a laminate (15), and a laminate for forming an opening in the laminate (15) by irradiating the laminate (15) with a first laser beam (L1). A body opening forming step.
Description
本発明は、電子回路に備えられるパターンの形成方法、ならびに、プラズマディスプレイ基板などの電子回路に関する。 The present invention relates to a method for forming a pattern provided in an electronic circuit, and an electronic circuit such as a plasma display substrate.
プラズマディスプレイパネル(以下、「PDP」ともいう)は、薄型化が可能で、かつ大型化が容易であり、さらに軽量、高解像度等の特徴を有するため、表示装置としてCRTに替わる有力候補として注目されている。
PDPはDC型とAC型に大別されるが、その動作原理は、ガス放電に伴う発光現象を利用したものである。例えばAC型では、図15に示すように、対向して配置された透明な前面基板1と背面基板2との間に形成した隔壁3によりセル空間を区画してセルを画定し、セル内には可視発光が少なく紫外線発光効率が高いHe+Xe、Ne+Xeなどのペニング混合ガスを封入する。そしてセル内でプラズマ放電を発生させ、セル内壁の蛍光体層9Aを発光させて表示画面上に画像を形成する。A plasma display panel (hereinafter also referred to as “PDP”) can be reduced in thickness, can be easily increased in size, and has features such as light weight and high resolution. Therefore, it is attracting attention as a promising candidate for replacing a CRT as a display device. Has been.
PDPs are roughly classified into DC type and AC type, and the operation principle is based on the light emission phenomenon accompanying gas discharge. For example, in the AC type, as shown in FIG. 15, a cell space is defined by partition walls 3 formed between a
PDPは、一般的に、前面基板1上に、プラズマ放電を発生させるための表示電極5と、表示電極5の一部の上に設けられており表示電極5の抵抗を低減するバス電極6と、表示電極5およびバス電極6がプラズマに侵食されることや、背面基板2上に形成されている電極に接触することを防ぐ誘電体層8およびMgO層9と、また、必要に応じて、外光の反射を低減するブラックストライプ4とを備えたプラズマディスプレイ基板を有している。また、背面基板2上に、情報を書き込むためのアドレス電極7を備えている。 The PDP is generally provided on the
このPDPを製造するときには、前面基板1上に、透明な導電材料を用いて表示電極5を形成した後に、表示電極5の一部の上に、導電材料を用いてバス電極6を形成する。また、ブラックストライプ4を備える場合には、さらにブラックストライプ4を形成する。
ついで、誘電体層8とMgO層9を形成する(特許文献1、非特許文献1、非特許文献2参照)。When manufacturing this PDP, after forming the display electrode 5 on the
Next, the
ところで、表示電極5やバス電極6などを形成する場合には、導電材料によって形成された薄層を、所定の形状に加工する。薄層の形状を加工する方法としては、レジストを用いたウェットエッチングが採用されている。 By the way, when forming the display electrode 5, the bus electrode 6, etc., the thin layer formed of the conductive material is processed into a predetermined shape. As a method for processing the shape of the thin layer, wet etching using a resist is employed.
しかしながら、ウェットエッチングによる薄層の加工は、最初に、薄層上にレジスト層を形成した後に、レジスト層の露光および現像を行ってレジスト層に開口部を形成し、ついで、エッチング液を用いて開口部に露出した薄層をエッチングし、最後にレジスト層を剥離することによってなされるために、多くの工程を必要とする。
また、ウェットエッチングは、表示電極5やバス電極6など、各部材を形成する毎に行うために、1つのPDPを製造するに際して、複数回行う。However, the thin layer processing by wet etching first forms a resist layer on the thin layer, then exposes and develops the resist layer to form openings in the resist layer, and then uses an etching solution. Many steps are required to be done by etching the thin layer exposed in the opening and finally stripping the resist layer.
Further, since wet etching is performed every time each member such as the display electrode 5 and the bus electrode 6 is formed, the wet etching is performed a plurality of times when one PDP is manufactured.
したがって、ウェットエッチングによって薄膜を所定の形状に加工する場合には、PDPの製造に必要となる工程数が膨大になる。工程数が多いと、製造に必要となる作業が増えるために、煩雑な作業の増加やコストの上昇などの不都合が生じる。 Therefore, when the thin film is processed into a predetermined shape by wet etching, the number of steps required for manufacturing the PDP becomes enormous. When the number of steps is large, the number of operations required for manufacturing increases, resulting in inconveniences such as an increase in complicated operations and an increase in cost.
また、コントラストをさらに向上させて、画像を鮮明にするために、前面基板1上に、ブラックストライプ4を形成することが提案されている。
しかしながら、ブラックストライプ4は、表示電極5やバス電極6などとは別工程で形成される。また、ブラックストライプ4を形成するときにも、ウェットエッチングによって所定の形状にする必要がある。したがって、PDPは、ブラックストライプ4を形成することによって、製造に必要となる工程数がさらに増加する。Further, it has been proposed to form the
However, the
また、ウェットエッチングに用いられるエッチング液は、強酸性や強アルカリ性を示すために、例えばそのまま廃棄すると環境負荷が大きいなどの問題点を有し、取り扱いが困難である。したがって、PDPを製造するときにウェットエッチングを行う場合には、エッチング液の取り扱いに伴った煩雑な作業を行う必要がさらに生じ、製造に必要となる工程数がさらに増加する。 Moreover, since the etching solution used for wet etching exhibits strong acidity and strong alkalinity, for example, if it is discarded as it is, it has problems such as a large environmental load and is difficult to handle. Therefore, when wet etching is performed when manufacturing a PDP, it becomes necessary to perform complicated operations associated with the handling of the etching solution, and the number of steps required for manufacturing further increases.
さらに、ウェットエッチングは、上述したPDP以外の電子回路のパターンを形成するときにも用いられる。
電子回路のパターンは、近年、急速に進展する高度情報化社会に対応するために、より複雑化している。したがって、パターンの複雑化に伴い、電子回路を作製する場合にも、ウェットエッチングを行うことによる工程数が大幅に増加し、上述したような煩雑な作業の増加や、コストの上昇などの不都合が生じる。
In recent years, the pattern of electronic circuits has become more complex in order to cope with a rapidly advanced information society. Therefore, as the pattern becomes more complicated, the number of processes by performing wet etching is greatly increased even when an electronic circuit is manufactured, and there are inconveniences such as an increase in complicated operations as described above and an increase in cost. Arise.
本発明は、以上説明した従来の実情を鑑みて提案されたものであり、ウェットエッチングを行うことなく、工程数を少なくしかつコストの低減を図ることが可能なパターン形成方法を提供することを目的とする。また、この形成方法により形成されるパターンを備える電子回路を提供することを目的とする。 The present invention has been proposed in view of the conventional situation described above, and provides a pattern forming method capable of reducing the number of steps and reducing the cost without performing wet etching. Objective. Moreover, it aims at providing an electronic circuit provided with the pattern formed by this formation method.
本発明は、上記の課題を解決するために、以下の(1)〜(12)に示すパターン形成方法、およびこれにより形成される、電極および/またはブラックストライプ、ならびにこれを用いた電子機器などを提供するものである。 In order to solve the above-described problems, the present invention provides a pattern forming method shown in the following (1) to (12), electrodes and / or black stripes formed thereby, and an electronic device using the same Is to provide.
(1)透明基板の一方主面上に、反射防止層と薄膜層とを順次形成し、前記反射防止層と前薄膜層とからなる積層体を形成する積層体形成工程と、前記積層体に第1レーザ光を照射して、前記積層体に開口部を形成する積層体開口部形成工程とを備えるパターン形成方法。(1) A laminated body forming step of sequentially forming an antireflection layer and a thin film layer on one main surface of the transparent substrate to form a laminated body composed of the antireflection layer and the previous thin film layer; A pattern forming method comprising: a laminated body opening forming step of irradiating a first laser beam to form an opening in the laminated body.
(2)前記反射防止層は、クロム酸化物および/またはチタン酸化物を含有する第1反射防止層と、金属クロムおよび/または金属チタンを含有する第2反射防止層とを備える前記(1)に記載のパターン形成方法。(2) The antireflection layer includes the first antireflection layer containing chromium oxide and / or titanium oxide, and the second antireflection layer containing metal chromium and / or metal titanium (1). The pattern forming method according to 1.
(3)前記第1レーザ光は、波長が500〜1500nm、エネルギー密度が2〜40J/cm2である前記(1)または(2)に記載のパターン形成方法。(3) The pattern forming method according to (1) or (2), wherein the first laser beam has a wavelength of 500 to 1500 nm and an energy density of 2 to 40 J / cm 2 .
(4)前記積層体形成工程の前段に、前記透明基板の該一方主面上に、透明層を形成する透明層形成工程と、前記透明層形成工程に引き続いて、前記透明層に第2レーザ光を照射して、前記透明層に開口部を形成する透明層開口部形成工程とを備える前記(1)〜(3)のいずれかに記載のパターン形成方法。
(5)前記積層体開口部形成工程の後段に、前記透明基板の該一方主面上に、透明層を形成する透明層形成工程と、前記透明層形成工程に引き続いて、前記透明層に第2レーザ光を照射して、前記透明層に開口部を形成する透明層開口部形成工程とを備える前記(1)〜(3)のいずれかに記載のパターン形成方法。(4) A transparent layer forming step for forming a transparent layer on the one main surface of the transparent substrate, and a second laser on the transparent layer, following the transparent layer forming step. The pattern formation method in any one of said (1)-(3) provided with the transparent layer opening part formation process which irradiates light and forms an opening part in the said transparent layer.
(5) Subsequent to the transparent layer forming step, a transparent layer forming step of forming a transparent layer on the one main surface of the transparent substrate, and a step of forming the transparent layer on the transparent layer. The pattern formation method in any one of said (1)-(3) provided with the transparent layer opening part formation process of irradiating 2 laser beams and forming an opening part in the said transparent layer.
(6)前記第2レーザ光は、波長が500〜1500nm、エネルギー密度が2〜40J/cm2である前記(4)または(5)に記載のパターン形成方法。(6) The pattern forming method according to (4) or (5), wherein the second laser beam has a wavelength of 500 to 1500 nm and an energy density of 2 to 40 J / cm 2 .
(7)前記薄膜層形成工程の後段に、保護層を形成する保護層形成工程を備える前記(1)〜(6)のいずれかに記載のパターン形成方法。(7) The pattern forming method according to any one of (1) to (6), further including a protective layer forming step of forming a protective layer after the thin film layer forming step.
(8)前記(1)〜(7)のいずれかに記載のパターン形成方法によって形成される電子回路。(8) An electronic circuit formed by the pattern forming method according to any one of (1) to (7).
(9)(8)に記載の電子回路を有する電子機器。(9) An electronic device having the electronic circuit according to (8).
(10)前記(1)〜(6)のいずれかに記載のパターン形成方法によって形成されるパターンを、プラズマディスプレイ基板用の電極および/またはブラックストライプとして備える、プラズマディスプレイ基板。
(11)前記(1)〜(6)のいずれかに記載のパターン形成方法によって形成されるパターンを、プラズマディスプレイ基板用の電極およびブラックストライプとして備える、プラズマディスプレイ基板。(10) A plasma display substrate comprising a pattern formed by the pattern forming method according to any one of (1) to (6) as an electrode for a plasma display substrate and / or a black stripe.
(11) A plasma display substrate comprising a pattern formed by the pattern forming method according to any one of (1) to (6) as an electrode for a plasma display substrate and a black stripe.
(12)透明基板の一方主面上に、クロム酸化物および/またはチタン酸化物からなる第1反射防止層と、金属クロムおよび/または金属チタンからなる第2反射防止層と、銅からなる薄膜層とを有するパターンをプラズマディスプレイ基板用の電極および/またはブラックストライプとして備える、プラズマディスプレイ基板。
(13)透明基板の一方主面上に、クロム酸化物および/またはチタン酸化物からなる第1反射防止層と、金属クロムおよび/または金属チタンからなる第2反射防止層と、銅からなる薄膜層と、透明層とを有するパターンをプラズマディスプレイ基板用の電極および/またはブラックストライプとして備える、プラズマディスプレイ基板。(12) On one main surface of the transparent substrate, a first antireflection layer made of chromium oxide and / or titanium oxide, a second antireflection layer made of metal chromium and / or metal titanium, and a thin film made of copper A plasma display substrate comprising a pattern having a layer as an electrode and / or a black stripe for the plasma display substrate.
(13) On one main surface of the transparent substrate, a first antireflection layer made of chromium oxide and / or titanium oxide, a second antireflection layer made of metal chromium and / or titanium, and a thin film made of copper A plasma display substrate comprising a pattern having a layer and a transparent layer as an electrode and / or a black stripe for the plasma display substrate.
(14)前記電極および/または前記ブラックストライプは、前記透明基板の他方主面側から入射する可視光の反射率が50%以下である前記(12)または(13)に記載のプラズマディスプレイ基板。(14) The plasma display substrate according to (12) or (13), wherein the electrode and / or the black stripe has a reflectance of visible light incident from the other main surface side of the transparent substrate of 50% or less.
(15)前記(12)、(13)または(14)に記載のプラズマディスプレイ基板を備えるプラズマディスプレイパネル。(15) A plasma display panel comprising the plasma display substrate according to (12), (13) or (14).
本発明によれば、反射防止層と薄膜層とからなる積層体、好ましくはさらに透明層を含む積層体を一括してパターニングできるため、従来より少ない工程数でパターンを形成することが可能となる。したがって、本発明によれば、電子回路のパターンおよび電子回路を、低コストで効率よく製造することが可能となる。 According to the present invention, since a laminate composed of an antireflection layer and a thin film layer, preferably a laminate containing a transparent layer can be patterned at once, a pattern can be formed with fewer steps than in the past. . Therefore, according to the present invention, an electronic circuit pattern and an electronic circuit can be efficiently manufactured at low cost.
また、本発明によれば、ウェットエッチングを施すことなくパターンを形成することが可能となる。したがって、本発明によれば、強酸性や強アルカリ性を示すエッチング液を用いる必要がなくなるために、パターンを形成するときに、エッチング液の取り扱いに伴って生じる煩雑な作業を削減することが可能となる。また、ウェットエッチングを施すことによる工程数の増加を、回避することが可能となる。 Further, according to the present invention, it is possible to form a pattern without performing wet etching. Therefore, according to the present invention, it is not necessary to use an etching solution exhibiting strong acidity or strong alkalinity, and therefore it is possible to reduce troublesome work caused by handling the etching solution when forming a pattern. Become. In addition, an increase in the number of processes due to wet etching can be avoided.
また、本発明のパターン形成方法により形成されたパターンをPDP用途に用いる場合は、本発明のパターン形成方法によりプラズマディスプレイ基板用ブラックストライプとプラズマディスプレイ基板用電極(表示電極およびバス電極)とを同時に形成することができる。また、プラズマディスプレイ基板用電極および/またはプラズマディスプレイ基板用ブラックストライプと基板との間に反射防止層を形成することで、PDPとして画像を表示するときに、電極やブラックストライプが映し出されることを回避できる。 In addition, when the pattern formed by the pattern forming method of the present invention is used for PDP applications, the plasma display substrate black stripe and the plasma display substrate electrode (display electrode and bus electrode) are simultaneously formed by the pattern forming method of the present invention. Can be formed. In addition, by forming an antireflection layer between the plasma display substrate electrode and / or the plasma display substrate black stripe and the substrate, it is possible to prevent the electrode or black stripe from being projected when displaying an image as a PDP. it can.
また、積層体形成工程の前段または積層体開口部形成工程の後段に透明層を形成する場合には、透明層を透明電極とし、薄膜層をバス電極としたプラズマディスプレイ基板用ブラックストライプとプラズマディスプレイ基板用電極とを同時に形成できる。 In addition, when forming a transparent layer before the layered body forming step or after the layered body opening forming step, a black stripe for a plasma display substrate and a plasma display using the transparent layer as a transparent electrode and the thin film layer as a bus electrode The substrate electrode can be formed simultaneously.
1 前面基板
2 背面基板
3 隔壁
4 ブラックストライプ
5 表示電極
6 バス電極
7 アドレス電極
8 誘電体層
9 MgO層
9A 蛍光体層
10 透明基板
11 第1反射防止層
12 第2反射防止層
13 反射防止層
14 薄膜層
15 積層体
16 フォトマスク
17 保護層
30 プラズマディスプレイ基板用の電極および/またはブラックストライプ
31 ブラックストライプ
32 電極(バス電極兼表示電極)
50 透明層
51 フォトマスク
52 フォトマスク
60 プラズマディスプレイ基板用の電極および/またはブラックストライプ
61 ブラックストライプ
62 表示電極
63 バス電極
70 ガラス基板
80 スパッタ成膜装置
82 第1反射防止層
84 第2反射防止層
86 薄膜層
87 積層体
88 保護層
89 フォトマスク
90 ガラス基板
91 透明層
92 フォトマスク
93 第1反射防止層
94 第2反射防止層
95 薄膜層
96 積層体
97 フォトマスクDESCRIPTION OF
DESCRIPTION OF
以下、本発明について詳細に説明する。なお、以下の説明は本発明の一例であり、本発明はこれに限定されない。 Hereinafter, the present invention will be described in detail. The following description is an example of the present invention, and the present invention is not limited to this.
本発明のパターン形成方法においては、まず、透明基板10の一方主面上に、第1反射防止層11および第2反射防止層12を備える反射防止層13と、薄膜層14とを順次形成することにより、積層体15を形成する(図1(A)〜(D):積層体形成工程)。
次に、フォトマスク16を介して、積層体15に、第1レーザ光L1を照射して開口部を形成し、積層体15を所定の形状に加工する(図1(E)、(F):積層体開口部形成工程)。In the pattern forming method of the present invention, first, the
Next, the
このような形成工程により、透明基板10の該一方主面上に、第1反射防止層11および第2反射防止層12からなる反射防止層13と、薄膜層14とからなる積層体15をパターニングしたパターンを形成することができる。 By such a forming step, the
<透明基板>
透明基板10は、透明材料(本発明においては、JISR3106(1998年)規定の可視光透過率が80%以上の材料)を用いて形成されていれば特に限定されない。透明基板10の具体例としては、ガラス基板が好適に挙げられる。特に、PDP用のガラス基板として用いられている厚さが0.7〜3mmのガラス基板が好ましい。<Transparent substrate>
The
なお、本発明では、透明基板10の両主面のうち、第1反射防止層11、第2反射防止層12、および薄膜層14などが形成される側の主面を一方主面といい、第1反射防止層11、第2反射防止層12、および薄膜層14などが形成されない側の主面を他方主面という。 In the present invention, of both main surfaces of the
<積層体形成工程>
積層体形成工程では、透明基板10の一方主面上に、第1反射防止層11と第2反射防止層12とを含む反射防止層13を形成し、さらに薄膜層14を形成して、積層体15を形成する。<Laminated body formation process>
In the laminated body forming step, an
<反射防止層>
反射防止層13は、透明基板10の一方主面上に形成された第1反射防止層11と、その上面に形成された第2反射防止層12とを含む。このような構造であるために、反射防止層13は、各層からの反射光が互いに干渉するために、可視光の反射率が低くなり、PDPとして画像を表示するときに、電極やブラックストライプが画像に映し出されることを回避できる。<Antireflection layer>
The
<第1反射防止層>
本発明において、第1反射防止層11の材料はクロム酸化物および/またはチタン酸化物を含有することが好ましい。特に耐久性が高く、電極の材料となるCuの酸化を防止でき、かつ反射性能を出しやすい点で、第1反射防止層11の材料はクロム酸化物であることが好ましい。反射防止性能の点で、クロム酸化物および/またはチタン酸化物は、第1反射防止層11を形成する材料の全体に対して、95質量%以上含有されていることが好ましい。<First antireflection layer>
In the present invention, the material of the
ここで、クロム酸化物とは、酸素が欠損していないCr2O3などや酸素欠損型のCrOX(1.0≦X<1.5)なども含む。クロム酸化物が酸素欠損型のCrOX(1.0≦X<1.5)であると、反射特性が良好となり特に好ましい。
また、チタン酸化物とは、酸素が欠損していないTiO2などや酸素欠損型のTiOX(1.0≦X<2.0)なども含む。チタン酸化物が酸素欠損型のTiOX(1.0≦X<2.0)であると、反射特性が良好となり特に好ましい。Here, the chromium oxide includes Cr 2 O 3 in which oxygen is not deficient, oxygen deficient CrO x (1.0 ≦ X <1.5), and the like. It is particularly preferable that the chromium oxide is oxygen-deficient CrO X (1.0 ≦ X <1.5) because the reflection characteristics are good.
In addition, the titanium oxide includes TiO 2 that is not deficient in oxygen, oxygen deficient TiO x (1.0 ≦ X <2.0), and the like. It is particularly preferable that the titanium oxide is oxygen deficient TiO X (1.0 ≦ X <2.0) because the reflection characteristics are good.
また、第1反射防止層11は、さらに炭素、窒素等を含有していてもよい。特に炭素および/または窒素を、第1反射防止層11を形成する材料に含有させることにより、消衰係数、膜の屈折率を微調整できるため、第2反射防止層32の光学特性と整合させることで、可視域から本発明で使用されるレーザ波長範囲における反射防止特性を容易に良好とできる点で好ましい。クロム酸化物に窒素を含有している場合、この酸窒化クロム膜の組成は、Cr1−Y−ZOYNZと表す場合に、0.3≦Y≦0.55、0.03≦Z≦0.2であることが好ましく、クロム酸化物には、こうした窒素含有クロム酸化物も含まれる。The
本発明において第1反射防止層11の厚さは、30〜100nmとすることが好ましい。第1反射防止層11の厚さがこの範囲内であれば、反射光の干渉を利用することにより反射防止性能が良好となり好ましい。特に30〜70nmが好ましい。第1反射防止層11の厚さは、30〜100nmの範囲で、膜の屈折率および消衰係数などから適宜調整されればよい。 In the present invention, the thickness of the
また、第1反射防止膜11は、実質的に透明であることが好ましく、波長550nmでの屈折率が1.9〜2.8であることが好ましく、1.9〜2.4であることがより好ましい。この範囲内であれば、反射防止特性を良好にできる点で好ましい。実質的に透明であるとは、消衰係数が1.5以下、より好ましくは0.7以下であることをいい、これにより、十分な光の干渉を生じさせることができるようになる。
また、第1反射防止膜11は複数の膜を積層した構成であってもよい。具体的には、基板から酸化クロム、窒化クロムを順に積層したものが例示される。Moreover, it is preferable that the
Further, the
<第2反射防止層>
第2反射防止層12は、金属クロム(以下、Crともいう。)および/または金属チタン(以下、Tiともいう。)を含有することが好ましい。特に耐久性が高く、電極の材料となるCuの酸化を防止でき、かつ反射性能を出しやすい点で、第2反射防止層12の材料はCrであることが好ましい。反射防止性能の点で、Crおよび/またはTiは、第2反射防止層12を形成する材料の全体に対して、合量で95質量%以上含有されていることが好ましい。
また、第2反射防止層12は、さらに炭素、窒素等を含有していてもよい。特に炭素および/または窒素を、第2反射防止層12を形成する材料に含有させることにより、消衰係数、膜の屈折率を微調整できるため、第1反射防止層11の光学特性と整合させることで可視域から本発明で使用されるレーザ波長範囲において反射防止性能を容易に良好とできる点で好ましい。<Second antireflection layer>
The
The
本発明における第2反射防止層12は光透過率が低く、可視光領域で実質的に不透明であることが好ましい。実質的に不透明にするためには、可視光透過率で、0.0001〜0.1%とすればよい。具体的には、第2反射防止層12の厚さを10〜200nm、特に20〜100nmとすることが好ましい。 The
本発明における第1反射防止層11および第2反射防止層12は、スパッタリング法や蒸着法によって形成される。スパッタリング法によって第2反射防止層12であるCr層を形成する場合には、Crターゲットを用い、Ar等の不活性雰囲気下で、スパッタリングを行えばよい。Ti層を形成する場合も同様である。ここでAr等にN2やCH4などを混合させてスパッタリングを行ってもよい。The
また、第1反射防止層11のクロム酸化物層を形成するためには、Crターゲットを用い、酸素を含む雰囲気下でスパッタリングを行う方法のほか、酸化クロムターゲットを用いることも可能である。チタン酸化物層を形成する場合も同様である。ここでAr等にN2、CH4やCO2などを混合させてスパッタリングを行ってもよい。Further, in order to form the chromium oxide layer of the
透明基板10上に形成される第1反射防止層11および第2反射防止層12が、上記の厚さとなるようにするには、スパッタリング法や蒸着法等による成膜時間等を制御することで調整可能である。 In order for the
透明基板10上に形成される第1反射防止層11および第2反射防止層12のパターン幅は、目的のコントラストと輝度とのバランスを考慮して決めることが好ましい。太すぎるとPDPから発する光そのものが遮光されて、十分な輝度を確保できなくなる。 The pattern widths of the
なお、本発明のプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法の反射防止層形成工程は、上述した第1反射防止層11および第2反射防止層12の2層を形成するものに限定されない。この2層の他に、さらに1層以上の層を形成してもよい。 The antireflection layer forming step of the method for forming electrodes and / or black stripes for the plasma display substrate of the present invention is to form the
<薄膜層>
薄膜層14を形成する薄膜層形成材料は、電極としての機能を果たすものであれば特に限定されない。例えば、銅、銀、アルミニウム、金等を用いることができる。これらの中でも、導電性が高く、材料として安価である銅を用いることが好ましい。<Thin film layer>
The thin film layer forming material for forming the
薄膜層14は、以上説明した薄膜層形成材料を用いて、第1反射防止層11および第2反射防止層12と同様に、スパッタリング法や蒸着法等によって形成される。
また、薄膜層14の厚さは、第1反射防止層11および第2反射防止層12と同様に、スパッタリング法や蒸着法等による成膜時間等を制御することで調整可能である。
薄膜層14の厚さは、0.5〜3μmであることが好ましく、0.5〜2μmであることがより好ましく、0.5〜1.5μmであることがさらに好ましい。上記範囲内であると、積層体15に第1レーザ光L1を照射することにより、積層体15を透明基板10上に残存させることなく、透明基板10から剥離することができる。また、1.5μm以下であれば、透明基板10から積層体15をより効果的に剥離することができる。
また、本発明の形成方法により形成されたパターンをプラズマディスプレイ基板用の電極および/またはブラックストライプに用いる場合には、薄膜層14の厚さが0.5〜3μm、特に0.5〜2μmであれば、表示電極やバス電極としての導電性を保ちつつ、PDPの画像に表示されることを回避でき、透明性の点で好ましい。The
Further, the thickness of the
The thickness of the
When the pattern formed by the forming method of the present invention is used for an electrode for a plasma display substrate and / or a black stripe, the thickness of the
<積層体開口部形成工程>
積層体開口部形成工程では、第1レーザ光L1を照射して、上記積層体形成工程で透明基板10の該一方主面上に形成した積層体15の所定の領域を、アブレーションと熱エネルギーとの併用によって蒸発除去して、積層体15に開口部を形成する。第1レーザ光L1としては、例えばエキシマレーザ光やYAGレーザ光等を用いる。<Laminated body opening forming step>
In the laminated body opening forming step, the first laser beam L1 is irradiated, and a predetermined region of the
第1レーザ光L1は、積層体15に対して、フォトマスク16を介して照射される。これにより、フォトマスク16に設けられた開口部を透過した第1レーザ光L1が積層体15に照射され、積層体15のフォトマスク16の開口部に対応する領域が蒸発除去され、積層体15は、フォトマスク16の形状どおりに加工される。この方法により、反射防止層と薄膜層とをパターニングしたパターンを形成できる。 The first laser beam L1 is applied to the stacked
積層体開口部形成工程において開口部を形成するにあたり用いる第1レーザ光L1は、波長が500〜1500nmであることが好ましく、エネルギー密度が1.5〜40J/cm2、2〜40J/cm2、特に1.5〜20J/cm2、さらには1.5〜10J/cm2であることが好ましい。第1レーザ光L1は、パルスであっても、CW(連続光)であってもよい。このようなレーザ光として、具体的には、波長が1064nmであるYAGレーザ光や、波長が532nmであるYAGレーザ光等が挙げられる。なお、エネルギー密度は、レーザパルス数が複数の場合は、照射したパルスの合計のエネルギー密度であり、以下同様である。
このような第1レーザ光L1を積層体15に照射すれば、短時間の照射のみで開口部に露出した透明基板10の表面に積層体15が残存することなく、確実に開口部を形成することができる。The first laser beam L1 used for forming the opening in the laminate opening forming step preferably has a wavelength of 500 to 1500 nm and an energy density of 1.5 to 40 J / cm 2 or 2 to 40 J / cm 2. In particular, it is preferably 1.5 to 20 J / cm 2 , more preferably 1.5 to 10 J / cm 2 . The first laser light L1 may be a pulse or CW (continuous light). Specific examples of such laser light include YAG laser light having a wavelength of 1064 nm, YAG laser light having a wavelength of 532 nm, and the like. The energy density is the total energy density of the irradiated pulses when the number of laser pulses is plural, and so on.
By irradiating the
なお、本実施の形態では、第1反射防止層11と、第2反射防止層12と、薄膜層14とは、この順に透明基板10上に積層されているが、各層の間に、別の層が形成されていてもよい。 In the present embodiment, the
ところで、形成されたパターンを、プラズマディスプレイ基板用電極および/またはプラズマディスプレイ用ブラックストライプとして使用するにあたり、誘電体によって被覆する場合がある。本発明の電極および/またはブラックストライプの誘電体に対する耐性は、以下に例示する2つの方法により、さらに向上するため好ましい。 By the way, when the formed pattern is used as an electrode for a plasma display substrate and / or a black stripe for a plasma display, it may be covered with a dielectric. The resistance to the dielectric of the electrode and / or black stripe of the present invention is preferable because it is further improved by the following two methods.
第1の方法は、図2に示すように、薄膜層を形成する工程の後に、保護層17を形成する保護層形成工程を備えてパターンを形成することである。保護層17は、Crおよび/またはTiを主成分とすることが好ましく、具体的には、Crおよび/またはTiを95質量%以上含有することが好ましい。これにより誘電体が薄膜層14に直接接することがなくなるので、薄膜層14は侵食されにくくなる。 As shown in FIG. 2, the first method is to form a pattern including a protective layer forming step of forming the
保護層17は、第1反射防止層11や第2反射防止層12と同様に、通常のスパッタリング法や蒸着法によって形成される。
また、保護層17の厚さは、0.05〜0.2μmとすることが好ましい。この厚さであれば、薄膜層14が誘電体により侵食されるのを防止または抑制することができる。保護層17の厚さは、第1反射防止層11と同様に、スパッタリング法や蒸着法等による成膜時間等を制御することで調整できる。The
The thickness of the
第2の方法は、薄膜層14にCrおよび/またはTiを含有させる方法である。CrやTiは誘電体に対する耐性が高いからである。Crおよび/またはTiが薄膜層14を構成する材料全体に対して5〜15質量%含有されていると、薄膜層14は誘電体に対して十分な耐性を有し、かつ導電性が保たれるので好ましい。
Crおよび/またはTiを含有した薄膜層14は、Crおよび/またはTiを含有する前記薄膜層形成材料を用いて、スパッタリング法や蒸着法により形成される。The second method is a method in which the
The
なお、上記の第1反射防止層11、第2反射防止層12、および薄膜層14の他に、さらに、1層以上の他の薄膜層を形成してもよい。例えば、第1反射防止層11の形成前、第1反射防止層11の形成と第2反射防止層12の形成との間、または第2反射防止層12の形成後に、透明基板10の該一方主面側に、さらに他の薄膜層を形成してもよい。例えば、後述するような透明層を設けてもよい。 In addition to the
つぎに、図3および図4を用いて、以上説明したパターン形成方法により形成された、ブラックストライプ31および電極32が備えられているプラズマディスプレイ基板用の電極および/またはブラックストライプ30について説明する。なお、図4は図3に示す基板のA−A’線の断面図を示している。なお、電極32は、表示電極およびバス電極を兼ねている。 Next, the electrode for the plasma display substrate and / or the
図3に示すように、電極および/またはブラックストライプ30は、透明基板10の一方主面上に形成されている、外光の反射を低減するブラックストライプ31と、電極32とを含む。 As shown in FIG. 3, the electrode and / or
ブラックストライプ31は、図4に示すように、第1反射防止層11と第2反射防止層12とからなる反射防止層13と、薄膜層14とを備えた積層体15から形成される。第1反射防止層11と第2反射防止層12を形成することにより、外光の反射を低減できる。 As shown in FIG. 4, the
電極32は、図4に示すように、第1反射防止層11と第2反射防止層12とからなる反射防止層13と、薄膜層14とを備えた積層体15から形成される。電極32は、電極および/またはブラックストライプ30がPDPに装着されたときに電流が流される。電極32に電流が流れることにより、対応する位置に封入されているプラズマが放電する。
また、電極32は、第1反射防止層11と第2反射防止層12とを備えるために、ブラックストライプ31と同様に、透明基板10の他方主面側から入射した可視光の反射を防止する。このため、本発明の電極および/またはブラックストライプ30は、外光等の反射の抑制効果が高いものとなる。また、本発明の電極および/またはブラックストライプ30を用いてなるPDP上に鮮明な画像を形成することができる。つまり、電極32は、PDPにおける表示電極とバス電極の両方の機能を有している。As shown in FIG. 4, the
In addition, since the
透明基板10の他方主面側から入射した可視光の反射率は、50%以下であることが好ましく、40%以下であることがより好ましく、10%以下であることがさらに好ましい。50%以下とすることにより、PDPには、より鮮明な画像が表示される。 The reflectance of visible light incident from the other main surface side of the
以上説明したように、本発明では、レジスト膜を用いたウェットエッチングによる薄膜の加工を行わないため、より少ない形成工程数で、より安価にパターンを形成することができる。
また、強酸性や強アルカリ性を示すエッチング剤を使用しないために、エッチング剤を取り扱うことによって必要となる煩雑な作業を行う必要がなくなり、パターンの形成に必要となる工程が削減される。
また、プラズマディスプレイ基板用ブラックストライプを設ける場合に、ブラックストライプと電極とを、同時に形成することができるため、より少ない形成工程数で、より安価にプラズマディスプレイ基板用の電極および/またはブラックストライプを形成することができる。ここで電極とは、プラズマディスプレイ基板における表示電極およびバス電極を意味する。なお、PDPの場合、薄膜層が透明電極とバス電極との機能を兼ねるため、さらに工程を短縮できる。また、反射防止層と薄膜層を一括してパターニングすることにより、さらに工程を少なくすることができる。
また、本発明は、前記パターン形成方法により形成されるパターンを備える電子回路、および前記電子回路を用いてなる電子機器を形成することができる。前記電子回路としては、LCD用の電極付き基板、有機EL用の電極付き基板、プラズマディスプレイ基板用の電極および/またはブラックストライプ付き基板(前面基板および背面基板のうち、特に前面基板)等が例示され、前記電子機器としては、LCD、有機EL、PDP等が例示される。
なお、本発明のパターン形成方法により、アドレス電極を備えるプラズマディスプレイ背面基板を形成することもできる。さらに、このプラズマディスプレイ背面基板を用いて、PDPを形成することもできる。As described above, in the present invention, since a thin film is not processed by wet etching using a resist film, a pattern can be formed at a lower cost with a smaller number of forming steps.
Further, since an etching agent exhibiting strong acidity or strong alkalinity is not used, it is not necessary to perform a complicated operation required by handling the etching agent, and the number of steps required for pattern formation is reduced.
In addition, when the black stripe for the plasma display substrate is provided, since the black stripe and the electrode can be formed at the same time, the electrode for the plasma display substrate and / or the black stripe can be formed at a lower cost with a smaller number of forming steps. Can be formed. Here, the electrodes mean display electrodes and bus electrodes in the plasma display substrate. In the case of PDP, since the thin film layer also functions as a transparent electrode and a bus electrode, the process can be further shortened. Further, the number of steps can be further reduced by patterning the antireflection layer and the thin film layer together.
Moreover, this invention can form the electronic circuit provided with the pattern formed by the said pattern formation method, and the electronic device using the said electronic circuit. Examples of the electronic circuit include a substrate with an electrode for LCD, a substrate with an electrode for organic EL, an electrode for a plasma display substrate, and / or a substrate with a black stripe (a front substrate and a rear substrate, particularly a front substrate). Examples of the electronic device include an LCD, an organic EL, and a PDP.
In addition, the plasma display back substrate provided with an address electrode can also be formed with the pattern formation method of this invention. Furthermore, a PDP can also be formed using this plasma display back substrate.
ところで、透明基板10の一方主面上に積層体15を形成する前に、最初に、図5(A)・(B)に示すように透明層50を形成し(透明層形成工程)、ついで、図5(C)・(D)に示すように透明層50に第2レーザ光L2をフォトマスクを介して照射して開口部を形成してもよい(透明層開口部形成工程)。
透明層の開口部を形成した後に、前述したような反射防止層および薄膜層を有する積層体形成工程および積層体開口部形成工程を経ることが可能である。具体的には、図6(E)〜(G)に示すように、開口部が形成された透明層50上に積層体15が形成された後に、図6(H)・(I)に示すように、積層体15に開口部が形成される。By the way, before forming the
After forming the opening of the transparent layer, it is possible to go through the laminate forming step and the laminate opening forming step having the antireflection layer and the thin film layer as described above. Specifically, as shown in FIGS. 6E to 6G, after the
このような形成工程により、透明基板10の一方主面上に、透明層50と、第1反射防止層11と、第2反射防止層12と、薄膜層14とがパターニングされたパターンを形成することができる。 By such a forming process, a pattern in which the
<透明層形成工程>
透明層形成工程では、透明基板10の該一方主面上に透明層50を形成する。この透明層50の形成に用いられる材料は、透明性を有する導電性の材料であれば特に限定されず、ITO(Indium Tin Oxide)や酸化錫(SnO2)などの錫化合物を用いることができる。錫化合物のうちでも、誘電体による侵食の防止の観点から、SnO2を用いることが好ましく、特にSbを2〜8質量%含有するSnO2を用いることが好ましい。透明層は、JISR3106(1998年)規定の可視光透過率が80%以上であることが好ましい。<Transparent layer forming step>
In the transparent layer forming step, the
透明層50は、スパッタリング法や蒸着法によって形成される。透明層50の厚さは、パターニングのしやすさから、0.1〜3μm、0.1〜1μm、特に0.1〜0.5μmであることが好ましい。電極として用いる場合には、その導電性の点で、透明層50の厚さは0.1〜3μmであることが好ましい。透明層50が、上記の厚さとなるようにするには、スパッタリング法や蒸着法等による成膜時間等を制御することで調整可能である。
透明層50をスパッタリング法により形成する場合には、例えば、ITOやSnO2などの透明層形成材料をターゲットとして、Ar等にO2などを混合させてスパッタリングを行う。The
When the
<透明層開口部形成工程>
透明層開口部形成工程では、第2レーザ光L2として例えばエキシマレーザ光やYAGレーザ光等を用いて、アブレーションと熱エネルギーとの併用によって、上記透明層形成工程で透明基板10の表面に形成した透明層50を蒸発除去して開口部を形成する。<Transparent layer opening forming step>
In the transparent layer opening forming step, the second laser beam L2 is formed on the surface of the
第2レーザ光L2は、透明層50に対して、フォトマスク51を介して照射される。これにより、フォトマスク51に設けられた開口部を透過した第2レーザ光L2のみが透明層50に照射され、透明層50は、フォトマスク51の形状どおりに加工される。 The second laser light L2 is applied to the
透明層開口部形成工程において開口部を形成するにあたり、用いる第2レーザ光L2は、波長が500〜1500nmであることが好ましく、エネルギー密度が1.5〜40J/cm2、2〜40J/cm2、特に1.5〜20J/cm2、さらには1.5〜10J/cm2であることが好ましい。第2レーザ光L2はパルスであっても、CW(連続光)であってもよい。
このようなレーザ光として、具体的には、波長が1064nmであるYAGレーザ光、波長が532nmであるYAGレーザ光等が挙げられる。
図6に示す通り、積層体15を形成する前に透明層50を形成する場合は、第1レーザ光L1は波長が500〜1500nmであることが好ましく、エネルギー密度は第2レーザ光L2よりも低いことが好ましい。第1レーザ光L1のエネルギー密度は、具体的には、0.5〜20J/cm2、特に1.0〜5J/cm2であることが好ましい。In forming the opening in the transparent layer opening forming step, the second laser light L2 to be used preferably has a wavelength of 500 to 1500 nm, and an energy density of 1.5 to 40 J / cm 2 or 2 to 40 J / cm. 2 , particularly 1.5 to 20 J / cm 2 , more preferably 1.5 to 10 J / cm 2 . The second laser light L2 may be a pulse or CW (continuous light).
Specific examples of such laser light include YAG laser light having a wavelength of 1064 nm, YAG laser light having a wavelength of 532 nm, and the like.
As shown in FIG. 6, when forming the
このような第2レーザ光L2を、透明層50に照射すれば、極短時間の照射のみで開口部に露出した透明基板10の表面に透明層50が残存することなく、確実に開口部を形成することができる。 By irradiating the
つぎに、図7および図8を用いて、以上説明したプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法により形成された、ブラックストライプ61、表示電極62、およびバス電極63、ならびにブラックストライプ61、表示電極62、およびバス電極63を備えるプラズマディスプレイ基板用の電極および/またはブラックストライプ60について説明する。なお、図8は図7に示す基板のB−B’線の断面図を示している。 Next, the
図7に示すように、プラズマディスプレイ基板用の電極および/またはブラックストライプ60は、透明基板10上には、外光の反射を低減するブラックストライプ61と、電流が流される表示電極62と、表示電極62の抵抗値を下げるバス電極63とが形成されている。 As shown in FIG. 7, the plasma display substrate electrode and / or the
ブラックストライプ61は、図8に示すように、第1反射防止層11と、第2反射防止層12と、薄膜層14とを備えた積層体15から形成される。ブラックストライプ61は、第1反射防止層11の反射光と第2反射防止層12の反射光との干渉を利用して外光の反射を低減し、PDPに表示される画像をより鮮明にする。 As shown in FIG. 8, the
表示電極62は、透明層50から形成される。表示電極62は、前面基板がPDPに装着されたときに電流が流れ、対応する位置に封入されているプラズマを放電させる。 The
バス電極63は、透明層50と、第1反射防止層11、第2反射防止層12および薄膜層14を備えた積層体15とから形成される。バス電極63は、表示電極62に電流を供給するとともに、表示電極62の抵抗値を低減する。
また、バス電極63は、第1反射防止層11と第2反射防止層12とを備えるために、ブラックストライプ61と同様に、透明基板10の他方主面側から入射する可視光の反射が防止される。そして、PDP上に鮮明な画像を表示することができる。The
Further, since the
なお、図9に示すように、透明層50は、積層体開口部形成工程の後段に形成してもよい。ここで、図9は図7に示す基板のうち、この態様の基板のB−B’線の断面図を示している。積層体15を形成した後に透明層50を形成することにより、透明層50が積層体15を保護できる点で好ましい。前述した方法により、透明層50に開口部を形成すれば、図9に示すパターンが形成できる。特に、透明層50の材料として透明電極の材料であるSnO2を用いる場合には、透明層50が反射防止層13と薄膜層14との積層体上に形成されることにより、反射防止層13と薄膜層14との積層体が透明層50によって保護され、誘電体により侵食されにくくなり好ましい。また、反射防止層/薄膜層がこの順に接して形成されるため、反射特性がより有効となり好ましい。また、本発明のパターンをPDPとして用いる場合には、薄膜層と透明層との導通を有効にとることができる点で好ましい。In addition, as shown in FIG. 9, you may form the
透明層を形成する場合であっても、電極および/またはブラックストライプにおける透明基板10の他方主面側から入射した可視光の反射率(JIS−R3106(1998年)に規定)が、50%以下であることが好ましく、40%以下であることがより好ましく、10%以下であることがさらに好ましい。50%以下とすることにより、PDPには、より鮮明な画像が表示される。 Even in the case of forming a transparent layer, the reflectance of visible light (specified in JIS-R3106 (1998)) incident from the other main surface side of the
以上説明したように、透明層を形成する場合であっても、レジスト膜を用いたウェットエッチングによる薄膜の加工を行わないため、より少ない形成工程数で、より安価にプラズマディスプレイ基板用の電極および/またはブラックストライプを形成することができる。ここで電極とは、PDPにおける表示電極およびバス電極を意味する。なお、PDPの場合、透明層が表示電極となり、薄膜層がバス電極となる。
また、プラズマディスプレイ基板用ブラックストライプを設ける場合に、プラズマディスプレイ基板用ブラックストライプとプラズマディスプレイ基板用電極とを、同時に形成することができるため、より少ない形成工程数で、より安価にプラズマディスプレイ基板用の電極および/またはブラックストライプを形成することができる。また、反射防止層と薄膜層を一括してパターニングすることにより、さらに工程を少なくすることができる。As described above, even when a transparent layer is formed, since the thin film is not processed by wet etching using a resist film, the electrode for the plasma display substrate can be manufactured at a lower cost with fewer forming steps. A black stripe can be formed. Here, the electrodes mean display electrodes and bus electrodes in the PDP. In the case of PDP, the transparent layer serves as a display electrode, and the thin film layer serves as a bus electrode.
In addition, when the black stripe for the plasma display substrate is provided, the black stripe for the plasma display substrate and the electrode for the plasma display substrate can be formed at the same time. Electrodes and / or black stripes can be formed. Further, the number of steps can be further reduced by patterning the antireflection layer and the thin film layer together.
また、強酸性や強アルカリ性を示すエッチング剤を使用しないために、エッチング剤を取り扱うことによって必要となる煩雑な作業を行う必要がなくなり、プラズマディスプレイ基板用の電極および/またはブラックストライプの形成に必要となる工程が削減される。
また、本発明は、前記パターン形成方法により形成されるパターンを備える電子回路、および前記電子回路を用いてなる電子機器を形成することができる。前記電子回路としては、LCD用の電極付き基板、有機EL用の電極付き基板、プラズマディスプレイ基板用の電極および/またはブラックストライプ付き基板(前面基板および背面基板のうち、特に前面基板)等が例示され、前記電子機器としては、LCD、有機EL、PDP等が例示される。In addition, since an etching agent exhibiting strong acidity or strong alkalinity is not used, there is no need to perform complicated operations required by handling the etching agent, and it is necessary for forming electrodes and / or black stripes for plasma display substrates. This reduces the number of processes.
Moreover, this invention can form the electronic circuit provided with the pattern formed by the said pattern formation method, and the electronic device using the said electronic circuit. Examples of the electronic circuit include a substrate with an electrode for LCD, a substrate with an electrode for organic EL, an electrode for a plasma display substrate, and / or a substrate with a black stripe (a front substrate and a rear substrate, particularly a front substrate). Examples of the electronic device include an LCD, an organic EL, and a PDP.
以下、実施例に基づいて本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example, this invention is not limited to these.
(実施例1)
実施例1に係るプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法を図10および11に基づき説明する。(Example 1)
A method for forming electrodes and / or black stripes for the plasma display substrate according to the first embodiment will be described with reference to FIGS.
実施例1においては、第1反射防止層を形成する材料として金属Crターゲット(純度:99.99%以上)を用い、第2反射防止層を形成する材料として金属Crターゲット(純度:99.99%以上)、薄膜層形成材料として金属Cuターゲット(純度:99.99%以上)を用いる。 In Example 1, a metal Cr target (purity: 99.99% or more) is used as a material for forming the first antireflection layer, and a metal Cr target (purity: 99.99) as a material for forming the second antireflection layer. %), A metal Cu target (purity: 99.99% or more) is used as the thin film layer forming material.
図10および11に示すように、実施例1に係るプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法は、(1)積層体形成工程(図10)、(2)積層体開口部形成工程(図11)を備える。 As shown in FIGS. 10 and 11, the method for forming electrodes and / or black stripes for the plasma display substrate according to Example 1 includes (1) Laminate formation step (FIG. 10), (2) Laminate opening formation. A process (FIG. 11) is provided.
まず、ガラス基板70をスパッタ成膜装置80に装着し、Ar+O2ガス中で金属クロムターゲットを用いてスパッタ成膜を行うことにより、ガラス基板70の該一方主面上に、消衰係数が0.3のCrO1.3層からなる第1反射防止層82を形成し(図10(A))、さらに、Arガス中で金属クロムターゲットを用いてスパッタ成膜を行うことにより、第1反射防止層82上に可視光透過率が0.05%のCr層からなる第2反射防止層84を形成する(図10(B))。第1反射防止層82の厚さは約50nmであり、第2反射防止層84の厚さは約80nmである。First, the
ついで、Arガス中で金属銅ターゲットを用いてスパッタ成膜を行うことにより、第2反射防止層84上に、Cu層からなる薄膜層86を形成して、積層体87を形成する(図10(C))。薄膜層86の厚さは約1μmである。 Subsequently, a
ついで、薄膜層86上に、Arガス中で金属クロムターゲットを用いてスパッタ成膜により、Cr層からなる保護層88を形成する(図11(D))。保護層88の厚さは約10nmである。 Next, a
第1レーザ光として、波長が1064nm、エネルギー密度が1.5J/cm2のYAGレーザ光を、ガラス基板70の他方主面側から、フォトマスク89を介して積層体87および保護層88に照射して、積層体87に開口部を形成する(図11(E)・(F))。As a first laser beam, a YAG laser beam having a wavelength of 1064 nm and an energy density of 1.5 J / cm 2 is irradiated from the other main surface side of the
以上の工程により、図3および図4に示したものと同様なプラズマディスプレイ基板用の電極および/またはブラックストライプを、非常に少ない工程で形成することができる。また、形成されたプラズマディスプレイ基板用の電極および/またはブラックストライプはPDPとして有用である。 Through the above steps, electrodes and / or black stripes for plasma display substrates similar to those shown in FIGS. 3 and 4 can be formed with very few steps. In addition, the formed electrode and / or black stripe for the plasma display substrate is useful as a PDP.
(実施例2)
実施例2に係るプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法を図12〜14に基づき説明する。(Example 2)
A method for forming electrodes and / or black stripes for a plasma display substrate according to Example 2 will be described with reference to FIGS.
実施例2においては、透明層を形成する材料としてSbを5質量%含むSnO2を用い、第1反射防止層を形成する材料として金属Cr(純度:99.99%以上)を用い、第2反射防止層を形成する材料として金属Cr(純度:99.99%以上)、薄膜層形成材料として金属Cu(純度:99.99%以上)を用いる。In Example 2, SnO 2 containing 5% by mass of Sb was used as the material for forming the transparent layer, and metal Cr (purity: 99.99% or more) was used as the material for forming the first antireflection layer. Metal Cr (purity: 99.99% or more) is used as the material for forming the antireflection layer, and metal Cu (purity: 99.99% or more) is used as the material for forming the thin film layer.
図12〜14に示すように、実施例2に係るプラズマディスプレイ基板用の電極および/またはブラックストライプの形成方法は、(1)透明層形成工程(図12(A))、(2)透明層開口部形成工程(図12(B)・(C))、(3)積層体形成工程(図13)(4)積層体開口部形成工程(図14)を備える。 As shown in FIGS. 12 to 14, the method for forming electrodes and / or black stripes for the plasma display substrate according to Example 2 is as follows: (1) Transparent layer forming step (FIG. 12A), (2) Transparent layer The opening forming step (FIGS. 12B and 12C), (3) Laminate forming step (FIG. 13), and (4) Laminate opening forming step (FIG. 14) are provided.
まず、ガラス基板90をスパッタ成膜装置80に装着し、Sbを5質量%含むSnO2をターゲットとして用いるスパッタ成膜を行うことにより、透明層91を形成する。(図12(A))。透明層91の厚さは、約0.2μmである。First, the
ついで、第2レーザ光として、波長が1064nm、エネルギー密度が2.5J/cm2のYAGレーザ光を、ガラス基板90の他方主面側からフォトマスク92を介して透明層91に照射して、透明層91に開口部を形成する(図12(B)・(C))。Next, as the second laser beam, a YAG laser beam having a wavelength of 1064 nm and an energy density of 2.5 J / cm 2 is irradiated from the other main surface side of the
ついで、同じスパッタ成膜装置80を用いて、Ar+O2ガス中で金属クロムターゲットを用いてスパッタ成膜を行うことにより、透明層91上に、消衰係数が0.3のCrO1.3層からなる第1反射防止層93を形成し(図13(D))、さらに、Arガス中で金属クロムターゲットを用いてスパッタ成膜を行うことにより、第1反射防止層93上に可視光透過率が0.05%のCr層からなる第2反射防止層94を形成する(図13(E))。第1反射防止層93の厚さは約50nmであり、第2反射防止層94の厚さは約80nmである。Next, by using the same
ついで、同じスパッタ成膜装置80を用いて、Arガス中で金属銅ターゲットを用いてスパッタ成膜を行うことにより、第2反射防止層94上にCu層からなる薄膜層95を形成し、積層体96を形成する(図13(F))。薄膜層95の厚さは約1μmである。 Next, a
第1レーザ光として、波長が1064nm、エネルギー密度が2J/cm2のYAGレーザ光を、ガラス基板70の他方主面側から、フォトマスク97を介して積層体96に照射して、積層体96に開口部を形成する(図14(G)・(H))。As a first laser beam, a YAG laser beam having a wavelength of 1064 nm and an energy density of 2 J / cm 2 is irradiated from the other main surface side of the
以上の工程により、図7および図8に示したものと同様のプラズマディスプレイ基板用の電極および/またはブラックストライプを少ない工程で形成することができる。また、形成されたプラズマディスプレイ基板用の電極および/またはブラックストライプはPDPとして有用である。 Through the above steps, electrodes and / or black stripes for a plasma display substrate similar to those shown in FIGS. 7 and 8 can be formed with a small number of steps. In addition, the formed electrode and / or black stripe for the plasma display substrate is useful as a PDP.
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、2004年12月27日出願の日本特許出願2004−376332に基づくものであり、その内容はここに参照として取り込まれる。Although the present invention has been described in detail and with reference to specific embodiments, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit and scope of the invention.
This application is based on Japanese Patent Application No. 2004-376332 filed on Dec. 27, 2004, the contents of which are incorporated herein by reference.
本発明によれば、反射防止層と薄膜層とからなる積層体、好ましくはさらに透明層を含む積層体を一括してパターニングできるため、従来より少ない工程数でパターンを形成することが可能となる。したがって、本発明によれば、電子回路のパターンおよび電子回路を、低コストで効率よく製造することが可能となる。According to the present invention, since a laminate composed of an antireflection layer and a thin film layer, preferably a laminate containing a transparent layer can be patterned at once, a pattern can be formed with fewer steps than in the past. . Therefore, according to the present invention, an electronic circuit pattern and an electronic circuit can be efficiently manufactured at low cost.
Claims (15)
前記積層体に第1レーザ光を照射して、前記積層体に開口部を形成する積層体開口部形成工程とを備える、パターン形成方法。A laminate forming step of sequentially forming an antireflection layer and a thin film layer on one main surface of the transparent substrate, and forming a laminate composed of the antireflection layer and the thin film layer;
A pattern forming method comprising: a stacked body opening forming step of irradiating the stacked body with a first laser beam to form an opening in the stacked body.
クロム酸化物および/またはチタン酸化物を含有する第1反射防止層と、
金属クロムおよび/または金属チタンを含有する第2反射防止層とを備える、請求項1に記載のパターン形成方法。The antireflection layer is
A first antireflective layer containing chromium oxide and / or titanium oxide;
The pattern formation method of Claim 1 provided with the 2nd antireflection layer containing metal chromium and / or metal titanium.
前記透明基板の該一方主面上に、透明層を形成する透明層形成工程と、
前記透明層形成工程に引き続いて、前記透明層に第2レーザ光を照射して、前記透明層に開口部を形成する透明層開口部形成工程とを備える、請求項1〜3いずれかに記載のパターン形成方法。Before the layered product forming step,
A transparent layer forming step of forming a transparent layer on the one main surface of the transparent substrate;
The transparent layer opening part formation process of irradiating the said 2nd laser beam to the said transparent layer following the said transparent layer formation process, and forming the opening part in the said transparent layer is provided in any one of Claims 1-3. Pattern forming method.
前記透明基板の該一方主面上に、透明層を形成する透明層形成工程と、
前記透明層形成工程に引き続いて、前記透明層に第2レーザ光を照射して、前記透明層に開口部を形成する透明層開口部形成工程とを備える、請求項1〜3いずれかに記載のパターン形成方法。In the subsequent stage of the laminate opening forming step,
A transparent layer forming step of forming a transparent layer on the one main surface of the transparent substrate;
The transparent layer opening part formation process of irradiating the said 2nd laser beam to the said transparent layer following the said transparent layer formation process, and forming the opening part in the said transparent layer is provided in any one of Claims 1-3. Pattern forming method.
クロム酸化物および/またはチタン酸化物からなる第1反射防止層と、
金属クロムおよび/または金属チタンからなる第2反射防止層と、
銅からなる薄膜層とを有するパターンを電極および/またはブラックストライプとして備える、プラズマディスプレイ基板。On one main surface of the transparent substrate,
A first antireflection layer made of chromium oxide and / or titanium oxide;
A second antireflection layer made of metallic chromium and / or metallic titanium;
A plasma display substrate comprising a pattern having a thin film layer made of copper as an electrode and / or a black stripe.
クロム酸化物および/またはチタン酸化物からなる第1反射防止層と、
金属クロムおよび/または金属チタンからなる第2反射防止層と、
銅からなる薄膜層と、
透明層とを有するパターンを電極および/またはブラックストライプとして備える、プラズマディスプレイ基板。On one main surface of the transparent substrate,
A first antireflection layer made of chromium oxide and / or titanium oxide;
A second antireflection layer made of metallic chromium and / or metallic titanium;
A thin film layer made of copper;
A plasma display substrate comprising a pattern having a transparent layer as an electrode and / or a black stripe.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004376332 | 2004-12-27 | ||
JP2004376332 | 2004-12-27 | ||
PCT/JP2005/023406 WO2006070649A1 (en) | 2004-12-27 | 2005-12-20 | Pattern forming method and electronic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2006070649A1 true JPWO2006070649A1 (en) | 2008-06-12 |
Family
ID=36614768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006550698A Withdrawn JPWO2006070649A1 (en) | 2004-12-27 | 2005-12-20 | Pattern forming method and electronic circuit |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2006070649A1 (en) |
WO (1) | WO2006070649A1 (en) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6410540A (en) * | 1987-07-01 | 1989-01-13 | Fujitsu Ltd | Formation of multilayer electrode |
JPH02284333A (en) * | 1989-04-26 | 1990-11-21 | Dainippon Printing Co Ltd | Plasma display panel |
JP3122482B2 (en) * | 1991-05-22 | 2001-01-09 | 富士通株式会社 | Plasma display panel and method of manufacturing the same |
JP3582248B2 (en) * | 1996-09-13 | 2004-10-27 | 富士通株式会社 | Gas discharge display panel and method of manufacturing the same |
JP4103202B2 (en) * | 1997-10-03 | 2008-06-18 | 株式会社日立製作所 | Wiring board manufacturing method |
US5952781A (en) * | 1998-03-09 | 1999-09-14 | Matsushita Electric Industrial Co., Ltd. | Electrode for high contrast gas discharge panel and the method for manufacturing the same |
JP2000011896A (en) * | 1998-06-24 | 2000-01-14 | Hitachi Ltd | Gas-discharge type display device and its manufacture |
JP2001236885A (en) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | Plasma display panel and its manufacturing method |
JP2003215816A (en) * | 2002-01-22 | 2003-07-30 | Fuji Photo Film Co Ltd | Conductive pattern material and method for forming conductive pattern |
JP4288892B2 (en) * | 2002-05-08 | 2009-07-01 | パナソニック株式会社 | Method for manufacturing plasma display device |
JP2004273771A (en) * | 2003-03-10 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | Method for manufacturing semiconductor device |
JP2004335226A (en) * | 2003-05-06 | 2004-11-25 | Sumitomo Rubber Ind Ltd | Front electrode for plasma display panel, and its manufacturing method |
-
2005
- 2005-12-20 WO PCT/JP2005/023406 patent/WO2006070649A1/en active Application Filing
- 2005-12-20 JP JP2006550698A patent/JPWO2006070649A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2006070649A1 (en) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7772778B2 (en) | Method for forming electrodes and/or black stripes for plasma display substrate | |
JP4960617B2 (en) | Electromagnetic wave shielding filter, manufacturing method thereof, and plasma display panel device | |
US20070298265A1 (en) | Electroconductive laminate, and electromagnetic wave shielding film for plasma display and protective plate for plasma display | |
JPWO2007135874A1 (en) | Glass substrate with transparent electrode and manufacturing method thereof | |
US8648278B2 (en) | Process for producing substrate provided with metal pattern and substrate provided with metal laminate | |
US6304032B1 (en) | Plasma display panel and method of producing the same | |
JPS5858583A (en) | Improved thin layer electroluminescent display device | |
JP4329817B2 (en) | Pattern forming method and electronic circuit | |
JP3122482B2 (en) | Plasma display panel and method of manufacturing the same | |
JPWO2006070649A1 (en) | Pattern forming method and electronic circuit | |
JP4289396B2 (en) | Pattern forming method and electronic circuit manufactured thereby | |
JP2001076884A (en) | Organic el panel | |
JP3499360B2 (en) | AC type plasma display panel | |
KR20060126162A (en) | Pdp filter comprising conductive polymer film and pdp apparatus employing the same | |
JP6798219B2 (en) | Transparent conductor | |
JPH11238461A (en) | Plasma display panel and its manufacture | |
JPH09283029A (en) | Plasma display panel | |
US7915153B2 (en) | Passivation film and method of forming the same | |
JP2002124190A (en) | Plasma information display element | |
KR100784565B1 (en) | Plasma Display Panel | |
JP2005250465A (en) | Method for manufacturing display member, and display member | |
JP4408312B2 (en) | Electrode formation method | |
JP4186504B2 (en) | Plasma display panel | |
JP2003162957A (en) | Manufacturing method of plasma display panel | |
KR100679102B1 (en) | Plasma Display Panel And Fabricating Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090422 |