JPWO2004075276A1 - Polishing apparatus, polishing method, and semiconductor device manufacturing method - Google Patents

Polishing apparatus, polishing method, and semiconductor device manufacturing method Download PDF

Info

Publication number
JPWO2004075276A1
JPWO2004075276A1 JP2005502678A JP2005502678A JPWO2004075276A1 JP WO2004075276 A1 JPWO2004075276 A1 JP WO2004075276A1 JP 2005502678 A JP2005502678 A JP 2005502678A JP 2005502678 A JP2005502678 A JP 2005502678A JP WO2004075276 A1 JPWO2004075276 A1 JP WO2004075276A1
Authority
JP
Japan
Prior art keywords
polishing
sub
wafer
remaining
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005502678A
Other languages
Japanese (ja)
Inventor
星野　進
進 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2004075276A1 publication Critical patent/JPWO2004075276A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

Ｔａの表面に形成されたＣｕを研磨して除去する場合には、研磨ヘッド５を具備した研磨ヘッド４による研磨によりその除去を行う。Ｃｕの除去工程が完了した後で、副研磨ヘッド７に内蔵している光学検出器で、Ｔａの表面にＣｕが残っていないかどうかを確認し、残っている場合がある場合は、ウエハ２を回転させてＣｕが残っている部分を、研磨パッド５やウエハ２より小径の副研磨パッドを有する副研磨ヘッド７の揺動範囲に持ってくる。そして、副研磨ヘッド７を下降させて、副研磨パッド８をウエハ表面に押し付け、研磨材を供給しながら残っているＣｕを研磨して除去する。この作業をＣｕが残っている全ての部分について行う。そして、残っているＣｕが全て除去されたら、その段階で、副研磨ヘッド７を上昇させて真空チャック１の位置から待避させ、他の研磨パッドを使用してＴａの研磨を行うようにする。When Cu formed on the surface of Ta is removed by polishing, the removal is performed by polishing with the polishing head 4 provided with the polishing head 5. After the Cu removal process is completed, the optical detector built in the sub-polishing head 7 checks whether or not Cu remains on the Ta surface. Is rotated to bring the portion where Cu remains into the swing range of the secondary polishing head 7 having the secondary polishing pad having a smaller diameter than the polishing pad 5 and the wafer 2. Then, the secondary polishing head 7 is lowered, the secondary polishing pad 8 is pressed against the wafer surface, and the remaining Cu is polished and removed while supplying the abrasive. This operation is performed for all portions where Cu remains. When all the remaining Cu is removed, at that stage, the sub-polishing head 7 is raised and retracted from the position of the vacuum chuck 1, and Ta is polished using another polishing pad.

Description

本発明は研磨装置、研磨方法及び半導体デバイスの製造方法に関するものである。  The present invention relates to a polishing apparatus, a polishing method, and a semiconductor device manufacturing method.

半導体デバイスの高密度化は限界を見せず進展を続けており、高密度化するにつれ、多層配線と、それに伴う層間絶縁膜形成や、プラグ、ダマシンなどの電極形成の技術の重要度は大きく増加している。
リソグラフィの短波長化に付随した、露光時の焦点深度短縮を考慮すると、少なくとも露光エリア程度の範囲での層間層の平坦化の精度要求は大きい。また、金属電極層の埋め込みであるいわゆる象嵌（プラグ、ダマシン）では、積層後の余分な金属層の除去及び平坦化が要求される。成膜法などの改良により、局所的に層間層を平滑化する方法も多く提案、実行されているが、より大きなエリアでの効率的な平坦化技術としては、ＣＭＰと呼ばれる研磨工程がある。
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ ＰｏｌｉｓｈｉｎｇまたはＰｌａｎａｒｉｚａｔｉｏｎ）は、物理的研磨に、化学的な作用（研磨剤、溶液による溶かしだし）を併用して、被研磨面であるウエハの最表面層の表面凹凸を除いていく工程で、グローバル平坦化技術の主流となっている。具体的には、酸、アルカリなどの溶媒中に、研磨粒（シリカ、アルミナ、酸化セリウムなどが一般的）を分散させたスラリーと呼ばれる研磨剤を用い、適当な研磨パッドで、ウエハ表面を加圧し、相対運動により研磨を進行させる。ウエハ全面において、加圧と相対運動速度を一様とすることで面内を一様に研磨することが可能になる。
このようなＣＭＰ研磨装置によりウエハの研磨を行う方法を図４に示す。真空チャック１には、ウエハ２が真空吸着により固定されている。真空チャック１は、真空チャック回転軸３の周りに回転している。一方、研磨ヘッド４には、研磨パッド５が貼り付けられている。研磨ヘッド４は、研磨ヘッド回転軸６の周りに回転すると共に、図の左右方向に揺動されるようになっている。
このような状態で真空チャック１に吸着されたウエハ２を回転させると共に、研磨ヘッド４に取り付けられた研磨パッド５を回転・揺動させながら、研磨パッド５をウエハ２に押し付け、図示しない研磨剤をウエハ２の上に供給し、この研磨剤の化学的作用と、研磨パッド５の機械的研磨作用によりウエハ２の研磨を行う。研磨ヘッド４、研磨パッド５、研磨ヘッド回転軸６を含めた機構部を研磨機構と呼んでいる。
このようなＣＭＰ研磨装置を用いて、ＳｉＯ２等の絶縁材の中にＣｕからなる配線パターンを埋め込む工程を、図５を用いて説明する。まず、ＳｉＯ２等の絶縁材２１上にＴａやＴａＮからなる研磨ストップ材２２を成膜し、リソグラフィにより、配線パターンが形成される部分の研磨ストップ材２２と絶縁材２１を取り除き穴２３を形成する（ａ）。
そして、その上にＣｕからなる導電薄膜２４を、ＣＶＤにより成膜する（ｂ）。続いて、この導電薄膜２４に電極を接続して電鋳を行い、Ｃｕの導電膜２５を形成する（ｃ）。次に、ＣＭＰ研磨装置を用いて、導電膜２５を研磨して除去する（ｄ）。
続いて、研磨剤と研磨パッドを交換し、研磨ストップ材２２をＣＭＰ研磨して除去する。すると、絶縁材２１中に配線パターン２６が埋め込まれた基板が完成する。
一方、公知のＣＭＰ研磨装置としては、例えば特開平６−２５２１１３号公報、特開平７−８８７５９号公報、特開２０００−４０６８０号公報に記載されるようなものが公知となっている。
しかしながら、上記の工程における電鋳工程において、導電薄膜２４に電極が取り付けられる部分（主として基板の周縁部）には、電流が集中するので、この部分の導電膜２５が硬くなり、径が数ｍｍ程度の大きさの硬い膜がよく形成される。すると、導電膜２５をＣＭＰ研磨で除去する際に、図６に示すように、研磨ストップ材２２の表面に導電膜２５が残ってしまうことがある（ａ）。この状態で研磨ストップ材２２をＣＭＰ研磨により除去しようとしても、研磨剤と研磨パッドが異なるため、残っている導電膜２５を除去できず、（ｂ）に示すような状態になる。このような状態では、配線パターン２６同士がつながってしまい、半導体デバイスが完成したときに作動不良を起こすことになる。
（ａ）のような状態を無くすために、導電膜２５のＣＭＰ研磨を過度に行うと、導電膜２５の残留は防止することができるが、絶縁材２１中に配線パターン２６として残留べき部分がディッシングにより除去され、（ｃ）に示すように細い配線パターン２６’が形成されるようになる。このような薄い配線パターン２６’が形成されると、配線抵抗が増すばかりでなく、甚だしい場合には配線パターンの断線が発生して好ましくない。The density of semiconductor devices continues to advance without limit, and as the density increases, the importance of multilayer wiring and the accompanying interlayer insulation film formation, electrode formation technology such as plugs, damascene, etc. greatly increases is doing.
Considering the reduction of the focal depth during exposure accompanying the shortening of the lithography wavelength, there is a great demand for the accuracy of flattening the interlayer at least in the range of the exposure area. In addition, so-called inlay (plug, damascene), which is embedding a metal electrode layer, requires removal and flattening of an extra metal layer after lamination. Many methods for locally smoothing the interlayer layer by improving the film forming method have been proposed and implemented. However, as an efficient planarization technique in a larger area, there is a polishing process called CMP.
In CMP (Chemical Mechanical Polishing or Planarization), physical polishing is combined with chemical action (polishing with an abrasive or a solution) to remove surface irregularities of the outermost surface layer of the wafer to be polished. In the process, it has become the mainstream of global planarization technology. Specifically, an abrasive called slurry in which abrasive grains (silica, alumina, cerium oxide, etc.) are dispersed in a solvent such as acid or alkali is used, and the wafer surface is applied with an appropriate polishing pad. Pressure is applied and polishing is advanced by relative movement. By uniformly applying pressure and relative motion speed over the entire surface of the wafer, it becomes possible to polish the surface uniformly.
FIG. 4 shows a method for polishing a wafer using such a CMP polishing apparatus. A wafer 2 is fixed to the vacuum chuck 1 by vacuum suction. The vacuum chuck 1 rotates around the vacuum chuck rotating shaft 3. On the other hand, a polishing pad 5 is attached to the polishing head 4. The polishing head 4 rotates about the polishing head rotating shaft 6 and swings in the left-right direction in the figure.
In this state, the wafer 2 adsorbed on the vacuum chuck 1 is rotated, and the polishing pad 5 is pressed against the wafer 2 while rotating and swinging the polishing pad 5 attached to the polishing head 4. Is supplied onto the wafer 2, and the wafer 2 is polished by the chemical action of the abrasive and the mechanical polishing action of the polishing pad 5. A mechanism including the polishing head 4, the polishing pad 5, and the polishing head rotating shaft 6 is called a polishing mechanism.
A process of embedding a wiring pattern made of Cu in an insulating material such as SiO 2 using such a CMP polishing apparatus will be described with reference to FIG. First, a polishing stop material 22 made of Ta or TaN is formed on an insulating material 21 such as SiO 2 , and the holes 23 are formed by removing the polishing stop material 22 and the insulating material 21 where wiring patterns are to be formed by lithography. (A).
Then, a conductive thin film 24 made of Cu is formed thereon by CVD (b). Subsequently, an electrode is connected to the conductive thin film 24 and electroforming is performed to form a Cu conductive film 25 (c). Next, the conductive film 25 is polished and removed using a CMP polishing apparatus (d).
Subsequently, the polishing agent and the polishing pad are exchanged, and the polishing stopper 22 is removed by CMP polishing. Then, the board | substrate with which the wiring pattern 26 was embedded in the insulating material 21 is completed.
On the other hand, as known CMP polishing apparatuses, those described in, for example, JP-A-6-252113, JP-A-7-88759, and JP-A-2000-40680 are known.
However, in the electroforming process in the above process, the current concentrates on the portion where the electrode is attached to the conductive thin film 24 (mainly the peripheral portion of the substrate), so the conductive film 25 in this portion becomes hard and the diameter is several mm. A hard film of a certain size is often formed. Then, when the conductive film 25 is removed by CMP polishing, as shown in FIG. 6, the conductive film 25 may remain on the surface of the polishing stopper material 22 (a). Even if the polishing stop material 22 is to be removed by CMP polishing in this state, the remaining conductive film 25 cannot be removed because the polishing agent and the polishing pad are different, resulting in the state shown in FIG. In such a state, the wiring patterns 26 are connected to each other, causing malfunction when the semiconductor device is completed.
When CMP polishing of the conductive film 25 is performed excessively in order to eliminate the state as shown in (a), the remaining of the conductive film 25 can be prevented, but there is a portion that should remain as the wiring pattern 26 in the insulating material 21. The thin wiring pattern 26 ′ is formed as shown in FIG. When such a thin wiring pattern 26 'is formed, not only does the wiring resistance increase, but in a severe case, the wiring pattern is disconnected, which is not preferable.

本発明は、このような事情に鑑みてなされたもので、ディシングによる薄い配線パターンが形成されることを防止しながら、残留する導電膜を除去することが可能な研磨装置、及びこの研磨装置を使用した研磨方法、この研磨方法を使用した半導体デバイスの製造方法を提供することを目的とする。
前記目的を達成するための第１の発明は、研磨対象物の研磨を行う研磨パッドを有する研磨機構の他に、前記研磨パッド及び前記研磨対象物より小径の副研磨パッドを有し前記研磨対象物の微小部分を研磨する副研磨機構を有することを特徴とする研磨装置である。
本発明においては、通常の研磨を行う研磨パッドを有した研磨機構の他に、研磨対象物の微小部分を研磨する副研磨機構を有している。そして、副研磨機構は、前述の研磨機構に設けられた研磨パッドや研磨対象物より小径の研磨パッドを有している。よって、配線パターンを形成する元となる導電膜を研磨して除去する工程において、導電膜の一部が除去されないで残った場合でも、副研磨機構の小径の研磨パッドで残留した導電膜が存在する部分を集中的に研磨して除去することが可能になる。よって、他の健全な配線パターン部にディッシングを起こすことなく、残留した導電膜を除去することが可能となる。なお、本発明の研磨装置は、ＣＭＰ研磨装置であることが特に好ましい。
前記目的を達成するための第２の発明は、前記第１の発明であって、前記研磨対象物へ照明光を投光する部材と、前記研磨対象物からの反射光を受光する部材とを有し、前記研磨対象物の表面状態を判定する光学的検出装置を設けたことを特徴とするものである。
本発明においては、研磨対象物の表面状態を判定する光学的検出装置が設けられているので、光学的検出装置が、部材を介して前記研磨対象物へ照明光を投光し、部材を介して前記研磨対象物からの反射光を受光することにより、残留した導電膜を検出することができ、検出された残留導電膜を、副研磨機構で他の健全な配線パターン部にディッシングを起こすことなく除去することが可能となる。
前記目的を達成するための第３の発明は、前記第２の発明であって、前記副研磨機構には、前記光学的検出装置からの照射光を前記研磨対象物に照射し、前記研磨対象物からの反射光を受光する部材が取り付けられていることを特徴とするものである。
本発明においては、副研磨機構に、研磨対象物の表面状態を判定する光学的検出装置の投受光部となる部材が取り付けられているので、副研磨機構を移動させて、光学的検出装置により研磨対象物の表面状態を判定し、これによって残留した導電膜を検出し、残っている導電膜を副研磨機構で除去することが可能となる。
前記課題を解決するための第４の発明は、前記第３の発明であって、前記副研磨機構の中央部に、前記研磨対象物の反射光を受光する部材が設けられていることを特徴とするものである。
前記目的を達成するための第５の発明は、前記第１の発明から第４の発明のいずれかである研磨装置を用いて、基板上に積層された配線部材を前記研磨機構により研磨して除去した後、前記基板上に残留する前記配線部材を、前記副研磨装置により研磨して除去する工程を有することを特徴とする研磨方法である。
本発明においては、副研磨機構が、前述の研磨機構に設けられた研磨パッドや研磨対象物より小径の研磨パッドを有しているので、導電膜の一部が除去されないで残った場合でも、副研磨機構で残留した導電膜が存在する部分を集中的に研磨して除去することが可能になる。よって、他の健全な配線パターン部にディッシングを起こすことなく、残留した導電膜を除去することが可能となる。
前記目的を達成するための第６の発明は、前記第２の発明から第４の発明のいずれかである研磨装置を用いて、基板上に積層された配線部材を前記研磨装置により研磨して除去した後、前記基板上に残留する前記配線部材を、前記光学的検査装置により検出し、検出された前記基板上に残留する前記配線部材を、前記副研磨装置により研磨して除去する工程を有することを特徴とする研磨方法である。
本発明においては、副研磨機構を移動させて、光学的検出装置により研磨対象物の表面状態を判定し、これによって残留した導電膜を検出し、残っている導電膜を副研磨機構で除去することが可能となる。
前記目的を達成するための第７の発明は、前記第５の発明又は第６の発明である研磨方法を使用して、ウエハの研磨を行う工程を有することを特徴とする半導体デバイスの製造方法である。
本発明においては、配線パターンがディシングにより細くなったり断線したりすることを避けながら、残留する導電膜を除去することができるので、半導体デバイスを歩留まり良く製造することが可能となる。ウエハの研磨用としては、前記第４の発明、第５の発明を、ＣＭＰ研磨方法とすることが特に好ましい。The present invention has been made in view of such circumstances, and a polishing apparatus capable of removing a remaining conductive film while preventing a thin wiring pattern from being formed by dishing, and the polishing apparatus. It is an object of the present invention to provide a polishing method used and a method for manufacturing a semiconductor device using the polishing method.
According to a first aspect of the invention for achieving the above object, in addition to a polishing mechanism having a polishing pad for polishing a polishing object, the polishing object has a sub-polishing pad having a smaller diameter than the polishing object and the polishing object. A polishing apparatus having a secondary polishing mechanism for polishing a minute portion of an object.
In the present invention, in addition to a polishing mechanism having a polishing pad for performing normal polishing, it has a secondary polishing mechanism for polishing a minute portion of an object to be polished. The sub-polishing mechanism includes a polishing pad provided in the above-described polishing mechanism and a polishing pad having a smaller diameter than the object to be polished. Therefore, in the step of polishing and removing the conductive film that forms the wiring pattern, even if a part of the conductive film remains without being removed, there remains a conductive film that remains on the small-diameter polishing pad of the secondary polishing mechanism. It becomes possible to polish and remove the portion to be concentrated. Therefore, the remaining conductive film can be removed without causing dishing in other healthy wiring pattern portions. The polishing apparatus of the present invention is particularly preferably a CMP polishing apparatus.
A second invention for achieving the above object is the first invention, comprising: a member that projects illumination light onto the object to be polished; and a member that receives light reflected from the object to be polished. And an optical detection device for determining the surface state of the object to be polished is provided.
In the present invention, since the optical detection device for determining the surface state of the polishing object is provided, the optical detection device projects illumination light to the polishing object through the member, and passes through the member. By receiving the reflected light from the polishing object, the remaining conductive film can be detected, and the detected residual conductive film is dished to other healthy wiring pattern portions by the sub-polishing mechanism. It can be removed without any problems.
3rd invention for achieving the said objective is said 2nd invention, Comprising: The said grinding | polishing object is irradiated to the said grinding | polishing object by irradiating the said grinding | polishing object with the irradiation light from the said optical detection apparatus. A member for receiving reflected light from an object is attached.
In the present invention, the sub-polishing mechanism is attached with a member that is a light projecting / receiving unit of an optical detection device that determines the surface state of the object to be polished. It is possible to determine the surface state of the object to be polished, to detect the remaining conductive film, and to remove the remaining conductive film with the sub-polishing mechanism.
4th invention for solving the said subject is said 3rd invention, Comprising: The member which light-receives the reflected light of the said grinding | polishing target object is provided in the center part of the said auxiliary | assistant grinding | polishing mechanism, It is characterized by the above-mentioned. It is what.
A fifth invention for achieving the above object is to polish a wiring member laminated on a substrate by the polishing mechanism using the polishing apparatus according to any one of the first to fourth inventions. A polishing method comprising a step of polishing and removing the wiring member remaining on the substrate after removal by the sub-polishing apparatus.
In the present invention, since the sub-polishing mechanism has a polishing pad having a smaller diameter than the polishing pad and the object to be polished provided in the above-described polishing mechanism, even when a part of the conductive film remains without being removed, The portion where the conductive film remaining by the sub-polishing mechanism is present can be intensively polished and removed. Therefore, the remaining conductive film can be removed without causing dishing in other healthy wiring pattern portions.
According to a sixth aspect of the invention for achieving the above object, the polishing apparatus according to any one of the second to fourth aspects of the invention is used to polish a wiring member laminated on a substrate with the polishing apparatus. After the removal, the wiring member remaining on the substrate is detected by the optical inspection device, and the detected wiring member remaining on the substrate is polished and removed by the sub-polishing device. A polishing method characterized by comprising:
In the present invention, the sub-polishing mechanism is moved, the surface state of the object to be polished is determined by the optical detection device, the remaining conductive film is detected, and the remaining conductive film is removed by the sub-polishing mechanism. It becomes possible.
According to a seventh aspect of the invention for achieving the above object, the method includes the step of polishing a wafer using the polishing method according to the fifth or sixth aspect of the invention. It is.
In the present invention, the remaining conductive film can be removed while avoiding thinning or disconnection of the wiring pattern due to dishing, so that semiconductor devices can be manufactured with high yield. For polishing a wafer, the fourth and fifth inventions are particularly preferably CMP polishing methods.

図１は、本発明の実施の形態の１例であるＣＭＰ研磨装置の例を示す概要図である。
図２は、副研磨機構を、その副研磨ヘッド回転軸の中心で切断した断面図である。
図３は、半導体デバイスの製造プロセスを示すフローチャートである。
図４は、従来のＣＭＰ装置によりウエハの研磨を行う方法を示す図である。
図５は、ＳｉＯ２等の絶縁材の中にＣｕからなる配線パターンを埋め込む工程の例を示す図である。
図６は、図５に示す工程の問題点を示す図である。FIG. 1 is a schematic diagram showing an example of a CMP polishing apparatus which is an example of an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the secondary polishing mechanism taken along the center of the secondary polishing head rotating shaft.
FIG. 3 is a flowchart showing a semiconductor device manufacturing process.
FIG. 4 is a diagram showing a method for polishing a wafer using a conventional CMP apparatus.
FIG. 5 is a diagram illustrating an example of a process of embedding a wiring pattern made of Cu in an insulating material such as SiO 2 .
FIG. 6 is a diagram showing problems in the process shown in FIG.

以下、本発明の実施の形態の例を、図を用いて説明する。図１は、本発明の実施の形態の１例であるＣＭＰ研磨装置を示す概要図である。真空チャック１には、ウエハ２がチャックの真空吸着により固定されている。真空チャック１は、真空チャック回転軸３の周りに回転している。一方、研磨ヘッド４には、研磨パッド５が貼り付けられている。研磨ヘッド４は、研磨ヘッド回転軸６の周りに回転する共に、図の左右方向に揺動されるようになっている。又、研磨パッド５としては、真空チャック１に吸着されるウエハ２よりも小径のものを用いている。
このような状態で真空チャック１に吸着されたウエハ２を回転させると共に、研磨ヘッド４に取り付けられた研磨パッド５を回転揺動させながら、研磨パッド５をウエハ２に押し付け、図示しない研磨剤をウエハ２の上に供給し、この研磨剤の化学的作用と、研磨パッド５の機械的研磨力によりウエハ２の研磨を行う。研磨ヘッド４、研磨パッド５、研磨ヘッド回転軸６を含めた機構部を研磨機構と呼んでいる。この構成は図４に示した従来の研磨装置と同じである。
この実施の形態においては、この研磨機構の他に、ウエハ２の微小部分のみを研磨する副研磨機構が設けられている。この副研磨機構は、副研磨ヘッド７に副研磨パッド８を取り付けたものであり、副研磨ヘッド７は、副研磨ヘッド回転軸９の周りに回転可能となっていると共に、図の左右方向に揺動可能となっている。この副研磨パッド８は、先に述べた研磨パッド５よりも小径であり、研磨ヘッド４に比べて、微小な範囲を、局所的に研磨可能なものである。
Ｔａの表面に形成されたＣｕを研磨して除去する場合には、研磨パッド５による研磨によりその除去を行う。Ｃｕの除去工程が完了した後で、研磨ヘッド４を上昇させて真空チャック１の位置から待避させ、Ｔａの表面にＣｕが残っていないかどうかを確認する。残っているＣｕがある場合には、ウエハ２を回転させてＣｕが残っている部分を副研磨ヘッド７の揺動範囲に持ってくる。
そして、その位置で副研磨ヘッド７を揺動させて、副研磨パッド８が、ウエハ２上で、残留すべき部分以外の部分に残っているＣｕを研磨できるようにし、副研磨ヘッド７を下降させて、副研磨パッド８をウエハ表面に押し付け、研磨剤を供給しながら残っているＣｕを研磨して除去する。このとき、副研磨パッド８は研磨パッド５に比べて小径であるので、除去すべきＣｕが狭い範囲に残っているような場合でも、その部分を集中して研磨することが可能であり、残留すべき部分にあるＣｕを研磨しすぎて生じるディッシングを防ぐことができる。
この作業をＣｕが残っている全ての部分について行う。そして、残っているＣｕが全て除去されたら、その段階で、副研磨ヘッド７を上昇させて真空チャック１の位置から待避させ、再び研磨パッド５を使用してＴａの研磨を行うようにする。このようにして、ＣｕがＴａの上に残っていない状態でＴａの研磨を行うので、図５（ｅ）に示すようなきれいな配線パターン２６を得ることができる。
図２に、本発明の第２の実施の形態であるＣＭＰ研磨装置の副研磨機構の概要を示す。図２は、副研磨機構を、その副研磨ヘッド回転軸９の中心で切断した断面図である。第２の実施の形態であるＣＭＰ研磨装置は、副研磨機構を除いて、図１に示す実施の形態と同じである。又、この副研磨機構が、副研磨ヘッド７、副研磨パッド８、副研磨ヘッド回転軸９を中心として構成されている点は図１に示す実施の形態と同じであるが、副研磨ヘッド７、副研磨パッド８、副研磨ヘッド回転軸９の中心部が空洞となっており、副研磨ヘッド７、副研磨ヘッド回転軸９の空洞部には光ファイバー１０が通されている。
光ファイバー１０は、図示しない光学的検出器につながっており、光学的検出器からの光を、副研磨パッド８の空洞部を介してウエハ２の表面に投光し、その反射光を受光して光学的検出器に導く役割を果たしている。光が投光され、その反射光が受光されるウエハ２の範囲は、残留するＣｕの大きさに応じて適宜決定すればよいが、あまり狭いと、配線パターンを、残留するＣｕと間違って検出する可能性があるので、これを考慮してその大きさを決定する必要がある。光ファイバー１０が細く、そのままでは、投受光面積が大きくできない場合は、光ファイバー１０の先端にマイクロレンズを付けて、投受光面積を広くすることが好ましい。
光学的検出器は、検出する対象がＣｕとＴａである場合には、両者の反射率の差が大きいため、単にウエハ２の表面の反射率を測定するもので十分であるが、導電膜とその下にある膜の見分けが難しい場合は、例えば、前記特許文献３に記載されるような分光反射率を測定して、材質を判断するようなものを使用すればよい。
このような副研磨機構を用いて残留するＣｕを検出するには、真空チャック１を回転させながら副研磨ヘッド７を揺動することにより、光学的検出器で２の表面を走査し、反射率の違いから残っているＣｕの存在する位置を検出する。これは、たとえば真空チャック回転軸３にロータリーエンコーダを取り付け、副研磨ヘッド７にリニアセンサを取り付けておけば実現することができる。
このようにして、Ｃｕが残っているウエハ２上の位置が分かれば、真空チャック１を回転させると共に副研磨ヘッド７を左右に動かして、Ｃｕが残っている部分を副研磨ヘッド７の下に位置させて真空チャック１の回転を止め、その上で副研磨ヘッド７を下降させて、残っているＣｕを副研磨パッド８により研磨して除去する。このとき、研磨剤を供給し副研磨ヘッド７を回転させることは言うまでもない。また、本実施の形態によれば、残存しているＣｕを光学的検出器で検出たら、直ちにそのＣｕを除去できる利点を有する。なお、Ｃｕの除去が終了したら、必要に応じて新たな研磨パッドによりＴａの研磨を行う。
なお、以上の説明においては、副研磨機構に光学的検出器を設けて、残留するＣｕの検出を行っているが、本発明はこのようなものに限られず、そのような光学的検出器を、副研磨機構と別に設けても構わない。その場合は、ウエハ２全体に対して残留するＣｕの検出を行って、残留するＣｕが存在する位置を記録しておく。なお、位置の検出は、前述のとおり研磨常盤回転軸３にロータリーエンコーダを取り付け、光学的検出器をウエハ２の半径方向に移動可能なリニアガイドに固定し、そのリニアガイドにリニアセンサを取り付けておけば、実現することが可能となる。そして、残留するＣｕを除去する際には、その位置に副研磨機構が位置するように位置決めをし、残留するＣｕの除去を行う。
以上のような残留Ｃｕの検出と研磨による除去は、最初にウエハ２の全面について残留Ｃｕの検出を行い、続いて、検出された全ての点について逐次ＣＭＰ研磨を行うようにしてもよく、Ｃｕの残留が検出されるごとに、その点をＣＭＰ研磨するようにして行ってもよい。このように、Ｃｕの残留が検出されるごとに、その点をＣＭＰ研磨するには、副研磨機構に光学的検出器を設けて、残留するＣｕの検出を行うようにすることが好ましい。
以上の実施の形態の説明は、ＣＭＰ研磨装置を例として説明したが、本発明の研磨装置、研磨方法はＣＭＰに限られず、他の研磨装置、研磨方法にも適用が可能である。しかし、精密研磨が可能なＣＭＰに使用することが特に好ましい。
次に、本発明に係る半導体デバイスの製造方法の実施の形態について説明する。図３は半導体デバイスの製造プロセスを示すフローチャートである。半導体製造プロセスをスタートすると、まずステップＳ２００で次に挙げるステップＳ２０１〜Ｓ２０４の中から適切な処理工程を選択し、いずれかのステップに進む。
ここで、ステップＳ２０１はウエハの表面を酸化させる酸化工程である。ステップＳ２０２はＣＶＤ等によりウエハ表面に絶縁膜や誘電体膜を形成するＣＶＤ工程である。ステップＳ２０３はウエハに電極を蒸着等により形成する電極形成工程である。ステップＳ２０４はウエハにイオンを打ち込むイオン打ち込み工程である。
ＣＶＤ工程（Ｓ２０２）もしくは電極形成工程（Ｓ２０３）の後で、ステップＳ２０５に進む。ステップＳ２０５はＣＭＰ工程である。ＣＭＰ工程では本発明による研磨装置により、層間絶縁膜の平坦化や半導体デバイス表面の金属膜の研磨、誘電体膜の研磨によるダマシン（ｄａｍａｓｃｅｎｅ）の形成等が行われる。
ＣＭＰ工程（Ｓ２０５）もしくは酸化工程（Ｓ２０１）の後でステップＳ２０６に進む。ステップＳ２０６はフォトリソグラフィ工程である。この工程ではウエハへのレジストの塗布、露光装置を用いた露光によるウエハへの回路パターンの焼き付け、露光したウエハの現像が行われる。さらに、次のステップＳ２０７は現像したレジスト像以外の部分をエッチングにより削り、その後レジスト剥離が行われ、エッチングが済んで不要となったレジストを取り除くエッチング工程である。
次に、ステップＳ２０８で必要な全工程が完了したかを判断し、完了していなければステップＳ２００に戻り、先のステップを繰り返してウエハ上に回路パターンが形成される。ステップＳ２０８で全工程が完了したと判断されればエンドとなる。
本発明の実施の形態である半導体デバイス製造方法では、半導体デバイス表面の金属膜の研磨に、前述のような本発明の実施の形態であるＣＭＰ研磨装置を使用したＣＭＰ研磨方法を使用しているので、ディッシングによる薄い配線パターンが形成されることを防止しながら、残留する導電膜を除去することが可能となり、半導体デバイスの製造歩留を上げることができる。Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a schematic view showing a CMP polishing apparatus as an example of an embodiment of the present invention. A wafer 2 is fixed to the vacuum chuck 1 by vacuum chucking. The vacuum chuck 1 rotates around the vacuum chuck rotating shaft 3. On the other hand, a polishing pad 5 is attached to the polishing head 4. The polishing head 4 rotates about the polishing head rotating shaft 6 and swings in the left-right direction in the figure. The polishing pad 5 is smaller in diameter than the wafer 2 attracted by the vacuum chuck 1.
In this state, the wafer 2 adsorbed on the vacuum chuck 1 is rotated, and the polishing pad 5 attached to the polishing head 4 is rotated and swung while the polishing pad 5 is pressed against the wafer 2 to remove a polishing agent (not shown). The wafer 2 is supplied onto the wafer 2, and the wafer 2 is polished by the chemical action of the abrasive and the mechanical polishing force of the polishing pad 5. A mechanism including the polishing head 4, the polishing pad 5, and the polishing head rotating shaft 6 is called a polishing mechanism. This configuration is the same as that of the conventional polishing apparatus shown in FIG.
In this embodiment, in addition to this polishing mechanism, a sub-polishing mechanism for polishing only a minute portion of the wafer 2 is provided. This sub-polishing mechanism is obtained by attaching a sub-polishing pad 8 to the sub-polishing head 7, and the sub-polishing head 7 is rotatable around the sub-polishing head rotating shaft 9 and in the horizontal direction of the figure. It can swing. The auxiliary polishing pad 8 has a smaller diameter than the polishing pad 5 described above, and can locally polish a minute range compared to the polishing head 4.
When Cu formed on the surface of Ta is removed by polishing, the removal is performed by polishing with the polishing pad 5. After the Cu removal process is completed, the polishing head 4 is raised and retracted from the position of the vacuum chuck 1 to check whether Cu remains on the Ta surface. If there is any remaining Cu, the wafer 2 is rotated to bring the remaining Cu into the swing range of the sub-polishing head 7.
Then, the sub-polishing head 7 is swung at that position so that the sub-polishing pad 8 can polish Cu remaining on a portion other than the portion to remain on the wafer 2, and the sub-polishing head 7 is lowered. Then, the auxiliary polishing pad 8 is pressed against the wafer surface, and the remaining Cu is polished and removed while supplying the abrasive. At this time, since the secondary polishing pad 8 has a smaller diameter than the polishing pad 5, even when Cu to be removed remains in a narrow range, it is possible to concentrate and polish the portion. It is possible to prevent dishing caused by excessive polishing of Cu in a portion to be processed.
This operation is performed for all portions where Cu remains. When all the remaining Cu is removed, at that stage, the sub-polishing head 7 is raised and retracted from the position of the vacuum chuck 1, and Ta is again polished using the polishing pad 5. In this way, Ta polishing is performed in a state where Cu does not remain on Ta, so that a clean wiring pattern 26 as shown in FIG. 5E can be obtained.
FIG. 2 shows an outline of the sub-polishing mechanism of the CMP polishing apparatus according to the second embodiment of the present invention. FIG. 2 is a cross-sectional view of the auxiliary polishing mechanism cut at the center of the auxiliary polishing head rotating shaft 9. The CMP polishing apparatus according to the second embodiment is the same as the embodiment shown in FIG. 1 except for the auxiliary polishing mechanism. The sub-polishing mechanism is the same as the embodiment shown in FIG. 1 in that the sub-polishing head 7, the sub-polishing pad 8, and the sub-polishing head rotating shaft 9 are the center. The central portions of the auxiliary polishing pad 8 and the auxiliary polishing head rotating shaft 9 are hollow, and the optical fiber 10 is passed through the hollow portions of the auxiliary polishing head 7 and the auxiliary polishing head rotating shaft 9.
The optical fiber 10 is connected to an optical detector (not shown), and the light from the optical detector is projected onto the surface of the wafer 2 through the cavity of the auxiliary polishing pad 8, and the reflected light is received. It plays the role of leading to an optical detector. The range of the wafer 2 where the light is projected and the reflected light is received may be appropriately determined according to the size of the remaining Cu, but if it is too narrow, the wiring pattern is erroneously detected as the remaining Cu. It is necessary to determine the size in consideration of this. If the optical fiber 10 is thin and the light emitting / receiving area cannot be increased as it is, it is preferable to attach a microlens to the tip of the optical fiber 10 to widen the light emitting / receiving area.
When the object to be detected is Cu and Ta, the optical detector is sufficient to simply measure the reflectance of the surface of the wafer 2 because the difference in reflectance between the two is large. If it is difficult to distinguish the underlying film, for example, a material that determines the material by measuring the spectral reflectance as described in Patent Document 3 may be used.
In order to detect the remaining Cu by using such a sub-polishing mechanism, the sub-polishing head 7 is swung while the vacuum chuck 1 is rotated, so that the surface of 2 is scanned with an optical detector, and the reflectivity is measured. From the difference, the position where the remaining Cu exists is detected. This can be realized, for example, by attaching a rotary encoder to the vacuum chuck rotating shaft 3 and attaching a linear sensor to the auxiliary polishing head 7.
When the position on the wafer 2 where Cu remains is determined in this way, the vacuum chuck 1 is rotated and the sub-polishing head 7 is moved to the left and right so that the portion where Cu remains is below the sub-polishing head 7. Then, the rotation of the vacuum chuck 1 is stopped, and the auxiliary polishing head 7 is lowered thereon, and the remaining Cu is polished and removed by the auxiliary polishing pad 8. At this time, it goes without saying that the abrasive is supplied and the auxiliary polishing head 7 is rotated. Further, according to the present embodiment, when the remaining Cu is detected by the optical detector, there is an advantage that the Cu can be removed immediately. When the removal of Cu is completed, Ta is polished with a new polishing pad as necessary.
In the above description, an optical detector is provided in the sub-polishing mechanism to detect remaining Cu. However, the present invention is not limited to this, and such an optical detector is used. The auxiliary polishing mechanism may be provided separately. In that case, the remaining Cu is detected for the entire wafer 2 and the position where the remaining Cu exists is recorded. As described above, the position is detected by attaching a rotary encoder to the rotating platen rotating shaft 3 as described above, fixing the optical detector to a linear guide movable in the radial direction of the wafer 2, and attaching a linear sensor to the linear guide. It will be possible to achieve this. Then, when removing the remaining Cu, positioning is performed so that the sub-polishing mechanism is located at that position, and the remaining Cu is removed.
The detection of residual Cu and the removal by polishing as described above may be performed by first detecting the residual Cu on the entire surface of the wafer 2 and then sequentially performing CMP polishing on all detected points. This point may be subjected to CMP polishing each time the remaining amount is detected. As described above, in order to perform CMP polishing at each point where Cu residue is detected, it is preferable to provide an optical detector in the sub-polishing mechanism to detect the remaining Cu.
In the above description of the embodiment, a CMP polishing apparatus has been described as an example. However, the polishing apparatus and polishing method of the present invention are not limited to CMP, and can be applied to other polishing apparatuses and polishing methods. However, it is particularly preferable to use it for CMP capable of precision polishing.
Next, an embodiment of a semiconductor device manufacturing method according to the present invention will be described. FIG. 3 is a flowchart showing a semiconductor device manufacturing process. When the semiconductor manufacturing process is started, first, in step S200, an appropriate processing process is selected from the following steps S201 to S204, and the process proceeds to any step.
Here, step S201 is an oxidation process for oxidizing the surface of the wafer. Step S202 is a CVD process for forming an insulating film or a dielectric film on the wafer surface by CVD or the like. Step S203 is an electrode forming process for forming electrodes on the wafer by vapor deposition or the like. Step S204 is an ion implantation process for implanting ions into the wafer.
After the CVD process (S202) or the electrode formation process (S203), the process proceeds to step S205. Step S205 is a CMP process. In the CMP process, the polishing apparatus according to the present invention performs planarization of the interlayer insulating film, polishing of the metal film on the surface of the semiconductor device, formation of damascene by polishing of the dielectric film, and the like.
After the CMP process (S205) or the oxidation process (S201), the process proceeds to step S206. Step S206 is a photolithography process. In this step, a resist is applied to the wafer, a circuit pattern is printed on the wafer by exposure using an exposure apparatus, and the exposed wafer is developed. Further, the next step S207 is an etching process in which portions other than the developed resist image are etched away, and then the resist is peeled off to remove the unnecessary resist after etching.
Next, it is determined in step S208 whether all necessary processes are completed. If not completed, the process returns to step S200, and the previous steps are repeated to form a circuit pattern on the wafer. If it is determined in step S208 that all processes have been completed, the process ends.
In the semiconductor device manufacturing method according to the embodiment of the present invention, the CMP polishing method using the CMP polishing apparatus according to the embodiment of the present invention as described above is used for polishing the metal film on the surface of the semiconductor device. Therefore, the remaining conductive film can be removed while preventing a thin wiring pattern from being formed by dishing, and the manufacturing yield of semiconductor devices can be increased.

Claims (8)

研磨対象物の研磨を行う研磨パッドを有する研磨機構の他に、前記研磨パッド及び前記研磨対象物より小径の副研磨パッドを有し前記研磨対象物の微小部分を研磨する副研磨機構を有することを特徴とする研磨装置。In addition to a polishing mechanism having a polishing pad for polishing a polishing object, the polishing pad and a sub-polishing pad having a smaller diameter than the polishing object have a sub-polishing mechanism for polishing a minute portion of the polishing object. A polishing apparatus characterized by the above. 前記研磨対象物へ照明光を投光する部材と、前記研磨対象物からの反射光を受光する部材とを有し、前記研磨対象物の表面状態を判定する光学的検出装置を設けたことを特徴とする請求の範囲第１項に記載の研磨装置。A member for projecting illumination light onto the object to be polished; The polishing apparatus according to claim 1, wherein the polishing apparatus is characterized. 前記副研磨機構には、前記光学的検出装置からの照射光を前記研磨対象物に照射し、前記研磨対象物からの反射光を受光する部材が取り付けられていることを特徴とする請求の範囲第２項に記載の研磨装置。The sub-polishing mechanism is provided with a member that irradiates the object to be polished with irradiation light from the optical detection device and receives reflected light from the object to be polished. The polishing apparatus according to item 2. 前記副研磨機構の中央部に、前記研磨対象物の反射光を受光する部材が設けられていることを特徴とする請求の範囲第３項に記載の研磨装置。The polishing apparatus according to claim 3, wherein a member that receives reflected light of the object to be polished is provided at a central portion of the sub-polishing mechanism. 基板上に積層された配線部材を前記研磨機構により研磨して除去した後、前記基板上に残留する前記配線部材を、前記副研磨装置により研磨して除去する工程を有することを特徴とする請求の範囲第１項から第４項のうちいずれか１項に記載の研磨装置を使用した研磨方法。The wiring member laminated on the substrate is removed by polishing with the polishing mechanism, and then the wiring member remaining on the substrate is removed by polishing with the auxiliary polishing apparatus. 5. A polishing method using the polishing apparatus according to any one of items 1 to 4 of the range. 基板上に積層された配線部材を前記研磨機構により研磨して除去した後、前記基板上に残留する前記配線部材を、前記光学的検査装置により検出し、検出された前記基板上に残留する前記配線部材を、前記副研磨機構により研磨して除去する工程を有することを特徴とする請求の範囲第２項から第４項のうちいずれか１項に記載の研磨装置を使用した研磨方法。After the wiring member laminated on the substrate is removed by polishing by the polishing mechanism, the wiring member remaining on the substrate is detected by the optical inspection device, and the detected remaining on the substrate The polishing method using the polishing apparatus according to any one of claims 2 to 4, further comprising a step of polishing and removing the wiring member by the sub-polishing mechanism. 請求の範囲第５項に記載の研磨方法を使用して、ウエハの研磨を行う工程を有することを特徴とする半導体デバイスの製造方法。A method for manufacturing a semiconductor device, comprising the step of polishing a wafer using the polishing method according to claim 5. 請求の範囲第６項に記載の研磨方法を使用して、ウエハの研磨を行う工程を有することを特徴とする半導体デバイスの製造方法。A method for manufacturing a semiconductor device, comprising a step of polishing a wafer using the polishing method according to claim 6.
JP2005502678A 2003-02-18 2004-02-06 Polishing apparatus, polishing method, and semiconductor device manufacturing method Pending JPWO2004075276A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003039615 2003-02-18
JP2003039615 2003-02-18
PCT/JP2004/001248 WO2004075276A1 (en) 2003-02-18 2004-02-06 Polishing apparatus, method of polishing and process for producing semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2004075276A1 true JPWO2004075276A1 (en) 2006-06-01

Family

ID=32905178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502678A Pending JPWO2004075276A1 (en) 2003-02-18 2004-02-06 Polishing apparatus, polishing method, and semiconductor device manufacturing method

Country Status (3)

Country Link
JP (1) JPWO2004075276A1 (en)
TW (1) TW200416104A (en)
WO (1) WO2004075276A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526895B2 (en) * 2009-04-01 2014-06-18 信越化学工業株式会社 Manufacturing method of large synthetic quartz glass substrate
US10144109B2 (en) * 2015-12-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Polisher, polishing tool, and polishing method
SG11201902651QA (en) * 2016-10-18 2019-05-30 Ebara Corp Substrate processing control system, substrate processing control method, and program
JP6887371B2 (en) * 2017-12-20 2021-06-16 株式会社荏原製作所 A storage medium that stores a board processing device, a control method for the board processing device, and a program.
CN112677032A (en) * 2019-10-17 2021-04-20 夏泰鑫半导体(青岛)有限公司 Grinding fluid conveying module and chemical mechanical grinding device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1071562A (en) * 1996-05-10 1998-03-17 Canon Inc Mechano-chemical polishing device and method
JPH10329015A (en) * 1997-03-24 1998-12-15 Canon Inc Polishing device and polishing method
JP2002178257A (en) * 2000-12-12 2002-06-25 Nikon Corp Polishing surface observing device and polishing device
JP2003022992A (en) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp Device and method for producing semiconductor

Also Published As

Publication number Publication date
WO2004075276A1 (en) 2004-09-02
TW200416104A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
KR100465929B1 (en) Method and apparatus for monitoring polishing state, polishing device, process wafer, semiconductor device, and method of manufacturing semiconductor device
JP6041833B2 (en) Polishing pad for eddy current monitoring
KR100593811B1 (en) Flattening polishing device and flattening polishing method
JP2001345292A (en) Method and apparatus for polishing
JP5436969B2 (en) Polishing end point detection method, polishing end point detection device, polishing method, and polishing device
JPWO2004075276A1 (en) Polishing apparatus, polishing method, and semiconductor device manufacturing method
JP3880929B2 (en) Method for marking an alignment mark on a semiconductor wafer
US20050130561A1 (en) Polishing method and apparatus
US6991516B1 (en) Chemical mechanical polishing with multi-stage monitoring of metal clearing
JP4630778B2 (en) Alignment mark formation method
TW200400555A (en) Polishing method and polishing apparatus
JP4205914B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
JP2001353659A (en) Method for determining acceptability of polish of polished wafer
JP2002170800A (en) Polishing apparatus, method for manufacturing semiconductor device using the same and semiconductor device manufactured by this method
US6919267B2 (en) Method for forming wiring structure
JP2001274126A (en) Polishing apparatus
JP2014103344A (en) Polishing method
JP2006032764A (en) Polishing control method, polishing device, and semiconductor device manufacturing method
JP2003311539A (en) Polishing method, polishing apparatus, and method for producing semiconductor device
JP3573197B2 (en) Chemical mechanical polishing station with completion point observation device
JPH08339982A (en) Semiconductor manufacturing equipment, and manufacture of semiconductor device
JP4680624B2 (en) Manufacturing method of semiconductor device
KR100687426B1 (en) Method for planalizing cu connection layer in semiconductor device
US20020090888A1 (en) Method of fabricating semiconductor device and polishing apparatus used therefor
KR100611470B1 (en) Chemical mechanical polisher being capable of detecting an end point in the polishing process