JPWO2003077306A1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JPWO2003077306A1
JPWO2003077306A1 JP2003575416A JP2003575416A JPWO2003077306A1 JP WO2003077306 A1 JPWO2003077306 A1 JP WO2003077306A1 JP 2003575416 A JP2003575416 A JP 2003575416A JP 2003575416 A JP2003575416 A JP 2003575416A JP WO2003077306 A1 JPWO2003077306 A1 JP WO2003077306A1
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor substrate
protective film
mesa
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003575416A
Other languages
Japanese (ja)
Inventor
秀幸 安藤
秀幸 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of JPWO2003077306A1 publication Critical patent/JPWO2003077306A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

メサ型ダイオード１は、半導体基板２と、保護膜３と、カソード電極４と、アノード電極５とを備える。半導体基板２の一方の主面には、メサ溝９が形成されている。メサ溝９は、カソード電極４を構成する金属膜をマスタとして用いるエッチングによって、半導体基板２の外周縁に沿った環状に形成されている。保護膜３は、カソード電極４を構成する材料の融点よりも低い温度で揮発して硬化する流体性のポリイミド樹脂から構成され、メサ溝９の底面及び側面を被覆する。カソード電極４は、半導体基板２の一方の主面に形成されている。アノード電極５は、半導体基板５の他方の主面に形成されている。The mesa diode 1 includes a semiconductor substrate 2, a protective film 3, a cathode electrode 4, and an anode electrode 5. A mesa groove 9 is formed on one main surface of the semiconductor substrate 2. The mesa groove 9 is formed in an annular shape along the outer peripheral edge of the semiconductor substrate 2 by etching using the metal film forming the cathode electrode 4 as a master. The protective film 3 is made of a fluid polyimide resin that volatilizes and hardens at a temperature lower than the melting point of the material forming the cathode electrode 4, and covers the bottom surface and the side surface of the mesa groove 9. The cathode electrode 4 is formed on one main surface of the semiconductor substrate 2. The anode electrode 5 is formed on the other main surface of the semiconductor substrate 5.

Description

技術分野
本発明は、半導体素子及びその製造方法に関し、特に、メサ溝を有する半導体素子およびその製造方法に関する。
背景技術
半導体基板の外周面に沿って環状の傾斜溝（メサ溝）を形成して、半導体素子を区画するとともに半導体素子を比較的高耐圧化する手法が知られている。このような手法によって製造される半導体素子としては、例えば、メサダイオード（メサ型ダイオード）が挙げられる。図４に一般的なメサ型ダイオードの断面を示す。
図示するように、メサ型ダイオード５１は、半導体基板５２と、半導体基板５２の一方の主面（上面）に形成されたカソード電極５３と、半導体基板の他方の主面（下面）に形成されたアノード電極５４とを備える。半導体基板５２は、アノード領域を構成するｐ＋型半導体領域５５と、カソード領域を構成するｎ−型半導体領域５６及びｎ＋型半導体領域５７とを備える。半導体基板５２の上面には、ｐ＋型半導体領域５５、ｎ−型半導体領域５６、ｎ＋型半導体領域５７、及びｐｎ接合が露出するように、メサ溝５８が形成される。メサ溝５８の表面には、ガラス等から構成される保護膜５９が形成され、メサ溝５８によって露出した半導体領域５５〜５７が保護膜５９によって被覆されている。
このような構成のメサ型ダイオードは、従来、例えば以下に説明するような手順で製造されていた。
まず、ｐ＋型半導体領域５５、ｎ−型半導体領域５６及びｎ＋型半導体領域５７が形成された半導体基板（半導体ウエハ）５２の上面をエッチングし、断面がＵ字形状のメサ溝５８を形成する。次に、メサ溝５８を含む半導体ウエハ５２の上面全体にガラスを塗布した後、塗布したガラスを焼成する。これによってガラス膜が形成されるとともに、半導体ウェハ５２の上面が、形成されたガラス膜で被覆される。
続いて、ｎ＋型半導体領域５７上の、カソード電極５３形成予定領域のガラス膜をエッチングして除去し、メサ溝５８の表面を被覆する保護膜５９を形成する。次に、エッチングによってガラス膜を除去した部分に、真空蒸着等により、例えばアルミニウム膜を形成する。アルミニウム膜の表面をエッチングして、アルミニウム膜からカソード電極５３を形成する。また、半導体ウェハ５２の下面に、例えば、チタン、ニッケル、パラジウム及び銀を順次真空蒸着し、アノード電極５４を形成する。そして、メサ溝５８に沿って半導体ウェハ５２をダイシングする。
メサ溝５８を被覆する保護膜５９は、電気的・物性的な特性が安定していないと、絶縁破壊等を起こしやすい。このため、従来の製造工程では、保護膜５９の絶縁破壊等を起こりにくくするため、メサ溝５８に塗布したガラスを例えば７００℃程度で焼成してガラス膜（保護膜５９）を生成し、保護膜５９の特性を安定させていた。
このような温度では、カソード電極５３を構成する材料（例えばアルミニウム）が熱によって劣化する恐れがある。カソード電極５３の材料が劣化する温度としては、例えば材料の融点が挙げられる。カソード電極５３を構成するアルミニウム膜の融点が６６０℃程度のため、半導体基板５２の一方の主面にアルミニウム膜を形成した後に、焼成によって保護膜５９を生成すると、アルミニウム膜が融点以上の温度で加熱されてしまう。融点以上の温度になると、アルミニウム膜は実質的なダメージ等を受けやすい。そこで、従来の製造工程では、アルミニウム膜に実質的なダメージを与えにくくするため、メサ溝９を被覆する保護膜５９をまず形成し、次にカソード電極５３を形成している。
しかし、このような手順の製造方法では、保護膜５９とカソード電極５３とを形成する際に、複数回のエッチング工程が必要なので、製造工程が比較的煩雑であった。また、コストの削減等を図りにくかった。
また、保護膜５９を、メサ溝５８を含む半導体ウェハ５２の上面全体に形成した後に、カソード電極５３形成予定領域の保護膜５９をエッチングしているので、カソード電極５３形成予定領域の縁に保護膜５９が残存してしまう場合があった。保護膜５９が残存した状態で、カソード電極５３を構成するアルミニウム膜をカソード電極５３形成予定領域上に形成すると、残存した保護膜５９上のアルミニウム膜が突起してしまう。この場合、アルミニウム膜の突起部が妨げとなって、アルミニウム膜の表面をエッチングしにくい。また、断面で見て、アルミニウム膜の縁とメサ溝５８の縁とが揃うようにアルミニウム膜の突出部をエッチングしにくい。このため、エッチングを精度良く行うことが困難であった。
従って、彼来の製造方法では、メサ型ダイオードの高い生産性を得られなかった。
一方、アルミニウム膜をまず半導体基板２上に形成した後に保護膜を形成すると、アルミニウム膜にダメージを与えないように、アルミニウム膜が劣化する温度以下の温度でガラスを焼成して保護膜５９を生成しなくてはならない。このため、特性の安定した保護膜５９を得られない。
本発明は、上記問題に鑑みてなされたものであり、生産性を向上させることができる半導体素子及びその製造方法を提供することを目的とする。
発明の開示
上記目的を達成するため、本発明の第１の観点にかかる半導体素子の製造方法は、半導体基板（２）と、前記半導体基板（２）の一方の主面の所定の領域に形成された電極（４）と、前記半導体基板（２）の一方の主面の外周に沿って該半導体基板（２）に形成されたメサ溝（９）と、前記メサ溝（９）の内面を被覆する保護膜（３）とを備えるメサ形状の半導体素子（１）の製造方法において、前記半導体基板（２）の一方の主面の所定の領域に、前記電極を構成する金属膜（１１）を形成し、前記金属膜（１１）をマスクとして、前記半導体基板（２）の一方の主面の外周に沿って前記メサ溝（９）を形成し、前記金属膜（１１）が劣化する温度よりも低い温度の熱によって硬化する材料を用いて、前記メサ溝（９）の内面を被覆するように前記保護膜（３）を形成し、前記保護膜（３）によって被覆された前記メサ溝（９）に沿って前記半導体基板（２）をダイシングする、ことを含んでいることを特徴とする。
この構成によれば、半導体基板の一方の主面の所定の領域に電極を構成する金属膜が形成された後、半導体基板の一方の主面に溝が形成され、金属膜が熱によって実質的なダメージを受ける温度よりも低い温度で硬化する材料から溝の内面を被覆する保護膜が形成される。このため、保護膜及び金属膜を形成するために複数回のエッチング工程を繰り返す必要がなくなる。従って、半導体素子の製造工程を簡略化することができ、半導体素子の生産性を向上させることができる。また、金属膜が劣化する温度よりも低い温度の熱によって硬化する材料を用いて保護膜を形成しているので、保護膜を形成によって金属膜に実質的なダメージを与えない。
前記の製造方法では、アルミニウムを用いて前記電極（４）を形成し、アルミニウムの融点よりも１００℃〜４００℃低い温度の熱によって硬化する材料を用いて前記保護膜（３）を形成するようにしてもよい。
前記の製造方法では、ポリイミド系樹脂から前記保護膜（３）を形成するようにしてもよい。
前記の課題を解決するため、本発明の第２の観点に係る半導体素子は、半導体基板（２）と、前記半導体基板（２）の一方の主面の所定の領域に形成された第１の電極（４）と、前記半導体基板（２）の他方の主面に形成された第２の電極（５）と、前記半導体基板（２）の一方の主面の外周に沿って該半導体基板（２）に形成されたメサ溝（９）と、前記メサ溝（９）の内面を被覆する保護膜（３）と、を備えるメサ型の半導体素子（１）において、前記第１の電極（４）は、金属膜（１１）から構成され、前記保護膜（３）は、前記金属膜（１１）が劣化する温度よりも低い温度の熱によって硬化する材料から構成される、ことを特徴とする。
この構成によれば、保護膜は金属膜が劣化する温度よりも低い温度の熱によって硬化する材料から構成されているので、保護膜形成の際に電極に実質的なダメージを与えることがなくなる。このため、電極が形成された後に保護膜を形成することができ、保護膜及び電極を形成するために複数回のエッチング工程を繰り返す必要がなくなる。従って、半導体素子の製造工程を簡略化することができ、半導体素子の生産性を向上させることができる。
前記メサ溝（９）は、前記第１の電極（４）を構成する金属膜（１１）をマスクとして用いて、前記半導体基板（２）の一方の主面をエッチングすることによって形成されたものであってもよい。
前記半導体基板（２）は、第１導電型の第１半導体領域（６）と、前記第１の半導体領域（６）との界面がｐｎ接合を形成する第２導電型の第２半導体領域（７）と、該第２の半導体領域（７）に接するとともに該第２半導体領域（７）よりも高濃度の第２導電型の第３半導体領域（８）とを備えるものであってもよい。
前記保護膜（３）は、前記第１の電極（４）を構成する金属膜の融点よりも１００℃〜４００℃低い温度の熱によって硬化する材料から構成されていてもよい。
前記第１の電極（４）は、アルミニウムから構成され、前記保護膜（３）は、２００℃〜５００℃の熱によって硬化する材料から構成されているものであってもよい。
前記保護膜（３）は、ポリイミド系樹脂から構成されているものであってもよい。
発明を実施するための最良の形態
以下、本発明の実施の形態に係る半導体素子及びその製造方法について、メサ型ダイオードを例とし、図面を参照して詳細に説明する。
図１に断面で示すように、メサ型ダイオード１は、半導体基板２と、保護膜３と、カソード電極４と、アノード電極５とを備える。
半導体基板２は、第１半導体領域６と、第２半導体領域７と、第３半導体領域８とを備える。半導体基板２のうち、第２半導体領域７と、第３半導体領域８とを除いた部分が、第１半導体領域６を構成している。
第１半導体領域６は、第１導電型、例えば、ｐ＋型の半導体領域から構成され、カソード領域として機能する。第１半導体領域６は、３０μｍ〜３００μｍ程度の厚さに形成されている。また、第１半導体領域６は、１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３程度の不純物濃度に形成されている。
第２半導体領域７は、第１半導体領域６の一方の主面に形成されている。第２半導体領域７は、第２導電型、例えば、ｎ−型の半導体領域から構成される。第２半導体領域７は、１０μｍ〜２００μｍ程度の厚さに形成されている。また、第２半導体領域７は、１×１０１２ｃｍ−３〜１×１０１８ｃｍ−３程度の不純物濃度に形成されている。従って、半導体基板２は、第２半導体領域７と第１半導体領域６との界面が形成するｐｎ接合を備える。
第３半導体領域８は、第２半導体領域７の上面に形成されている。第３半導体領域８は、第２半導体領域７よりもｎ型不純物濃度の高いｎ＋型の半導体領域から構成され、アノード領域として機能する。第３半導体領域８は、５０μｍ〜３００μｍ程度の厚さに形成されている。また、第３半導体領域８は、１×１０１７ｃｍ−３〜１×１０２２ｃｍ−３程度の不純物濃度に形成されている。
半導体基板２の上面には、傾斜溝（メサ溝）９が形成されている。メサ溝９は、半導体基板２の外周縁に沿った環状に形成されている。メサ溝９は、その底面で第１半導体領域６が露出するような深さを備える。このため、メサ溝９の側面及び底面で、第３半導体領域８、第２半導体領域７及び第１半導体領域６が露出し、さらに第１半導体領域６と第２半導体領域７とのｐｎ接合の端が露出している。このメサ溝９は、例えば、半導体基板２の上面側が縮径となる（末広がり状となる）ように、半導体基板２の上面から下面（他面）に向かって傾斜した形状に形成されている。従って、メサ型ダイオード１は、図１に示すような略台形の形状を有する。
保護膜３は、メサ溝９により露出した第１半導体領域６、第２半導体領域７及び第３半導体領域８を被覆するように、メサ溝９の側面および底面に形成されている。
保護膜３は、カソード電極４を構成する材料が熱によって劣化するよりも低い温度で硬化する材料から構成される。カソード電極４の材料が劣化する温度としては、例えば材料の融点が挙げられる。そこで、保護膜３は、カソード電極４を構成する材料の融点よりも、１００℃〜４００℃低い温度の熱によって硬化する材料から構成されると好ましい。例えば、カソード電極４がアルミニウムから構成されるとする。この場合、保護膜３は、ポリイミド系樹脂から構成されるとよい。ポリイミド系樹脂は、アルミニウムの融点（６００℃程度）よりも低い温度（２００℃〜５００℃程度）の熱処理によって樹脂中に含まれる溶剤が揮発し、収縮して熱硬化することができる。さらに、ポリイミド系樹脂は、２００℃〜５００℃の温度での熱硬化により、比較的硬質、かつ緻密な樹脂膜を形成することができる。このため、ポリイミド系樹脂を保護膜３の材料として用いれば、カソード電極４を構成するアルミニウム膜に、熱による実質的なダメージ等を与えない。このようなことから、本実施の形態では、保護膜３の材料に、ポリイミド系樹脂を用いるものとする。
カソード電極４は、アルミニウム膜等の金属膜から構成される。カソード電極４は、半導体基板２の一方の主面に形成されている。
アノード電極５は、例えば、チタン、ニッケル、パラジウム及び銀が順次蒸着された金属膜から構成される。アノード電極５は、半導体基板２の他方の主面に形成されている。
次に、以上のような構成を有するメサ型ダイオード１を製造する手順について、図２（ａ）〜（ｇ）を参照して詳細に説明する。なお、以下に示す手順は一例であり、同様の結果が得られるのであれば、いかなる手順であっても差し支えない。
まず、ｐ＋型の半導体基板２に、エピタキシャル成長方法、熱拡散方法等によって、図２（ａ）に示すように、ｎ−型の半導体領域（第２半導体領域７）及びｎ＋型の半導体領域（第３半導体領域８）を形成する。半導体基板２のうち、第２半導体領域７と第３半導体領域８とを除いた部分が、第１半導体領域６を構成している。本実施の形態では、第１半導体領域６、第２半導体領域７、第３半導体領域８の厚さを、それぞれ、１００μｍ、４０μｍ、１００μｍとし、半導体基板２全体の厚さを２４０μｍとした。
次に、真空蒸着等によって、図２（ｂ）に示すように、半導体基板２の一方の主面にアルミニウム膜１１を形成する。このアルミニウム膜１１は、後に形成するカソード電極４を構成する。本実施の形態では、アルミニウム膜１１の厚さを８μｍとした。
続いて、半導体基板２の他方の主面に例えばアルミニウムを真空蒸着することにより、図２（ｂ）に示すように、アルミニウム膜１２を形成する。このアルミニウム膜１２は、後述するテープ部材を第１半導体領域６の他方の主面に貼着したときに、第１半導体領域６の他方の主面の汚染を防止するためのものである。アルミニウム膜１２の厚さは、１μｍ〜１０μｍ程度が好ましく、本実施の形態では、例えば、２μｍとした。
続いて、ナイロンメッシュマスク等を使用するスクリーン技術等を用いて耐酸性インクをアルミニウム膜１１上に印刷することにより、図２（ｃ）に示すように、アルミニウム膜１１上にエッチング用マスク１３を形成する。エッチング用マスク１３は、メサ溝９を形成する領域（メサ溝形成予定領域）に対応する部分に開口１３ａを有しており、アルミニウム膜１１のメサ溝形成予定領域は、開口１３ａを通じて露出している。開口１３ａは、平面的に見ると、半導体基板２の一方の主面に網目状に形成されている。このため、エッチング用マスク１３は、半導体基板２の一方の主面に島状に形成されている。
次に、エッチング用マスク１３をマスクとして用いて、図２（ｄ）に示すように、アルミニウム膜１１のうち、エッチング用マスク１３に被覆されていない開口１３ａに対応する部分をエッチングする。すなわちアルミニウム膜１１のうち、メサ溝形成予定領域に対応する部分を除去する。アルミニウム用エッチング液には、王水（Ａｑｕａ Ｒｅｇｉａ）等を用いた。
また、アルミニウム膜１２の下面（半導体基板２の他方の主面に接していない面）に、テープ部材１４を貼着する。
続いて、エッチング用マスク１３及びアルミニウム膜１１をマスクとして用いて、開口１３ａを介してメサ溝形成予定領域をエッチングし、図２（ｅ）に示すように、断面がＵ字状のメサ溝９を形成する。かつ、メサ溝９を、平面的に見て半導体基板２の外周縁に沿った環状に形成する。エッチング液には、硝酸、弗酸、酢酸及び硫酸の混合液を用いた。本実施の形態では、メサ溝９の深さを１６０μｍとした。この結果、メサ溝９の側面で第３半導体領域８、第２半導体領域７、第１半導体領域６及び第２半導体領域７と第１半導体領域６とのｐｎ接合が露出する。また、メサ溝９の底面で８０μｍの厚さの第１半導体領域６が残存する。
次に、図２（ｅ）に示すアルミニウム膜１１の、メサ溝９の縁から突出する部分を、エッチングによって、図２（ｆ）に示すように、断面で見て、アルミニウム膜１１の縁とメサ溝９の縁とが揃うように除去する。また、カソード電極４上に形成されたエッチング用マスク１３を除去する。さらに、アルミニウム膜１２の下面に貼着されたテープ部材１４を除去する。
続いて、図２（ｇ）に示すように、保護膜３を、メサ溝９の内面を被覆するように形成する。保護膜３の材料として、例えばポリイミド系樹脂を用いると、２００℃〜５００℃程度の温度で保護膜３を形成することができる。
より詳細に説明すると、まず、ディスペンサ型の塗布器等を用いて、メサ溝９の内面に流動性を有するポリイミド系樹脂を塗布する。塗布したポリイミド系樹脂を硬化させて保護膜３を形成するため、この樹脂に３５０℃の温度で６０分間の熱処理を施す。ポリイミド系樹脂は、２００℃〜５００℃程度の温度の熱処理によって、樹脂中に含まれる溶剤が揮発するとともに樹脂のイミド結合が促進し、比較的硬質でかつ緻密な樹脂膜（保護膜３）を形成する。
なお、この工程において、熱処理によってポリイミド系樹脂だけでなく、アルミニウム膜１１等も加熱されるが、このような範囲の温度では、アルミニウム膜１１に実質的なダメージが生じることはない。
次に、アルミニウム膜１１の表面をライトエッチングし、アルミニウム膜１１から構成されるカソード電極４を形成する。また、アルミニウム膜１２を除去し、半導体基板２の他方の主面にチタン、ニッケル、パラジウム及び銀を順次真空蒸着し、アノード電極５を形成する。最後に、メサ溝９に沿って半導体基板２をダイシングする。
以上の工程を経て、本実施の形態のメサ型ダイオード１が形成される。
以上説明したように、本実施の形態によれば、カソード電極４を構成するアルミニウム膜１１を形成したうえで、アルミニウム膜１１をマスクとして用いて半導体基板２をエッチングし、メサ溝９を形成する。これにより、保護膜３及びカソード電極４を形成するために従来技術のように複数回のエッチング工程を繰り返す必要がなくなる。
また、本実施の形態では、アルミニウム膜１１を形成した後、保護膜３を形成しているので、従来技術のように保護膜３がカソード電極形成予定領域の縁に残存する、といった問題が生じなくなる。アルミニウム膜１１を先に形成できるので、上述したように、アルミニウム膜１１の縁とメサ溝９の縁とをエッチングによって揃えやすい。このため、本実施の形態では、従来技術と比べてカソード電極４を形成するためのエッチングを精度良く行える。
従って、本実施の形態では、従来より生産性が向上したメサ型ダイオードを形成できる。
さらに、本実施の形態では、カソード電極４を構成するアルミニウム膜１１が劣化する温度よりも低い温度の熱によってメサ溝９を被覆する保護膜３を形成している。このため、本実施の形態では、熱によってアルミニウム膜１１に実質的なダメージが生じにくい。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。例えば、上記実施の形態では、カソード電極４を構成する金属膜が熱によって劣化する温度を、融点を例にして説明した。しかし、金属膜が熱によって劣化する温度は、融点に限定されず、金属膜の性質（例えば抵抗率）を実質的に変化させる温度であれば何でもよい。
上記実施の形態では、保護膜３にポリイミド系樹脂を用いた場合を例として説明した。しかし、これに限定されず、保護膜３を構成する材料は、カソード電極４を構成する材料の膜質が変化する温度より低い温度で保護膜３を形成可能なものであれば何でもよい。すなわち、保護膜３の材料は、カソード電極４を構成する材料に実質的なダメージを生じることがない温度で熱処理可能なものであれば何でもよい。この場合、カソード電極４を構成する材料によって、保護膜３を構成する材料を適宜変更するとよい。
また、上記実施の形態では、第１半導体領域６の他方の主面にテープ部材１４（及びアルミニウム膜１２）を形成した場合を例として説明したが、テープ部材１４（及びアルミニウム膜１２）を形成しなくてもよい。この場合には、メサ型ダイオード１の製造工程を上記実施の形態のものと比較して簡単にすることができ、さらに生産性が向上したメサ型ダイオードを提供することが可能となる。
さらには、上記実施の形態では、ディスペンサ型の塗布器を用いて、ポリイミド系樹脂をメサ溝９に塗布した場合を例にして説明したが、これに限定されず、各種の手法を用いてポリイミド系樹脂をメサ溝９に塗布しても差し支えない。
上記実施の形態の半導体素子は、メサ型ダイオードに限定されず、メサ型トランジスタ等の他の任意のメサ型半導体素子であってもよい。この場合、メサ型トランジスタは、例えば図３に示す構成を有するとよい。図示するメサ型トランジスタ１ａは、ｐ型半導体領域２１とｎ型半導体領域２２とを除いて、図１に示す構成と同一の構成を有する。
上記実施の形態では、真空蒸着によってカソード電極４を構成するアルミニウム膜１１を半導体基板２の一方の主面に形成した。しかし、これに限定されず、例えばスパッタリングによってアルミニウム膜１１を半導体基板２の一方の主面に形成してもよい。
以上説明したように、本発明によれば、半導体素子の生産性を向上させることができる半導体素子及びその製造方法を提供することが可能となる。
なお、本発明は、２００２年３月８日に出願された日本国特許出願２００２−６３１７３号に基づき、本明細書中にその明細書、特許請求の範囲、図面全体を取り込むものとする。
産業上の利用の可能性
本発明は、メサ型の半導体素子に利用可能である。
【図面の簡単な説明】
図１は、本発明の実施の形態に係るメサ型ダイオードの構成を示す断面図である。
図２（ａ）〜（ｇ）は、本発明の実施の形態に係るメサ型ダイオードの製造工程を説明するための断面図である。
図３は、本発明の実施の形態の半導体素子の変形例を示す断面図である。
図４は、従来のメサ型ダイオードの構成を示す断面図である。TECHNICAL FIELD The present invention relates to a semiconductor element and a manufacturing method thereof, and more particularly to a semiconductor element having a mesa groove and a manufacturing method thereof.
BACKGROUND ART A method is known in which an annular inclined groove (mesa groove) is formed along the outer peripheral surface of a semiconductor substrate to partition a semiconductor element and to make the semiconductor element have a relatively high breakdown voltage. Examples of the semiconductor element manufactured by such a method include a mesa diode (mesa diode). FIG. 4 shows a cross section of a general mesa diode.
As shown, the mesa diode 51 is formed on the semiconductor substrate 52, the cathode electrode 53 formed on one main surface (upper surface) of the semiconductor substrate 52, and the other main surface (lower surface) of the semiconductor substrate. And an anode electrode 54. The semiconductor substrate 52 includes ap + type semiconductor region 55 that forms an anode region, and an n − type semiconductor region 56 and an n + type semiconductor region 57 that form a cathode region. A mesa groove 58 is formed on the upper surface of the semiconductor substrate 52 so that the p + type semiconductor region 55, the n − type semiconductor region 56, the n + type semiconductor region 57, and the pn junction are exposed. A protective film 59 made of glass or the like is formed on the surface of the mesa groove 58, and the semiconductor regions 55 to 57 exposed by the mesa groove 58 are covered with the protective film 59.
The mesa type diode having such a structure has been conventionally manufactured by the procedure described below, for example.
First, the upper surface of the semiconductor substrate (semiconductor wafer) 52 on which the p + type semiconductor region 55, the n − type semiconductor region 56 and the n + type semiconductor region 57 are formed is etched to form a mesa groove 58 having a U-shaped cross section. To do. Next, after coating the entire upper surface of the semiconductor wafer 52 including the mesa groove 58 with glass, the coated glass is baked. As a result, a glass film is formed, and the upper surface of the semiconductor wafer 52 is covered with the formed glass film.
Subsequently, the glass film in the region where the cathode electrode 53 is to be formed on the n + type semiconductor region 57 is etched and removed to form a protective film 59 that covers the surface of the mesa groove 58. Next, for example, an aluminum film is formed by vacuum vapor deposition or the like on the portion where the glass film is removed by etching. The surface of the aluminum film is etched to form the cathode electrode 53 from the aluminum film. Further, for example, titanium, nickel, palladium and silver are sequentially vacuum-deposited on the lower surface of the semiconductor wafer 52 to form the anode electrode 54. Then, the semiconductor wafer 52 is diced along the mesa groove 58.
The protective film 59 covering the mesa groove 58 is liable to cause dielectric breakdown or the like unless the electrical/physical properties are stable. Therefore, in the conventional manufacturing process, in order to prevent the dielectric breakdown of the protective film 59 from occurring easily, the glass applied to the mesa groove 58 is fired at, for example, about 700° C. to form a glass film (protective film 59), and the protective film 59 is protected. The characteristics of the film 59 were stabilized.
At such a temperature, the material (for example, aluminum) forming the cathode electrode 53 may be deteriorated by heat. Examples of the temperature at which the material of the cathode electrode 53 deteriorates include the melting point of the material. Since the melting point of the aluminum film forming the cathode electrode 53 is about 660° C., if the protective film 59 is formed by baking after forming the aluminum film on one main surface of the semiconductor substrate 52, the aluminum film is heated to a temperature equal to or higher than the melting point. It will be heated. At temperatures above the melting point, the aluminum film is prone to substantial damage. Therefore, in the conventional manufacturing process, in order to prevent the aluminum film from being substantially damaged, the protective film 59 covering the mesa groove 9 is first formed, and then the cathode electrode 53 is formed.
However, in the manufacturing method of such a procedure, the manufacturing process is relatively complicated because a plurality of etching processes are required when forming the protective film 59 and the cathode electrode 53. Also, it was difficult to reduce costs.
Further, since the protective film 59 in the region where the cathode electrode 53 is to be formed is etched after the protective film 59 is formed over the entire upper surface of the semiconductor wafer 52 including the mesa groove 58, the edge of the region where the cathode electrode 53 is to be formed is protected. The film 59 may remain. When the aluminum film forming the cathode electrode 53 is formed on the region where the cathode electrode 53 is to be formed with the protective film 59 remaining, the remaining aluminum film on the protective film 59 is projected. In this case, the protrusion of the aluminum film interferes with the etching of the surface of the aluminum film. Also, when viewed in cross section, it is difficult to etch the protruding portion of the aluminum film so that the edge of the aluminum film is aligned with the edge of the mesa groove 58. Therefore, it is difficult to perform the etching with high accuracy.
Therefore, the conventional manufacturing method cannot obtain high productivity of the mesa type diode.
On the other hand, when the protective film is formed after the aluminum film is first formed on the semiconductor substrate 2, the glass is fired at a temperature equal to or lower than the temperature at which the aluminum film is deteriorated to form the protective film 59 so as not to damage the aluminum film. I have to do it. Therefore, the protective film 59 having stable characteristics cannot be obtained.
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor element capable of improving productivity and a method of manufacturing the same.
DISCLOSURE OF THE INVENTION In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect of the present invention provides a semiconductor substrate (2) and a semiconductor substrate (2) formed on a predetermined region of one main surface thereof. The formed electrode (4), the mesa groove (9) formed in the semiconductor substrate (2) along the outer periphery of one main surface of the semiconductor substrate (2), and the inner surface of the mesa groove (9). In a method of manufacturing a mesa-shaped semiconductor element (1) including a protective film (3) for covering, a metal film (11) forming the electrode in a predetermined region of one main surface of the semiconductor substrate (2). And using the metal film (11) as a mask to form the mesa groove (9) along the outer periphery of one main surface of the semiconductor substrate (2), and the temperature at which the metal film (11) deteriorates. The protective film (3) is formed so as to cover the inner surface of the mesa groove (9) using a material that is hardened by heat at a lower temperature, and the mesa groove covered by the protective film (3) is formed. (9) dicing the semiconductor substrate (2).
According to this configuration, after the metal film forming the electrode is formed in a predetermined region on one main surface of the semiconductor substrate, the groove is formed on one main surface of the semiconductor substrate, and the metal film is substantially heated by the heat. A protective film that covers the inner surface of the groove is formed from a material that cures at a temperature lower than the temperature at which it is damaged. Therefore, it is not necessary to repeat the etching process a plurality of times to form the protective film and the metal film. Therefore, the manufacturing process of the semiconductor element can be simplified and the productivity of the semiconductor element can be improved. Further, since the protective film is formed using a material that is hardened by heat at a temperature lower than the temperature at which the metal film deteriorates, the formation of the protective film does not substantially damage the metal film.
In the above manufacturing method, the electrode (4) is formed by using aluminum, and the protective film (3) is formed by using a material that is hardened by heat at a temperature lower by 100° C. to 400° C. than the melting point of aluminum. You can
In the above manufacturing method, the protective film (3) may be formed of a polyimide resin.
In order to solve the aforementioned problems, a semiconductor element according to a second aspect of the present invention is a semiconductor substrate (2) and a first substrate formed on a predetermined region of one main surface of the semiconductor substrate (2). The electrode (4), the second electrode (5) formed on the other main surface of the semiconductor substrate (2), and the semiconductor substrate (2) along the outer periphery of the one main surface of the semiconductor substrate (2). In the mesa type semiconductor device (1) including the mesa groove (9) formed in 2) and the protective film (3) covering the inner surface of the mesa groove (9), the first electrode (4) ) Is composed of a metal film (11), and the protective film (3) is composed of a material that is cured by heat at a temperature lower than the temperature at which the metal film (11) deteriorates. ..
According to this structure, since the protective film is made of a material that is hardened by heat at a temperature lower than the temperature at which the metal film is deteriorated, the electrode is not substantially damaged when the protective film is formed. Therefore, the protective film can be formed after the electrode is formed, and it is not necessary to repeat the etching process a plurality of times to form the protective film and the electrode. Therefore, the manufacturing process of the semiconductor element can be simplified and the productivity of the semiconductor element can be improved.
The mesa groove (9) is formed by etching one main surface of the semiconductor substrate (2) using the metal film (11) forming the first electrode (4) as a mask. May be
The semiconductor substrate (2) has a second conductivity type second semiconductor region (6) in which an interface between the first conductivity type first semiconductor region (6) and the first semiconductor region (6) forms a pn junction. 7) and a third semiconductor region (8) of the second conductivity type which is in contact with the second semiconductor region (7) and has a higher concentration than that of the second semiconductor region (7). ..
The protective film (3) may be made of a material that is hardened by heat at a temperature 100° C. to 400° C. lower than the melting point of the metal film forming the first electrode (4).
The first electrode (4) may be made of aluminum, and the protective film (3) may be made of a material that is hardened by heat of 200°C to 500°C.
The protective film (3) may be made of a polyimide resin.
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a semiconductor element and a method for manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the drawings, using a mesa diode as an example.
As shown in a cross section in FIG. 1, the mesa diode 1 includes a semiconductor substrate 2, a protective film 3, a cathode electrode 4, and an anode electrode 5.
The semiconductor substrate 2 includes a first semiconductor region 6, a second semiconductor region 7, and a third semiconductor region 8. The portion of the semiconductor substrate 2 excluding the second semiconductor region 7 and the third semiconductor region 8 constitutes the first semiconductor region 6.
The first semiconductor region 6 is composed of a semiconductor region of the first conductivity type, for example, p + type, and functions as a cathode region. The first semiconductor region 6 is formed with a thickness of approximately 30 μm to 300 μm. The first semiconductor region 6 is formed to have an impurity concentration of about 1×10 16 cm −3 to 1×10 21 cm −3 .
The second semiconductor region 7 is formed on one main surface of the first semiconductor region 6. The second semiconductor region 7 is composed of a semiconductor region of the second conductivity type, for example, n − type. The second semiconductor region 7 is formed with a thickness of about 10 μm to 200 μm. The second semiconductor region 7 is formed to have an impurity concentration of about 1×10 12 cm −3 to 1×10 18 cm −3 . Therefore, the semiconductor substrate 2 has a pn junction formed by the interface between the second semiconductor region 7 and the first semiconductor region 6.
The third semiconductor region 8 is formed on the upper surface of the second semiconductor region 7. The third semiconductor region 8 is composed of an n + type semiconductor region having an n type impurity concentration higher than that of the second semiconductor region 7, and functions as an anode region. The third semiconductor region 8 is formed with a thickness of about 50 μm to 300 μm. Further, the third semiconductor region 8 is formed with an impurity concentration of about 1×10 17 cm −3 to 1×10 22 cm −3 .
An inclined groove (mesa groove) 9 is formed on the upper surface of the semiconductor substrate 2. The mesa groove 9 is formed in an annular shape along the outer peripheral edge of the semiconductor substrate 2. The mesa groove 9 has a depth such that the first semiconductor region 6 is exposed at the bottom surface thereof. Therefore, the third semiconductor region 8, the second semiconductor region 7, and the first semiconductor region 6 are exposed at the side surface and the bottom surface of the mesa groove 9, and the pn junction between the first semiconductor region 6 and the second semiconductor region 7 is further formed. The edges are exposed. The mesa groove 9 is formed, for example, in a shape that is inclined from the upper surface of the semiconductor substrate 2 toward the lower surface (other surface) so that the diameter of the upper surface of the semiconductor substrate 2 is reduced (becomes wider toward the end). Therefore, the mesa diode 1 has a substantially trapezoidal shape as shown in FIG.
The protective film 3 is formed on the side surface and the bottom surface of the mesa groove 9 so as to cover the first semiconductor region 6, the second semiconductor region 7, and the third semiconductor region 8 exposed by the mesa groove 9.
The protective film 3 is composed of a material that cures at a temperature lower than that of the material forming the cathode electrode 4 that is deteriorated by heat. The temperature at which the material of the cathode electrode 4 deteriorates is, for example, the melting point of the material. Therefore, the protective film 3 is preferably made of a material that is hardened by heat at a temperature 100° C. to 400° C. lower than the melting point of the material forming the cathode electrode 4. For example, assume that the cathode electrode 4 is made of aluminum. In this case, the protective film 3 may be made of polyimide resin. The polyimide-based resin can be thermally cured by shrinking the solvent contained in the resin by heat treatment at a temperature (about 200° C. to 500° C.) lower than the melting point of aluminum (about 600° C.) and shrinking. Furthermore, the polyimide resin can form a relatively hard and dense resin film by thermosetting at a temperature of 200° C. to 500° C. Therefore, if the polyimide resin is used as the material of the protective film 3, the aluminum film forming the cathode electrode 4 is not substantially damaged by heat. For this reason, in the present embodiment, the polyimide resin is used as the material of the protective film 3.
The cathode electrode 4 is composed of a metal film such as an aluminum film. The cathode electrode 4 is formed on one main surface of the semiconductor substrate 2.
The anode electrode 5 is composed of, for example, a metal film in which titanium, nickel, palladium, and silver are sequentially deposited. The anode electrode 5 is formed on the other main surface of the semiconductor substrate 2.
Next, a procedure for manufacturing the mesa type diode 1 having the above configuration will be described in detail with reference to FIGS. The procedure described below is an example, and any procedure may be used as long as the same result can be obtained.
First, as shown in FIG. 2A, an n − type semiconductor region (second semiconductor region 7) and an n + type semiconductor region are formed on the p + type semiconductor substrate 2 by an epitaxial growth method, a thermal diffusion method, or the like. (Third semiconductor region 8) is formed. The portion of the semiconductor substrate 2 excluding the second semiconductor region 7 and the third semiconductor region 8 constitutes the first semiconductor region 6. In the present embodiment, the thicknesses of the first semiconductor region 6, the second semiconductor region 7, and the third semiconductor region 8 are 100 μm, 40 μm, and 100 μm, respectively, and the thickness of the entire semiconductor substrate 2 is 240 μm.
Next, as shown in FIG. 2B, an aluminum film 11 is formed on one main surface of the semiconductor substrate 2 by vacuum vapor deposition or the like. The aluminum film 11 constitutes the cathode electrode 4 which will be formed later. In the present embodiment, the thickness of the aluminum film 11 is 8 μm.
Then, aluminum is vacuum-deposited on the other main surface of the semiconductor substrate 2 to form an aluminum film 12, as shown in FIG. 2B. The aluminum film 12 is for preventing contamination of the other main surface of the first semiconductor region 6 when a tape member described later is attached to the other main surface of the first semiconductor region 6. The thickness of the aluminum film 12 is preferably about 1 μm to 10 μm, and is 2 μm in this embodiment.
Subsequently, an acid-resistant ink is printed on the aluminum film 11 by using a screen technique using a nylon mesh mask or the like to form an etching mask 13 on the aluminum film 11 as shown in FIG. 2C. Form. The etching mask 13 has an opening 13a in a portion corresponding to a region where the mesa groove 9 is to be formed (mesa groove forming planned region), and the mesa groove forming planned region of the aluminum film 11 is exposed through the opening 13a. There is. The opening 13 a is formed in a mesh shape on one main surface of the semiconductor substrate 2 when seen in a plan view. Therefore, the etching mask 13 is formed in an island shape on one main surface of the semiconductor substrate 2.
Next, using the etching mask 13 as a mask, as shown in FIG. 2D, the portion of the aluminum film 11 corresponding to the opening 13a not covered with the etching mask 13 is etched. That is, the portion of the aluminum film 11 corresponding to the mesa groove formation planned region is removed. As the etching liquid for aluminum, aqua regia (Aqua Regia) or the like was used.
Further, the tape member 14 is attached to the lower surface of the aluminum film 12 (the surface not in contact with the other main surface of the semiconductor substrate 2).
Then, using the etching mask 13 and the aluminum film 11 as a mask, the region for forming the mesa groove is etched through the opening 13a, and as shown in FIG. 2E, the mesa groove 9 having a U-shaped cross section is formed. To form. In addition, the mesa groove 9 is formed in an annular shape along the outer peripheral edge of the semiconductor substrate 2 when seen in a plan view. As the etching solution, a mixed solution of nitric acid, hydrofluoric acid, acetic acid and sulfuric acid was used. In the present embodiment, the depth of the mesa groove 9 is 160 μm. As a result, the third semiconductor region 8, the second semiconductor region 7, the first semiconductor region 6, and the pn junction between the second semiconductor region 7 and the first semiconductor region 6 are exposed on the side surface of the mesa groove 9. Further, the first semiconductor region 6 having a thickness of 80 μm remains on the bottom surface of the mesa groove 9.
Next, the portion of the aluminum film 11 shown in FIG. 2E protruding from the edge of the mesa groove 9 is etched to form an edge of the aluminum film 11 when viewed in a cross section as shown in FIG. It is removed so that the edge of the mesa groove 9 is aligned. Further, the etching mask 13 formed on the cathode electrode 4 is removed. Further, the tape member 14 attached to the lower surface of the aluminum film 12 is removed.
Subsequently, as shown in FIG. 2G, the protective film 3 is formed so as to cover the inner surface of the mesa groove 9. If a polyimide resin, for example, is used as the material of the protective film 3, the protective film 3 can be formed at a temperature of about 200° C. to 500° C.
More specifically, first, a polyimide resin having fluidity is applied to the inner surface of the mesa groove 9 using a dispenser type applicator or the like. In order to cure the applied polyimide resin to form the protective film 3, the resin is heat-treated at a temperature of 350° C. for 60 minutes. The polyimide-based resin is heat-treated at a temperature of about 200° C. to 500° C., so that the solvent contained in the resin is volatilized and the imide bond of the resin is promoted to form a relatively hard and dense resin film (protective film 3). Form.
In this step, not only the polyimide resin but also the aluminum film 11 and the like are heated by the heat treatment, but the aluminum film 11 is not substantially damaged at a temperature in such a range.
Next, the surface of the aluminum film 11 is light-etched to form the cathode electrode 4 composed of the aluminum film 11. Further, the aluminum film 12 is removed, and titanium, nickel, palladium and silver are sequentially vacuum-deposited on the other main surface of the semiconductor substrate 2 to form the anode electrode 5. Finally, the semiconductor substrate 2 is diced along the mesa groove 9.
Through the above steps, the mesa diode 1 of this embodiment is formed.
As described above, according to the present embodiment, after forming aluminum film 11 that constitutes cathode electrode 4, semiconductor substrate 2 is etched using aluminum film 11 as a mask to form mesa groove 9. .. As a result, it is not necessary to repeat the etching process a plurality of times as in the prior art in order to form the protective film 3 and the cathode electrode 4.
Further, in the present embodiment, since the protective film 3 is formed after the aluminum film 11 is formed, there arises a problem that the protective film 3 remains at the edge of the region where the cathode electrode is to be formed as in the conventional technique. Disappear. Since the aluminum film 11 can be formed first, the edge of the aluminum film 11 and the edge of the mesa groove 9 can be easily aligned by etching, as described above. Therefore, in the present embodiment, etching for forming the cathode electrode 4 can be performed more accurately than in the conventional technique.
Therefore, in the present embodiment, it is possible to form a mesa diode with improved productivity as compared with the conventional one.
Further, in the present embodiment, the protective film 3 that covers the mesa groove 9 is formed by heat at a temperature lower than the temperature at which the aluminum film 11 that constitutes the cathode electrode 4 deteriorates. Therefore, in the present embodiment, the aluminum film 11 is unlikely to be substantially damaged by heat.
It should be noted that the present invention is not limited to the above embodiment, and various modifications and applications are possible. For example, in the above embodiment, the temperature at which the metal film forming the cathode electrode 4 deteriorates due to heat has been described by taking the melting point as an example. However, the temperature at which the metal film deteriorates due to heat is not limited to the melting point, and may be any temperature at which the property (eg, resistivity) of the metal film is substantially changed.
In the above embodiment, the case where the polyimide resin is used for the protective film 3 has been described as an example. However, the material for forming the protective film 3 is not limited to this, and any material can be used as long as it can form the protective film 3 at a temperature lower than the temperature at which the film quality of the material forming the cathode electrode 4 changes. That is, the material of the protective film 3 may be any material as long as it can be heat-treated at a temperature at which the material forming the cathode electrode 4 is not substantially damaged. In this case, the material forming the protective film 3 may be appropriately changed depending on the material forming the cathode electrode 4.
Further, in the above embodiment, the case where the tape member 14 (and the aluminum film 12) is formed on the other main surface of the first semiconductor region 6 has been described as an example, but the tape member 14 (and the aluminum film 12) is formed. You don't have to. In this case, the manufacturing process of the mesa type diode 1 can be simplified as compared with that of the above-mentioned embodiment, and the mesa type diode with improved productivity can be provided.
Furthermore, in the above-described embodiment, the case where the polyimide resin is applied to the mesa groove 9 using the dispenser type applicator has been described as an example, but the present invention is not limited to this, and various methods may be used to apply the polyimide. There is no problem even if a system resin is applied to the mesa groove 9.
The semiconductor element of the above embodiment is not limited to the mesa type diode, but may be any other mesa type semiconductor element such as a mesa transistor. In this case, the mesa transistor preferably has the structure shown in FIG. The illustrated mesa transistor 1a has the same configuration as that shown in FIG. 1 except for a p-type semiconductor region 21 and an n-type semiconductor region 22.
In the above embodiment, the aluminum film 11 forming the cathode electrode 4 is formed on one main surface of the semiconductor substrate 2 by vacuum vapor deposition. However, the invention is not limited to this, and the aluminum film 11 may be formed on one main surface of the semiconductor substrate 2 by sputtering, for example.
As described above, according to the present invention, it is possible to provide a semiconductor device capable of improving the productivity of the semiconductor device and a manufacturing method thereof.
The present invention is based on Japanese Patent Application No. 2002-63173 filed on Mar. 8, 2002, and the specification, claims, and the entire drawing are incorporated into this specification.
Industrial Applicability The present invention can be applied to a mesa type semiconductor device.
[Brief description of drawings]
FIG. 1 is a sectional view showing the structure of a mesa diode according to an embodiment of the present invention.
2A to 2G are cross-sectional views for explaining the manufacturing process of the mesa type diode according to the embodiment of the present invention.
FIG. 3 is a sectional view showing a modified example of the semiconductor element according to the embodiment of the present invention.
FIG. 4 is a sectional view showing the structure of a conventional mesa diode.

Claims (9)

半導体基板（２）と、前記半導体基板（２）の一方の主面の所定の領域に形成された電極（４）と、前記半導体基板（２）の一方の主面の外周に沿って該半導体基板（２）に形成されたメサ溝（９）と、前記メサ溝（９）の内面を被覆する保護膜（３）とを備えるメサ形状の半導体素子（１）の製造方法において、
前記半導体基板（２）の一方の主面の所定の領域に、前記電極を構成する金属膜（１１）を形成し、
前記金属膜（１１）をマスクとして、前記半導体基板（２）の一方の主面の外周に沿って前記メサ溝（９）を形成し、
前記金属膜（１１）が劣化する温度よりも低い温度の熱によって硬化する材料を用いて、前記メサ溝（９）の内面を被覆するように前記保護膜（３）を形成し、
前記保護膜（３）によって被覆された前記メサ溝（９）に沿って前記半導体基板（２）をダイシングする、
ことを含んでいることを特徴とするメサ形状の半導体素子の製造方法。The semiconductor substrate (2), the electrode (4) formed in a predetermined region of one main surface of the semiconductor substrate (2), and the semiconductor along the outer periphery of the one main surface of the semiconductor substrate (2). A method of manufacturing a mesa-shaped semiconductor element (1) comprising a mesa groove (9) formed in a substrate (2) and a protective film (3) covering the inner surface of the mesa groove (9),
A metal film (11) forming the electrode is formed on a predetermined region of one main surface of the semiconductor substrate (2),
Using the metal film (11) as a mask, the mesa groove (9) is formed along the outer periphery of one main surface of the semiconductor substrate (2),
Forming a protective film (3) so as to cover the inner surface of the mesa groove (9) using a material that is hardened by heat at a temperature lower than the temperature at which the metal film (11) deteriorates;
Dicing the semiconductor substrate (2) along the mesa groove (9) covered with the protective film (3),
A method of manufacturing a mesa-shaped semiconductor element, comprising: アルミニウムを用いて前記電極（４）を形成し、アルミニウムの融点よりも１００℃〜４００℃低い温度の熱によって硬化する材料を用いて前記保護膜（３）を形成する、ことを特徴とする請求項１に記載の半導体素子の製造方法。The said electrode (4) is formed using aluminum, and the said protective film (3) is formed using the material hardened by the heat of 100 degreeC-400 degreeC lower than the melting point of aluminum. Item 2. A method of manufacturing a semiconductor device according to item 1. ポリイミド系樹脂から前記保護膜（３）を形成する、ことを特徴とする請求項２に記載の半導体素子の製造方法。The method for manufacturing a semiconductor element according to claim 2, wherein the protective film (3) is formed of a polyimide resin. 半導体基板、（２）と、前記半導体基板（２）の一方の主面の所定の領域に形成された第１の電極（４）と、前記半導体基板（２）の他方の主面に形成された第２の電極（５）と、前記半導体基板（２）の一方の主面の外周に沿って該半導体基板（２）に形成されたメサ溝（９）と、前記メサ溝（９）の内面を被覆する保護膜（３）と、を備えるメサ型の半導体素子（１）において、
前記第１の電極（４）は、金属膜（１１）から構成され、
前記保護膜（３）は、前記金属膜（１１）が劣化する温度よりも低い温度の熱によって硬化する材料から構成される、
ことを特徴とする半導体素子。A semiconductor substrate (2), a first electrode (4) formed in a predetermined region on one main surface of the semiconductor substrate (2), and a first electrode (4) formed on the other main surface of the semiconductor substrate (2). A second electrode (5), a mesa groove (9) formed in the semiconductor substrate (2) along the outer periphery of one main surface of the semiconductor substrate (2), and the mesa groove (9). In a mesa-type semiconductor element (1) including a protective film (3) covering an inner surface,
The first electrode (4) is composed of a metal film (11),
The protective film (3) is made of a material that is cured by heat at a temperature lower than the temperature at which the metal film (11) deteriorates.
A semiconductor device characterized by the above. 前記メサ溝（９）は、前記第１の電極（４）を構成する金属膜（１１）をマスクとして用いて、前記半導体基板（２）の一方の主面をエッチングすることによって形成されたものである、ことを特徴とする請求項４に記載の半導体素子。The mesa groove (9) is formed by etching one main surface of the semiconductor substrate (2) using the metal film (11) forming the first electrode (4) as a mask. The semiconductor device according to claim 4, wherein 前記半導体基板（２）は、第１導電型の第１半導体領域（６）と、前記第１の半導体領域（６）との界面がｐｎ接合を形成する第２導電型の第２半導体領域（７）と、該第２の半導体領域（７）に接するとともに該第２半導体領域（７）よりも高濃度の第２導電型の第３半導体領域（８）とを備える、ことを特徴とする請求項４に記載の半導体素子。The semiconductor substrate (2) has a second semiconductor region (6) of the first conductivity type and a second semiconductor region (2) of the second conductivity type in which an interface between the first semiconductor region (6) and the first semiconductor region (6) forms a pn junction. 7) and a third semiconductor region (8) of the second conductivity type which is in contact with the second semiconductor region (7) and has a higher concentration than that of the second semiconductor region (7). The semiconductor device according to claim 4. 前記保護膜（３）は、前記第１の電極（４）を構成する金属膜の融点よりも１００℃〜４００℃低い温度の熱によって硬化する材料から構成されている、ことを特徴とする請求項４に記載の半導体素子。The protective film (3) is made of a material that is hardened by heat at a temperature 100° C. to 400° C. lower than the melting point of the metal film forming the first electrode (4). Item 4. The semiconductor device according to item 4. 前記第１の電極（４）は、アルミニウムから構成され、
前記保護膜（３）は、２００℃〜５００℃の熱によって硬化する材料から構成されている、ことを特徴とする請求項７に記載の半導体素子。The first electrode (4) is made of aluminum,
The semiconductor element according to claim 7, wherein the protective film (3) is made of a material that is hardened by heat of 200°C to 500°C. 前記保護膜（３）は、ポリイミド系樹脂から構成されている、ことを特徴とする請求項８に記載の半導体素子。The semiconductor element according to claim 8, wherein the protective film (3) is made of a polyimide resin.
JP2003575416A 2002-03-08 2003-03-10 Semiconductor device and manufacturing method thereof Pending JPWO2003077306A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002063173 2002-03-08
JP2002063173 2002-03-08
PCT/JP2003/002787 WO2003077306A1 (en) 2002-03-08 2003-03-10 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JPWO2003077306A1 true JPWO2003077306A1 (en) 2005-07-07

Family

ID=27800182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003575416A Pending JPWO2003077306A1 (en) 2002-03-08 2003-03-10 Semiconductor device and manufacturing method thereof

Country Status (3)

Country Link
JP (1) JPWO2003077306A1 (en)
TW (1) TWI241028B (en)
WO (1) WO2003077306A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074172B2 (en) 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド Mesa type semiconductor device and manufacturing method thereof
JP2009158589A (en) 2007-12-25 2009-07-16 Sanyo Electric Co Ltd Mesa semiconductor device and method of manufacturing the method
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5047133B2 (en) 2008-11-19 2012-10-10 昭和電工株式会社 Manufacturing method of semiconductor device
DE102011112659B4 (en) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Surface mount electronic component
JP2014192500A (en) * 2013-03-28 2014-10-06 Shindengen Electric Mfg Co Ltd Method of manufacturing mesa type semiconductor device
CN108122755B (en) * 2017-12-21 2020-10-13 杭州赛晶电子有限公司 Preparation method of silicon core with grooved etched conical positive table top and silicon diode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067590A (en) * 1973-10-15 1975-06-06
JPS52139376A (en) * 1976-05-18 1977-11-21 Toshiba Corp Production of semiconductor device
JPS5565481A (en) * 1978-11-13 1980-05-16 Toshiba Corp Manufacture of high-frequency diode
JPS57167685A (en) * 1981-04-08 1982-10-15 Rohm Co Ltd Manufacture of diode
JP2001110799A (en) * 1999-10-04 2001-04-20 Sanken Electric Co Ltd Semiconductor element and manufacturing method therefor

Also Published As

Publication number Publication date
WO2003077306A1 (en) 2003-09-18
TW200415796A (en) 2004-08-16
TWI241028B (en) 2005-10-01

Similar Documents

Publication Publication Date Title
JP6265307B1 (en) Semiconductor device manufacturing method and semiconductor device
JPS5950567A (en) Manufacture of field effect transistor
US8637872B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPWO2003077306A1 (en) Semiconductor device and manufacturing method thereof
JP6150542B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2003069045A (en) Semiconductor device
JPS6235580A (en) Monolithic temperature compensation type voltage reference diode
JP4803523B2 (en) Semiconductor device and manufacturing method thereof
JPH0515311B2 (en)
JPS6156617B2 (en)
JP3489325B2 (en) Schottky barrier diode and method of manufacturing the same
JP2005079233A (en) Schottky diode and its manufacturing method
JPH0715896B2 (en) Method for manufacturing semiconductor device
JP2002184855A (en) Semiconductor element and its fabricating method
JPH0746734B2 (en) Semiconductor device
JPS5852830A (en) High withstand voltage semiconductor device and manufacture thereof
JPS63138772A (en) Schottky barrier type semiconductor device and manufacture thereof
JP2002009302A (en) Schottky barrier type semiconductor device and its manufacturing method
JPH0515312B2 (en)
JP2000058481A (en) Formation of electrode for compound semiconductor
JPS61124149A (en) Semiconductor device and manufacture thereof
JPS6118874B2 (en)
JPH01108726A (en) Manufacture of semiconductor device
JPS6210027B2 (en)
JPS6136935A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216