JPS647520Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、データの記憶に使用される消去可能
な読み出し専用メモリに関するものである。

従来、この種のメモリは、マイクロコンピユー
タのプログラム・メモリとして、命令が記憶され
マイクロコンピユータの実行とともに命令が読み
出され実行が行なわれている。

前述の命令読み出し方法は、マイクロコンピユ
ータが出力するアドレス情報をメモリ内の命令記
憶アドレスとして指定し、上記アドレス情報にも
とづき命令データを読み出す方法が取られてい
る。命令データの読み出し速度はマイクロコンピ
ユータの実行速度に関係するため高速を要求さ
れ、前述アドレス情報ならびに命令データは並列
に処理されている。

ところで、シングル・チツプ・マイクロコンピ
ユータでは、使用できる出力端子に制約があるた
め、従来のような並列にアドレス処理されるメモ
リでは、出力端子がメモリに使用されてしまい、
必要なＩ／Ｏ装置等を接続できなくなるために、
シングル・チツプ・マイクロコンピユータの機能
が十分に果たせないという欠点がある。

本考案の目的は、これらの欠点を解決するた
め、メモリの記憶アドレスとデータ部をシフトレ
ジスタによつて構成することにより、マイクロコ
ンピユータとのインタフエースを容易にしたとこ
ろの消去可能な読み出し専用メモリを提供するこ
とにある。

本考案のメモリは、データを記憶する位置を示
すアドレス部と、記憶されているデータの内容を
読み出すデータ部とをシフトレジスタで構成し、
且つ前記データ部に接続されアウトエネーブルに
よつて制御されるトライステートバツフアと前記
アドレス部に接続されラツチ・ストローブによつ
て制御されるラツチとにより、シフト・データか
らアドレスをシリアルインし、また前記シフト・
データへ記憶データをシリアルアウトするように
構成される。

かくして本考案では、メモリを従来のように命
令の記憶でなくデータの記憶に使用し、読み出し
速度としては高速を要求されないような、例えば
マイクロコンピユータの中でもプログラム・メモ
リを内蔵したシングル・チツプ・マイクロコンピ
ユータのデータ記憶として使用される場合に特に
有効となるメモリが得られる。

以下図面を用い本考案について詳しく説明す
る。

第１図は本考案の一実施例を示すブロツク図で
ある。１，２はシフト・レジスタ、３はラツチ、
４はメモリ、５はシフト・データ、６はシフト・
クロツク、７はラツチ・ストローブ、８はアウ
ト・エネーブル、９はアンド・ゲート、１０はト
ライ・ステート・バツフアである。

次に、第１図の実施例の動作を順に説明する。

シフト・レジスタ１はメモリのアドレスを示す
レジスタで、シリアル・データ５をパラレルに変
換し、ラツチ３に出力する。シフト・レジスタ２
はメモリ４のデータをパラレルに変換しシフト・
データ５に出力する。シフト・レジスタ１，２と
もシフト・クロツク６で１ビツトずつシフトしシ
フト・データ５に順に出力するが、シフト・レジ
スタ１，２の初換はアウト・エネーブル８によつ
て制御する。すなわち、シフト・レジスタ１にシ
フト・データ５を入力する場合は、アウト・エネ
ーブル８を論理“１”にしてアンド・ゲート９を
アクテイブにする。この時トライ・ステート・バ
ツフア１０はノンアクテイブになり、ハイインピ
ーダンスになるのでシフト・レジスタ２からは出
力されない。シフト・レジスタ１にシフト・クロ
ツク６によつて入力されたデータはラツチ３でラ
ツチ・ストローブ７によつてラツチされる。

これでメモリのアドレスが決まり、メモリ４か
ら前記アドレスに記憶されているデータがシフ
ト・レジスタ２に出力される。従つて、必要アド
レスビツト数だけ入力したのち、ラツチ・ストロ
ーブ７を制御する。

ラツチ・ストローブ７によつてアドレスがラツ
チされるとメモリ４から記憶データが出力され
る。メモリ４からシフト・レジスタ２に出力され
たデータは、パラレルからシリアルに変換され
る。

メモリのデータを読み出すには、まずアウト・
エネーブル８を論理“０”にして、トライ・ステ
ート・バツフア１０をアクテイブに、またアン
ド・ゲート９をノン・アクテイブにする。シフ
ト・クロツク６を入力することでシフト・データ
５にはシフト・レジスタ２からのデータが出力さ
れる。

以上詳しく説明したように、メモリのアドレス
部とデータ部をシフト・レジスタで構成すること
によつて、マイクロコンピユータとインタフエー
スがパラレルからシリアルに変更でき、従来シン
グル・チツプ・マイクロコンピユータなどでイン
タフエースした場合、10本〜20本のＩ／Ｏポート
を必要としていたものが、本考案の実施例では４
本ですむことになる。これによつてシングル・チ
ツプ・マイクロコンピユータのＩ／Ｏポートを他
の処理に生かすことができ、マイクロコンピユー
タの能力を大幅に増大することができる。

又、本考案のメモリを例えば電話料金データ、
無線の周波数帯のデータ等に使用すれば、システ
ムに対する仕様が変更になつた場合でも容易に対
応でき、またシングル・チツプ・マイクロコンピ
ユータを使用するので価格的な利点も得られる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図で
ある。 １，２……シフト・レジスタ、３……ラツチ、
４……メモリ、５……シフト・データ、６……シ
フト・クロツク、７……ラツチ・ストローブ、８
……アウト・エネーブル、９……アンド・ゲー
ト、１０……トライステート・バツフア。

Claims (1)

【実用新案登録請求の範囲】
1. データを記憶する位置を示すアドレス部と、記
   憶されているデータの内容を読み出すデータ部と
   をシフトレジスタで構成し、且つ前記データ部に
   接続されアウトエネーブルによつて制御されるト
   ライステートバツフアと前記アドレス部に接続さ
   れラツチ・ストローブによつて制御されるラツチ
   とにより、シフト・データからアドレスをシリア
   ルインし、また前記シフト・データへ記憶データ
   をシリアルアウトすることを特徴とする消去可能
   な読み出し専用メモリ。