JPS64744B2 - - Google Patents

Description

請求の範囲 １ 光学バーコード・リーダに使用し、バー及び
スペースで表わした複数のキヤラクタを含むバー
コードをデコードするシステムにおいて、 前記バーコードの隣り合うバーとスペース間の
遷移を表わす１群の遷移信号（、）を
発生する遷移信号発生手段２０と、 隣り合う前記遷移信号間の間隔を表わすバイナ
リ・カウントを発生するカウント手段８８と、 前記カウント手段８８に接続され、連続的なバ
イナリ・カウント間を比較し、その比較が満足し
た場合、前記バイナリ・カウントが有効であるこ
とを示す信号を発生する有効性決定手段５２，５
６，６０を含む処理手段２４と、 各前記バイナリ・カウントがバーかスペースか
を表わす第１の制御信号（VIDEO）を発生する
制御信号発生手段９６，１０４とを含むバーコー
ドデコーデイング・システムであつて、 前記第１の制御信号を所定の期間だけ遅延する
遅延手段１１０〜１３２を含み、 前記処理手段２４は前記所定の期間中、各一定
数の連続的なバイナリ・カウントに対し複数の所
定の関係を適用し、 前記所定の期間において、前記所定の関係が満
足したときはいつでも前記各一定数の連続的なバ
イナリ・カウントのために夫々キヤラクタを表わ
すデータ信号を発生するデータ信号発生手段６
６，７２を含み、 前記キヤラクタのあるものは有効であり、その
他のものは無効であり、 前記有効性決定手段５２，５６，６０は前記カ
ウント手段８８に接続され、前記所定の期間中、
前記一定数の連続的なバイナリ・カウントの和が
前に発生した連続的なバイナリ・カウントの和に
対して所定の関係にあるときはいつでも、前記デ
ータ信号で表わされたキヤラクタを有効として示
す第２の制御信号（EQUAL）を発生するように
したバーコード・デコーデイング・システム。

２ 複数のキヤラクタと、該複数のキヤラクタ間
を分離するバーとスペースとで表わされた中央バ
ンドと、スペースで表わされた入マージン及び出
マージンとを含むバーコードをデコードするシス
テムであつて、 前記隣り合うバーとスペース間の遷移を表わす
一連の信号（、）を供給する手段２０
と、 隣り合う前記信号（、）間の間隔を
表わすバイナリ・カウントを発生する手段８８
と、 バー又はスペースとして各バイナリ・カウント
を識別する第１の制御信号（MARK）を発生す
る手段９６，１０４と、 所定の遅延時間の経過後に前記第１の制御信号
（MARK）を出力する手段１１０〜１３２と、 前記バイナリ・カウント発生手段８８に接続さ
れ、前記所定の遅延期間中、連続する前記間隔の
間に複数の所定の関係を適用する手段１３６，１
３８，２１４，２５６，２７２，３１０，３４
０，３６２等と、 前記所定の期間中、前記所定の関係が満足した
ときはいつでも、有効或は無効キヤラクタ、入或
は出マージン又は中央バンドのいずれか１つの各
間隔を表わすデータ信号を発生する手段６６，７
２，７４，７８と、 前記バイナリ・カウント発生手段に接続され、
前記所定の期間中に、前記データ信号によつて表
わされた前記キヤラクタが有効か無効かを識別す
る第２の制御信号（EQUAL）を発生する手段５
２，５６，６０とから成るバーコードデコーデイ
ング・システム。

技術分野 この発明は、バーとスペース（空白）で複数の
キヤラクタが表わされるようなコード符号の隣り
合うバー及びスペース間の変遷を表わす１群の信
号を発生する変遷発生装置と、それぞれ隣り合う
信号間の間隔を表わすバイナリ・カウントを発生
するカウント装置と、バー又はスペースとして各
バイナリ・カウントを識別する第１の制御信号を
発生する制御信号発生装置とを含み、前述のコー
ド符号をデコードするようなシステムに関する。

この発明は、またコード符号をデコードする方
法に関する。

背景技術 小売業における販売項目の処理に利用する新た
なデータ識別用の装置として光学走査装置を使用
し、それを用いて読まれるべきデータとしてバ
ー・コード符号又はラベルを使用しようとする傾
向は、食料雑貨業及び関連する小売産業用の産業
基準として、ユニバーサル・プロダクト・コード
（UPC）として知られる特別バー・コードが設定
されたことから、広く受け入れられるようになつ
た。UPCのような多重バー・コードでは、各10
進数又はキヤラクタは７ビツトで構成される２対
の縦のバー（bar、暗）及びスペース（space、
明、空白）から成るパターンで表わされ、バイナ
リ「１」のビツトは所定幅の暗いモジユール又は
バーで表わされ、バイナリ「０」は明るいモジユ
ール又はスペースで表わされる。故に、10進
「１」又はキヤラクタ「１」はUPCコードによ
り、７ビツト・パターンの0011001で表わすこと
ができる。そのフオーマツト0011001と一致させ
るように、10進文字「１」のバー・コードは最初
の２ビツト幅のスペースと、それに続く２ビツト
幅のバーと、次の２ビツト幅のスペースと、最後
の１ビツト幅のバーとによつて構成される。この
システムの各キヤラクタ又は10進数では、合計７
モジユール（又は７ビツト）幅の中に２つ（２
組）のバーと２つ（２組）のスペースとが存在す
るように構成される。各キヤラクタを構成するバ
ー又はスペースのそれぞれの幅は、バーとスペー
スの合計が７ビツト（又は７モジユール）幅とな
る限り、１モジユール幅でも、２又は３モジユー
ル幅でも４モジユール幅でもよい。

UPCのような多重バー・コードは、普通チエ
ツク・アウト・カウンタに設けられた手持走査棒
又はスキヤナ機構の形式の光学スキヤナによつて
読取られる。該光学スキヤナはバー・コード・パ
ターンを走査して、そのバー・コード・パターン
で表わされるキヤラクタを確認するための処理装
置に送信するために、バーとスペースを表わす信
号を発生する。

この種のシステムは米国特許第3906203号明細
書から知ることができる。この公知のシステムに
よると、各キヤラクタは１本の広いバーと、３本
の狭いバーと、１本の広いスペースと２本の狭い
スペースとを有することがわかる。キヤラクタの
各バー要素の幅は同じキヤラクタの１又は２つの
隣り合うバー要素と比較される。キヤラクタの各
スペース要素の幅は同一キヤラクタの１又は２つ
の隣り合うスペース要素と比較される。結局、比
較が５回行われ、その比較の結果は10ビツト・バ
イナリ数で表わされ、それは対応するキヤラク
タ・コードを持つ読出専用メモリーの場所をアド
レスすることに使用される。

発明の開示 この発明の目的は低価格な光学バー・コード読
取機を提供することである。

この発明によると、そのシステムは、所定の期
間だけ前記第１の制御信号を遅延させる遅延装置
と、前記カウント装置に接続され、前記期間中の
連続する間隔間に複数の所定の関係を適用する処
理装置と、前記期間中に前記所定の関係が満足さ
れたときはいつでもキヤラクタとして各間隔を表
わすデータ信号を発生するデータ信号発生装置と
を含み、前記キヤラクタのあるものは有効であり
前記キヤラクタのその他のものは無効であり、前
記処理装置は前記カウント装置に接続され前記期
間中に第２の制御信号を発生して前記データ信号
で表わされた有効キヤラクタを識別する有効性確
認装置を含むことを特徴とするものである。

以上説明したシステムの利点は、このシステム
は認識効率を落すことなく、相当高速で動作する
ことができるということである。更にその利点
は、このシステムはNMOS／LSI集積回路チツプ
に実施するに最適であるということである。

この発明の他の面によると、それは、複数のキ
ヤラクタが異なる幅を持つバー及びスペースで表
わされているコード符号を走査して隣り合うバー
とスペースとの間の変遷を表わす信号を引き出
し、前記信号の連続するものの間を規定した速度
でカウントし、所定の期間遅延後に該各カウント
をバー又はスペースとして識別し、４つの連続す
るカウントをともに加えて累積カウントを形成
し、該累積カウントを前の４つの連続カウントを
加算して形成した他の累積カウントと比較して、
該累積カウントが前記期間を通して互いに所定の
割合以内にあるかどうかを確認し、前記期間の終
端において、前記比較が前記所定の割合以内にあ
るかどうかを確認する各カウントで表わされたキ
ヤラクタを表わすバイナリ信号を発生する各工程
を含むことを特徴とする前記コード符号をデコー
ドする方法を提供するものである。

【図面の簡単な説明】

次に、下記添付図面を参照し、その例により、
この発明の実施例を詳細に説明する。

第１図は、UPCコード符号のような符号又は
コード・ラベルの模式表示を表わす図、 第２図は、UPC符号のキヤラクタ構造の模式
表示を表わす図、 第３図は、UPC符号キヤラクタのコードの構
造を表わす表の図、 第４Ａ図及び第４Ｂ図は、バー・パターンの模
式表示と、変換されたバイナリの対象的信号とを
表わす図、 第５図は、この認識システムに利用されている
バー・コードの寸法関係を例示するための模式表
示を表わす図、 第６図は、パターン認識及び走査システムを構
成する種々のアレイのブロツク図、 第７図は、認識チツプがスキヤナの出力信号を
受信して走査されたバー・コードを表わすデコー
ドされたデータを発生するようなこの発明の１実
施例のブロツク図、 第８Ａ図乃至第８Ｌ図は、ともに接続されて、
スキヤナ・ユニツトで走査された各間隔の特性を
表わす信号を発生するロジツク回路図、 第９図は、第８Ａ図乃至第８Ｌ図が相互に配置
されて、ロジツク回路を形成する方法を示す図、 第１０Ａ図乃至第１０Ｃ図は、ともに接続され
て、スキヤナ・ユニツトで走査されるバー・コー
ドによつて表わされるキヤラクタの認識に使用さ
れる信号を発生するロジツク回路図、 第１１図は、第１０Ａ図乃至第１０Ｃ図が相互
に配置されて、ロジツク回路を形成する方法を示
す図、 第１２図は、キヤラクタ１及び７をデコードす
るロジツク回路を表わす図、 第１３図は、キヤラクタ２及び８をデコードす
るロジツク回路を表わす図、 第１４図は、キヤラクタ９及び３乃至６をデコ
ードするロジツク回路図、 第１５図は、16進信号を符号化（encoding）
するロジツク回路図、 第１６図乃至第２０図は、この発明に使用され
るロジツク言語の方程式を表わす図である。

発明を実施するための最良の形態 第１図には、UPC符号又はコード・ラベルの
模式表示が表わされている。該UPC符号は12個
のキヤラクタを構成する１群の明・暗並列バーで
作られる。該12個のキヤラクタのうち、２個のキ
ヤラクタは産業コード及びモジユロ・チエツク・
キヤラクタであり、残る10個のキヤラクタは販売
項目に関係するデータを表わす主コードである。
第１図に表わされているように、そこにはOCR
−Ｂフオントで印字された読取可能な数が付加さ
れている。該UPC符号は、１群の明・暗並列バ
ーの他に、左マージン及び右マージンと呼ばれる
スペース（空白）を該符号の左右両側に含んでい
る。その他のUPC符号の特性としては次のよう
なものが含まれている。

(1) 符号の全体形状は矩形である。

(2) UPCコードの各キヤラクタは２つの暗バー
と２つの明スペースとによつて表わされる。

(3) 各キヤラクタはモジユールと呼ばれる７個の
等しいデータ要素で構成される。

(4) 各モジユールは明又は暗で良い。

(5) 各バーは１個の暗モジユール又は２個又は３
個又は４個の暗モジユールで構成することがで
き、明スペースも１個のモジユール又は２個又
は３個又は４個の明スペースで構成することが
できる。

(6) 各キヤラクタは独立である。

(7) 符号の最右キヤラクタはモジユロ・チエツ
ク・キヤラクタであり、符号の最左デイジツト
はこの符号がエンコードされたシステムを表示
する。

(8) UPC符号の寸法は可変である。すなわち、
その読取性能に影響を与えずに大きく又は小さ
くすることができる。UPC符号は第１図に表
わされているものと同じ配列を持つ６キヤラク
タのみで構成することができる。

(9) １群の明及び暗の並列バーは左手及び右手の
ガード・バー・パターンの各側部にあるマージ
ンで分離され、UPC符号の中央に設けられた
中央バンド・パターンで分離される。

第２図には、UPC符号のキヤラクタ構造の模
式表示が表わされている。そこに見られるよう
に、各符号化されたUPCキヤラクタはそれぞれ
異なるモジユール数から成る２個の暗バーと２個
の明スペースとで作られる。黒モジユールに対応
して「１」を割当て、白モジユールに対応して
「０」を割当てることによつて、左手キヤラクタ
は「６」のキヤラクタを示す（0101111）を表わ
し、右手キヤラクタは「０」のキヤラクタを示す
（0001101）を表わす。キヤラクタ・コードの構造
は各キヤラクタによつて独特なものに限定されな
いが、そのキヤラクタが中央バンド・パターンの
どちら側におかれているかによつて異なる。すな
わち、キヤラクタが右側にある場合と左側にある
場合によつて、明モジユールと暗モジユールとが
逆になるように配列される。その結果、第３図に
表わされているように、左手側の各キヤラクタ・
コードに含まれている黒モジユールの数は奇数で
あり、右手側の各キヤラクタ・コードに含まれて
いる黒モジユールの数は偶数である。このパリテ
イ関係がコードの読取り方向を決定する情報を提
供する。このような配列によつて、左手キヤラク
タは常に明バーから始まり、右手キヤラクタは常
に暗バーから始まる（左から右への読取り）。キ
ヤラクタ・コードの全構造は第３図の表に表わさ
れている。その表から、左側デイジツトの暗モジ
ユールの数は常に３又は５であり、右手デイジツ
トの暗モジユールの数は常に２又は４であるとい
うことがわかる。これらの特徴はパリテイ・チエ
ツクとして使用される。左側デイジツトは奇数パ
リテイを持ち、右側デイジツトは偶数パリテイを
持つことになる。

キヤラクタが走査された後で、バイナリ値が各
モジユールに割当てられる。故に、第４Ａ図及び
第４Ｂ図に表わされているように、そこに示され
ている方向にモジユールを走査すると、黒バーを
読取つたときには、バイナリ「１」信号が発生
し、白バー又は空白（スペース）を読取つたとき
には、バイナリ「０」信号が発生する。印刷であ
るということから明バーの幅と黒バーの幅とが理
想的値であるのはまれである。従つて、UPC符
号をデコードする際に、その状態を考慮しなけれ
ばならない。

加えて、UPC符号又はタグのための許容誤差
は、キヤラクタの開始又は終了におけるスペース
の場合はより大である。上述したバーとスペース
のプリント状態を考えると、類似する端部間の寸
法の許容誤差は類似しない端部間のそれより良い
ということがわかつた。すなわち、隣り合うバー
の立上り端又は隣り合うスペースの立上り端の間
の距離を測定するか、又は隣り合バーの立下り端
又は隣り合うスペースの立下り端の間の距離を測
定すると、該システムに対して高い認識効率を与
えるデータを発生させることができる。

第５図には、第１図に表わされているUPCバ
ー・コードのパターンで表わされたキヤラクタを
認識する現在の方法が例示されている。前述した
ように、各キヤラクタは２つの暗バーと２つの白
バー又はスペースとで構成されている。各バーと
スペースとを間隔（INTERVAL）で表わすと、
各キヤラクタは４つの間隔で構成され、各間隔は
同じ背景、すなわち、暗か又は白のいずれかで構
成される。スキヤナで読取られた最新の間隔を表
わすために、呼称I_Nが用いられ、その間隔のバー
又はスペースを表わすためにV_Nが用いられる。
呼称I_Nは後述するような方法で発生する11ビツ
ト・バイナリ数である。現在の間隔の前の間隔を
呼称するためには、同じように呼称I_N-1及びV_N-1
が使用される。更にその前の間隔のためには呼称
I_N-2とV_N-2とが使用され、以下同様とする。該ス
キヤナで走査された４つの連続する間隔の合計
は、第５図に表わされているように、I_N＋I_N-1＋
I_N-2＋I_N-3に等しい呼称S_Nで表わされる。このシ
ステムは走査された各間隔のうち、今、現に走査
された間隔を審査するとともに、その前に走査さ
れた３つの間隔を審査し、それに16進の値を割当
てる。次に、走査された各間隔はバー（バイナリ
「１」）又はスペース（バイナリ「０」）に分類さ
れる。もし、V_Nがバイナリ「１」（バー）であれ
ば、I_N＋I_N-1とI_N-1＋I_N-2とはS_Nの1/2と、23／
64S_Nと、41／64S_Nとに比較される。この比較か
ら２組のウエイト（weight）が見いだされる。
それら各ウエイトは２か３か４か５のいずれかで
ある。このウエイトから、システムは、このキヤ
ラクタが奇数パリテイか偶数パリテイかを確認す
る。更に、これらのウエイトを用いて、該システ
ムはキヤラクタ０、３、４、５、６及び９を設定
する。しかし、２組のあいまいなキヤラクタが見
いだされる。キヤラクタ１と７とは両方とも同一
の外観構成を有するからあいまいであり、キヤラ
クタ２と８も同じである。キヤラクタ２と８とを
区別するためには、各キヤラクタの間隔I_N-1が間
隔I_N-2より大きいかどうかを検出する必要があ
る。もし、それが大きければ、そのキヤラクタは
２である。奇数パリテイ１と７とは、間隔I_Nが間
隔I_N-1より大きいかどうかを確認することによつ
て分離することができる。この場合、もし大きけ
れば、そのキヤラクタは１である。偶数パリテイ
１と７とは、間隔21／32I_N-2がI_N-1より大きいか
どうかが必要である。この後者の場合、その間隔
が大きいならば、そのキヤラクタは１である。こ
れらの場合のすべてについて、あいまいなキヤラ
クタを確認するためには、すべて信号の間隔が使
用される。

各間隔の走査と同時に、該システムは、現在走
査された間隔を含めたその前の３つの間隔を総和
し、これら４つの間隔S_N（第５図）の総和と、所
定の限界内にある以前のものと等しいかどうかを
確認するために発生した以前の総和S_Nとを比較
する。故に、もし27／32S_NがS_N-4より小さく、
S_Nが27／32S_N-4より大きく、エラーが検出されな
いならば、等しいことを表示する信号EQUALが
発生する。間隔の幅が所定のカウントを越えた場
合には、エラー状態が発生する。

第１図から、バー・コード符号は左マージン及
び右マージンと該コードの中央バンド部とを持つ
ということがわかる。第１図からわかるように、
左から右に走査する場合、左マージンは入マージ
ンとしての性格を持ち、右マージンは出マージン
としての性格がある。同様にして、中央バンドの
左部分は入中央バンドとしての性質を持つ、中央
バンドの右部分は出中央バンドとしての性質を有
する。これらの性質は、走査が右から左に行われ
る場合には逆になる。それらの状態を識別するた
めに、各間隔の走査の結果発生した16進数が、走
査された間隔は入マージンの部分であるか出マー
ジンの部分であるか、又は入中央バンドが発生さ
れたか出中央バンドが発生されたかということを
表示するであろう。ガード・バーの隣りに幅の広
いスペースの間隔があるならば、それは入マージ
ンとして検出される。それ故、もし（I_N-6＋I_N-7）
５／16がI_N-4＋I_N-5より大で、S_Nが27／32S_N-4よ
り小さく、且つV_N-4及び_N-5であれば、その間
隔は入マージンの部分であり、16進出力数のビツ
トはその状態を表わすであろう。出マージンにつ
いても、もし（I_N＋I_N-1）５／16がI_N-1＋I_N-2より
大で、S_N-4が27／32S_Nより小さく、且つV_N-3及
び_N-2の場合には、その間隔は出マージンの部
分であり、該システムによつて発生した16進数は
その状態を表わすであろう。もし、あいまいなキ
ヤラクタ（１、７、３、８）が検出され、S_Nが
27／32S_N-4より小さく、且つ_N-1を伴う現間隔
のV_Nが次に走査される間隔とともにあいまいな
キヤラクタを構成し、そして入マージンが検出さ
れないならば、出中央バンドが検出されたことに
なり、このシステムから出力される16進数は、そ
の間隔が出中央バンドの部分であるものと表示す
るであろう。もし、又あいまいなキヤラクタが検
出され、S_N-4が27／32S_Nより小さく、且つV_N-5
及び前の間隔の検出に伴う_N-4があいまいなキ
ヤラクタであり、更に出マージンが検出されなか
つた場合には、それは入中央バンドが検出され、
16進出力数は、その間隔が中央バンドの部分であ
るということを表示するであろう。システムは、
各間隔の走査と同時に、平行して、上述したロジ
ツク・テストを行い、走査した間隔の性質を決定
し、その性質は、そのとき出力している16進数に
含まれているキヤラクタの認識に使用するために
発生するその後のバイナリ・ビツトとともに、バ
イナリ16進数の部分として具現化される。前に指
摘したように、各走査された間隔は、有効として
出力された16進数の部分だけから成る４つの２進
化10進（BCD）ビツトを含む16進数の出力とな
るであろう。

次に、第６図を見ると、それは反射されたレー
ザ・ビームによつて、該レーザに隣接する開口又
はスロツトの前及び上に走査パターンを発生させ
るスロツト・スキヤナ２０を含み、この実施例を
使用しているキヤラクタ認識システムのブロツク
図である。レーザ・ビームがUPCタグを横切り、
該UPCタグを構成するバー及びスペースから光
を反射するように、該UPCタグ又は符号が位置
決めされると、該反射光を受光したフオトデテク
タは該反射光を電気信号に変換する。走査ユニツ
トに設けられているビデオ増幅器（図示していな
い）はスペースからバーへの（スペース−バー）
変化を示すデイジタル・パルス（セツト・
ビデオ）と、バーからスペースへの（バー−スペ
ース）変化を示す（リセツト・ビデオ）と
を発生する。これらパルス間の時間幅はバー又は
スペースの幅によるものである。信号及び
RTVのパルス幅は25ナノ秒乃至２マイクロ秒で
よい。隣り合う有効信号の間隔は350ナノ秒より
近づかない。これは、有効な又はに続
き、この350ナノ秒期間中に複数のパルスが発生
することが可能であるということを意味する。

これら時間の間隔はカウンタ制御チツプ２２
（第６図）に送信され、間隔カウンタによつてバ
イナリ数に変換され、そしてFIFO（先入先出）
ICアレイに送信される。FIFO時間は各間隔間の
時間を許容しうる期間に平均化されたものであ
る。信号及びのどちらかが該間隔カウ
ンタを停止し、ビデオ（VIDEO）フリツプ・フ
ロツプ（図示していない）の状態とともに間隔カ
ウントをFIFOシフト・レジスタ（図示していな
い）に記憶させる。ビデオ（VIDEO）フリツ
プ・フロツプはバーの場合にツルー（セツト）で
ある。この時点において、間隔カウンタはリセツ
トされ、次の間隔カウントを開始する。間隔カウ
ンタの出力が1280カウント（32マイクロ秒）より
大であれば、オーバーフロー状態が発生する。オ
ーバーフロー状態が発生すると、1280のカウント
の800ナノ秒ごとに、VIDEOフリツプ・フロツプ
の最後の状態がFIFOシフト・レジスタに入力さ
れる。次の又は信号が発生すると、次
の1280カウントがFIFOシフト・レジスタに入力
される。この状態は、更に後述するように、エラ
ー信号を発生させ、システムがそれを感知する。
このエラー信号を使用して、該システムは、スロ
ツト・スキヤナ・ユニツト２０及びカウンタ制御
チツプ２２から発生したデータを無視する。カウ
ンタ制御チツプ２２に設けられているFIFOシフ
ト・レジスタに記憶されているデータは40MHz
発振器２６から発生したクロツク・パルスの制御
のもとに、デコーダ・チツプ２４に出力される。
FIFOシフト・レジスタは、間隔がバーか又はス
ペースかを表わすVIDEO信号とともに、走査さ
れた間隔の幅を表わす11ビツトのバイナリ・デー
タをバス２３（第６図）に出力する。又、カウン
タ制御チツプ２２からデコーダ・チツプ２４に対
してクロツク・パルスCLKを出力する。カウン
タ制御ユニツトの更に詳細な開示は、この出願の
出願人が同日に国際出願した「スロツト走査シス
テム」と称する出願を見ればよい。

NMOS／LSIチツプであるデコーダ・チツプ２
４（第６図）は多数のバイナリ・アダー、比較
器、シフト・レジスタ、スロツト・スキヤナ・ユ
ニツト２０によつて走査されたデータのデコード
に使用される個々のロジツク素子を含んで構成さ
れる。デコーダ・チツプ２４はマージン、中央バ
ンド及びエラーを表わすほかに、10進キヤラクタ
を表わす4BCDビツトを含む16進数を出力する。
間隔がバーかスペースかを表わすための信号
MARKと、前の３つの間隔とともに現在の間隔
の幅が以前の４つの間隔の幅と等しいか等しくな
いかを示す信号EQUALと、ツルーならばその間
隔が奇数パリテイであり、フオールスならば偶数
パリテイであり、それによつて、その間隔が中央
バンドの左側にあるか右側にあるかを示す信号
PARITYとを表わす３つの追加するバイナリ・
ビツトがデコーダ・チツプ２４から出力される。

デコーダ・チツプ２４の出力信号はフレーム制
御チツプ２８（第６図）に送信され、該デコー
ダ・チツプ２４から出力したデータを有効データ
と無効データに分離する。フレーム制御チツプ２
８は、キヤラクタをフレームに構成するためのチ
エツク、すなわち、入マージンと出マージン、入
中央バンドと出中央バンド、及びキヤラクタの同
一性等のチエツクをしてデコーダ・チツプ２４で
デコードされた有効キヤラクタを確認することに
よつて、有効データを選別する。次に、有効デー
タの正しいセグメントはバス２９を介して次の処
理のためにマイクロプロセツサ・チツプ３０に送
信される。フレーム制御チツプ２８は通信アダプ
タとしても作用し、マイクロプロセツサからイン
タフエース・アダプタ３２を介し、バス３３を通
してホスト端末機３４に送られるべきデータを送
信する。マイクロプロセツサ３０はスロツト・ス
キヤナ・ユニツト２０のフオトデテクタを監視し
て、該スロツト・スキヤナで読まれるべき項目が
その位置にきたときに、それを確認する。このデ
ータはスキヤナ制御ユニツト３８に接続されてい
るバス３６を介してマイクロプロセツサ３０に送
信される。要求した制御信号を受取つたときに、
マイクロプロセツサはフレーム制御チツプ２８か
らの情報の監視を開始する。マイクロプロセツサ
は相関分析とモジユロ１０のチエツクとを行い、
それが有効タグであるかどうかを確認する。その
データが有効タグとして組立てられると、インタ
フエース・アダプタ３２を介してホスト端末機に
送信される。フレーム制御チツプ２８の完全な開
示については、この出願と同一出願人が同日に出
願した「符号処理システム」という名称の国際出
願を参照するとよく、マイクロプロセツサ３０の
完全な開示については、この出願と同一出願人が
同日に出願した「スロツト走査システム」という
名称の国際出願を参照するとよい。

次に第７図に表わされているものは、マーク
（MARK）、イコール（EQUAL）、パリテイ
（PARITY）、及び９個の10進キヤラクタの部分
又はその１つ、入中央バンド、出中央バンド、入
マージン又は出マージン等としての間隔を表わす
16進数などの言語を表わすバイナリ信号を発生す
るためにこの実施例で使用されているロジツク回
路のブロツク図である。前述したように、カウン
タ制御チツプ２２（第６図）は、スロツト・スキ
ヤナ・ユニツト２０（第６図）を用いて走査して
いる間隔の幅を表わすバイナリ・データを継続し
て出力するだろう。このバイナリ・データは、バ
ス２３（第６図）を介してデコーダ・チツプ２４
に送信される11ビツト幅のバイナリ・ワードの形
である。また、このときに出力されるものは、第
７図に表わされているように、クロツク・パルス
CLKを所定のクロツク回数だけ遅延させる遅延
回路４０を通して送信されてきたそのクロツク・
パルスCLKがあり、遅延回路４０からの出力パ
ルスはカウンタ制御チツプ２２において、クロツ
ク・パルスを用いて発生した間隔を処理した結果
としての第７図に表わされているロジツク回路の
出力に相当する。MARK（マーク）と指定された
遅延クロツク・パルスは、そのロジツク回路によ
つて処理された間隔がスペース（バイナリ０）又
はバー（バイナリ１）であつたかどうかというこ
とを識別する。この実施例における遅延は12クロ
ツク・パルスである。

以後、詳細に説明するように、カウンタ制御チ
ツプ２２（第６図）から出力された間隔はラツチ
部１０４（第８Ａ図）に送信されて、その出力は
バス４２（第７図）に現われる。I_Nで指定された
現間隔セグメントは11ビツト幅のバス４２を介し
て遅延回路４４に送信され、このときの出力は前
間隔I_N-1として現われる。この後者の言語（ター
ム）はバス４６を介して総和回路（SUM）４８
に送信され、そこで現間隔I_Nと前間隔I_N-1とが加
えられ、バス５０を介して２つの連続間隔の和I_N
＋I_N-1が出力される。この出力は２クロツク・パ
ルス遅延回路５２に送信され、その出力は第３の
前間隔（２クロツク前の間隔）と第４の前間隔
（３クロツク前の間隔）との和I_N-2＋I_N-3として現
われ、バス５４を介して総和回路５６に送信され
て言語I_N＋I_N-1に加えられる。該総和回路５６は
走査ユニツト２０（第６図）によつて走査された
最新の４間隔の和である言語S_Nをバス５８に出
力する。次に、和S_Nは比較回路（COMP）６０
で前の４間隔の和S_Nと比較され、等しいかどう
かが確認される。等しい場合には、このときロジ
ツク回路によつて出力されたキヤラクタは有効で
あり、そうでない場合は、このキヤラクタは有効
ではないだろう。第７図のロジツク回路は各間隔
の幅を表わす11バイナリ・ビツトのデータを受信
したときにキヤラクタを出力するので、比較回路
６０の出力ライン６１に現われた信号イコール
（EQUAL）を表わすバイナリ・ビツトは、その
キヤラクタが有効（バイナリ１）か又は無効（バ
イナリ０）かを示すものである。バス５０を介し
て総和回路４８から出力された２つの間隔の和I_N
＋I_N-1は比較回路６２にも送信される。該比較回
路６２はバス５８を介して最新の４間隔の和S_N
を受信して、バス６４を介してデコーダ回路６６
に送信されるデータを出力する。該デコーダ６６
はその入力データをデコードして奇数パリテイか
偶数パリテイかを表わすビツト（PARITY）を
ライン６８に発生させる。デコーダ回路６６はラ
イン７０を介してエンコーダ回路７２に送信され
る４ビツトのBCDビツトも出力する。エンコー
ダ回路７２はデコーダ回路６６からエンコーダ回
路７２に送信されたデータにもとづいて10進キヤ
ラクタ０〜９の１つを表わす16進数を出力する。
比較回路６２から出力されたデータはバス６４を
介して中央バンド・ロジツク回路７４にも出力さ
れ、該回路７４はデコーダ回路７２に送信され、
16進数出力に含まれているバイナリ・ビツトの間
隔は入中央バンドに該当するか出中央バンドに該
当するかということを表示するバイナリ・ビツト
を、ライン７６，７７を介して出力する。また、
２つの前間隔の和I_N＋I_N-1はバス５０を介してマ
ージン・ロジツク回路７８にも送信される。該回
路７８はその間隔が入マージンの１部か出マージ
ンの１部かを指定するバイナリ・ビツトをライン
８０，８１を介して出力する。そのバイナリ・ビ
ツトはエンコーダ・ロジツク回路７２に送信され
て、該エンコーダ回路７２から出力される16進数
の中に含むようにされる。故に、デコーダ・チツ
プ２４（第６図）のロジツク回路は走査された間
隔の幅を表わすバイナリ・データ・ビツトとカウ
ンタ制御チツプ２２から受信したバーかスペース
かを表わすビツトとを加えて受信し、そのデータ
をデコードして10進キヤラクタを表わす16進数と
ともに、スロツト・スキヤナ・ユニツト２０によ
つて走査され、バー・コードで表わされているキ
ヤラクタを認識するシステムに使用するための間
隔のその他の特性を出力するだろう。

次に、第８Ａ図乃至第８Ｌ図をみると、それ
は、第９図に表わされているように配置され、ス
ロツト・スキヤナ・ユニツト２０（第６図）によ
つて走査された間隔の特性を表わす信号を発生す
る回路が開示されている。バス２３を介してデコ
ーダ・チツプ２４が受信した各間隔は、走査され
た３つの前間隔と組合わされ、次に４ビツト・バ
イナリ・キヤラクタにデコードされる。各組合わ
された４間隔の幅は前の４間隔の幅と比較され
て、キヤラクタの同等性（EQUALかどうか）が
確認される。もし、該キヤラクタの長さが互いに
８乃至５％の範囲内にあれば、そのキヤラクタは
イコール（EQUAL）である。各間隔は、それが
マージンの１部か、中央バンド・パターンの１部
かを確認するために処理される。更に、該間隔の
パリテイが確認され、ロジツク回路がエラー状態
の有無をチエツクする。それぞれそれらの動作
は、ここに説明する方法で、非同期的に実行され
る。

以下のこの実施例の説明では、第１６図乃至第
２０図に表わしてあり、以下に説明するロジツク
回路をカバーする論理（ロジツク）方程式を参照
するであろう。次に、第８Ａ図をみると、そこに
は、発振器２６（第６図）からの40MHzクロツ
ク・パルスと、走査された間隔の端部をそれぞれ
表わすビデオ信号及びを受信する高速
ロジツク８８を含むカウンタ制御ユニツト２２
（第６図）の部分がブロツク形式で表わされてい
る。該ロジツク８８はバス９０を介して間隔カウ
ントを表わす12ビツト・バイナリ・ワードを出力
する。該間隔カウントは、この実施例では、最少
350ナノ秒の値を有する。該システムは高速で動
作するため、ロジツク８８は所定の時間幅にプリ
セツトされるジヨンソン・カウンタ（図示してい
ない）を含み、前の間隔カウントをデコーダ・チ
ツプ２４（第６図）に出力することを許した後に
間隔の幅をカウントするように動作する。ロジツ
ク８８はバス９０（第８Ａ図）を介して送信さ
れ、間隔カウントを表わす11ビツト・バイナリ・
ワードと、間隔がバーの場合には「ハイ」であ
り、間隔がスペースの場合には「ロー」であり、
ライン９２を介して送信されるビツトVIDEOと
を含む12ビツト・ワードを出力する。また、ロジ
ツク８８はFIFO記憶ユニツト９６を通してバイ
ナリ・ワードをクロツクするクロツク・パルス
を、ライン９４を介して出力する。次に、該
FIFO９６はバス２３を介して11ビツト間隔カウ
ントを直列に出力し、更に、ライン１００を介し
て信号VIDEOを、ライン１０２を介してクロツ
ク・パルスを、それぞれデコーダ・チツプ２４
（第６図）に設けられているラツチ部１０４に出
力する。該ラツチ部１０４は350ナノ秒のクロツ
ク・パルスによつて、VID０と指定されたパルス
のビデオ信号を、ライン１０８を介して出力す
る。該ビデオ・クロツク・パルスVID０はライン
１０８を介して、直列に配置されている複数のシ
フト・レジスタ１１０乃至１２２に送信される。
各シフト・レジスタは１クロツク・パルスの遅延
を生じ、その出力パルスはVID１乃至VID１１に
よつて指定される。その出力パルスは、ここに説
明する方法で、ロジツク回路を通し、間隔をクロ
ツクすることに使用される。シフト・レジスタ１
３２からの出力クロツク・パルスは信号MARK
と指定され、FIFO９６から間隔カウントを表わ
す各11ビツト・バイナリ・ワードを受信したとき
に、デコーダ・チツプ２４から出力したバイナ
リ・キヤラクタの識別に使用される。ジヨンソン
（Johnson）カウンタ及びロジツク８８の詳細な
開示については、前に引用した出願中の「スロツ
ト走査システム」と称する出願を参照するとよ
い。

又、ラツチ１０４は、Ａバスと指定されたバス
を介して、前述したように、I_Nと指定された現間
隔カウントを表わす11ビツト・バイナリ・ワード
も出力する。次に、間隔カウントは以下説明する
種々のロジツク・ブロツクに送信されて、現間隔
I_Nと前に走査された３つの間隔とが比較され、次
にこれら４間隔の和と前の４間隔の和とが比較さ
れて、それらが同等であるかどうかを示す信号を
発生させる。加えて、該ロジツクは間隔カウント
I_Nを受信した結果、キヤラクタを表わす４ビツ
ト・バイナリ・ワードを発生する。詳細に後述す
るように、デコーダ・チツプ２４から発生したバ
イナリ・キヤラクタの部分だけが有効である。

現間隔カウントI_NはＡバス１０６を介して比較
回路（COMP）１３６（第８Ａ図）の１入力に
送信される。また、間隔I_Nは該間隔カウントを１
クロツク・パルスだけ遅延させるシフト・レジス
タ１３８（第８Ａ図）にも送信される。このとき
その出力に現われているものは前の間隔カウント
I_N-1である。このロジツク回路に開示されている
ロジツク機能素子（logic functional element）
以外の各機能ブロツクはその入力カウントを１ク
ロツク・パルスだけ遅延させるだろう。故に、シ
フト・レジスタ１３８の出力に現われた間隔カウ
ントI_N-1はＢバス１４０を介して比較回路１３６
の他の入力に送信され、ライン１４２に現われた
その出力信号は、該間隔カウントI_N-1が前の間隔
カウントI_N-2より大の場合には「ハイ」である。
比較回路１３６の出力信号は「不明瞭」（AMB）
と指定されて、ライン１４２を介し、７クロツ
ク・パルス遅延シフト・レジスタ１４４（第８Ｂ
図）に送信される。AMB７１と指定されたシフ
ト・レジスタ１４４の出力信号はライン１４６を
介してロジツク回路の１部に送信され、後述する
ように、該間隔カウントで表わされたキヤラクタ
が不明瞭キヤラクタであるかどうかが確認され
る。信号AMB７１はシフト・レジスタ１４８に
も送信され、その出力信号AMB８２は、信号
AMB７１と同様な方法でライン１５０を介して
送信され、以下詳細に説明するような方法によつ
て、該間隔カウントで表わされたキヤラクタの不
明瞭の識別に使用される。シフト・レジスタ１４
８の出力信号AMB８２は、またシフト・レジス
タ１５２を通して送信され、AMB１７と指定さ
れたその出力信号I_N-10＞I_N-11は信号AMB７１及
びAMB８２と同様な方法で使用するために、ラ
イン１５４を介して送信される。以下詳述するよ
うに、第１６図の方程式(2)に従つて発生した信号
AMB７１、及び第１６図の方程式(4)に従つて発
生した信号AMB１７の両信号は不明瞭キヤラク
タ１及び７（第１２図）間の識別に使用される。
第１６図の方程式(3)に従つて発生した信号AMB
８２は不明瞭キヤラクタ２及び８（第１３図）間
の識別に使用される。

信号AMB７１及び１７に加え、第１６図の方
程式(5)に従つて、更に第３の信号AMBE（第８Ｅ
図）が発生され、偶数パリテイのときに、不明瞭
キヤラクタ１及び７（第１２図）間の識別のため
に使用される。第８Ａ図に表わされているよう
に、Ａバス１０６を介して並列に送信された11ビ
ツト幅の間隔カウントI_Nはマルチプレクサ１５８
（第８Ｂ図）に接続され、Ｂバス１４０を介して
送信された11ビツト幅の間隔カウントI_N-1は第２
のマルチプレクサ１６０に接続される。両マルチ
プレクサ１５８及び１６０は、ライン１０９（第
８Ａ図及び第８Ｂ図）を介して送信され、分岐さ
れて、一方はライン１６２を介して該マルチプレ
クサ１５８，１６０の一方の側に、他方はインバ
ータ１６４及びライン１６６を介して該マルチプ
レクサ１５８，１６０の他方の側に送信されたク
ロツク・パルスVID０によつて制御される。クロ
ツク・パルスVID０が発生したときに、マルチプ
レクサ１５８は、BAバス１６８を介して11ビツ
ト幅の間隔I_Nを３クロツク・パルス遅延シフト・
レジスタ１７０に送信する。該シフト・レジスタ
１７０はAJバス１７２（第８Ｂ図、第８Ｄ図、
第８Ｅ図）を介して比較回路１７４（第８Ｅ図）
の１入力に間隔カウントを出力する。クロツク・
パルスVID０が「ロー」になつたときに、間隔カ
ウントI_N-1はＢバス１４０（第８Ａ図）を介して
マルチプレクサ１６０（第８Ｂ図）に送信され、
更に、前述のように、比較回路１７４に送信する
ためにBAバス１６８に出力される。比較回路１
７４に対するもう一方の入力には、以下に述べる
方法で発生した間隔カウントが受信される。

Ａバス１０６（第８Ｃ図）を介して送信された
間隔カウントI_Nはマルチプレクサ１７６に接続さ
れ、Ｂバス１４０に送信された間隔カウントI_N-1
は第２のマルチプレクサ１７８に接続される。両
マルチプレクサ１７６及び１７８はライン１０
９，１８０を介し、及びインバータ１８２を通し
ライン１８４を介して、前述したマルチプレクサ
１５８，１６０の場合と同様な方法で、該マルチ
プレクサ１７６，１７８に供給されるクロツク・
パルスVID０によつて制御される。クロツク・パ
ルスVID０が「ハイ」になつたときに、Ａバス１
０６に現われている間隔カウントI_Nはマルチプレ
クサ１７６によつてABバス１８６に接続され
る。間隔カウントI_NはABバス１８６（第８Ｄ図）
を介して、該間隔カウントを１クロツク・パルス
だけ遅延させるシフト・レジスタ１８８に送信さ
れる。該シフト・レジスタ１８８は、AFバス１
９０を介して、間隔カウントを第２のクロツク・
パルスだけ遅延させる第２のシフト・レジスタ１
９２に対し、シフト・レジスタ１８８で遅延され
た間隔カウントI_N-1を出力する。次に、該第２の
クロツク・パルスで遅延された間隔カウントI_N-2
はAGバス１９４（第８Ｄ図、第８Ｅ図）を介し
てアダー１９６（第８Ｅ図）の１入力に送信され
る。

ABバス１８６（第８Ｄ図）に現われた間隔カ
ウントは、またアダー１９８（第８Ｄ図）の１入
力にも送信される。該アダー１９８の他の入力は
２つの最下位ビツトAB０，AB１を引いた上記
と同一の間隔カウントを受信し、そのビツトAB
１は、ABバス１８６に現われた間隔カウントの
１ 1/4カウントである間隔カウントを出力するア
ダー１９８のキヤリ入力Ｃに接続される。ABバ
ス１８６の２つの最下位ビツトが落ちたというこ
とは、間隔カウントを減少して、マルチプレクサ
１７６，１７８（第８Ｃ図）の出力に現われた間
隔カウントの値の1/4にしたということである。
アダー２０２の１入力に接続されているACバス
２００に現われたアダーの出力カウントは２つの
最下位ビツトが差引かれて、該アダー１９８の出
力である間隔カカウントの５／16のカウントに減
少される。このカウントはAFバス１９０に現わ
れたカウントに加えられ、アダー１９８の入力に
表われた間隔カウントの21／16に等しいカウント
で出力される。この間隔カウントはAFバス１９
０に現われた間隔カウントに対してACバス２０
０に現われた５／16カウントを加えたものに等し
い。アダー１９８と２０２を通る時間遅延はシフ
ト・レジスタ１８８，１９２を通る時間遅延に等
しいので、アダー１９８及び２０２の入力に現わ
れたカウントは同一の間隔に属するものである。

バス２０４に現われた出力間隔カウントはアダ
ー２０２（第８Ｄ図）からアダー１９６（第８Ｅ
図）の入力に送信される。ADバス２０４に現わ
れた間隔カウントの最下位ビツトAD０はアダー
１９６のキヤリー入力に接続され、アダー２０２
の出力に現われた間隔カウントの21／32に等しい
間隔カウントを該アダー１９６の入力に発生させ
る。アダー１９６の他の入力にはAGバス１９４
に現われた間隔カウントが現われ、該アダー１９
６がその入力に現われた間隔カウントの１ 21/32
に等しい間隔カウントを出力できるようにする。
この間隔カウントはAEバス２０６（第８Ｅ図）
を介して比較回路１７４の他の入力に送信され
る。第８Ｅ図に表わされているように、AEバス
２０６に現われたカウントの最高位ビツトAE１
１は該バスから除かれる。比較回路１７４はＡ入
力に現われた間隔カウントがＢ入力に現われた間
隔カウントより大の場合に、信号を出力する。そ
の信号はライン２０８を介して５クロツク・パル
ス遅延シフト・レジスタ２１０に送信され、そこ
から、ライン２１２を介して、詳細に後述するよ
うな方法によつて、不明瞭キヤラクタ１及び７
（第１２図）間の識別に使用される信号AMBEを
出力する。

次に、ABバス１８６に現われた間隔がマージ
ンの部分、すなわち、入マージンか又は出マージ
ンのいずれかであるかどうか、間隔に４つの前間
隔を加えたものが中央バンドを構成するかどう
か、間隔に３つの前間隔を加えたものがキヤラク
タを構成するかどうか、間隔がエラーを構成する
かどうか等を確認するロジツクを説明する。前述
したように、これらの動作順次は並列に行われ
る。

次に、第８Ｃ図をみると、Ａバス１０６に現わ
れた間隔カウントI_Nは、該11ビツト・カウントI_N
に対してＢバス１４０に現われた前の間隔I_N-1を
加えるアダー２１４の１入力に送信される。アダ
ー２１４で１クロツクの遅延があるので、アダー
２１４の出力カウントは、カウントがI_Nである間
隔に先立つ２つの前間隔に対応するカウントI_N-1
＋I_N-2となるだろう。該２つの前間隔カウントの
和はＣバス２１６を介して１群のシフト・レジス
タ２１８（第８Ｃ図）、２２０乃至２２６（第８
Ｄ図）、２３０及び２３４（第８Ｅ図）に送信さ
れる。前述したように、各シフト・レジスタは、
Ｙバス２３８に現われた出力和がI_N-2＋I_N-3とな
るように、その入力間隔カウントを１クロツク・
パルスだけ遅延させる。Ｄバス２４０（第８Ｄ
図）に現われた出力和はI_N-3＋I_N-4である。出力
Ｑバス２４２に現われたシフト・レジスタ２２２
（第８Ｄ図）からの出力和はI_N-4＋I_N-5である。シ
フト・レジスタ２２６の出力に現われ、Ｘバス２
２８を介して送信される２つの間隔カウントの和
はI_N-6＋I_N-7であり、そのカウントはマルチプレ
クサ２４４（第８Ｅ図）に送信される。該２つの
間隔の和は、またＸバス２２８（第８Ｄ図）を介
してシフト・レジスタ２３０（第８Ｅ図）にも送
信され、その出力カウントI_N-7＋I_N-8はＦバス２
３２を介してシフト・レジスタ２３４に送信さ
れ、それはＧバス２３６を介してマルチプレクサ
２４６（第８Ｅ図）にカウントI_N-8＋I_N-9を出力
する。マルチプレクサ２４４，２４６はライン１
２１，２４８を介してマルチプレクサの一方の側
に送信され、及びインバータ２５０を通しライン
２５２を介して該マルチプレクサの他方の側に送
信されるクロツク・パルスVID６によつて制御さ
れる。マルチプレクサ２４４及び２４６を通して
送信される出力カウントはGXバス２５４に現わ
れ、Ａバス１０６（第８Ｃ図）に現われた間隔I_N
で表わされるキヤラクタの識別に使用される。

次に、第８Ｆ図を見ると、Ｃバス２１６に現わ
れた２つの前間隔の和I_N-1＋I_N-2はアダー２５６
においてＤバス２４０に現われた２つの前間隔の
和I_N-3＋I_N-4に加えられる。該アダー２５６は
S_N-2で指定される４つの間隔の和I_N-2＋I_N-3＋
I_N-4＋I_N-5を出力する。このカウントは１群のシ
フト・レジスタ２６０，２６２（第８Ｇ図）、シ
フト・レジスタ２６４，２６６（第８Ｈ図）及び
Ｌバス２７０を介して４つの間隔の和S_N-9を比較
回路２７２（第８Ｉ図）の１入力に出力する３ク
ロツク遅延のシフト・レジスタ２６８等を通して
送信される。

比較回路２７２の他の入力は最後に走査された
４間隔の和の85パーセントに等しいカウントを受
信する。第８Ｆ図に表わされているように、Ｅバ
ス２５８には４カウントの和S_N-2があり、アダー
２７４（第８Ｇ図）の１入力に送信される。その
和は、またアダー２７４の他方の入力にも送信さ
れるが、その最下位ビツトE₀は該アダーのキヤ
リー入力に接続されて、その入力カウントを元の
和S_N-2の1/2に減少させ、その結果、アダー２７
４はＮバスに3/2S_N-3のカウントを出力すること
になる。その出力カウントの最下位ビツトN₀は
除外され、最下位の次のビツトN₁は該アダー２
７８のキヤリー入力に接続されて、その結果、Ｎ
バス２７６に3/8S_N-3を表わすカウントを生じさ
せ、そのカウントはアダー２７８の一方の入力に
供給される。アダー２７８の他方の入力はカウン
トS_N-3が現われているＨバス２８０に接続され、
その結果、アダー２７８はＩバス２８２に対して
カウント11／8S_N-4を出力することになる。その
カウントはアダー２８４（第８Ｈ図）の１入力に
送信される。アダー２８４に到達する前に、該カ
ウントの最下位ビツトI₀はアダー２８４のキヤリ
ー入力に接続される。該アダー２８４はそのＪバ
スに、シフト・レジスタ２６２（第８Ｇ図）から
出力されたカウントS_N-4を受信する。アダー２８
４はこれらの２つのカウントを加算してＲバス２
８８にカウント27／16S_N-5を出力し、比較回路２
７２（第８Ｉ図）の他方の入力に送信する。比較
回路２７２の入力に到達する前に、該カウントの
最下位ビツトR₀は該比較回路２７２のキヤリー
入力に接続され、その結果、カウント27／32S_N-5
が該比較回路２７２のＡ入力に供給されることに
なる。この比較回路はカウント27／32S_N-5で表わ
される４間隔の和とカウントS_N-9で表わされる前
の４間隔の和とを比較して、ライン２９０を介
し、２クロツク遅延シフト・レジスタ２９２に対
して信号を出力する。４間隔の総和を表わすシフ
ト・レジスタ２９２の出力信号S_N-1227／
32S_N-8はアンド・ゲート２９６（第８Ｊ図）の１
入力に接続されている１本の出力ライン２９４に
現われるであろう。このゲートの出力は、その間
隔がバー・コード（第１図）の入中央バンド部の
部分であるかどうかを表示する。比較回路２７２
からの同じ信号がシフト・レジスタ２９２のライ
ン２９８に反転形式で出力され、アンド・ゲート
３００（第８Ｊ図）の一方の入力に送信されて、
その出力が「ハイ」のときは、４間隔の和は前の
４間隔の和の85％以内にあり、その４間隔を有効
キヤラクタと認識するということを表示する。ア
ンド・ゲート３００（第８Ｊ図）は、走査中の現
間隔の有効性の確認に使用される２つの他の信号
を受信する。

第８Ｉ図において、排他的オア３０２はライン
１３１を介してクロツク・パルスVID１１（第８
Ｂ図）と、ライン１３４を介してバイナリ信号
MARK（第８Ｂ図）とを受信する。前述したよう
に、信号MARKは、走査中の間隔が「バー」で
あれば「ハイ」であり、「スペース」であれば
「ロー」である。排他的オア３０２の出力信号は
ライン３０４を介してアンド・ゲート３００（第
８Ｊ図）に送信される。該アンド・ゲート３００
に入力される第３の信号は、Ｅバス２５８（第８
Ｉ図）に現われた４間隔の和S_N-2をとり、その和
とＺバス３０６に現われた和27／32S_N-6とを比較
することによつて作られる。後者の和27／32S_N-6
はＲバス２８８（第８Ｈ図）に現われたカウント
27／16S_N-5を、１クロツク・パルスだけカウント
を遅延するシフト・レジスタ３０８に送信するこ
とによつて作られた。シフト・レジスタ３０８の
出力カウントはバス３０６を介して比較回路３１
０のＡ入力に送信され、そのとき、該カウントの
最下位ビツトZ₀は比較回路３１０のキヤリー入力
に結合され、その結果、Ａ入力に現われたカウン
トは、カウントS_N-2によつて表わされる４間隔に
対して前の４間隔の和の85％を表わす27／32S_N-6
に等しい。もし、比較回路３１０の入力Ａに現わ
れた４間隔の和が該比較回路３１０の入力Ｂに現
われた４つの前間隔の和より大であれば、該比較
回路３１０の出力ライン３１２には「ハイ」信号
が現われ、５クロツク・パルス遅延シフト・レジ
スタ３１４（第８Ｊ図）を通して送信される。シ
フト・レジスタ３１４はその信号を反転し、ライ
ン３１６を介してその信号をアンド・ゲート３０
０（第８Ｊ図）に出力する。もし、このとき、ア
ンド・ゲート３００の入力ライン２９８，３０
４，３１６に現われた入力信号が「ハイ」であれ
ば、アンド・ゲート３００はその出力ライン３１
８を介して４クロツク・パルス遅延シフト・レジ
スタ３２０に対し「ハイ」信号を出力し、該シフ
ト・レジスタ３２０はライン６１（第７図、第８
Ｊ図）に制御信号EQUALを出力する。前述した
ように、バイナリ信号EQUALは、それが「ハ
イ」の場合は、エンコーダ７２（第７図）から出
力した16進数によつて表わされたキヤラクタは有
効であるということを表示する。

第８Ｇ図及び第８Ｈ図に表わされているロジツ
ク回路は、そのロジツク回路に入力された間隔で
表わされるキヤラクタの識別に使用されるカウン
トを出力する。そこには、４間隔の和を表わすシ
フト・レジスタ２６６の出力であるカウントS_N-6
がＭバス３２２（第８Ｈ図）に現われるように表
わされている。第８Ｇ図を見ると、Ｊバス２８６
に現われた４間隔の和S_N-4はアダー３２４（第８
Ｈ図）の１入力に送信される。アダー３２４に到
達する前に、５つの最下位ビツトJ₀乃至J₄は除外
され、アダー３２４の入力にはカウント１／
32S_N-4が送られる。このカウントは該アダー３２
４の他方の入力に現われたカウント11／16S_N-4に
加えられて、Ｐバス３２６にカウント23／32S_N-5
を生じさせる。このカウントはバス３２６を介し
てアダー３２８の反転入力に送信されるが、その
前に、最下位ビツトP₀が除外され、カウント
23／64S_N-5とされて、アダー３２８に供給され
る。アダー３２８の他方の入力にはＫバス３３０
に現われたカウントS_N-5が現われている。アダー
３２８はＳバス３３４にカウント41／64S_N-6を出
力し、最高位ビツトS₁₁を除外した後のカウント
が第１０Ａ図に表わされている回路に送信され
る。Ｐバス３２６に現われたカウント23／32S_N-5
は、またシフト・レジスタ３３６を通して送信さ
れ、Ｔバス３３８を介してカウント23／32S_N-6を
出力し、第１０Ａ図に表わされているロジツク回
路に使用されて、後述するように、走査された
「間隔」によつて表わされるキヤラクタの識別に
使用される。

次に、間隔I_Nが入マージンの部分であるかどう
かを確認するロジツクについて説明する。前述し
たように、入マージンは走査方向に読取られた最
初のマージンであり、最小５及び1/2モジユール
の幅を持つ。入マージンは第１６図の方程式(7)に
従つて決定され、そこで、Ｃバス２１６（第８Ｆ
図）に現われたカウントI_N-1＋I_N-2によつて表わ
された２つの前間隔の和が比較回路３４０のＢ入
力に入力され、Ｙバス２３８（第８Ｋ図）に現わ
れたカウントI_N-2＋I_N-3を加算することによつて
発生した第２のカウントと比較される。このカウ
ントはアダー３４２において、Ｙバス２３８に現
われたカウントの1/4に等しいカウントに加えら
れる。その加算は最下位ビツトY₀を除外し、Y₁
ビツトをアダー３４２のキヤリー入力に接続する
ことによつて達成され、Ｖバス３４４にカウント
５／４I_N-4＋I_N-3を発生させる。このカウントはＶバ
ス３４４を介して比較回路３４０（第８Ｆ図）の
Ａ入力に送信されるが、その前に最下位ビツト
V₀が除外され、V₁ビツトが比較回路３４０のキ
ヤリー入力に接続される。その結果、比較回路３
４０のＡ入力には、カウント５／16I_N-4＋I_N-3が
供給されることになる。比較回路３４０は、もし
入力Ａに現われたカウントが入力Ｂに現われたカ
ウントより大であれば信号を出力する。その信号
はライン３４６を介してアンド・ゲート３４８
（第８Ｇ）の１入力に送信される。該ゲート３４
８は、そのほかライン１１３を介してクロツク・
パルスVID２（第８Ｂ図）を受信し、インバータ
３５０を通してアンド・ゲート３４８に供給さ
れ、ライン１１５を介して送信されるクロツク・
パルスVID３（第８Ｂ図）である反転クロツク・
パルスVID３を受信する。以上述べたアンド・ゲ
ート３４８の入力がそろうと、該アンド・ゲート
３４８はライン３５２を介して信号MGIN０を
10クロツク・パルス遅延シフト・レジスタ３５４
に出力する。その出力信号MGIN１１はライン
３５６を介してアンド・ゲート３５８（第８Ｈ
図）に出力される。該ゲート３５８の他方の入力
は常に「ハイ」であり、該ゲート３５８はライン
８１を介して「ハイ」の信号IN MARGを出力
する。以下詳細に述べるように、この信号はエン
コーダ・ロジツク７２（第７図、第１５図）に送
信され、該エンコーダの16進数出力の発生に使用
される。

次に、走査中の間隔はスロツト・スキヤナ・ユ
ニツト２０（第６図）によつて走査された第２の
マージンである出マージン部分（第１図）である
かどうかを確認するロジツクについて説明する。
そのロジツクは第１６図の方程式(9)に従つて開発
される。前述したように、Ｖバス３４４（第８Ｋ
図）に現われたカウントは5/4I_N-4＋I_N-3に等し
く、該Ｖバス３４４を介して比較回路３６２のＡ
入力に送信される。比較回路３６２に到達する前
に、最下位ビツトV₀は除外され、該比較回路３
６２のキヤリー入力に接続され、該比較回路３６
２の入力が５／16I_N-4＋I_N-3に減少されうること
になる。比較回路３６２は、このカウントと、Ｑ
バス２４２に現われ該比較回路３６２のＢ入力に
供給されたカウントI_N-4＋I_N-5とを比較する。も
し、入力Ａのカウントが入力Ｂのカウントより大
であれば、該比較回路３６２の出力ライン３６４
には「ハイ」信号が現われ、その信号はアンド・
ゲート３６６の一方の入力に送信される。該ゲー
ト３６６の他の入力はライン１２３を介してクロ
ツク・パルスVID７（第８Ｂ図）を受信し、又ラ
イン１２１を介し、インバータ３６８を通して送
信された信号である反転クロツク・パルスVID６
（第８Ｂ図）を受信する。該ゲート３６６の入力
がそろい、一致したときに、アンド・ゲート３６
６はライン３６８を介して信号MGOT０を４ク
ロツク・パルス遅延シフト・レジスタ３７０（第
８Ｌ図）に出力する。その出力である遅延信号は
ライン３７２を介してアンド・ゲート３７４の１
入力に送信される。アンド・ゲート３７４の他の
入力には、シフト・レジスタ２９２（第８Ｉ図）
の出力からライン２９４（第８Ｊ図）を介して送
信された信号であり、カウントS_N-12は27／
32S_N-8より大である、ということを示す信号が現
われる。入力が同時発生を感知したときに、アン
ド・ゲート３７４（第８Ｌ図）は４クロツク・パ
ルス遅延シフト・レジスタ３７６を通して「ハ
イ」信号を出力する。該シフト・レジスタはライ
ン３７８を介してエンコーダ７２（第７図、第１
５図）に信号OUTMARGを出力し、16進数の発
生に使用する。

間隔が入または出マージンの部分であるかどう
かを確認すると同時に、ロジツクは該間隔が中央
バンドの部分であるかどうかを確認する。第８Ｊ
図を見ると、アンド・ゲート３８０はライン３８
０に現われた１対の言語Ｋ３３又はＫ３４、及び
ライン３８４に現われたＫ２３又はＫ２４をその
入力に受信する。これらの言語は、詳細に後述す
るように、所定のキヤラクタを表わすものとして
間隔を認識するロジツクの１部として作られる。
アンド・ゲート３８０の入力に現われる信号が全
部同時に発生したときに、該ゲート３８０はライ
ン３８６を介して３クロツク・パルス遅延シフ
ト・レジスタ３８８に対し、信号CNTRB（中央
バンド）を出力し、該シフト・レジスタ３８８は
ライン３９０を介して遅延信号CNTRB−３を出
力する。その信号は第２のシフト・レジスタ３９
２を通して送信され、その遅延信号CNTRB−４
はライン３９４を介してアンド・ゲート２９６の
１入力に送信される。該ゲート２９６の他の入力
には、ライン２９４を介し、カウントS_N-12はカ
ウント27／32S_N-8と等しいか又は小さいというこ
とを示す信号を受信する。アンド・ゲート２９６
は、その入力が同時発生したときに、ライン４０
０を介して信号CBIN（中央バンド入）を出力す
る。その信号は、詳細に後述するような方法で、
該間隔は入中央バンドの部分であるかどうかの確
認に使用される。

ライン３９４に現われた遅延信号CNTRB−４
は、またシフト・レジスタ３９６を介して送信さ
れ、ライン３９８に信号CNTRB−５を出力す
る。信号CNTRB−５も上述した入中央バンド状
態の確認に使用される。ライン３８６を介してア
ンド・ゲート３８０の出力に現われた信号
CNTRBはアンド・ゲート４０２（第８Ｊ図）の
入力にも送信される。該ゲート４０２は比較回路
３１０（第８Ｉ図）の出力からシフト・レジスタ
３１４を通して作られた遅延信号をライン４０４
を介して受信する。該アンド・ゲート４０２は、
またライン８０（第８Ｌ図）に現われた信号
OUTMARG（出マージン）がライン４０６を介
し、３クロツク・パルス遅延シフト・レジスタ４
０８を通して送信され、その出力ライン４１０を
介してインバータ４１２を通し、ライン４１４
（第８Ｌ図、第８Ｈ図、第８Ｉ図）を介してアン
ド・ゲート４０２に送信される信号も受信する。
該ゲート４０２の全入力が同時発生したときに、
該ゲート４０２はライン４１６を介し、４クロツ
ク遅延シフト・レジスタ４１８に対して「ハイ」
信号を出力し、そこからライン４２０（第８Ｊ
図）を介して遅延信号CBOUT（中央バンド出）
を出力する。

信号CBOUTはアンド・ゲート４２２（第８Ｌ
図）の１入力に送信される。第８Ｌ図に表わされ
ているように、アンド・ゲート４２２は、第２の
アンド・ゲート４２４とともに、その間隔は入中
央バンドの部分であるか、又は出中央バンドの部
分であるかということを確認する作用をする。ア
ンド・ゲート４２２の出力信号OUTCB（出中央
バンド）は第１９図の方程式（31）に従つて発生
される。該ゲート４２２は、更にライン１３４
（第８Ｋ図、第８Ｌ図）を介して信号MARK（第
８Ｂ図）を受信する。アンド・ゲート４２２は、
またシフト・レジスタ４２６（第８Ｋ図）を通し
て送信されたときに１クロツク・パルス遅延され
て、ライン４２８を介し、インバータ４３０を通
して、更にライン４３２からアンド・ゲート４２
２に送信された遅延信号MARKを受信する。更
に、アンド・ゲート４２２はライン３９０（第８
Ｊ図）を介して信号CNTB―３を、及びライン
４２０（第８Ｊ図）を介して信号CBOUTを受信
する。

また、アンド・ゲート４２２の入力には、ライ
ン８１に現われ、インバータ４３４（第８Ｌ図）
を通し、ライン４３６を介してアンド・ゲート４
２２に送信された信号INMARG（第８Ｈ図）が
受信される。ライン８１に現われた信号
INMARG（第８Ｈ図）は、また４クロツク・パ
ルス遅延シフト・レジスタ４３８（第８Ｌ図）、
インバータ４４０、ライン４４２等を介してアン
ド・ゲート４２２にも送信される。そられ入力信
号が同時発生したときに、アンド・ゲート４２２
はライン７６を介して信号OUTCB（出中央バン
ド）を出力し、それをエンコーダ７２（第７図、
第１５図）に送信して、該エンコーダにおける16
進数出力の発生に使用させる。

アンド・ゲート４２４（第８Ｌ図）はその出力
ライン７５（第７図）に入中央バンド信号INCB
を出力し、その１入力にはライン４００を介して
信号CBIN（第８Ｊ図）を受信する。アンド・ゲ
ート４２４は、またライン３９８を介して信号
CNTRB―５（第８Ｊ図）を受信する。また、該
アンド・ゲート４２４はシフト・レジスタ４２６
の出力に現われ、ライン４２８を介して送信され
た遅延信号MARKと、ライン８０（第８Ｌ図）
及びライン４０６を介し、インバータ４３３を通
し、ライン４３７を介して送信された信号
OUTMARGと、ライン４３９を通し、インバー
タ４４０及びライン４４３を通してアンド・ゲー
ト４２４に送信されたアンド・ゲート３７４（第
８Ｌ図）の出力信号とを受信する。入力信号全部
が同時発生したときに、アンド・ゲート４２４は
ライン７５を介して入中央バンド信号INCBを出
力し、その信号はエンコーダ７２（第７図）に送
信されて、詳細に後述するように、エンコーダに
おける16進数出力の発生に使用される。

次に、第１１図に表わされているように配置さ
れた第１０Ａ図乃至第１０Ｃ図を見ると、そこに
は、奇数パリテイ信号ODDPARITYの発生に使
用される信号と、走査中の間隔によつて表わされ
るキヤラクタの認識に使用される中間信号とを発
生するロジツクが表わされている。第１０Ａ図に
表わされているように、比較回路４４４はそのＢ
入力に、Ｆバス２３２（第８Ｅ図）に現われたカ
ウントI_N-7＋I_N-8を受信し、そのＡ入力には、Ｓ
バス３３４（第８Ｈ図）に現われたカウント41/6
４S_N-6を受信する。該比較回路４４４はこれら２
つのカウントを比較して、入力Ａのカウントが入
力Ｂのカウントより大であれば、「ハイ」信号を
出力する。その出力信号はライン４４６を介して
シフト・レジスタ４４８に送信され、そこで入力
信号が遅延され、反転され、ライン４５０を介
し、第１６図のロジツク方程式（10）に見られる
ように、Ｋ２５と称する信号を出力する。シフ
ト・レジスタ４４８はライン４４６に現われた信
号を１クロツク・パルス遅延の後、ライン４５２
に出力し、他方のゲートには比較回路４５６で発
生した信号を受信するアンド・ゲート４５４の１
入力に送信される。後者の比較回路４５６で発生
した信号は、Ｆバス２３２（第８Ｅ図）のカウン
トI_N-7＋I_N-8とＭバス２３２（第８Ｈ図）に現わ
れたカウントS_N-6とを比較した比較回路４５６の
結果であり、カウントS_N-6の最下位ビツトM₀は
比較回路４５６のキヤリー入力に接続される。

比較回路４５６は入力Ａにあるカウントが入力
Ｂにおけるカウントより大の場合に信号を出力す
る。その信号はライン４５８を介し、シフト・レ
ジスタ４６０を通して遅延され、反転され、ライ
ン４６４を介してアンド・ゲート４５４に送信さ
れる。該ゲート４５４はその入力ライン４５２及
び４６４に現われた信号に同時発生をみたとき
に、ライン４６２を介して信号Ｋ２４を出力す
る。信号Ｋ２４のためのロジツク方程式（11）は
第１６図にある。シフト・レジスタ４６０は、ま
たライン４５８に現われた信号を１クロツク・パ
ルス遅延させた後に、ライン４６６を介してアン
ド・ゲート４６８に出力する。該ゲート４６８は
他方の入力に比較回路４７０で発生した信号を受
信する。比較回路４７０はＦバス２３２に現われ
たカウントI_N-7＋I_N-8とＴバス３３８（第８Ｈ図）
に現われたカウント23/32S_N-6とを比較して、そ
の結果信号を出力する。入力Ａに現われたカウン
トが入力Ｂに現われたカウントより大であること
がわかると、該比較回路４７０はライン４７２を
介してシフト・レジスタ４７４に信号を出力し
て、その入力信号を遅延させ、反転させて、ライ
ン４７６を介しアンド・ゲート４６８に送信させ
る。アンド・ゲート４６８はその入力に現われた
信号が同時に発生したときに、信号Ｋ２３を出力
する。信号Ｋ２３のためのロジツク方程式は第１
６図に見ることができる。

信号Ｋ２３はライン４７８を介してオア・ゲー
ト４８０の１入力に送信され、該オア・ゲート４
８０の他方の入力はライン４６２を介してアン
ド・ゲート４５４からくる信号Ｋ２４を受信す
る。オア・ゲート４８０は信号Ｋ２４かＫ２３の
いずれかをライン３８２に出力し、その信号はア
ンド・ゲート３８０（第８Ｊ図）に対する入力の
１に送信されて、前述したように、中央バンド信
号CNTRB―３の発生に使用される。シフト・レ
ジスタ４７４は、またライン４８２を介して第１
０Ｃ図に表わされているロジツクに送信するため
の遅延信号Ｋ２２を出力する。そこで信号Ｋ３３
及びＫ２２は後述するように、他の信号に加えら
れる。信号Ｋ２２のためのロジツク方程式（13）
は第１７図に見ることができる。

第１０Ｂ図に表わされているように、比較回路
４８４はそのＢ入力にGOXバス２５５（第８Ｅ
図）に現われたカウントを受信し、そのＡ入力に
接続されているＳバス３３４（第８Ｈ図）に現わ
れたカウント41/64S_N-6を受信する。比較回路４
８４は、その入力Ａのカウントがその入力Ｂに現
われたカウントより大の場合に、ライン４８６を
介して「ハイ」信号を出力し、その信号はシフ
ト・レジスタ４８８に送信されて、ライン４９０
を介して反転信号Ｋ３５を出力し、ライン４９２
を介して遅延信号をアンド・ゲート４９４の１入
力に出力する。信号Ｋ３５のためのロジツク方程
式（14）は第１７図に見ることができる。アン
ド・ゲート４９４の他方の入力には、GOXバス
２５５（第８Ｅ図）に現われたカウントとＭバス
３３２（第８Ｈ図）に現われたカウントS_N-6とを
比較する比較回路４９６から発生した信号を受信
する。比較回路４９６は入力Ａに現われたカウン
トが入力Ｂに現われたカウントより大であると認
めたときにライン４９８を介して「ハイ」信号を
出力する。ライン４９８に現われた信号はその入
力信号を遅延し、反転するシフト・レジスタ５０
０に送信され、そこからライン５０２を介してア
ンド・ゲート４９４に送信される。アンド・ゲー
ト４９４は、ライン４９２及び５０２に現われた
各入力信号が同時に発生したことを認めたとき
に、ライン５０４を介して信号Ｋ３４を出力す
る。信号Ｋ３４のためのロジツク方程式（15）は
第１７図に見ることができる。

シフト・レジスタ５００（第１０Ｂ図）は、ま
たライン４９８に現われた信号を１クロツク・パ
ルス遅延させた後に、アンド・ゲート５０８の１
入力に出力する。該ゲート５０８は、またGOX
バス２５５に現われたカウントとＴバス３３８
（第８Ｈ図）に現われたカウント23/32S_N-6とを比
較して、Ｔバスに現われたカウントがGOXバス
に現われたカウントより大であると認めたときに
「ハイ」信号を出力する比較回路５１０から発生
した信号を受信する。比較回路５１０で発生した
信号は、入力信号を遅延し、反転するシフト・レ
ジスタ５１４に対して出力ライン５１２を介して
出力され、該シフト・レジスタ５１４の反転出力
はライン５１６を介してアンド・ゲート５０８の
他の入力に送信され、その入力ライン５０６と５
１８とに信号が同時に現われたということが認め
られたときに、出力ライン５１８を介して信号Ｋ
３３が出力される。出力ライン５０４と５１８に
現われた信号はオア・ゲート５２０に入力され、
更にアンド・ゲート３８０（第８Ｊ図）に送信す
るために、出力ライン３８２を介して信号Ｋ３４
か又はＫ３３のいずれかを出力し、信号CNTRB
の発生に使用される。シフト・レジスタ５１４
は、また入力ライン５１２に現われた信号を１ク
ロツク・パルス遅延後に、ライン５２２を介して
信号Ｋ３２を出力し、その信号は第１０Ｃ図のロ
ジツクに送信され、そこで、走査されている間隔
によつて表わされるキヤラクタの認識に使用され
る信号を発生させる。それぞれ、信号Ｋ３３及び
Ｋ３２のためのロジツク方程式（16）及び（17）
は第１７図に見られる。

第１０Ｃ図には、奇数パリテイ信号
ODDPARITY、及び走査中の間隔によつて表わ
されるキヤラクタの認識に使用されるその他の信
号を発生するロジツクが表わされている。入力ラ
イン４５０には第１６図の方程式（10）に従つて
発生された信号Ｋ２５が現われる。その信号Ｋ２
５は１対のアンド・ゲート５２４及び５２６の１
入力に送信される。アンド・ゲート５２４に対す
る他の入力には第１７図の方程式（17）に従つて
発生された信号Ｋ３２が接続される。その結果、
アンド・ゲート５２４は、その入力信号Ｋ３２と
Ｋ２５に同時発生を認めたときに、出力ライン５
２８を介して信号Ｋ３２Ｋ２５を出力する。信号
Ｋ３２Ｋ２５は、またライン５２８を介してオ
ア・ゲート５３に送信され、ライン６８を介して
ODD PARITY信号を出力するだろう。アン
ド・ゲート５２６は、第１７図の方程式（15）に
従つて発生された信号Ｋ３４を、ライン５０４を
介して受信し、その入力信号間に同時発生を認め
たときに、ライン５３４を介して信号Ｋ３４Ｋ２
５を出力するようにアンド・ゲート５２６を可能
化する。この信号は、また信号ODD PARITY
を出力するために、ライン５３４を介してオア・
ゲート５３に送信される。

同様な方法により、第１６図の方程式（11）に
従つて発生され、出力ライン４６２に現われた信
号Ｋ２４は、第１７図の方程式（16）に従つて発
生され、ライン５１８に現われた信号Ｋ３３とと
もに、アンド・ゲート５３６でアンド結合され
る。アンド・ゲート５３６は、その入力信号が同
時に発生したと認めたときに、信号Ｋ３３Ｋ２４
を出力する。信号Ｋ２４は、また第１７図の方程
式（14）に従つて発生され、入力ライン４９０に
現われた信号Ｋ３５とともに、アンド・ゲート５
３８でアンド結合される。アンド・ゲート５３８
は、その入力信号が同時に発生したと認めたとき
に、信号Ｋ３５Ｋ２４を出力する。同様な方法に
より、信号Ｋ３２は、第１６図の方程式（12）に
従つて発生され、ライン４７８に現われた信号Ｋ
２３とともに、アンド・ゲート５４０でアンド結
合される。アンド信号Ｋ３２Ｋ２３は出力ライン
５４２に現われる。入力ライン５０４及び４７８
に接続されたアンド・ゲート５４４は、その入力
ラインに現われた信号の同時発生を認めたときに
信号Ｋ３４Ｋ２３を出力する。

前述と同様な方法により、アンド・ゲート５４
６は第１７図の方程式（13）に従つて発生された
信号Ｋ２２と入力信号Ｋ３３とをアンド結合し、
アンド・ゲート５４８は、その入力ライン４９０
に現われた信号Ｋ３５と入力ライン４８２に現わ
れた信号Ｋ２２との同時発生を認めたときに、信
号Ｋ３５とＫ２２とをアンド結合する。アンド・
ゲート５２４，５２６，５３６，５３８，５４
０，５４４，５４６，５４８によつて出力された
各信号はオア・ゲート５３に送信され、その受信
信号はフレーム制御チツプ２８（第６図）に対し
て送信するために、ライン６８を介し、信号
ODD PARITYとして出力される。

次に、第１２図には、不明瞭キヤラクタ「１」
と「７」間の区別をするためのロジツク回路が表
わされている。入力ライン５３７には信号Ｋ３３
Ｋ２４（第１０Ｃ図）が現われ、その信号はアン
ド・ゲート５５２に送信され、該ゲート５５２
は、更にライン１４６、インバータ５５４、及び
ライン５５６を介して該アンド・ゲート５５２に
送信される信号AMB７１（第８Ｂ図）を受信す
る。アンド・ゲート５５２は、またライン１２５
及びライン５５８を介してクロツク・パルスVID
８（第８Ｂ図）を受信する。入力信号が同時に発
生したことを認めたときに、アンド・ゲート５５
２はライン５５８を介してオア・ゲート５６０に
「ハイ」信号を出力する。該ゲート５６０はライ
ン５６２を介してアンド・ゲート５６４から発生
した信号を受信する。アンド・ゲート５６４はラ
イン１５４を介して信号AMB１７（第８Ｂ図）
を受信するとともに、ライン５３７を介してくる
信号Ｋ３３Ｋ２４と、インバータ５６６及びライ
ン５６８を介してアンド・ゲート５６４に送信さ
れるクロツク・パルス信号VID８とを受信する。
オア・ゲート５６０は、またライン５７０を介し
てアンド・ゲート５７２から発生した出力信号を
受信する。アンド・ゲート５７２は、その入力ラ
イン２１２に現われた信号AMBE（第８Ｅ図）
と、入力ライン４６２を介してくる信号Ｋ２４と
入力ライン５０４に現われた信号Ｋ３４とを受信
するアンド・ゲート５７６から発生し、入力ライ
ン５７４に現われた信号とが同時に発生したと認
めたときに「ハイ」信号を出力する。これら各信
号は、オア・ゲート５６０に供給されたときに、
該オア・ゲート５６０に「ハイ」信号を出力させ
て、３つの前に走査された間隔と組合わされた現
走査中の間隔はキヤラクタ「１」を表わすという
ことを表示し、その信号はライン５７８を介して
エンコーダ７２（第７図、第１５図）に送信され
る。キヤラクタ「１」（数１）のためのロジツク
方程式（24）は第１８図に見られる。

同様な方法により、オア・ゲート５８０（第１
２図）は、入力ライン５３７に現われた信号Ｋ３
３Ｋ２４（第１０Ｃ図）と、入力ライン１４６に
現われた信号AMB７１（第８Ｂ図）と、ライン
５５８に現われたクロツク・パルスVID８（第８
Ｂ図）とが同時に発生したと認めたときに、アン
ド・ゲート５８４から発生した信号を１本の入力
ライン５８２に受信する。オア・ゲート５８０
は、またライン１５４、インバータ５９０及びラ
イン５９２を介して送信されてくる信号AMB１
７と、入力ライン５３７に現われた信号Ｋ３３Ｋ
２４と、クロツク・パルスVID８とが同時に発生
したと認められたときに、アンド・ゲート５８８
から発生された信号を入力ライン５８６に受信す
る。入力ライン５９４に現われ、オア・ゲート５
８０に入力される第３の信号は、信号Ｋ２４とＫ
３４とが同時発生したときにアンド・ゲート５７
６から発生した信号と、入力ライン２１２に現わ
れ、インバータ６００及びライン５９８を介して
送信されてきた信号AMBEとが同時に発生した
ときに、アンド・ゲート５９６から出力される。

それぞれ、ライン４６２及び５０４に現われた
「ハイ」信号Ｋ２４及びＫ３４とともに、ライン
２１２に現われた信号AMBE（第１２図）と、ラ
イン１５４に現われたAMB１７と、ライン１４
６に現われた信号AMB７１とのいずれかが「ハ
イ」となつたときに、オア・ゲート５８０はライ
ン６０２を介してエンコーダ７２（第７図、第１
５図）に対して「ハイ」信号を出力し、３つの前
に走査された間隔と組合わされた現に走査された
数字はキヤラクタ７（数７）を表わすということ
を表示することがわかるであろう。キヤラクタ７
のためのロジツク方程式（25）は第１８図に見る
ことができる。

次に、第１３図に開示されているものは、不明
瞭数７と１とについて前述したものと類似する方
法で、それぞれロジツク方程式（26）及び（27）
（第１８図）に従つて、不明瞭キヤラクタ２及び
８（数２及び８）の区別を決定するロジツク回路
である。不明瞭キヤラクタ２を選択するロジツク
のためのオア・ゲート６０４はその４入力ライン
６０６乃至６１２のすべてにツルー（true）の信
号を持たなければ、２を選択することはできな
い。入力ライン６０６は、ライン５４５からくる
信号Ｋ３４，Ｋ２３（第１０Ｃ図）と、ライン１
４６を介してくる信号AMB８２（第８Ｂ図）
と、ライン１２５及び６１６を介してくる遅延ク
ロツク信号VID８（第８Ｂ図）とを受信するアン
ド・ゲート６１４の出力である。入力ライン６０
８は、信号Ｋ３４，Ｋ２３を受信するに加え、イ
ンバータ６２０の出力である反転信号８２
とインバータ６２２から出力された反転遅延クロ
ツク信号８とを受信するアンド・ゲート６１
８の出力である。入力ライン６１０は、信号
AMB８２と、信号Ｋ２３とＫ３３とをアンド結
合するアンド・ゲート６２６から発生した出力信
号と、反転クロツク信号８とを受信するアン
ド・ゲート６２４の出力である。第４の入力ライ
ン６１２は、インバータ信号８２アンド・
ゲート６２６の出力と遅延クロツク信号VID８と
を受信するアンド・ゲート６２８の出力である。
アンド・ゲート６１４，６１８，６２４，６２８
のいずれかがその入力にすべて「ハイ」信号を受
信した場合、それらはそれぞれの出力ライン６０
６乃至６１２を介し、更にオア・ゲート６０４及
び出力ライン６３０を介してエンコーダ７２（第
７図、第１５図）に「ハイ」信号を出力する。

同様にして、オア・ゲート６０４を可能化して
その出力ライン６４２を介し、エンコーダ７２
（第７図、第１５図）に「ハイ」信号を出力する
ように、入力ライン６３２乃至６３８のいずれか
が該オア・ゲート６４０に「ハイ」信号を送信し
た場合に、不明瞭キヤラクタ８が選ばれる。入力
ライン６３２は、信号VID８，Ｋ３４，Ｋ３２、
インバータ信号８２等を受信するアンド・
ゲート６４４の出力である。入力ライン６３４
は、信号Ｋ３４，Ｋ２３、反転遅延クロツク・パ
ルスVID８及び信号AMB８２等を受信するアン
ド・ゲート６４６の出力である。入力ライン６３
６は、反転信号８２、アンド・ゲート６２
６の出力及び反転遅延クロツク・パルス８等
を受信するアンド・ゲート６４８の出力である。
入力ライン６３８は、同様にして、信号AMB８
２、アンド・ゲート６２６の出力、遅延クロツ
ク・パルス信号VID８等を受信するアンド・ゲー
ト６５０の出力である。

次に、第１４図をみると、そこにはそれぞれ第
１８図の方程式（22）と第１７図のロジツク方程
式（23）、（19）、（20）、（21）に従つてキヤラクタ
（数）９、３、４、５、６等を決定するロジツク
回路が開示されている。第１４図に見られるよう
に、各回路はアンド・ゲート６５０ａ乃至６５０
ｅから成り、そのそれぞれは第１０Ａ図及び第１
０Ｂ図から発生した信号を受信する。アンド・ゲ
ート６５０ａ乃至６５０ｅの各出力ライン６５２
ａ乃至６５２ｅはそれぞれ関係するオア・ゲート
６５４ａ乃至６５４ｅの一方の入力に接続され、
該ゲート６５４ａ乃至６５４ｅの他方の入力は第
１０Ｃ図で発生され、それぞれ第１４図で指定さ
れている信号を受信する。オア・ゲート６５４ａ
乃至６５４ｅへの入力ラインのいずれかに「ハ
イ」信号が現われると、その「ハイ」信号は該オ
ア・ゲートの出力ライン６５６ａ乃至６５６ｅに
も現われ、それは走査された間隔がキヤラクタ
（数）９、３、４、５、６の１であることを表示
する。その信号は出力ライン６５６ａ乃至６５６
ｅを介してエンコーダ７２（第７図、第１５図）
に送信され、以下の方法で16進数を出力する。

第１５図には、入マージン、出マージン、入中
央バンド、出中央バンド及びエラー信号を表わす
データとともに、10進キヤラクタ０乃至９のいず
れかを表わす４つの16進符号化BCDビツトを出
力するエンコーダ７２（第７図）が表わされてい
る。加えて、該エンコーダは信号PARITY、
MARK、EQUALを出力する。第１５図に表わ
されているように、エンコーダ７２（第７図）
は、16進符号化BCDビツト０乃至３を表わす数
個のオア・ゲート６６０乃至６６６の出力に接続
されたラツチ部材６５８を含む。ビツトBCD0乃
至３はそれぞれ方程式（33）乃至（36）（第１９
図、第２０図）に従つて発生される。加えて、ラ
ツチ６５８は、前述したように第１９図のロジツ
ク方程式（32）に従つて発生された信号
PARITYと、第１６図の方程式（１）に従つて
発生された信号MARKと、第１６図の方程式
（６）に従つて発生された信号EQUAL（第８Ｊ
図）とを出力するだろう。ライン１３４（第８Ｂ
図）に発生した信号MARKはシフト・レジスタ
６６８を通して排他的オア６７０の一方の入力に
送信され、その他方の入力にはライン１３４を介
して信号MARKを受信する。１クロツク・パル
ス遅延後に、該信号MARKが「ハイ」となれば、
排他的オア６７０は第２０図のロジツク方程式
（37）に従つて「ハイ」の信号ERRORをライン
６７２を介してオア・ゲート６６２の一方の入力
に出力する。該オア・ゲート６６２の他方の入力
には、ライン６７５を介してアンド・ゲート６７
４の出力が接続される。該アンド・ゲート６７４
は信号入マージン（INMARG）、出マージン
（OUTMARG）、入中央バンド（INCB）、出中央
バンド（OUTCB）等を受信する。後者の２信号
INCB及びOUTCBはその入力信号を４クロツ
ク・パルスを遅延するシフト・レジスタ６７８か
らの信号も受信するオア・ゲート６７６を通して
送信される。

第１５図に表わされているように、シフト・レ
ジスタ６７８は、第１２図及び第１４図に従つて
前に説明した方法で発生するキヤラクタ（数）
４、５、６、７を表わす信号が入力ラインに現わ
れるオア・ゲート６８０の出力に接続される。同
様な方法によつて、オア・ゲート６６０，６６
４，６６６には、信号INMARG（入マージン）、
OUTMARG（出マージン）、INCB（入中央バン
ド）、OUTCB（出中央バンド）等が入力され、オ
ア・ゲート６９４，６９６、シフト・レジスタ６
９０，６９２、オア・ゲート６８６，６８８、ア
ンド・ゲート６８２，６８４等を通して（第１５
図に表わされているように）キヤラクタ１、２、
３、５、６、７、９等を表わす信号が接続され
る。更に、オア・ゲート６６０の入力には、オ
ア・ゲート６９８、４クロツク・パルス遅延シフ
ト・レジスタ７００を通してキヤラクタ信号８及
び９が送信される。各オア・ゲート６６０乃至６
６６はラツチ658に対して信号を出力し、その結
果、該ラツチ６５８はその出力ライン７０２ｅ乃
至７０２ｂを介して４ビツト16進コード・ワード
BCD０乃至BCD３を出力し、更に出力ライン７
０２ａに信号PARITYを、出力ライン７０２ｆ
に信号MARKを、該ラツチ６５８の出力ライン
７０２ｇに信号EQUALを出力し、それらの信号
はフレーム制御チツプ・アレイ２８（第６図）に
送信されて、例えば信号EQUALを使用してラツ
チ６５８から出力したキヤラクタが有効か有効で
ないかの確認に使用される。デコーダ・チツプ２
４は平行して走査された間隔の特性を発生するの
で、発生するデータの処理に必要な時間を減少
し、より高速な走査速度を得ることができるとい
うことがわかるであろう。