JPS646473B2 - - Google Patents
Info
- Publication number
- JPS646473B2 JPS646473B2 JP57051437A JP5143782A JPS646473B2 JP S646473 B2 JPS646473 B2 JP S646473B2 JP 57051437 A JP57051437 A JP 57051437A JP 5143782 A JP5143782 A JP 5143782A JP S646473 B2 JPS646473 B2 JP S646473B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- zone
- prom
- prom1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims abstract description 149
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 101000610551 Homo sapiens Prominin-1 Proteins 0.000 claims description 25
- 102100040120 Prominin-1 Human genes 0.000 claims description 25
- 101000706243 Homo sapiens Prominin-2 Proteins 0.000 claims description 22
- 102100031190 Prominin-2 Human genes 0.000 claims description 22
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims description 14
- 238000013500 data storage Methods 0.000 abstract 3
- 230000001502 supplementing effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/24—Generation of individual character patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/002—Generic data access
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は、文字・数字等の記号を表わすデイジ
タルコードを、CRTやドツトプリンタ等の表示
装置に用いられる信号に変換する記号発生装置、
所謂キヤラクタ・ジエネレータに関する。
タルコードを、CRTやドツトプリンタ等の表示
装置に用いられる信号に変換する記号発生装置、
所謂キヤラクタ・ジエネレータに関する。
従来、記号発生装置（キヤラクタ・ジエネレー
タ）としては、メモリユニツト及びマルチプレク
サを少なくとも１つ含み、記号コードワードの供
給により、表示記号を任意に分割したゾーン（領
域）を示すゾーンアドレスを出力するアドレスメ
モリと、当該アドレスメモリによつてアドレスさ
れ、複数の点を含む複数のゾーンから出力装置が
所与のポイントマトリクス内に形成する記号につ
いてその個々のゾーンを表わすデータワードが記
憶されるデータメモリとを具備すると共に、形成
すべき記号の第１ゾーンを表わすゾーンアドレス
がアドレスメモリから出力された後、当該記号の
残りのゾーンのゾーンアドレスを間歇的に順次形
成する手段を設けて成る、記号コードワードに従
つてポイントラスタ記憶出力装置を制御するもの
がある。
タ）としては、メモリユニツト及びマルチプレク
サを少なくとも１つ含み、記号コードワードの供
給により、表示記号を任意に分割したゾーン（領
域）を示すゾーンアドレスを出力するアドレスメ
モリと、当該アドレスメモリによつてアドレスさ
れ、複数の点を含む複数のゾーンから出力装置が
所与のポイントマトリクス内に形成する記号につ
いてその個々のゾーンを表わすデータワードが記
憶されるデータメモリとを具備すると共に、形成
すべき記号の第１ゾーンを表わすゾーンアドレス
がアドレスメモリから出力された後、当該記号の
残りのゾーンのゾーンアドレスを間歇的に順次形
成する手段を設けて成る、記号コードワードに従
つてポイントラスタ記憶出力装置を制御するもの
がある。
この種の記号発生装置の公知のものはドイツ公
告公報第2701328号に記載されている。この公知
装置では、データメモリからのデータワードを読
取つた後、次の記憶データワードがデータメモリ
から読取られるのか、それとも読取るべきデータ
ワードが形成すべき記号の最終ゾーンのデータワ
ードであり、従つて、このデータワードの読取り
後、データメモリのアドレス指定が次の記号の第
１ゾーンのゾーンアドレスで行なわれるのかを指
示するリンクビツトと共に各データワードがデー
タメモリに記憶されている。この場合、データメ
モリの記憶場所数は形成する種々の記号から成る
記号セツトと各記号のゾーン数との積に相当しな
ければならないから、必要な補助リンクビツトに
関しても、データメモリは同程度の記憶容量を備
えなければならない。リレーで構成され、ゾーン
アドレスを出力するアドレス変換器と、ダイオー
ドマトリクスによつて構成され、当該アドレス変
換器によつてアドレスされるデータメモリとを含
み、すべてのゾーンアドレスがアドレス変換器に
よつて形成され、種々のゾーンから成るゾーン・
セツトと同数のデータワードがデータメモリに記
憶され、記号コードワードに従つてポイントラス
タ記録出力装置を制御する記号発生装置も、ドイ
ツ特許第1188121号から公知である。互いに異な
る記号間でも同一記号内でも、互いに同じゾーン
が現われる場合が多く、従つて、種々のゾーンか
ら成るゾーン・セツトは記号セツトと各記号のゾ
ーン数との積よりもはるかに少ないから、この公
知装置は上記公知装置よりもデータメモリの記憶
容量がはるかに小さくてすみ、アドレス変換器に
関する必要コストはかなり高いものの、記号発生
装置全体としての製造コストは上記公知装置より
も少なくてすむ。
告公報第2701328号に記載されている。この公知
装置では、データメモリからのデータワードを読
取つた後、次の記憶データワードがデータメモリ
から読取られるのか、それとも読取るべきデータ
ワードが形成すべき記号の最終ゾーンのデータワ
ードであり、従つて、このデータワードの読取り
後、データメモリのアドレス指定が次の記号の第
１ゾーンのゾーンアドレスで行なわれるのかを指
示するリンクビツトと共に各データワードがデー
タメモリに記憶されている。この場合、データメ
モリの記憶場所数は形成する種々の記号から成る
記号セツトと各記号のゾーン数との積に相当しな
ければならないから、必要な補助リンクビツトに
関しても、データメモリは同程度の記憶容量を備
えなければならない。リレーで構成され、ゾーン
アドレスを出力するアドレス変換器と、ダイオー
ドマトリクスによつて構成され、当該アドレス変
換器によつてアドレスされるデータメモリとを含
み、すべてのゾーンアドレスがアドレス変換器に
よつて形成され、種々のゾーンから成るゾーン・
セツトと同数のデータワードがデータメモリに記
憶され、記号コードワードに従つてポイントラス
タ記録出力装置を制御する記号発生装置も、ドイ
ツ特許第1188121号から公知である。互いに異な
る記号間でも同一記号内でも、互いに同じゾーン
が現われる場合が多く、従つて、種々のゾーンか
ら成るゾーン・セツトは記号セツトと各記号のゾ
ーン数との積よりもはるかに少ないから、この公
知装置は上記公知装置よりもデータメモリの記憶
容量がはるかに小さくてすみ、アドレス変換器に
関する必要コストはかなり高いものの、記号発生
装置全体としての製造コストは上記公知装置より
も少なくてすむ。
本発明の目的は、市販のメモリユニツトを使用
し、その記憶容量を最大限に活用して簡単に構成
できるように頭書の記号発生装置を改良すること
にある。
し、その記憶容量を最大限に活用して簡単に構成
できるように頭書の記号発生装置を改良すること
にある。
この目的を本発明では、頭書の記号発生装置に
おいて、すべてのゾーンアドレスがアドレスメモ
リによつて形成されるようにし、データメモリが
ゾーン・セツトの種々のゾーンと同数のデータワ
ードを記憶するようにし、アドレスメモリが複数
のメモリユニツトを含み、並列出力される当該メ
モリユニツトの出力信号がゾーンアドレスよりも
短くなるようにし、アドレスメモリの少なくとも
１つの第１メモリユニツトが出力信号として第１
ゾーンアドレス部分を形成するようにし、アドレ
スメモリの第２メモリユニツトが第１メモリユニ
ツトに第１ゾーンアドレス部分として記憶されて
いる各ゾーンアドレスに関連する残りの第２ゾー
ンアドレス部分を記憶するようにし、第２メモリ
ユニツトの出力信号が複数の第２ゾーンアドレス
部分を並列に含むようにし、データメモリにそれ
ぞれの第１ゾーンアドレス部分が直接供給される
と共に連携の第２指令アドレス部分がマルチプレ
クサを介して供給されるようにすることで達成す
る。
おいて、すべてのゾーンアドレスがアドレスメモ
リによつて形成されるようにし、データメモリが
ゾーン・セツトの種々のゾーンと同数のデータワ
ードを記憶するようにし、アドレスメモリが複数
のメモリユニツトを含み、並列出力される当該メ
モリユニツトの出力信号がゾーンアドレスよりも
短くなるようにし、アドレスメモリの少なくとも
１つの第１メモリユニツトが出力信号として第１
ゾーンアドレス部分を形成するようにし、アドレ
スメモリの第２メモリユニツトが第１メモリユニ
ツトに第１ゾーンアドレス部分として記憶されて
いる各ゾーンアドレスに関連する残りの第２ゾー
ンアドレス部分を記憶するようにし、第２メモリ
ユニツトの出力信号が複数の第２ゾーンアドレス
部分を並列に含むようにし、データメモリにそれ
ぞれの第１ゾーンアドレス部分が直接供給される
と共に連携の第２指令アドレス部分がマルチプレ
クサを介して供給されるようにすることで達成す
る。
本発明の記号発生装置では、公知の態様ですべ
てのゾーンアドレスがアドレスメモリによつて形
成され、ゾーン・セツトの種々のゾーンと同数の
データワードがデータメモリに記憶されるから、
全記号セツトのすべてのゾーンに対応するデータ
ワード及び補助リンクビツトがデータメモリに記
憶される場合に比較してデータメモリに必要な記
憶容量が小さくてすむ。並列出力される出力信号
がゾーンアドレスよりも短い市販のメモリユニツ
トを使用して構成することにより、アドレスメモ
リのコストも軽減できる。このアドレスメモリに
おける単数または複数の第１メモリユニツトが、
第１ゾーンアドレス部分を形成する。各ゾーンア
ドレスの残りの第２ゾーンアドレス部分は、アド
レスメモリの第２メモリユニツトによつて形成さ
れ、この第２メモリユニツトの並列出力される出
力信号はゾーンアドレスより短いが第２ゾーンア
ドレス部分よりも長いから、第２メモリユニツト
の出力信号は、複数の第２ゾーンアドレス部分を
並列に含む。このように、第２メモリユニツトの
出力信号に同時に現われる第２ゾーンアドレス部
分の選択は、マルチプレクサによつて行なわれ、
第１ゾーンアドレス部分は、データメモリをアド
レス指定するためこのデータメモリに直接供給さ
れる。マルチプレクサは、第２メモリユニツトだ
けと直列接続して単数または複数の第１メモリユ
ニツトとは接続していないから、少数の入力しか
もたず、従つて製造コストの点でも制御速度の点
でも有利である。
てのゾーンアドレスがアドレスメモリによつて形
成され、ゾーン・セツトの種々のゾーンと同数の
データワードがデータメモリに記憶されるから、
全記号セツトのすべてのゾーンに対応するデータ
ワード及び補助リンクビツトがデータメモリに記
憶される場合に比較してデータメモリに必要な記
憶容量が小さくてすむ。並列出力される出力信号
がゾーンアドレスよりも短い市販のメモリユニツ
トを使用して構成することにより、アドレスメモ
リのコストも軽減できる。このアドレスメモリに
おける単数または複数の第１メモリユニツトが、
第１ゾーンアドレス部分を形成する。各ゾーンア
ドレスの残りの第２ゾーンアドレス部分は、アド
レスメモリの第２メモリユニツトによつて形成さ
れ、この第２メモリユニツトの並列出力される出
力信号はゾーンアドレスより短いが第２ゾーンア
ドレス部分よりも長いから、第２メモリユニツト
の出力信号は、複数の第２ゾーンアドレス部分を
並列に含む。このように、第２メモリユニツトの
出力信号に同時に現われる第２ゾーンアドレス部
分の選択は、マルチプレクサによつて行なわれ、
第１ゾーンアドレス部分は、データメモリをアド
レス指定するためこのデータメモリに直接供給さ
れる。マルチプレクサは、第２メモリユニツトだ
けと直列接続して単数または複数の第１メモリユ
ニツトとは接続していないから、少数の入力しか
もたず、従つて製造コストの点でも制御速度の点
でも有利である。
以下実施例を示す添付図面を参照して本発明を
詳細に説明する。
詳細に説明する。
以下に述べる実施例では、ポイントラスタ記録
出力装置が、24ラインＬ及び40コラムＣから成る
ポイントマトリクスの範囲内で英数字その他の記
号をコラムに分けた形で形成するものとする。第
１図には、ラインNo.１〜No.24及びコラムＣNo.１〜
No.33を示し、簡略化のためコラムNo.34〜No.40は省
略してある。ライン及びコラムの数が比較的多け
れば、短く横に詰まつた文字でも表出でき、記号
の弯曲部や斜線部を肉眼では識別できない程度の
ゆがみで描出できる。第１図において黒く塗りつ
ぶした部分は、出力装置として使用されるインク
ドロツププリンタやニードルプリンタの場合の通
常値である約３ラインまたは６コラムに相当する
直径を有する点であつて出力装置によつて形成さ
れるものの中心である。従つて、文字「Ａ」の横
棒は、実際には切れ目のない線であり、文字上部
も実際には切れ目がない。
出力装置が、24ラインＬ及び40コラムＣから成る
ポイントマトリクスの範囲内で英数字その他の記
号をコラムに分けた形で形成するものとする。第
１図には、ラインNo.１〜No.24及びコラムＣNo.１〜
No.33を示し、簡略化のためコラムNo.34〜No.40は省
略してある。ライン及びコラムの数が比較的多け
れば、短く横に詰まつた文字でも表出でき、記号
の弯曲部や斜線部を肉眼では識別できない程度の
ゆがみで描出できる。第１図において黒く塗りつ
ぶした部分は、出力装置として使用されるインク
ドロツププリンタやニードルプリンタの場合の通
常値である約３ラインまたは６コラムに相当する
直径を有する点であつて出力装置によつて形成さ
れるものの中心である。従つて、文字「Ａ」の横
棒は、実際には切れ目のない線であり、文字上部
も実際には切れ目がない。
第２Ａ図は各コラムをゾーンとし、各コラム毎
に区分したデータワードの表を示しており、この
表には、コラムごとに並行動作する記録装置又は
類似の出力装置の制御に必要なデータワード（以
下「Ｃコード」と呼ぶ。）をコラムＣNo.１〜No.33
のそれぞれに割り当ててある。第２Ａ図の表のよ
うな形ですべてのコラムを記憶させるとすれば、
40コラムから成る記号の場合、24×40ビツトの記
憶場所が必要とされ、さらに場合によつてはリン
クビツトのための記憶容量が余分に必要となる。
しかし実際には、第２Ａ図に示すデータワードの
アドレスコードを示す第２Ｂ図から明らかなよう
に、文字「Ａ」では、種々の態様で点を組み合わ
せた合計13タイプのコラムＣが現われるだけであ
る。表出すべきその他の記号についても同様であ
り、しかも、表出すべき１記号セツトに属する記
号は、各記号に現われるコラムのタイプが常に部
分的に一致する。即ち、記号発生装置のデータメ
モリに記憶されているデータワードまたはＣコー
ドは、例えばゾーンアドレスまたは、ゾーンがコ
ラムであるこの場合には、コラムアドレスによつ
てアドレスすることができ、当該コラムアドレス
は第２Ｂ図の第２欄（「CAD」欄）の場合なら10
ビツトから成る。実施例では、このようなコラム
アドレスCADを使用する。
に区分したデータワードの表を示しており、この
表には、コラムごとに並行動作する記録装置又は
類似の出力装置の制御に必要なデータワード（以
下「Ｃコード」と呼ぶ。）をコラムＣNo.１〜No.33
のそれぞれに割り当ててある。第２Ａ図の表のよ
うな形ですべてのコラムを記憶させるとすれば、
40コラムから成る記号の場合、24×40ビツトの記
憶場所が必要とされ、さらに場合によつてはリン
クビツトのための記憶容量が余分に必要となる。
しかし実際には、第２Ａ図に示すデータワードの
アドレスコードを示す第２Ｂ図から明らかなよう
に、文字「Ａ」では、種々の態様で点を組み合わ
せた合計13タイプのコラムＣが現われるだけであ
る。表出すべきその他の記号についても同様であ
り、しかも、表出すべき１記号セツトに属する記
号は、各記号に現われるコラムのタイプが常に部
分的に一致する。即ち、記号発生装置のデータメ
モリに記憶されているデータワードまたはＣコー
ドは、例えばゾーンアドレスまたは、ゾーンがコ
ラムであるこの場合には、コラムアドレスによつ
てアドレスすることができ、当該コラムアドレス
は第２Ｂ図の第２欄（「CAD」欄）の場合なら10
ビツトから成る。実施例では、このようなコラム
アドレスCADを使用する。
それぞれ７ビツトの記号コードワードで表出で
きる合計128個の異なる記号から成る記号セツト
の場合、24ラインＬ×40コラムＣの記号マトリク
ス上に記号を分解するには、第２Ｂ図の第１欄
「タイプ」に番号で示すようなタイプの1024個ま
たはそれ以下の異なるコラムから成るコラム・セ
ツトが必要であることが判明した。従つて、すべ
てのタイプを実施例のように10ビツト長のアドレ
スCADで呼び出すことができる。実施例の場合、
このコラムアドレスにより、1000通りの24ビツ
ト・データワード（第２Ａ図のＣコード）を記憶
している３基の市販1K−８ビツト記憶装置（第
３図のPROM４乃至６）から成るデータメモリ
がアドレスされる。従つてアドレスメモリの必要
総記憶容量は、データワード用として24ビツト、
コラムアドレステーブル用として128×40×10ビ
ツトである。
きる合計128個の異なる記号から成る記号セツト
の場合、24ラインＬ×40コラムＣの記号マトリク
ス上に記号を分解するには、第２Ｂ図の第１欄
「タイプ」に番号で示すようなタイプの1024個ま
たはそれ以下の異なるコラムから成るコラム・セ
ツトが必要であることが判明した。従つて、すべ
てのタイプを実施例のように10ビツト長のアドレ
スCADで呼び出すことができる。実施例の場合、
このコラムアドレスにより、1000通りの24ビツ
ト・データワード（第２Ａ図のＣコード）を記憶
している３基の市販1K−８ビツト記憶装置（第
３図のPROM４乃至６）から成るデータメモリ
がアドレスされる。従つてアドレスメモリの必要
総記憶容量は、データワード用として24ビツト、
コラムアドレステーブル用として128×40×10ビ
ツトである。
以上に述べたように作用する記号発生装置を第
３図に示した。７ビツトから成る記号コードワー
ドが、図示しない供給源、例えばデータプロセツ
サから７本の伝送路を含むケーブル２３を介して
並列に、３つのメモリユニツトPROM１，
PROM２，PROM３を含むアドレスメモリに供
給される。このメモリユニツトは、市販のプログ
ラム可能な読取専用メモリユニツトであるが、本
発明とは直接関係がなく、純粋な読取専用メモリ
ユニツトROMを利用することも可能である。そ
の記憶容量は、それぞれ2048×８ビツトであるか
ら、当該メモリユニツトから並列に出力される出
力信号は８ビツトとなり、第２Ｂ図のように10ビ
ツトから成るコラムアドレスCADよりも短くな
る。各メモリユニツトPROM１，PROM２，
PROM３の４つのアドレス入力は、モジユロ39
式コラムカウンタ１０によつて制御される。記録
ヘツドの動作と同期する実施例では、該ヘツドの
動作に伴つて発生するタイミング・パルスCTに
よつてコラム位置をカウントする。他の実施態様
では、出力装置におけるデータワード（第２Ａ図
のＣコード）の出力または先行コラムの表出が当
該出力装置によつて行なわれるようにすれば、公
知の構成でコラムアドレスまたはこれに相当する
ゾーンアドレスを間歇的に出力させることができ
る。コラムカウンタ１０は、並列出力S0〜S5を
具備する。デコーダとして設けたゲート２６，２
７により出力S4，S5の信号を復号することによ
つて、メモリユニツトPROM１，PROM２のリ
リース入力に作用して出力D1.1〜D1.8及びD2.1
〜D2.8をリリースさせる信号が得られる。こ
れらの出力は、１対ずつ互いに並列に、例えば伝
送路２１−１に出力D1.1及びD2.1が接続すると
いうように８本の伝送路２１−１乃至２１−８に
接続している。
３図に示した。７ビツトから成る記号コードワー
ドが、図示しない供給源、例えばデータプロセツ
サから７本の伝送路を含むケーブル２３を介して
並列に、３つのメモリユニツトPROM１，
PROM２，PROM３を含むアドレスメモリに供
給される。このメモリユニツトは、市販のプログ
ラム可能な読取専用メモリユニツトであるが、本
発明とは直接関係がなく、純粋な読取専用メモリ
ユニツトROMを利用することも可能である。そ
の記憶容量は、それぞれ2048×８ビツトであるか
ら、当該メモリユニツトから並列に出力される出
力信号は８ビツトとなり、第２Ｂ図のように10ビ
ツトから成るコラムアドレスCADよりも短くな
る。各メモリユニツトPROM１，PROM２，
PROM３の４つのアドレス入力は、モジユロ39
式コラムカウンタ１０によつて制御される。記録
ヘツドの動作と同期する実施例では、該ヘツドの
動作に伴つて発生するタイミング・パルスCTに
よつてコラム位置をカウントする。他の実施態様
では、出力装置におけるデータワード（第２Ａ図
のＣコード）の出力または先行コラムの表出が当
該出力装置によつて行なわれるようにすれば、公
知の構成でコラムアドレスまたはこれに相当する
ゾーンアドレスを間歇的に出力させることができ
る。コラムカウンタ１０は、並列出力S0〜S5を
具備する。デコーダとして設けたゲート２６，２
７により出力S4，S5の信号を復号することによ
つて、メモリユニツトPROM１，PROM２のリ
リース入力に作用して出力D1.1〜D1.8及びD2.1
〜D2.8をリリースさせる信号が得られる。こ
れらの出力は、１対ずつ互いに並列に、例えば伝
送路２１−１に出力D1.1及びD2.1が接続すると
いうように８本の伝送路２１−１乃至２１−８に
接続している。
メモリユニツトPROM１には、各記号Ａ−１，
Ａ，Ａ＋１，…について、各コラムＣNo.１〜No.16
に対応する、８ビツトから成る第１コラムアドレ
ス部分が記憶されている。同様にメモリユニツト
PROM２には、各記号Ａ−１，Ａ，Ａ＋１，…
について各コラムＣNo.17〜No.32に対応する第１コ
ラムアドレス部分が記憶されている。リリース入
力が常にリリース信号の影響下にあるメモリ
ユニツトPROM３には、第１コラムアドレス部
分との関連でメモリユニツトPROM１，PROM
２に記憶されているそれぞれの第１コラムアドレ
ス部分に対応して、ビツトNo.９及びNo.10から成る
残る第２コラムアドレス部分が記憶されている。
メモリユニツトPROM１及びPROM２と同様に、
メモリユニツトPROM３も各記憶場所に８ビツ
トを有し、メモリユニツトPROM３の出力信号
は、並列に４つの第２コラムアドレス部分を含
む。コラムアドレスCAD（第２Ｂ図）を完全にす
るために必要なそれぞれの第２のコラムアドレス
部分をメモリユニツトPROM３の出力信号から
選択する動作は、出力D3.1〜D3.8に接続する入
力を有すると共にコラムカウンタ１０の出力S3，
S4によつて制御されるマルチプレクサ１５によ
つて行なわれる。マルチプレクサ１５は、コラム
アドレスのビツトNo.９及びNo.10に対応する２つの
出力を有する。
Ａ，Ａ＋１，…について、各コラムＣNo.１〜No.16
に対応する、８ビツトから成る第１コラムアドレ
ス部分が記憶されている。同様にメモリユニツト
PROM２には、各記号Ａ−１，Ａ，Ａ＋１，…
について各コラムＣNo.17〜No.32に対応する第１コ
ラムアドレス部分が記憶されている。リリース入
力が常にリリース信号の影響下にあるメモリ
ユニツトPROM３には、第１コラムアドレス部
分との関連でメモリユニツトPROM１，PROM
２に記憶されているそれぞれの第１コラムアドレ
ス部分に対応して、ビツトNo.９及びNo.10から成る
残る第２コラムアドレス部分が記憶されている。
メモリユニツトPROM１及びPROM２と同様に、
メモリユニツトPROM３も各記憶場所に８ビツ
トを有し、メモリユニツトPROM３の出力信号
は、並列に４つの第２コラムアドレス部分を含
む。コラムアドレスCAD（第２Ｂ図）を完全にす
るために必要なそれぞれの第２のコラムアドレス
部分をメモリユニツトPROM３の出力信号から
選択する動作は、出力D3.1〜D3.8に接続する入
力を有すると共にコラムカウンタ１０の出力S3，
S4によつて制御されるマルチプレクサ１５によ
つて行なわれる。マルチプレクサ１５は、コラム
アドレスのビツトNo.９及びNo.10に対応する２つの
出力を有する。
伝送路２１−１乃至２１−８，並びにマルチプ
レクサ１５の出力に接続する伝送路２１−９及び
２１−１０は、実施例の場合それぞれが1K×８
ビツトの記憶容量を有するメモリユニツト
PROM４，PROM５及びPROM６から成るデー
タメモリのアドレス入力に至る。メモリユニツト
PROM４，PROM５，PROM６の出力4.1乃至
4.8，5.1乃至5.8，6.1乃至6.8にはそのアドレス指
定に従つて、ニードルプリンタとして構成された
記録ヘツド２２を後述のように制御するデータワ
ード（第２Ａ図のＣコード）が現われる。
レクサ１５の出力に接続する伝送路２１−９及び
２１−１０は、実施例の場合それぞれが1K×８
ビツトの記憶容量を有するメモリユニツト
PROM４，PROM５及びPROM６から成るデー
タメモリのアドレス入力に至る。メモリユニツト
PROM４，PROM５，PROM６の出力4.1乃至
4.8，5.1乃至5.8，6.1乃至6.8にはそのアドレス指
定に従つて、ニードルプリンタとして構成された
記録ヘツド２２を後述のように制御するデータワ
ード（第２Ａ図のＣコード）が現われる。
例えば文字「Ａ」（第１図）を印字する場合に
は、コラムＣNo.９を印字するときに、記録ヘツド
２２に供給されるデータワードは、第２Ａ図に示
すようにＣコード 00000000 01000000 00000000 である。
は、コラムＣNo.９を印字するときに、記録ヘツド
２２に供給されるデータワードは、第２Ａ図に示
すようにＣコード 00000000 01000000 00000000 である。
このため、メモリユニツトPROM４，PROM
５，PROM６から成るデータメモリは、第２Ｂ
図に示すようにコラムアドレスCAD 0000000101 （タイプ５） によつてアドレスされ、この場合、第１ビツトが
ビツトNo.10、最終ビツトがビツトNo.１である。コ
ラムアドレスCAD（第２Ｂ図）のビツトNo.１乃至
No.８を含む第１コラムアドレス部分は、第４Ａ図
に示すようにメモリユニツトPROM１の、文字
「Ａ」のためのメモリゾーンのＣNo.９に記憶され
ている。この第１コラムアドレス部分は、出力時
にメモリユニツトPROM４，PROM５，PROM
６に直接供給される。
５，PROM６から成るデータメモリは、第２Ｂ
図に示すようにコラムアドレスCAD 0000000101 （タイプ５） によつてアドレスされ、この場合、第１ビツトが
ビツトNo.10、最終ビツトがビツトNo.１である。コ
ラムアドレスCAD（第２Ｂ図）のビツトNo.１乃至
No.８を含む第１コラムアドレス部分は、第４Ａ図
に示すようにメモリユニツトPROM１の、文字
「Ａ」のためのメモリゾーンのＣNo.９に記憶され
ている。この第１コラムアドレス部分は、出力時
にメモリユニツトPROM４，PROM５，PROM
６に直接供給される。
コラムＣNo.９の第２コラムアドレス部分は、第
４Ｃ図に示すように、文字「Ａ」に連携させたメ
モリゾーンの記憶場所に記憶されており、この記
憶場所には、この第２アドレス部分のほかにコラ
ムNo.１，17及び25のそれぞれビツトNo.９及びNo.10
を含む第２コラムアドレス部分をも含まれてい
る。コラムＣNo.９に対応する該当の第２コラムア
ドレス部分がマルチプレクサ１５（第３図）によ
つて選択され、この選択された第２コラムアドレ
ス部分が伝送路２１−９，２１−１０を介してメ
モリユニツトPROM４，PROM５，PROM６に
供給される。同様に、文字「Ａ」のコラムＣNo.17
乃至No.32の１つを印字する際にも、第４Ｂ図に示
すようにメモリユニツトPROM２に記憶されて
いる第１アドレス部分はデータメモリに直接供給
され、メモリユニツトPROM３に記憶されてい
る第２コラムアドレス部分はマルチプレクサ１５
を介してデータメモリに供給される。
４Ｃ図に示すように、文字「Ａ」に連携させたメ
モリゾーンの記憶場所に記憶されており、この記
憶場所には、この第２アドレス部分のほかにコラ
ムNo.１，17及び25のそれぞれビツトNo.９及びNo.10
を含む第２コラムアドレス部分をも含まれてい
る。コラムＣNo.９に対応する該当の第２コラムア
ドレス部分がマルチプレクサ１５（第３図）によ
つて選択され、この選択された第２コラムアドレ
ス部分が伝送路２１−９，２１−１０を介してメ
モリユニツトPROM４，PROM５，PROM６に
供給される。同様に、文字「Ａ」のコラムＣNo.17
乃至No.32の１つを印字する際にも、第４Ｂ図に示
すようにメモリユニツトPROM２に記憶されて
いる第１アドレス部分はデータメモリに直接供給
され、メモリユニツトPROM３に記憶されてい
る第２コラムアドレス部分はマルチプレクサ１５
を介してデータメモリに供給される。
コラムアドレスの長さと、互いに同じメモリユ
ニツトPROM１，PROM２，PROM３の各記憶
場所のビツト数（実施例の場合８ビツト）とを、
各記憶場所のビツト数が第２コラムアドレス部分
に含まれるビツト（実施例では２ビツト）の整数
倍となるように選択すれば、それぞれが第２コラ
ムアドレス部分を記憶しているメモリユニツト
PROM３の記憶場所を簡単に、完全に利用でき
る。例えば個々のコラムアドレスの第２コラムア
ドレス部分の両ビツトを互いに連続する記憶場所
に記憶させるとすれば、マルチプレクサ１５がこ
のビツトを順次読み取らねばならず、また、この
ように構成されたコラムアドレスのすべてのビツ
トを同時にデータメモリに伝送できるためにはバ
ツフアを設ける必要があり、その結果コストが増
大する。
ニツトPROM１，PROM２，PROM３の各記憶
場所のビツト数（実施例の場合８ビツト）とを、
各記憶場所のビツト数が第２コラムアドレス部分
に含まれるビツト（実施例では２ビツト）の整数
倍となるように選択すれば、それぞれが第２コラ
ムアドレス部分を記憶しているメモリユニツト
PROM３の記憶場所を簡単に、完全に利用でき
る。例えば個々のコラムアドレスの第２コラムア
ドレス部分の両ビツトを互いに連続する記憶場所
に記憶させるとすれば、マルチプレクサ１５がこ
のビツトを順次読み取らねばならず、また、この
ように構成されたコラムアドレスのすべてのビツ
トを同時にデータメモリに伝送できるためにはバ
ツフアを設ける必要があり、その結果コストが増
大する。
メモリユニツトPROM３はその記憶容量がメ
モリユニツトPROM１及びPROM２と同じであ
るから、その記憶容量は、実施例の場合も含めて
多くの場合、アドレスメモリの記憶スペースの完
全利用を可能にする２進数を越えている。メモリ
ユニツトPROM３のこの余剰記憶容量の利用態
様として、補助コラムアドレスの、該コラムアド
レスよりも短い第１コラムアドレス部分がこのメ
モリユニツトに記憶され、当該第１コラムアドレ
ス部分がマルチプレクサ１５を迂回してスイツチ
ング増幅器１４を介してデータメモリに作用し、
マルチプレクサ１５は、データメモリがこのよう
な補助コラムアドレスの第１コラムアドレス部分
の作用を受けると、連携の第２コラムアドレス部
分として、すべての第２ゾーンアドレス部分に共
通の２進値（実施例では０）を有する２つのビツ
トを出力する。実施例では、第４Ｃ図に示すよう
にビツトNo.１乃至No.８をもつ第１コラムアドレス
部分と０値の２つの添加ビツトとから成るコラム
ＣNo.33〜No.40のコラムアドレスについて上記のよ
うに一部だけを記憶させる。このコラムＣNo.33〜
No.40については、データメモリの比較的少数のデ
ータワードをアドレスするだけでよいから、記号
によつては第１コラムアドレス部分だけが変化す
るコラムアドレスで充分である。データワードと
そのコラムアドレスとの対応関係を任意に選択で
きることも、この方式を可能にする理由である。
モリユニツトPROM１及びPROM２と同じであ
るから、その記憶容量は、実施例の場合も含めて
多くの場合、アドレスメモリの記憶スペースの完
全利用を可能にする２進数を越えている。メモリ
ユニツトPROM３のこの余剰記憶容量の利用態
様として、補助コラムアドレスの、該コラムアド
レスよりも短い第１コラムアドレス部分がこのメ
モリユニツトに記憶され、当該第１コラムアドレ
ス部分がマルチプレクサ１５を迂回してスイツチ
ング増幅器１４を介してデータメモリに作用し、
マルチプレクサ１５は、データメモリがこのよう
な補助コラムアドレスの第１コラムアドレス部分
の作用を受けると、連携の第２コラムアドレス部
分として、すべての第２ゾーンアドレス部分に共
通の２進値（実施例では０）を有する２つのビツ
トを出力する。実施例では、第４Ｃ図に示すよう
にビツトNo.１乃至No.８をもつ第１コラムアドレス
部分と０値の２つの添加ビツトとから成るコラム
ＣNo.33〜No.40のコラムアドレスについて上記のよ
うに一部だけを記憶させる。このコラムＣNo.33〜
No.40については、データメモリの比較的少数のデ
ータワードをアドレスするだけでよいから、記号
によつては第１コラムアドレス部分だけが変化す
るコラムアドレスで充分である。データワードと
そのコラムアドレスとの対応関係を任意に選択で
きることも、この方式を可能にする理由である。
コラムカウンタ１０の出力信号の組合せが出力
すべきコラムＣNo.33〜No.40と一致すると、メモリ
ユニツトPROM１及びPROM２が、その入力側
に接続されているゲート２６，２７によつてブロ
ツクされる。これと同時にマルチプレクサ１５
は、コラムカウンタ１０の出力S5から反転入力
OCに供給される信号によつてブロツクされるか
ら、その出力に０信号が現われる。これに反して
メモリユニツトPROM３の出力D3.1〜D3.8は、
スイツチング増幅器１４を介して伝送路２１−１
乃至２１−８に供給される。なぜなら、スイツチ
ング増幅器１４は、コラムカウンタ１０から入力
OCに供給される信号によつて導通化されるから
である。
すべきコラムＣNo.33〜No.40と一致すると、メモリ
ユニツトPROM１及びPROM２が、その入力側
に接続されているゲート２６，２７によつてブロ
ツクされる。これと同時にマルチプレクサ１５
は、コラムカウンタ１０の出力S5から反転入力
OCに供給される信号によつてブロツクされるか
ら、その出力に０信号が現われる。これに反して
メモリユニツトPROM３の出力D3.1〜D3.8は、
スイツチング増幅器１４を介して伝送路２１−１
乃至２１−８に供給される。なぜなら、スイツチ
ング増幅器１４は、コラムカウンタ１０から入力
OCに供給される信号によつて導通化されるから
である。
メモリユニツトPROM４，PROM５，PROM
６の出力信号は２群に分かれ、それぞれ伝送路１
１−１乃至１１−１２及び１１−１３乃至１１−
２４で、記録ヘツドキヤリツジからの同期信号Ｔ
の制御下に増幅器１９，２０を介して記録ヘツド
２２の24個の記録素子に供給される。記録素子
は、公知のようにライン方向に食い違つた２つの
コラムに互い違いに配置されている。記録素子の
コラム間のずれに応じて、後方コラムＣの奇数番
目のラインＬ（第１図）の12個の点は、コラム間
のずれに相当する長さの、制御信号Ｔによつて制
御、遅延される12桁シフトレジスタ２５を介して
増幅器１９に供給される。
６の出力信号は２群に分かれ、それぞれ伝送路１
１−１乃至１１−１２及び１１−１３乃至１１−
２４で、記録ヘツドキヤリツジからの同期信号Ｔ
の制御下に増幅器１９，２０を介して記録ヘツド
２２の24個の記録素子に供給される。記録素子
は、公知のようにライン方向に食い違つた２つの
コラムに互い違いに配置されている。記録素子の
コラム間のずれに応じて、後方コラムＣの奇数番
目のラインＬ（第１図）の12個の点は、コラム間
のずれに相当する長さの、制御信号Ｔによつて制
御、遅延される12桁シフトレジスタ２５を介して
増幅器１９に供給される。
データメモリのメモリユニツトPROM４，
PROM５，PROM６は、実施例のようにアドレ
スメモリのメモリユニツトPROM１，PROM２，
PROM３と同じ態様、同じ記憶容量のもの、即
ち、市販のプログラム可能な読取専用メモリ、ま
たは場合により純粋な読取専用メモリであること
が好ましい。
PROM５，PROM６は、実施例のようにアドレ
スメモリのメモリユニツトPROM１，PROM２，
PROM３と同じ態様、同じ記憶容量のもの、即
ち、市販のプログラム可能な読取専用メモリ、ま
たは場合により純粋な読取専用メモリであること
が好ましい。
本発明が以上に述べた実施例に制限されないこ
とはいうまでもない。即ち、実施例とは異なるコ
ラム数及びライン数のポイントマトリクス形式を
選択することができる。アドレスメモリにもデー
タメモリにも、実施例とは記憶場所の長さ及び記
憶容量の異なる市販のメモリユニツトを使用する
ことができる。データメモリから出力されるデー
タワードは、１または２コラムずつずらしてプリ
ントする記録ヘツドの制御だけでなく、その他の
ポイントラスタ記録出力装置、例えば表示装置の
制御にも利用できる。実施例は、ポイントマトリ
クスの範囲内にコラムに分けた形で記号を形成す
る場合を想定したものであるが、データメモリに
記憶されたデータワードがポイントマトリクスの
他のゾーン、例えばラインを表わすように構成す
ることも可能である。
とはいうまでもない。即ち、実施例とは異なるコ
ラム数及びライン数のポイントマトリクス形式を
選択することができる。アドレスメモリにもデー
タメモリにも、実施例とは記憶場所の長さ及び記
憶容量の異なる市販のメモリユニツトを使用する
ことができる。データメモリから出力されるデー
タワードは、１または２コラムずつずらしてプリ
ントする記録ヘツドの制御だけでなく、その他の
ポイントラスタ記録出力装置、例えば表示装置の
制御にも利用できる。実施例は、ポイントマトリ
クスの範囲内にコラムに分けた形で記号を形成す
る場合を想定したものであるが、データメモリに
記憶されたデータワードがポイントマトリクスの
他のゾーン、例えばラインを表わすように構成す
ることも可能である。
第１図は文字「Ａ」が形成されているポイント
マトリクスを示す図、第２Ａ図はコラムに分けて
第１図の文字「Ａ」を表出するために必要なデー
タワードを示す図、第２Ｂ図は第２Ａ図に示した
データワードのアドレスを示す図、第３図は本発
明の記号発生装置及びこれによつて制御されるポ
イントラスタ記録出力装置の回路図、第４Ａ図乃
至第４Ｃ図は、第３図に示す記号発生装置のアド
レスメモリを構成するメモリユニツトの記憶内容
を説明するためのアドレスの説明図である。 １０……コラムカウンタ、１４……スイツチン
グ増幅器、１５……マルチプレクサ、１９，２０
……増幅器、２２……記録ヘツド、２３……ケー
ブル、２５……シフトレジスタ、２６，２７……
ゲート。
マトリクスを示す図、第２Ａ図はコラムに分けて
第１図の文字「Ａ」を表出するために必要なデー
タワードを示す図、第２Ｂ図は第２Ａ図に示した
データワードのアドレスを示す図、第３図は本発
明の記号発生装置及びこれによつて制御されるポ
イントラスタ記録出力装置の回路図、第４Ａ図乃
至第４Ｃ図は、第３図に示す記号発生装置のアド
レスメモリを構成するメモリユニツトの記憶内容
を説明するためのアドレスの説明図である。 １０……コラムカウンタ、１４……スイツチン
グ増幅器、１５……マルチプレクサ、１９，２０
……増幅器、２２……記録ヘツド、２３……ケー
ブル、２５……シフトレジスタ、２６，２７……
ゲート。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１つのメモリユニツトPROM１，
PROM２，PROM３及び少なくとも１つマルチ
プレクサ１５を含み、 記号コードワードの供給により、表示記号を任
意に分割したゾーンを示すゾーンアドレスCAD
を出力するアドレスメモリPROM１，PROM２，
PROM３，１４，１５と、 当該アドレスメモリによつてアドレスされ、複
数の点を含む複数のゾーンＣから出力装置２２が
所与のポイントマトリクス内に形成する記号Ａの
個々のゾーンＣを表わすデータワードＣコードが
記憶されているデータメモリPROM４，PROM
５，PROM６とを具備すると共に、 形成すべき記号Ａの第１ゾーンＣを表わすゾー
ンアドレスCADがアドレスメモリPROM１，
PROM２，PROM３，１４，１５から出力され
た後、当該記号Ａの残りのゾーンＣのゾーンアド
レスCADを間歇的に順次形成する手段１０を設
けて成り、 記号コードワードに従つてポイントラスタ記録
出力装置２２を制御する記号発生装置であつて、 すべてのゾーンアドレスCADがアドレスメモ
リPROM１，PROM２，PROM３，１４，１５
によつて形成されることと、 データメモリPROM４，PROM５，PROM６
がゾーン・セツトの種々のゾーンＣと同数のデー
タワード（Ｃコード）を記憶することと、 アドレスメモリPROM１，PROM２，PROM
３，１４，１５が複数のメモリユニツトPROM
１，PROM２，PROM３を含み、並列出力され
る当該メモリユニツトの出力信号がゾーンアドレ
スCADよりも短いことと、 アドレスメモリPROM１，PROM２，PROM
３，１４，１５における少なくとも１つの第１メ
モリユニツトPROM１，PROM１が出力信号と
して第１ゾーンアドレス部分を形成することと、 アドレスメモリPROM１，PROM２，PROM
３，１４，１５の第２メモリユニツトPROM３
が第１メモリユニツトPROM１，PROM２に第
１ゾーンアドレス部分として記憶されている各ゾ
ーンアドレスCADに関連する残りの第２ゾーン
アドレス部分を記憶し、第２メモリユニツト
PROM３の出力信号が複数の第２ゾーンアドレ
ス部分を並列に含むことと、 第１ゾーンアドレス部分がデータメモリ
PROM４，PROM５，PROM６に直接供給され
ると共に、連携の第２指令アドレス部分がマルチ
プレクサ１５を介して供給されることを特徴とす
る記号発生装置。 ２ マルチプレクサ１５を迂回してデータメモリ
PROM４，PROM５，PROM６に供給される補
助ゾーンアドレスCADのゾーンアドレスCADよ
りも短い第１ゾーンアドレス部分第２メモリユニ
ツトPROM３が記憶することと、 データメモリPROM４，PROM５，PROM６
が補助ゾーンアドレスの当該第１ゾーンアドレス
部分を供給されると、マルチプレクサ１５が、連
携の第２ゾーンアドレス部分として所与の２進値
を有する少なくとも１つのビツトを出力すること
を特徴とする特許請求の範囲第１項に記載の記号
発生装置。 ３ ゾーンアドレスCADが間歇的に出力される
ようにゾーンカウンタ１０を設け、並列出力され
る当該ゾーンカウンタの出力信号が、メモリユニ
ツトPROM１，PROM２，PROM３及びマルチ
プレクサ１５のアドレス入力に、また、必要に応
じてデコーダ２６，２７を介してメモリユニツト
PROM１，PROM２，PROM３及びマルチプレ
クサ１５のリリース入力，に供給されるこ
とを特徴とする特許請求の範囲第１項または第２
項に記載の記号発生装置。 ４ 単数または複数の第１メモリユニツト
PROM１，PROM２及び第２メモリユニツト
PROM３が、互いに同一構成であることを特徴
とする特許請求の範囲第１項、第２項または第３
項に記載の記号発生装置。 ５ データメモリが互いに同じであり、好ましく
はアドレスメモリPROM１，PROM２，PROM
３，１４，１５のメモリユニツトPROM１，
PROM２，PROM３とも同じメモリユニツト
PROM４，PROM５，PROM６から成ることを
特徴とする特許請求の範囲第１項乃至第４項のい
ずれか１項に記載の記号発生装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3112656A DE3112656C2 (de) | 1981-03-31 | 1981-03-31 | Verfahren und Schaltungsanordnung zum Umsetzen von Zeichencodeworten in Punktrasterschriftcodefelder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173887A JPS57173887A (en) | 1982-10-26 |
| JPS646473B2 true JPS646473B2 (ja) | 1989-02-03 |
Family
ID=6128766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57051437A Granted JPS57173887A (en) | 1981-03-31 | 1982-03-31 | Generator for mark |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4740784A (ja) |
| EP (1) | EP0062301B1 (ja) |
| JP (1) | JPS57173887A (ja) |
| AT (1) | ATE28010T1 (ja) |
| DE (2) | DE3112656C2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1188302B (it) * | 1986-01-22 | 1988-01-07 | Honeywell Inf Systems | Unita' di controllo per stampante seriale a matrice |
| US4952924A (en) * | 1988-08-23 | 1990-08-28 | Acer Incorporated | Method and apparatus for address conversion in a chinese character generator of a CRTC scan circuit |
| US5079739A (en) * | 1988-09-23 | 1992-01-07 | Datacard Corporation | Apparatus and method for converting bit-mapped data from row orientation to column or orientation |
| KR900702447A (ko) * | 1988-09-23 | 1990-12-07 | 토마스 핀 | Rom 변환 장치 및 방법 |
| JPH0511739A (ja) * | 1991-04-29 | 1993-01-22 | Samsung Electron Co Ltd | 棒パターン符号化方法 |
| USD776133S1 (en) * | 2015-06-23 | 2017-01-10 | Zynga Inc. | Display screen or portion thereof with a graphical user interface |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3130397A (en) * | 1958-10-08 | 1964-04-21 | Lab For Electronics Inc | Cathode ray tube display system having both specific symbol and generalized data control of the tube display |
| DE1188121B (de) * | 1963-09-11 | 1965-03-04 | Siemens Ag | Einrichtung zur Steuerung eines Druckers, bei dem die Zeichen aus punktfoermigen Elementen mosaikartig zusammengesetzt sind |
| GB1110403A (en) * | 1964-05-07 | 1968-04-18 | Rank Organisation Ltd | Improvements in or relating to electric discharge tubes |
| DE1250662B (de) * | 1964-05-16 | 1967-09-21 | IBM Deutschland Internationale Büro Maschinen Gesellschaft mbH Smdelfingen | Anordnung zur Auswahl der Druckelemente eines L-Iementdruckers |
| US3426344A (en) * | 1966-03-23 | 1969-02-04 | Rca Corp | Character generator for simultaneous display of separate character patterns on a plurality of display devices |
| US3444319A (en) * | 1966-07-26 | 1969-05-13 | Rca Corp | Character generator |
| DE1574723A1 (de) * | 1968-01-16 | 1970-07-16 | Siemens Ag | Verfahren und Anordnung zur Darstellung von aus geraden Strichen zusammengesetzten Zeichen auf dem Bildschirm einer Kathodenstrahlroehre |
| US3675232A (en) * | 1969-05-21 | 1972-07-04 | Gen Electric | Video generator for data display |
| US3614771A (en) * | 1969-09-18 | 1971-10-19 | Hewlett Packard Co | Display apparatus |
| SE363914B (ja) * | 1972-11-02 | 1974-02-04 | Svenska Dataregister Ab | |
| US3996584A (en) * | 1973-04-16 | 1976-12-07 | Burroughs Corporation | Data handling system having a plurality of interrelated character generators |
| US3991868A (en) * | 1975-03-11 | 1976-11-16 | Centronics Data Computer Corporation | Method and apparatus for printing segmented characters |
| SE397014B (sv) * | 1976-01-20 | 1977-10-10 | Asea Ab | Teckengenerator |
| US4059183A (en) * | 1976-12-30 | 1977-11-22 | International Business Machines Corporation | Dot matrix printer with slanted print head and modular skewing of dot pattern information |
| US4122533A (en) * | 1977-06-02 | 1978-10-24 | Addressograph-Multigraph Corporation | Multiple language character generating system |
| US4181973A (en) * | 1977-12-23 | 1980-01-01 | International Business Machines Corporation | Complex character generator |
| US4283724A (en) * | 1979-02-28 | 1981-08-11 | Computer Operations | Variable size dot matrix character generator in which a height signal and an aspect ratio signal actuate the same |
| GB2050019B (en) * | 1979-05-25 | 1982-11-10 | Loh Shiu Chang | Method of producing typographical data |
| JPS57101893A (en) * | 1980-12-17 | 1982-06-24 | Hitachi Ltd | Liquid crystal display character generation circuit |
| US4409591A (en) * | 1981-05-20 | 1983-10-11 | Wayne State University | Variable size character generator |
-
1981
- 1981-03-31 DE DE3112656A patent/DE3112656C2/de not_active Expired
-
1982
- 1982-03-31 AT AT82102746T patent/ATE28010T1/de not_active IP Right Cessation
- 1982-03-31 JP JP57051437A patent/JPS57173887A/ja active Granted
- 1982-03-31 DE DE8282102746T patent/DE3276647D1/de not_active Expired
- 1982-03-31 EP EP82102746A patent/EP0062301B1/de not_active Expired
-
1986
- 1986-07-14 US US06/883,475 patent/US4740784A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0062301A2 (de) | 1982-10-13 |
| JPS57173887A (en) | 1982-10-26 |
| DE3112656C2 (de) | 1983-01-05 |
| EP0062301A3 (en) | 1984-09-12 |
| ATE28010T1 (de) | 1987-07-15 |
| EP0062301B1 (de) | 1987-06-24 |
| DE3276647D1 (en) | 1987-07-30 |
| DE3112656A1 (de) | 1982-10-21 |
| US4740784A (en) | 1988-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4544922A (en) | Smoothing circuit for display apparatus | |
| US4090188A (en) | Dot matrix converter | |
| US4107662A (en) | Character generator for visual display devices | |
| EP0139093A2 (en) | Raster scan display system with plural storage devices | |
| JP4430801B2 (ja) | 半導体メモリ試験装置 | |
| JPS646473B2 (ja) | ||
| EP0015023B1 (en) | Character generator arrangement for controlling the display of alpha-numeric characters | |
| JP2916504B2 (ja) | テレテキストデコーダ | |
| US3924225A (en) | Character display dot raster signal generator provided with character memory | |
| CA1218757A (en) | Character generator system for dot matrix printers | |
| EP0091124B1 (en) | Video signal generating circuit | |
| EP0139320B1 (en) | Character display arrangement with stack-coded-to-explicit attribute conversion | |
| KR900006942B1 (ko) | 데이타 디스플레이 시스템용 데이타 신호 제공 장치 | |
| US5323175A (en) | Screen display element | |
| US4635081A (en) | Apparatus and method for generating dot-matrix characters in graphic patterns | |
| US4187552A (en) | Read only memory character generator system | |
| CA1145055A (en) | Head image generator for a matrix printer | |
| JPH0260287A (ja) | 文字発生器 | |
| JP2866675B2 (ja) | 文字表示装置 | |
| GB2186163A (en) | Display apparatus for Hangul characters | |
| JP2560742B2 (ja) | 文字パターン発生装置 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS60159784A (ja) | パタ−ン出力装置 | |
| US4991113A (en) | Thermal transfer printer with image data processing | |
| EP0564214B1 (en) | Digitally coded data display |