JPS645718B2 - - Google Patents

Info

Publication number
JPS645718B2
JPS645718B2 JP55168187A JP16818780A JPS645718B2 JP S645718 B2 JPS645718 B2 JP S645718B2 JP 55168187 A JP55168187 A JP 55168187A JP 16818780 A JP16818780 A JP 16818780A JP S645718 B2 JPS645718 B2 JP S645718B2
Authority
JP
Japan
Prior art keywords
scale
signal
circuit
output
accompaniment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55168187A
Other languages
Japanese (ja)
Other versions
JPS5792394A (en
Inventor
Atsushi Saegusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Instruments Corp
Original Assignee
Sankyo Seiki Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Seiki Manufacturing Co Ltd filed Critical Sankyo Seiki Manufacturing Co Ltd
Priority to JP55168187A priority Critical patent/JPS5792394A/en
Publication of JPS5792394A publication Critical patent/JPS5792394A/en
Publication of JPS645718B2 publication Critical patent/JPS645718B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 本発明は、例えば電子オルゴールとして使用可
能な電子音の自動演奏装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic electronic sound performance device that can be used, for example, as an electronic music box.

この種自動演奏装置は、既にIC化されたもの
がメロデイ発生ICとして実用化されている。こ
れは、音の高さ、長さなどのメロデイ情報を予め
リードオンリーメモリに記憶させておき、このデ
ータに従つて発振器の出力パルスをプログラマブ
ル分周器により分周し、各音階に相当する周波数
の交流電圧波形を発生させるもので、主旋律音階
と伴奏音階とを同時に演奏することが可能なもの
である。そのため、メロデイ情報のメモリには各
音ごとにその音階、音長、エンベロープのリセツ
ト信号が記憶されており、メモリのビツト数が多
くなる欠点がある。
This type of automatic musical performance device has already been put into practical use as a melody generating IC. In this method, melody information such as pitch and length of notes is stored in read-only memory in advance, and the output pulse of the oscillator is divided by a programmable frequency divider according to this data, resulting in a frequency corresponding to each note. It generates an alternating current voltage waveform, and it is possible to play the main melody scale and the accompaniment scale at the same time. Therefore, the melody information memory stores reset signals for the scale, note length, and envelope for each note, which has the disadvantage that the number of bits in the memory increases.

第1図は、上記従来のIC化された電子音の自
動演奏装置のメロデイメモリの一部を示すもので
あつて、主旋律音階及び伴奏音階設定用にそれぞ
れ4ビツト、2分音符、4分音符、8分音符等に
対応する音の長さ設定用に2ビツト、主旋律及び
伴奏のエンベロープリセツト用にそれぞれ1ビツ
ト、合計12ビツトが設けられており、メロデイメ
モリ全体では、12×nビツトが設けられ、この範
囲内で1曲分あるいは2曲分あるいはそれ以上の
曲が記憶されることになるわけである。
FIG. 1 shows a part of the melody memory of the above-mentioned conventional IC-based automatic electronic sound performance device, in which 4 bits, half notes, and quarter notes are used for setting the main melody scale and accompaniment scale, respectively. , 2 bits for setting the length of notes corresponding to eighth notes, etc., and 1 bit each for presetting the envelope of the main melody and accompaniment, for a total of 12 bits.The entire melody memory has 12 x n bits. One, two, or more songs can be stored within this range.

ところで、第1図を参照すれば明らかな通り、
エンベロープのリセツトは、各音符ごとに忠実に
行なわれるようになつていることがわかる。しか
し、かかるメロデイ発生ICを電子オルゴールに
採用した場合を考えると、エンベロープのリセツ
トを各音符ごとに忠実に行なわれることは必ずし
も好ましいことではない。何故なら、電子オルゴ
ールの音は機械式オルゴールの音を疑似的に作り
出したものであるが、機械式オルゴールには一旦
振動弁が弾かれたのちは積極的に振動を止める手
段がないため、エンベロープ終了まで休符の意味
をなさないにも拘らず、エンベロープの途中でこ
れをリセツトしてしまつたのでは自然なオルゴー
ルの音を出すことができないからである。これを
さらに第3図を参照しながら説明すると、第3図
に示す曲線は何れも機械式オルゴールのエンベロ
ープを示すものであつて、実線で示す曲線は高音
の場合を、鎖線で示す曲線は低音の場合をそれぞ
れ示しており、何れの場合も途中で停止させられ
ることはないのであるが、前記従来のメロデイ発
生ICにおいては、各音符に対応した時間ごとに、
エンベロープの途中で中断させられ、エンベロー
プがリセツトされる(即ち、エンベロープが初期
位置から再び行なわれる)ことになる。この第3
図からも明らかな通り、従来のメロデイ発生IC
は電子オルゴール用としてはあまり好ましいもの
ではない。
By the way, as is clear from Figure 1,
It can be seen that the envelope is reset faithfully for each note. However, when such a melody generating IC is used in an electronic music box, it is not necessarily desirable to faithfully reset the envelope for each note. This is because the sound of an electronic music box is a simulated version of the sound of a mechanical music box, but once the vibration valve of a mechanical music box has been played, there is no way to actively stop the vibration. Even though the rest has no meaning until the end, if you reset it in the middle of the envelope, you will not be able to produce a natural music box sound. To explain this further with reference to Fig. 3, the curves shown in Fig. 3 all show the envelope of a mechanical music box. In each case, the melody is not stopped in the middle, but in the conventional melody generation IC, the melody is generated at each time corresponding to each note.
A break in the middle of the envelope will cause the envelope to be reset (ie, the envelope will be restarted from the initial position). This third
As is clear from the figure, the conventional melody generation IC
is not very desirable for use in electronic music boxes.

本発明の目的は、メロデイメモリのビツト数を
少なくすることができるようにした電子音の自動
演奏装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an automatic performance device for electronic sounds that can reduce the number of bits in a melody memory.

本発明の他の目的は、自然なオルゴールの音に
きわめて近似の音を出すことができる電子音の自
動演奏装置を提供することにある。
Another object of the present invention is to provide an automatic electronic sound performance device that can produce sounds extremely similar to natural music box sounds.

本発明の特徴は、オルゴールにおいてはエンベ
ロープ終了まで休符の意味をなさないことに着目
してこれを回路に応用し、第2図に示すように、
主音階と伴奏とで音長が異なるとき、長い方につ
いてはこのアドレスをメモリ上は休符とし、動作
上は休符は前の状態の維持、即ち、同音階でエン
ベロープを継続するようにしたことにある。
The feature of the present invention is that in a music box, a rest has no meaning until the end of the envelope, and this is applied to a circuit, as shown in Figure 2.
When the tonic scale and accompaniment have different note lengths, this address is used as a rest in memory for the longer one, and the rest maintains its previous state in operation, that is, the envelope continues in the same scale. There is a particular thing.

本発明によれば、第1、第2のゲート回路、第
1、第2のラツチ回路を付加する必要があるが、
これによつて音長設定用の2×nビツトのメモリ
を節約できる効果がある。しかも、上記ゲート回
路、ラツチ回路はきわめて簡単な構成のものであ
るのに対し、2×nビツトのメモリを節約できる
ということはスペース効率の点できわめて有利に
なり、電子オルゴール用の自動演奏装置として小
型化およびコストの低減化に寄与するもの大であ
る。
According to the present invention, it is necessary to add first and second gate circuits and first and second latch circuits;
This has the effect of saving 2×n bits of memory for tone length setting. Moreover, while the gate circuit and latch circuit described above have extremely simple configurations, the ability to save 2×n bits of memory is extremely advantageous in terms of space efficiency. This greatly contributes to miniaturization and cost reduction.

また、エンベロープの途中でその音が停止させ
られることがないから、オルゴールの音にきわめ
て近似した自然なメロデイを得ることができる。
Furthermore, since the sound is not stopped in the middle of the envelope, it is possible to obtain a natural melody that closely resembles the sound of a music box.

以下、第4図乃至第6図を参照しながら本発明
を説明する。
The present invention will be described below with reference to FIGS. 4 to 6.

第4図において、コントロール回路1は端子2
からのスタート信号入力によつて発振回路3、テ
ンポ、リズム設定部11内のテンポメモリ5、ア
ドレスカウンタ7をそれぞれ制御するようになつ
ている。発振回路3によつて出力された一定周波
数の信号は一旦分周回路4により所定の分周比で
分周されたのち、主旋律音階設定部12内のプロ
グラマブル分周器14と、伴奏音階設定部13内
のプログラマブル分周器15とテンポ、リズム設
定部11内のプログラマブル分周器6にそれぞれ
入力されるようになつている。テンポ、リズム設
定部11内のテンポメモリ5は、コントロール回
路1からの制御信号に基づき予め設定された記憶
信号を読み出し、プログラマブル分周器6の分周
比を決定するようになつている。プログラマブル
分周器6の出力は、同じくテンポ、リズム設定部
11内の他のプログラマブル分周器10に入力さ
れ、後者の分周器10の出力は、アドレスカウン
タ7、第1ゲート回路16、第2ゲート回路1
7、コントロール回路1にそれぞれ入力されるよ
うになつている。アドレスカウンタ7は分周器1
0からの信号に基づいて歩進し、メロデイメモリ
8に予め記憶された音長信号を1ワードづつ順次
読み出させるようになつている。メロデイメモリ
8からの信号はテンポ、リズム設定部11内のリ
ズムデコーダメモリ9に入力され、同メモリ9は
メロデイメモリ8からの音長信号に基づいてプロ
グラマブル分周器の分周比を設定するようになつ
ている。
In FIG. 4, control circuit 1 is connected to terminal 2.
The oscillation circuit 3, the tempo memory 5 in the tempo/rhythm setting section 11, and the address counter 7 are controlled by a start signal input from the oscillation circuit 3, respectively. The constant frequency signal output by the oscillation circuit 3 is once divided by a predetermined frequency division ratio by the frequency dividing circuit 4, and then divided by the programmable frequency divider 14 in the main melody scale setting section 12 and the accompaniment scale setting section. The signal is input to a programmable frequency divider 15 in the 13 and a programmable frequency divider 6 in the tempo and rhythm setting section 11, respectively. The tempo memory 5 in the tempo/rhythm setting unit 11 reads out a preset storage signal based on the control signal from the control circuit 1, and determines the frequency division ratio of the programmable frequency divider 6. The output of the programmable frequency divider 6 is input to another programmable frequency divider 10 in the tempo/rhythm setting section 11, and the output of the latter frequency divider 10 is input to the address counter 7, the first gate circuit 16, and the first gate circuit 16. 2 gate circuit 1
7. They are each input to the control circuit 1. Address counter 7 is frequency divider 1
The tone length signals stored in the melody memory 8 are sequentially read word by word by stepping based on the signal from 0. The signal from the melody memory 8 is input to the rhythm decoder memory 9 in the tempo/rhythm setting section 11, and the memory 9 sets the division ratio of the programmable frequency divider based on the note length signal from the melody memory 8. It's getting old.

メロデイメモリ8によつて読み出される主旋律
信号は第1ゲート回路16と第1ラツチ回路18
に入力され、また、メロデイメモリ8によつて読
み出される伴奏信号は第2ゲート回路17と第2
ラツチ回路19とコントロール回路1に入力され
るようになつている。第1ゲート回路16はテン
ポ、リズム設定部11からの信号、即ち、アドレ
スカウンタ7の入力信号に同期する信号と、メロ
デイメモリ8からの信号とが入力したときに信号
を出力して第1ラツチ回路18にメロデイメモリ
8からの主旋律信号を一時的に記憶させると共
に、主旋律用のエンベロープ付加回路22をリセ
ツトさせるようになつている。また、第2ゲート
回路17は、アドレスカウンタ7の入力信号に同
期する信号と、メロデイメモリ8からの信号とが
入力したときに信号を出力して第2ラツチ回路1
9にメロデイメモリ8からの伴奏信号を一時的に
記憶させると共に、伴奏用のエンベロープ付加回
路23をリセツトさせるようになつている。ラツ
チ回路18の出力は主旋律音階設定部12内の主
旋律音階デコーダメモリ20に入力され、ラツチ
回路18で一時的に記憶された主旋律信号に応じ
た信号を出力してプログラマブル分周器14の分
周比を決定し、もつて、分周器14から、その音
階に相当する周波数の信号を出力させるようにな
つている。同様に第2ラツチ回路19の出力は伴
奏音階設定部13内の伴奏音階デコーダメモリ2
1に入力され、ラツチ回路19で一時的に記憶さ
れた伴奏信号に応じた信号を出力してプログラマ
ブル分周器15の分周比を決定し、もつて、分周
器15から、その音階に相当する周波数の信号を
出力させるようになつている。プログラマブル分
周器14からの主旋律音階信号およびプログラマ
ブル分周器15からの伴奏音階信号はそれぞれ第
1エンベロープ付加回路22、第2エンベロープ
付加回路23によつてエンベロープが付加された
のち混合器24によつて混合され、増巾器25で
増巾され、スピーカ26から可聴音波信号として
発せられるようになつている。
The main melody signal read out by the melody memory 8 is transmitted through the first gate circuit 16 and the first latch circuit 18.
The accompaniment signal input to the melody memory 8 and read out by the melody memory 8 is sent to the second gate circuit 17 and the second gate circuit 17.
The signal is input to the latch circuit 19 and the control circuit 1. The first gate circuit 16 outputs a signal when a signal from the tempo/rhythm setting section 11, that is, a signal synchronized with the input signal of the address counter 7, and a signal from the melody memory 8 are input, and the first latch is closed. The main melody signal from the melody memory 8 is temporarily stored in the circuit 18, and the main melody envelope adding circuit 22 is reset. Further, the second gate circuit 17 outputs a signal when a signal synchronized with the input signal of the address counter 7 and a signal from the melody memory 8 are inputted to the second latch circuit 1.
9 temporarily stores the accompaniment signal from the melody memory 8, and also resets the accompaniment envelope adding circuit 23. The output of the latch circuit 18 is input to the main melody scale decoder memory 20 in the main melody scale setting section 12, and the latch circuit 18 outputs a signal corresponding to the temporarily stored main melody signal to divide the frequency of the programmable frequency divider 14. After determining the ratio, the frequency divider 14 outputs a signal of a frequency corresponding to the scale. Similarly, the output of the second latch circuit 19 is the accompaniment scale decoder memory 2 in the accompaniment scale setting section 13.
1 and outputs a signal corresponding to the accompaniment signal temporarily stored in the latch circuit 19 to determine the frequency division ratio of the programmable frequency divider 15. It is designed to output a signal of the corresponding frequency. The main melody scale signal from the programmable frequency divider 14 and the accompaniment scale signal from the programmable frequency divider 15 are enveloped by a first envelope addition circuit 22 and a second envelope addition circuit 23, respectively, and then sent to a mixer 24. The signals are mixed together, amplified by an amplifier 25, and emitted from a speaker 26 as an audible sound wave signal.

第5図は、第1ゲート回路16および第2ゲー
ト回路17の具体例を示すものであつて、これら
ゲート回路は、それぞれオア回路ORと、このオ
ア回路の出力を入力の一つとするアンド回路
ANDによつて構成されている。そして、このゲ
ート回路が第1ゲート回路16であるとすると、
オア回路ORにはメロデイメモリ8内の主旋律音
階記憶用の4ビツト分の信号が入力されるように
なつている。また、アンド回路ANDの他の入力
端子には前述のアドレスカウンタ7の入力信号と
同期する信号が入力されるようになつている。そ
こでいま、メロデイメモリ8の主旋律音階記憶用
の4ビツトのうちの少なくとも一つが「1」にな
つている場合、従つて、休符以外の音符信号が出
力されている場合を考えると、オア回路ORの出
力が「1」になることになる。そして、アンド回
路ANDの他方の入力端子には、休符以外の音符
信号が切り換えられるたびに「1」の信号が加え
られるから、アンド回路ANDからは、休符以外
の音符信号が切り換えられるたびに「1」の信号
が出力されることになる。この信号がゲート回路
16の出力信号となつてラツチ回路18を作動さ
せ、また、エンベロープ付加回路22をリセツト
させることになる。
FIG. 5 shows a specific example of the first gate circuit 16 and the second gate circuit 17, and these gate circuits are respectively an OR circuit OR and an AND circuit which takes the output of this OR circuit as one of its inputs.
It is constructed by AND. If this gate circuit is the first gate circuit 16, then
A 4-bit signal for storing the main melody scale in the melody memory 8 is input to the OR circuit OR. Further, a signal synchronized with the input signal of the address counter 7 described above is input to the other input terminal of the AND circuit AND. Now, considering that at least one of the four bits for storing the main melody scale in melody memory 8 is set to "1", and therefore a note signal other than a rest is output, the OR circuit The output of OR will be "1". Since a signal of "1" is added to the other input terminal of the AND circuit AND every time a note signal other than a rest is switched, a signal of "1" is added from the AND circuit AND every time a note signal other than a rest is switched. A signal of "1" will be output. This signal becomes the output signal of the gate circuit 16 to activate the latch circuit 18 and also reset the envelope addition circuit 22.

第6図はメロデイメモリ8の各ビツトの配分と
外部回路との関連を示すものである。第6図にお
いて、メロデイメモリ8内の各記憶ビツトのうち
2ビツトは各音符に対応する音長、即ち、リズム
の設定用として、4ビツトは主旋律音階設定用と
して、他の4ビツトは伴奏音階設定用として使用
されている。そして、リズム設定用の2ビツトの
信号はリズムデコーダメモリ9に加えられ、主旋
律音階用の4ビツトの信号はラツチ回路18によ
つて一時記憶されたのち主旋律音階デコーダメモ
リ20に加えられ、伴奏音階用の4ビツトの信号
はラツチ回路19によつて一時記憶されたのち伴
奏音階デコーダメモリ21に加えられるようにな
つている。第6図に点線で示したエンベロープリ
セツト用の2ビツト分は、本発明によつて省略可
能な部分を示すものであつて、第1,第2エンベ
ロープ付加回路22,23はメロデイメモリ8の
記憶ビツトとは無関係であることを示している。
FIG. 6 shows the relationship between the allocation of each bit in the melody memory 8 and the external circuit. In FIG. 6, among the stored bits in the melody memory 8, 2 bits are used to set the tone length corresponding to each note, that is, the rhythm, 4 bits are used to set the main melody scale, and the other 4 bits are used to set the accompaniment scale. It is used for settings. Then, the 2-bit signal for rhythm setting is added to the rhythm decoder memory 9, the 4-bit signal for the main melody scale is temporarily stored by the latch circuit 18, and then added to the main melody scale decoder memory 20, and the 4-bit signal for the main melody scale is added to the main melody scale decoder memory 20. The 4-bit signal is temporarily stored by a latch circuit 19 and then added to an accompaniment scale decoder memory 21. The two bits for envelope presetting indicated by dotted lines in FIG. This shows that it has nothing to do with bits.

次に、上記実施例の作用を説明する。スタート
ボタンの操作により端子2からコントロール回路
1にスタート信号を入力すると、コントロール回
路1が発振回路3を動作させると共に、テンポメ
モリ5およびアドレスカウンタ7に信号を入力す
る。発振回路3の出力は分周回路4によつて所定
の周波数の信号に分周され、テンポ、リズム設定
部11内のプログラマブル分周器6、主旋律音階
設定部12内のプログラマブル分周器14、伴奏
音階設定部13内のプログラマブル分周器15に
それぞれ基準周波数信号として入力される。テン
ポメモリ5は、予めその曲に応じたテンポ信号を
記憶しており、これをコントロール回路1からの
信号によつて読み出し、プログラマブル分周器6
の分周比を決定し、分周器6から所定周波数の信
号を出力させてリズム用のプログラマブル分周器
10に入力させる。また、前記アドレスカウンタ
7はコントロール回路1からの信号に基づきメロ
デイメモリ8内の最初の記憶信号を読み出させ、
そのうち音長信号をリズムデコーダメモリ9に入
力させる。リズムデコーダメモリ9はメロデイメ
モリ8からの信号に応じた信号を出力してプログ
ラマブル分周器10の分周比を決定し、もつて、
分周器10から所定の音長に見合つた巾の信号を
出力する。この出力信号はアドレスカウンタ7に
入力される。カウンタ7は上記分周器10から信
号が入力されるたびに歩進してメロデイメモリ8
を1ワードづつ進める。従つて、その都度リズム
デコーダメモリ9によつてプログラマブル分周器
10の分周比が設定し直され、もつて、リズムの
設定が行なわれることになる。
Next, the operation of the above embodiment will be explained. When a start signal is input to the control circuit 1 from the terminal 2 by operating the start button, the control circuit 1 operates the oscillation circuit 3 and inputs the signal to the tempo memory 5 and the address counter 7. The output of the oscillation circuit 3 is divided into a signal of a predetermined frequency by a frequency dividing circuit 4, which includes a programmable frequency divider 6 in the tempo and rhythm setting section 11, a programmable frequency divider 14 in the main melody scale setting section 12, Each of the signals is input as a reference frequency signal to the programmable frequency divider 15 in the accompaniment scale setting section 13. The tempo memory 5 stores a tempo signal corresponding to the song in advance, reads this out according to the signal from the control circuit 1, and sends the tempo signal to the programmable frequency divider 6.
A frequency division ratio is determined, and a signal of a predetermined frequency is outputted from the frequency divider 6 and inputted to the rhythm programmable frequency divider 10. Further, the address counter 7 reads out the first stored signal in the melody memory 8 based on the signal from the control circuit 1,
Among them, the tone length signal is input to the rhythm decoder memory 9. The rhythm decoder memory 9 outputs a signal corresponding to the signal from the melody memory 8 to determine the frequency division ratio of the programmable frequency divider 10, and then,
The frequency divider 10 outputs a signal with a width commensurate with a predetermined tone length. This output signal is input to the address counter 7. The counter 7 increments each time a signal is inputted from the frequency divider 10 to the melody memory 8.
Advance one word at a time. Therefore, the frequency division ratio of the programmable frequency divider 10 is reset each time by the rhythm decoder memory 9, and the rhythm is then set.

一方、メロデイメモリ8から読み出された主旋
律音階信号は第1ゲート回路16および第1ラツ
チ回路18に入力される。第1ゲート回路にはま
たアドレスカウンタ7の入力信号に同期する信
号、即ち、テンポ、リズム設定部11内のプログ
ラマブル分周器10からのテンポ信号が入力され
る。従つて、メモリ8からの信号とプログラマブ
ル分周期10からの信号は同期しており、メモリ
8からの信号が休符以外の音符信号であればゲー
ト回路16は「1」の信号を出力して第1ラツチ
回路18を作動させると共に、エンベロープ付加
回路22をリセツトさせる。ラツチ回路18はゲ
ート回路16からの信号により、メロデイメモリ
8からの主旋律音階信号を一時記憶すると共に、
この記憶信号を主旋律音階設定部12内のデコー
ダメモリ20に入力する。デコーダメモリ20は
上記主旋律音階信号に応じた信号を出力してプロ
グラマブル分周器14の分周比を設定し、分周器
14から実際の音階に対応する周波数の信号を出
力させる。分周器14からの信号に対しては、前
記ゲート回路16からの「1」の信号によつてリ
セツトされたエンベロープ付加回路22によつて
エンベロープが付加され、混合器24、増巾器2
5を介しスピーカ26から実際の音として発せら
れる。前記アドレスカウンタ7の歩進によつてメ
ロデイメモリ8の読み出し信号が1ワードづつ進
むわけであるが、この信号が音符信号であればゲ
ート回路16から再び「1」の信号が出力され、
ラツチ回路18が再びラツチ作動すると共に、エ
ンベロープ付加回路22がリセツトされ、切り換
えられた音符信号に対してエンベロープが再び最
初から付加されることになる。しかし、メロデイ
メモリ8の次の読み出し信号が休符信号であれば
メロデイメモリ8の主旋律音階用の4ビツトは何
れも「0」であるから、ゲート回路16の出力は
「0」であり、ラツチ回路18は前の音階信号を
ラツチしたままであり、かつ、エンベロープ付加
回路22はリセツトされない。従つて、この場合
は前の音階のままエンベロープが継続され、ゲー
ト回路16に音符信号が入力されない限りそのま
ま減衰することになる。また、第2図に示されて
いるように、主旋律音階と伴奏音階とで音長に差
があるときは、音長の長い方が休符と同様に「Γ
ΓΓΓ」と記憶してあるので、休符の場合と同様
にエンベロープがそのまま継続されることにな
る。従つて、音長が長い場合と休符の場合とでは
同じになるわけであるが、実際のメロデイとして
は異和感は感じられず、これを電子オルゴールと
して使うときは機械式オルゴールの音にきわめて
近似したものとなるから、むしろ電子オルゴール
用自動演奏装置として好適なものとなる。
On the other hand, the main melody scale signal read from the melody memory 8 is input to the first gate circuit 16 and the first latch circuit 18. A signal synchronized with the input signal of the address counter 7, that is, a tempo signal from the programmable frequency divider 10 in the tempo/rhythm setting section 11 is also input to the first gate circuit. Therefore, the signal from the memory 8 and the signal from the programmable division period 10 are synchronized, and if the signal from the memory 8 is a note signal other than a rest, the gate circuit 16 outputs a signal of "1". The first latch circuit 18 is activated and the envelope addition circuit 22 is reset. The latch circuit 18 temporarily stores the main melody scale signal from the melody memory 8 according to the signal from the gate circuit 16, and
This stored signal is input to the decoder memory 20 in the main melody scale setting section 12. The decoder memory 20 outputs a signal corresponding to the main melody scale signal, sets the frequency division ratio of the programmable frequency divider 14, and causes the frequency divider 14 to output a signal with a frequency corresponding to the actual scale. An envelope is added to the signal from the frequency divider 14 by the envelope adding circuit 22, which is reset by the "1" signal from the gate circuit 16, and the mixer 24 and the amplifier 2
The actual sound is emitted from the speaker 26 via 5. As the address counter 7 increments, the readout signal of the melody memory 8 advances one word at a time. If this signal is a musical note signal, the gate circuit 16 outputs a signal of "1" again.
When the latch circuit 18 is latched again, the envelope adding circuit 22 is reset, and the envelope is added to the switched note signal again from the beginning. However, if the next read signal from the melody memory 8 is a rest signal, all four bits for the main melody scale of the melody memory 8 are "0", so the output of the gate circuit 16 is "0", and the latch is Circuit 18 remains latched to the previous scale signal, and envelope addition circuit 22 is not reset. Therefore, in this case, the envelope continues as it is in the previous scale, and as long as no note signal is input to the gate circuit 16, it will continue to attenuate. Also, as shown in Figure 2, when there is a difference in note length between the main melody scale and the accompaniment scale, the longer note length is ``Γ'' in the same way as a rest.
ΓΓΓ'', the envelope will continue as is, just like in the case of a rest. Therefore, when the note length is long and when there is a rest, the sound is the same, but there is no difference in the actual melody, and when using this as an electronic music box, the sound is similar to that of a mechanical music box. Since it is extremely similar, it is rather suitable as an automatic performance device for an electronic music box.

メロデイメモリ8から読み出された伴奏音階信
号も同様に第2ゲート回路17および第2ラツチ
回路19に入力され、伴奏音階設定部13によつ
て所定の伴奏音階が設定され、さらに第2エンベ
ロープ付加回路23によつてエンベロープが付加
されるわけであるが、これらの動作は前記主旋律
音階の場合と同じであるから、詳細な説明は省略
する。
The accompaniment scale signal read from the melody memory 8 is also input to the second gate circuit 17 and the second latch circuit 19, a predetermined accompaniment scale is set by the accompaniment scale setting section 13, and a second envelope is added. An envelope is added by the circuit 23, but since these operations are the same as in the case of the main melody scale, a detailed explanation will be omitted.

本発明は図示の実施例のような構成に限られる
ものではなく、次のような変更例が考えられる。
The present invention is not limited to the configuration of the illustrated embodiment, and the following modifications are possible.

(1) ラツチ回路は、エンベロープ付加回路に出力
するプログラマブル分周器の出力が休符信号の
とき前の信号を変化させないために設けられる
ものであるから、このプログラマブル分周器と
メロデイメモリとの間であればどこに設けても
よい。また、デコーダメモリといつしよに設け
てもよい。
(1) The latch circuit is provided to prevent the previous signal from changing when the output of the programmable frequency divider that is output to the envelope addition circuit is a rest signal, so the connection between this programmable frequency divider and the melody memory is It may be placed anywhere in between. Further, it may be provided together with the decoder memory.

(2) 各ゲート回路内のアンドゲートに入るアドレ
スカウンタ7の入力信号と同期する信号は、要
するにアドレス前進のときに出るパルスでよい
わけであるから、アドレスカウンタの出力信号
であつてもよい。
(2) The signal synchronized with the input signal of the address counter 7 that enters the AND gate in each gate circuit may be the output signal of the address counter since it can be a pulse that is output when the address is advanced.

(3) ゲート回路への入力信号はメロデイメモリか
らの入力の方が多少先行する方が好ましい(逆
の場合はラツチ動作が円滑に行なわれない)。
そこで、例えばアドレスカウンタから先ずメロ
デイメモリにワード前進信号を出力し、続いて
ゲート回路へのパルスを出力するようにするこ
とも有効である。そして、第5図の例では、ア
ンド回路の一方の入力端子に入る信号のタイミ
ングを遅延回路等によつて調整するようにして
もよい。
(3) It is preferable for the input signal to the gate circuit to be input from the melody memory somewhat in advance (in the opposite case, the latch operation will not be performed smoothly).
Therefore, for example, it is effective to first output a word advance signal from the address counter to the melody memory, and then output a pulse to the gate circuit. In the example shown in FIG. 5, the timing of the signal input to one input terminal of the AND circuit may be adjusted using a delay circuit or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の装置におけるメロデイメモリの
例を示す説明図、第2図は本発明装置におけるメ
ロデイメモリの例を示す説明図、第3図はエンベ
ロープの例を示す線図、第4図は本発明の実施例
を示すブロツク図、第5図は同上実施例中のゲー
ト回路の構成を示すブロツク図、第6図は同上実
施例におけるメロデイメモリとその関連の回路部
との関係を示す説明図である。 1…コントロール回路、3…発振回路、5…テ
ンポメモリ、6,10,14,15…プログラマ
ブル分周器、7…アドレスカウンタ、8…メロデ
イメモリ、9…リズムデコーダメモリ、11…テ
ンポ、リズム設定部、12…主旋律音階設定部、
13…伴奏音階設定部、16…第1ゲート回路、
17…第2ゲート回路、18…第1ラツチ回路、
19…第2ラツチ回路、20…主旋律音階デコー
ダメモリ、21…伴奏音階デコーダメモリ、2
2,23…エンベロープ付加回路。
FIG. 1 is an explanatory diagram showing an example of a melody memory in a conventional device, FIG. 2 is an explanatory diagram showing an example of a melody memory in the device of the present invention, FIG. 3 is a diagram showing an example of an envelope, and FIG. A block diagram showing an embodiment of the present invention, FIG. 5 is a block diagram showing the configuration of a gate circuit in the embodiment, and FIG. 6 is an explanation showing the relationship between the melody memory and its related circuitry in the embodiment. It is a diagram. 1... Control circuit, 3... Oscillator circuit, 5... Tempo memory, 6, 10, 14, 15... Programmable frequency divider, 7... Address counter, 8... Melody memory, 9... Rhythm decoder memory, 11... Tempo, rhythm setting Part 12...Main melody scale setting part,
13... Accompaniment scale setting section, 16... First gate circuit,
17...Second gate circuit, 18...First latch circuit,
19... Second latch circuit, 20... Main melody scale decoder memory, 21... Accompaniment scale decoder memory, 2
2, 23...Envelope addition circuit.

Claims (1)

【特許請求の範囲】 1 テンポ、リズム、音階の基準となる発振部
と、主旋律音階、伴奏音階等の記憶部と、予め設
定されたテンポ信号と上記記憶部からの音長信号
によつてテンポ、リズムを設定するテンポ、リズ
ムの設定部と、この設定部の出力で動作し、記憶
部の記憶ワードを歩進させるアドレスカウンタ
と、記憶部の出力で動作する主旋律音階設定部及
び伴奏音階設定部と、この主旋律音階設定部及び
伴奏音階設定部の出力にエンベロープを付加する
第1のエンベロープ付加回路及び第2のエンベロ
ープ付加回路とを備えた電子音の自動演奏装置に
おいて、 上記記憶部の主旋律音階出力を一時的に記憶す
る第1のラツチ回路と、 上記記憶部の伴奏音階出力を一時的に記憶する
第2のラツチ回路と、 アドレスカウンタと同期する信号と記憶部の主
旋律音階出力とを入力とし、この主旋律音階出力
が休符以外の音符信号の場合にのみ第1のラツチ
回路に主旋律音階出力を一時記憶させると共に第
1のエンベロープ付加回路をリセツトし、上記主
旋律音階出力が休符信号のときは第1のラツチ回
路に前の音階出力を記憶させたままとすると共に
第1のエンベロープ付加回路のリセツトは行わな
い第1ゲート回路と、 アドレスカウンタと同期する信号と記憶部の伴
奏音階出力とを入力とし、この伴奏音階出力が休
符以外の音符信号の場合にのみ第2のラツチ回路
に伴奏音階出力を一時記憶させると共に第2のエ
ンベロープ付加回路をリセツトし、上記伴奏音階
出力が休符信号のときは第2のラツチ回路に前の
音階出力を記憶させたままとすると共に第2のエ
ンベロープ付加回路のリセツトは行わない第2の
ゲート回路とを備え、 上記主旋律音階設定部は、第1のラツチ回路に
入力され一時記憶された主旋律音階出力を入力と
してその音階に相当する周波数の信号を第1のエ
ンベロープ付加回路に入力し、 上記伴奏音階設定部は、第2のラツチ回路に入
力され一時記憶された伴奏音階出力を入力として
その音階に相当する周波数の信号を第2のエンベ
ロープ付加回路に入力することを特徴とする電子
音の自動演奏装置。
[Scope of Claims] 1. An oscillator that serves as a reference for tempo, rhythm, and scale; a storage unit for storing main melody scales, accompaniment scales, etc.; , a tempo and rhythm setting section for setting the rhythm, an address counter that operates with the output of this setting section and increments the memory word in the storage section, and a main melody scale setting section and an accompaniment scale setting section that operate on the output of the storage section. and a first envelope adding circuit and a second envelope adding circuit that add envelopes to the outputs of the main melody scale setting section and the accompaniment scale setting section, A first latch circuit that temporarily stores the scale output, a second latch circuit that temporarily stores the accompaniment scale output of the storage section, and a signal synchronized with the address counter and the main melody scale output of the storage section. input, and only when the main melody scale output is a note signal other than a rest, the main melody scale output is temporarily stored in the first latch circuit, and the first envelope addition circuit is reset, so that the main melody scale output is a rest signal. In this case, the first gate circuit keeps the previous scale output stored in the first latch circuit and does not reset the first envelope addition circuit, and the signal synchronized with the address counter and the accompaniment scale in the storage section. output is input, and only when this accompaniment scale output is a note signal other than a rest, the accompaniment scale output is temporarily stored in the second latch circuit, and the second envelope addition circuit is reset, so that the accompaniment scale output is and a second gate circuit that keeps the previous scale output stored in the second latch circuit when it is a rest signal and does not reset the second envelope addition circuit, and the main melody scale setting section , the main melody scale output input to the first latch circuit and temporarily stored is inputted, and a signal of a frequency corresponding to the scale is inputted to the first envelope addition circuit; 1. An automatic performance device for electronic sounds, characterized in that an accompaniment scale output input and temporarily stored is inputted to a second envelope adding circuit, and a signal of a frequency corresponding to the scale is inputted to a second envelope adding circuit.
JP55168187A 1980-11-29 1980-11-29 Automatic player for electronic sound Granted JPS5792394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55168187A JPS5792394A (en) 1980-11-29 1980-11-29 Automatic player for electronic sound

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55168187A JPS5792394A (en) 1980-11-29 1980-11-29 Automatic player for electronic sound

Publications (2)

Publication Number Publication Date
JPS5792394A JPS5792394A (en) 1982-06-08
JPS645718B2 true JPS645718B2 (en) 1989-01-31

Family

ID=15863389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55168187A Granted JPS5792394A (en) 1980-11-29 1980-11-29 Automatic player for electronic sound

Country Status (1)

Country Link
JP (1) JPS5792394A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319018A (en) * 1976-08-04 1978-02-21 Kawai Musical Instr Mfg Co Automatic player

Also Published As

Publication number Publication date
JPS5792394A (en) 1982-06-08

Similar Documents

Publication Publication Date Title
JPS6133199B2 (en)
JPH0693189B2 (en) Electronic musical instrument
JPS6364799B2 (en)
JPS648835B2 (en)
JPS645718B2 (en)
US4936184A (en) Music generator
US5659663A (en) Integrated automatically synchronized speech/melody synthesizer with programmable mixing capability
US4934239A (en) One memory multi-tone generator
JPS54118224A (en) Programmable automatic player
JPS6235116B2 (en)
JPS6035077B2 (en) electronic musical instruments
JPH0434756B2 (en)
JPH0367276B2 (en)
US4876936A (en) Electronic tone generator for generating a main melody, a first accompaniment, and a second accompaniment
JPH0348639Y2 (en)
JPS5846393A (en) Automatic accompanying apparatus
JPS6319880B2 (en)
JPH0527752A (en) Automatic playing device
JPH0473690A (en) Microcomputer
JP2599361B2 (en) Waveform reading device
JPS6226786Y2 (en)
JPS5999493A (en) Tempo controller for automatic performance
JPH0138638Y2 (en)
JPH0468638B2 (en)
JPH0436398B2 (en)