JPS644672B2 - - Google Patents
Info
- Publication number
- JPS644672B2 JPS644672B2 JP2899783A JP2899783A JPS644672B2 JP S644672 B2 JPS644672 B2 JP S644672B2 JP 2899783 A JP2899783 A JP 2899783A JP 2899783 A JP2899783 A JP 2899783A JP S644672 B2 JPS644672 B2 JP S644672B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- type inp
- type
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は光通信方式の光源として用いられる高
効率でモード制御性の良好な半導体レーザ素子に
関するものである。
効率でモード制御性の良好な半導体レーザ素子に
関するものである。
ｐ型InP基板を用いた埋め込み形半導体レーザ
は製作工程が簡単であることと、電極形成が容易
であることおよび高出力が可能であることなどの
特長を有している。
は製作工程が簡単であることと、電極形成が容易
であることおよび高出力が可能であることなどの
特長を有している。
この点については、すでにこの発明の出願人が
特開昭57−2590号、特開昭57−206082号公報など
に記載の発明で明確にしたところである。
特開昭57−2590号、特開昭57−206082号公報など
に記載の発明で明確にしたところである。
従来のｐ型InP基板の半導体レーザの例の断面
図を第１図に示し説明すると、この第１図ａにお
いて、１はｐ型InP基板（以下、基板と略称す
る）、２はｐ型InPクラツド層、３はInGaAsP活
性層（以下、活性層と略称する）、４はｎ型InP
クラツド層、５はｎ型InP埋め込み層、６はｐ型
InP埋め込み層、７はｎ側電極、８はｐ側電極で
ある。そして、ｎ型InP埋め込み層５とｐ型InP
埋め込み層６により電流通路制限のためのPN接
合９を埋め込み層内に形成している。ここで、活
性層３の幅を狭くすれば、半導体レーザのしきい
電流値を低くできることから、基板としてメサエ
ツチング形状が逆台形となるような結晶方位の
InP基板を用い、活性層３を逆台形のメサエツチ
ング形状の幅の狭い下底近くに設けてある。この
とき活性層３は埋め込み層内のPN接合９の位置
より下にあり、活性層３はｎ型InP埋め込み層５
で埋め込まれた構造となる。なお、このような
InP−InGaAsP系の半導体レーザにおいては、ｎ
型InPの移動度がｐ型InPの移動度に比べて２桁
程度大きいためキヤリア濃度が同じでもｎ型InP
の抵抗率はｐ型InPに比べて２桁程度小さくな
る。なお、この第１図ａにおいて１０は発光に寄
与する電流の流れる経路を示し、１１はもれ電流
の流れる経路を示す。
図を第１図に示し説明すると、この第１図ａにお
いて、１はｐ型InP基板（以下、基板と略称す
る）、２はｐ型InPクラツド層、３はInGaAsP活
性層（以下、活性層と略称する）、４はｎ型InP
クラツド層、５はｎ型InP埋め込み層、６はｐ型
InP埋め込み層、７はｎ側電極、８はｐ側電極で
ある。そして、ｎ型InP埋め込み層５とｐ型InP
埋め込み層６により電流通路制限のためのPN接
合９を埋め込み層内に形成している。ここで、活
性層３の幅を狭くすれば、半導体レーザのしきい
電流値を低くできることから、基板としてメサエ
ツチング形状が逆台形となるような結晶方位の
InP基板を用い、活性層３を逆台形のメサエツチ
ング形状の幅の狭い下底近くに設けてある。この
とき活性層３は埋め込み層内のPN接合９の位置
より下にあり、活性層３はｎ型InP埋め込み層５
で埋め込まれた構造となる。なお、このような
InP−InGaAsP系の半導体レーザにおいては、ｎ
型InPの移動度がｐ型InPの移動度に比べて２桁
程度大きいためキヤリア濃度が同じでもｎ型InP
の抵抗率はｐ型InPに比べて２桁程度小さくな
る。なお、この第１図ａにおいて１０は発光に寄
与する電流の流れる経路を示し、１１はもれ電流
の流れる経路を示す。
このような構造の半導体レーザを発光させるた
めに活性層３に順バイアス電流が流れるようにｎ
側電極７とｐ側電極８との間に電圧を印加した場
合には、PN接合９に逆方向のバイアス電圧が印
加され、埋め込み層に電流が流れることを防止で
きるので、比較的低いしきい電流値で半導体レー
ザを動作させることができる。
めに活性層３に順バイアス電流が流れるようにｎ
側電極７とｐ側電極８との間に電圧を印加した場
合には、PN接合９に逆方向のバイアス電圧が印
加され、埋め込み層に電流が流れることを防止で
きるので、比較的低いしきい電流値で半導体レー
ザを動作させることができる。
しかしながら、このような構造の半導体レーザ
においては、発光に寄与する電流が経路１０で示
すようにｐ型InPクラツド層２、活性層３、ｎ型
InPクラツド層４を流れる他に、埋め込み層内の
PN接合９の位置が活性層３より高い位置にある
ため、もれ電流が経路１１で示すように抵抗率の
低いｎ型InP埋め込み層５、ｎ型InPクラツド層
４を流れる。特に、印加電圧が基板１とｎ型InP
埋め込み層５とで形成されるPN接合９の順方向
立上り電圧以上になると、先に述べたようにｎ型
InP埋め込み層５の抵抗率がｐ型InPクラツド層
２に比べて低いため経路１１を流れるもれ電流が
極めて大きくなる。
においては、発光に寄与する電流が経路１０で示
すようにｐ型InPクラツド層２、活性層３、ｎ型
InPクラツド層４を流れる他に、埋め込み層内の
PN接合９の位置が活性層３より高い位置にある
ため、もれ電流が経路１１で示すように抵抗率の
低いｎ型InP埋め込み層５、ｎ型InPクラツド層
４を流れる。特に、印加電圧が基板１とｎ型InP
埋め込み層５とで形成されるPN接合９の順方向
立上り電圧以上になると、先に述べたようにｎ型
InP埋め込み層５の抵抗率がｐ型InPクラツド層
２に比べて低いため経路１１を流れるもれ電流が
極めて大きくなる。
その結果、この第１図ａに示すｐ型InP基板１
の半導体レーザでは微分量子効率を向上すること
ができず、しきい電流値の低下に限界があり、高
出力の半導体レーザを実現することが困難であつ
た。
の半導体レーザでは微分量子効率を向上すること
ができず、しきい電流値の低下に限界があり、高
出力の半導体レーザを実現することが困難であつ
た。
このような問題を解決するため、第１図ｂ（特
開昭57−206082号公報第２図参照）に示すような
構造のｐ型InP基板の半導体レーザが提案され
た。
開昭57−206082号公報第２図参照）に示すような
構造のｐ型InP基板の半導体レーザが提案され
た。
この第１図ｂに示す断面図においては、ｐ型半
導体基板上にｐ型半導体クラツド層、半導体活性
層およびｎ型半導体クラツド層がこの順序で配置
されている。そして、これらのクラツド層と活性
層を埋め込むように形成された埋め込み層を有す
る半導体レーザにおいて、上記埋め込み層はｐ型
半導体基板上にｎ型半導体埋め込み層およびｐ型
半導体埋め込み層がこの順序で配置されてなり、
埋め込み層内のPN接合の位置が活性層より低
く、その活性層がｐ型半導体埋め込み層で埋め込
まれており、このｐ型半導体埋め込み層の抵抗率
がｎ型半導体埋め込み層より高いことを特長とす
る。
導体基板上にｐ型半導体クラツド層、半導体活性
層およびｎ型半導体クラツド層がこの順序で配置
されている。そして、これらのクラツド層と活性
層を埋め込むように形成された埋め込み層を有す
る半導体レーザにおいて、上記埋め込み層はｐ型
半導体基板上にｎ型半導体埋め込み層およびｐ型
半導体埋め込み層がこの順序で配置されてなり、
埋め込み層内のPN接合の位置が活性層より低
く、その活性層がｐ型半導体埋め込み層で埋め込
まれており、このｐ型半導体埋め込み層の抵抗率
がｎ型半導体埋め込み層より高いことを特長とす
る。
この第１図ｂにおいて第１図ａと同一符号のも
のは相当部分を示し、１２はもれ電流の流れる経
路を示す。第１図ａに示す構造のものと特に異な
る点は、埋め込み層内のPN接合９の位置が活性
層３より低く活性層３が高抵抗率のｐ型InP埋め
込み層６によつて埋め込まれている点である。
のは相当部分を示し、１２はもれ電流の流れる経
路を示す。第１図ａに示す構造のものと特に異な
る点は、埋め込み層内のPN接合９の位置が活性
層３より低く活性層３が高抵抗率のｐ型InP埋め
込み層６によつて埋め込まれている点である。
このような構造の半導体レーザ素子において、
ｎ側電極７とｐ側電極８との間に発光のための電
圧を印加した場合には、発光に寄与する電流が１
０に示す経路でｐ型InPクラツド層２、活性層
３、ｎ型InPクラツド層４を流れ、もれ電流は電
流通路制限用のPN接合９に逆バイアス電圧がか
かつているためｐ型InPクラツド層２と高抵抗率
のｐ型InP埋め込み層６を経由してｎ型InPクラ
ツド層４を通る経路１２で流れる。そして、この
第１図ｂにおいては、それ電流の経路にｎ型InP
埋め込み層４より抵抗率の高いｐ型InP埋め込み
層６が設けられているため、もれ電流を第１図ａ
の場合に比べて格段に小さくすることができ、経
路１０を流れる発光に寄与する電流を大きくする
ことができる。
ｎ側電極７とｐ側電極８との間に発光のための電
圧を印加した場合には、発光に寄与する電流が１
０に示す経路でｐ型InPクラツド層２、活性層
３、ｎ型InPクラツド層４を流れ、もれ電流は電
流通路制限用のPN接合９に逆バイアス電圧がか
かつているためｐ型InPクラツド層２と高抵抗率
のｐ型InP埋め込み層６を経由してｎ型InPクラ
ツド層４を通る経路１２で流れる。そして、この
第１図ｂにおいては、それ電流の経路にｎ型InP
埋め込み層４より抵抗率の高いｐ型InP埋め込み
層６が設けられているため、もれ電流を第１図ａ
の場合に比べて格段に小さくすることができ、経
路１０を流れる発光に寄与する電流を大きくする
ことができる。
その結果、この第１図ｂに示す構造のｐ型InP
基板の半導体レーザでは高い微分量子効率を得る
ことができ、また、しきい電流値を低くすること
ができ、高出力の半導体レーザを実現することが
できる。
基板の半導体レーザでは高い微分量子効率を得る
ことができ、また、しきい電流値を低くすること
ができ、高出力の半導体レーザを実現することが
できる。
しかしながら、この第１図ｂに示すような構造
を有する半導体レーザ素子においては、次のよう
な欠点を有していることが明らかである。
を有する半導体レーザ素子においては、次のよう
な欠点を有していることが明らかである。
つまり、活性層３の下部にｎ型InP埋め込み層
５が位置するため、ｐ型InPクラツド層２、活性
層３、ｎ型InPクラツド層４の結晶層からなる逆
メサ形構造の底面から活性層３までの距離が大き
く、このような逆メサ構造を採用するかぎり、活
性層３の幅は広くなつてしまう。この点、第１図
ａに示す構造の方が活性層３の幅は狭くすること
ができる。
５が位置するため、ｐ型InPクラツド層２、活性
層３、ｎ型InPクラツド層４の結晶層からなる逆
メサ形構造の底面から活性層３までの距離が大き
く、このような逆メサ構造を採用するかぎり、活
性層３の幅は広くなつてしまう。この点、第１図
ａに示す構造の方が活性層３の幅は狭くすること
ができる。
そして、この第１図ｂに示す構造で、無理に活
性層３の幅を狭くすれば、逆メサ構造の底面の幅
がきわめて小さくなり、洗浄中や結晶成長中にお
れてしまうという欠点がある。
性層３の幅を狭くすれば、逆メサ構造の底面の幅
がきわめて小さくなり、洗浄中や結晶成長中にお
れてしまうという欠点がある。
また、このような逆メサ構造でなく、両側の壁
を垂直に形成する方法も考えられるが、その形成
が困難であり、また、埋め込み層の成長も難し
い。
を垂直に形成する方法も考えられるが、その形成
が困難であり、また、埋め込み層の成長も難し
い。
そして、活性層３の幅が広いということは、発
振しきい値の上昇を原因となり、また発振の横モ
ードが高次になる原因ともなる。そこで、光通信
用光源としては、発振しきい値がひくく、また、
横モードは基本モードで発振していることが望ま
しいわけで、この意味からすると、第１図ｂに示
す構造の半導体レーザ素子は、注入された電流の
有効利用という点では優れているものの、基本横
モード発振という点で問題があつた。
振しきい値の上昇を原因となり、また発振の横モ
ードが高次になる原因ともなる。そこで、光通信
用光源としては、発振しきい値がひくく、また、
横モードは基本モードで発振していることが望ま
しいわけで、この意味からすると、第１図ｂに示
す構造の半導体レーザ素子は、注入された電流の
有効利用という点では優れているものの、基本横
モード発振という点で問題があつた。
一方、第１図ａに示す構造の半導体レーザ素子
は、活性層の幅は小さく、また、基本横モード発
振はできるものの注入された電流がもれ、微分量
子効率は小さくなる。
は、活性層の幅は小さく、また、基本横モード発
振はできるものの注入された電流がもれ、微分量
子効率は小さくなる。
本発明は以上の点に鑑み、このような問題を解
決するとともにかかる欠点を除去すべくなされた
もので、その目的は基本横モード発振を行い、か
つｐ型基板埋め込みレーザの高効率で高出力動作
を行うことができる半導体レーザ素子を提供する
ことにある。
決するとともにかかる欠点を除去すべくなされた
もので、その目的は基本横モード発振を行い、か
つｐ型基板埋め込みレーザの高効率で高出力動作
を行うことができる半導体レーザ素子を提供する
ことにある。
このような目的を達成するため、本発明はｐ型
のInP基板上にｐ型半導体クラツド層、半導体活
性層およびｎ型半導体クラツド層がこの順序で配
置されており、これらのクラツド層と活性層を埋
め込むように形成された埋め込み層を有する半導
体レーザにおいて、上記活性層はその光導波方向
に垂直な断面が凸部を基板方向に向けた三日月形
（クレツセント形）または平凸形に形成されてな
り、この活性層を含むダブルヘテロ構造により形
成されるストライプ状のメサ構造の両側に接して
これを埋め込み、電流の狭搾と光導波路形成の機
能を有するInPまたはInGaAsPからなる埋め込み
層を構成する多層構造結晶中のｎ型InP層が上記
メサ構造中の活性層の端部より下方に位置するよ
うにしたものである。
のInP基板上にｐ型半導体クラツド層、半導体活
性層およびｎ型半導体クラツド層がこの順序で配
置されており、これらのクラツド層と活性層を埋
め込むように形成された埋め込み層を有する半導
体レーザにおいて、上記活性層はその光導波方向
に垂直な断面が凸部を基板方向に向けた三日月形
（クレツセント形）または平凸形に形成されてな
り、この活性層を含むダブルヘテロ構造により形
成されるストライプ状のメサ構造の両側に接して
これを埋め込み、電流の狭搾と光導波路形成の機
能を有するInPまたはInGaAsPからなる埋め込み
層を構成する多層構造結晶中のｎ型InP層が上記
メサ構造中の活性層の端部より下方に位置するよ
うにしたものである。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
第２図は本発明による半導体レーザ素子の一実
施例の構造を示す断面図である。
施例の構造を示す断面図である。
この第２図において第１図と同一符号のものは
相当部分を示し、第１図と異なる点は、従来平坦
な結晶よりなつていた活性層３が光の導波される
方向に垂直な断面において、凸部を基板方向に向
けた三日月形（クレツセント形）の形状をなして
いることである。そして、この活性層３をこのよ
うに、クレツセント形にすることにより、導入さ
れる屈折率分布によりレーザ発振の横モードが基
本モードに制御されることは広く一般によく知ら
れている。しかも、活性層３と埋め込み層中のｎ
形InP埋め込み層５との位置関係は第１図ｂの条
件をみたし、注入電流の有効利用も実現されてい
る。すなわち、この活性層３を含むダブルヘテロ
構造により形成されるストライプ状のメサ構造の
両側に接してこれを埋め込み、電流の狭搾と光導
波路形成の機能を有するInPまたはInGaAsPから
なる埋め込み層を構成する多層構造結晶中のｎ型
InP層（ｎ型InP埋め込み層）５がメサ構造中の
活性層３の端部より下方に位置するように構成さ
れている。
相当部分を示し、第１図と異なる点は、従来平坦
な結晶よりなつていた活性層３が光の導波される
方向に垂直な断面において、凸部を基板方向に向
けた三日月形（クレツセント形）の形状をなして
いることである。そして、この活性層３をこのよ
うに、クレツセント形にすることにより、導入さ
れる屈折率分布によりレーザ発振の横モードが基
本モードに制御されることは広く一般によく知ら
れている。しかも、活性層３と埋め込み層中のｎ
形InP埋め込み層５との位置関係は第１図ｂの条
件をみたし、注入電流の有効利用も実現されてい
る。すなわち、この活性層３を含むダブルヘテロ
構造により形成されるストライプ状のメサ構造の
両側に接してこれを埋め込み、電流の狭搾と光導
波路形成の機能を有するInPまたはInGaAsPから
なる埋め込み層を構成する多層構造結晶中のｎ型
InP層（ｎ型InP埋め込み層）５がメサ構造中の
活性層３の端部より下方に位置するように構成さ
れている。
第３図は本発明による半導体レーザ素子の製作
工程を示す説明図である。この第３図において第
２図と同一符号のものは相当部分を示し、１３は
基板１上に形成された溝を示す。
工程を示す説明図である。この第３図において第
２図と同一符号のものは相当部分を示し、１３は
基板１上に形成された溝を示す。
この工程について説明すると、まず、ａに示す
ように、（100）の結晶面を有するｐ型InP基板１
に＜100＞方向に沿つて溝１３を形成する。この
ようにして得た基板１上にｂに示すように、ｎ型
InPクラツド層２、活性層３、ｎ型InPクラツド
層４を形成する。つぎに、その後ｃに示すよう
に、最初に形成した溝１３と同位置に逆メサ構造
を得、これに埋め込み成長をほどこす。そして、
その後、ｄに示すように、ｎ型電極７およびｐ型
電極８の形成を行つて完成する。
ように、（100）の結晶面を有するｐ型InP基板１
に＜100＞方向に沿つて溝１３を形成する。この
ようにして得た基板１上にｂに示すように、ｎ型
InPクラツド層２、活性層３、ｎ型InPクラツド
層４を形成する。つぎに、その後ｃに示すよう
に、最初に形成した溝１３と同位置に逆メサ構造
を得、これに埋め込み成長をほどこす。そして、
その後、ｄに示すように、ｎ型電極７およびｐ型
電極８の形成を行つて完成する。
この製造方法について詳記すれば、まず、
（100）の結晶面を有するｐ型InP基板１の全面に
RFスパツタリング法により厚さ1500ÅのSiO2膜
を形成し、そして、通常のフオトリソグラフイ技
術を用いて結晶軸＜110＞に沿つて幅4.5μｍのス
トライプ状の窓をあける。
（100）の結晶面を有するｐ型InP基板１の全面に
RFスパツタリング法により厚さ1500ÅのSiO2膜
を形成し、そして、通常のフオトリソグラフイ技
術を用いて結晶軸＜110＞に沿つて幅4.5μｍのス
トライプ状の窓をあける。
つぎに、濃度２％のBr2−メタノール溶液を用
い、上記窓の内側で露出しているInP結晶に深さ
約3μｍに達する溝１３を形成する。
い、上記窓の内側で露出しているInP結晶に深さ
約3μｍに達する溝１３を形成する。
そして、その後、SiO2膜をとりさり、Znを不
純物として所定のキヤリア濃度（例えば５×1017
cm-3）のｐ型InPクラツド層２を液相エピタキシ
ヤル成長法で所定の厚さ（例えば平坦部で2μｍ）
に形成し、このｐ型InPクラツド層２上に更に
In1-xGaxAs1-yPy活性層３を所定の発振波長で
InPに格子整合する組成（発振波長が1.3μｍ、ｘ
＝0.3、ｙ＝0.4）で所定の厚さ（例えば平坦部で
0.1μｍ）に液晶エピタキシヤル成長させ、この活
性層３上にSnを不純物とし所定のキヤリア濃度
（例えば１×1015cm-3）のｎ型InPクラツド層４を
液相エピタキシヤル成長法で所定の厚さ（例えば
平坦部で3μｍ）に形成する。
純物として所定のキヤリア濃度（例えば５×1017
cm-3）のｐ型InPクラツド層２を液相エピタキシ
ヤル成長法で所定の厚さ（例えば平坦部で2μｍ）
に形成し、このｐ型InPクラツド層２上に更に
In1-xGaxAs1-yPy活性層３を所定の発振波長で
InPに格子整合する組成（発振波長が1.3μｍ、ｘ
＝0.3、ｙ＝0.4）で所定の厚さ（例えば平坦部で
0.1μｍ）に液晶エピタキシヤル成長させ、この活
性層３上にSnを不純物とし所定のキヤリア濃度
（例えば１×1015cm-3）のｎ型InPクラツド層４を
液相エピタキシヤル成長法で所定の厚さ（例えば
平坦部で3μｍ）に形成する。
このとき、予め形成した溝１３の内部での結晶
成長状態は第３図に示すようになりクレツセン形
の活性層が得られるのを確認した。
成長状態は第３図に示すようになりクレツセン形
の活性層が得られるのを確認した。
その後、ｎ型InPクラツド層４の上のストライ
プ形成用パターン位置に幅7μｍのSiO2ストライ
プを形成し、そのSiO2をマスクにして液晶エピ
タキシヤル成長層を＜110＞方向に平行な帯状領
域に残して基板１に達するまでメサエツチングす
る。その後、SiO2上にはInPが液晶エピタキシヤ
ル成長されないことを利用してメサエツチングさ
れた部分に埋め込み層を形成する。
プ形成用パターン位置に幅7μｍのSiO2ストライ
プを形成し、そのSiO2をマスクにして液晶エピ
タキシヤル成長層を＜110＞方向に平行な帯状領
域に残して基板１に達するまでメサエツチングす
る。その後、SiO2上にはInPが液晶エピタキシヤ
ル成長されないことを利用してメサエツチングさ
れた部分に埋め込み層を形成する。
すなわち、所定のキヤリア濃度（例えば５×
1017cm-3）のｎ型InP埋め込み層５が活性層３よ
り低い位置になるようにメサエツチングされた部
分に十分薄く液相エピタキシヤル成長させ、次い
でこのｎ形InP埋め込み層５の上にｎ型InP埋め
込み層より抵抗率が高くなるような所定のキヤリ
ア濃度（例えば５×1017cm-3）のｐ型InP埋め込
み層６を液相エピタキシヤル成長させる。このと
きSiO2上にはInPが液相エピタキシヤル成長され
ないので、メサエツチングされた部分にのみInP
が形成され、帯状のｐ型InPクラツド層２、活性
層３、ｎ型InPクラツド層４がｎ型InP埋め込み
層およびｐ型InP埋め込み層６で埋め込まれる。
その後SiO2を除去しｎ型InPクラツド層４および
ｐ型InP埋め込み層６の表面にAu−Ge−Niの蒸
着をしｎ側電極７を形成し、ｐ型InP基板裏面に
Au−Znを蒸着してｐ側電極８を形成する。
1017cm-3）のｎ型InP埋め込み層５が活性層３よ
り低い位置になるようにメサエツチングされた部
分に十分薄く液相エピタキシヤル成長させ、次い
でこのｎ形InP埋め込み層５の上にｎ型InP埋め
込み層より抵抗率が高くなるような所定のキヤリ
ア濃度（例えば５×1017cm-3）のｐ型InP埋め込
み層６を液相エピタキシヤル成長させる。このと
きSiO2上にはInPが液相エピタキシヤル成長され
ないので、メサエツチングされた部分にのみInP
が形成され、帯状のｐ型InPクラツド層２、活性
層３、ｎ型InPクラツド層４がｎ型InP埋め込み
層およびｐ型InP埋め込み層６で埋め込まれる。
その後SiO2を除去しｎ型InPクラツド層４および
ｐ型InP埋め込み層６の表面にAu−Ge−Niの蒸
着をしｎ側電極７を形成し、ｐ型InP基板裏面に
Au−Znを蒸着してｐ側電極８を形成する。
このようにして得られた素子では活性層幅は
3.5μｍで曲率半径約4μｍの凸部を基板方向に向け
たクレツセント形（三日月形）をなしていた。
3.5μｍで曲率半径約4μｍの凸部を基板方向に向け
たクレツセント形（三日月形）をなしていた。
そして、このようにして得られたキヤビテイ長
200μｍの素子をAu−Snハンダによりヒートシン
ク上にマウントして特性を測定した実験の結果に
よれば、25℃での連続動作の発振しきい値は35ｍ
Ａ、光出力約15ｍＷにおいても横モードは単一で
基本モード発振していたのを確認することができ
た。また、微分量子効率は片面あたり約25％であ
つた。
200μｍの素子をAu−Snハンダによりヒートシン
ク上にマウントして特性を測定した実験の結果に
よれば、25℃での連続動作の発振しきい値は35ｍ
Ａ、光出力約15ｍＷにおいても横モードは単一で
基本モード発振していたのを確認することができ
た。また、微分量子効率は片面あたり約25％であ
つた。
一方、第１図ａ，ｂに示すような従来の活性層
が平坦なｐ基板埋め込みレーザにおいては、活性
層3.5μｍでは基本横モード発振は不可能であつ
た。
が平坦なｐ基板埋め込みレーザにおいては、活性
層3.5μｍでは基本横モード発振は不可能であつ
た。
また、パルス駆動による高出力動作という点に
おいては、本発明による半導体レーザ素子では
7A通電時約800ｍＷが可能である。この光出力を
端面での光出力密度に換算すると約70MW／cm2も
の高出力であり、本発明により高出力の半導体レ
ーザを実現することができる。
おいては、本発明による半導体レーザ素子では
7A通電時約800ｍＷが可能である。この光出力を
端面での光出力密度に換算すると約70MW／cm2も
の高出力であり、本発明により高出力の半導体レ
ーザを実現することができる。
第４図は本発明による半導体レーザ素子の他の
実施例を示す断面図である。この第４図において
第２図と同一部分には同一符号を付して説明を省
略する。
実施例を示す断面図である。この第４図において
第２図と同一部分には同一符号を付して説明を省
略する。
この第４図が第２図と異なる点は活性層３がい
わゆる、平凸形に形成されていることにある。す
なわち、活性層３の光導波方向に垂直な断面が凸
部を基板方向に向けた平凸形に形成されており、
この活性層断面形状は第２図に示す三日月形の他
に、第４図に示すいわゆる、平凸形でも同様の機
能を有する。
わゆる、平凸形に形成されていることにある。す
なわち、活性層３の光導波方向に垂直な断面が凸
部を基板方向に向けた平凸形に形成されており、
この活性層断面形状は第２図に示す三日月形の他
に、第４図に示すいわゆる、平凸形でも同様の機
能を有する。
以上本発明を波長1.3μｍのInP−InGaAsP系の
埋め込みヘテロ構造の半導体レーザを例にとつて
説明したが、本発明はこれに限定されるものでは
なく、他の波長域およびこの例とは異なる半導体
を用いた埋め込みヘテロ構造の半導体レーザにお
いても、電流の狭搾と光導波路形成の機能をInP
またはInGaAsPからなる埋め込み層を構成する
多層構造結晶中のｎ形InP層が入り構造中の活性
層の端部より下方に位置するよう構成することに
より同様な効果を得ることができることはいうま
でもない。
埋め込みヘテロ構造の半導体レーザを例にとつて
説明したが、本発明はこれに限定されるものでは
なく、他の波長域およびこの例とは異なる半導体
を用いた埋め込みヘテロ構造の半導体レーザにお
いても、電流の狭搾と光導波路形成の機能をInP
またはInGaAsPからなる埋め込み層を構成する
多層構造結晶中のｎ形InP層が入り構造中の活性
層の端部より下方に位置するよう構成することに
より同様な効果を得ることができることはいうま
でもない。
以上説明したように、本発明によれば活性層の
光導波方向に垂直な断面を凸部を基板方向に向け
た三日月形または平凸形に形成し、電流の狭搾と
光導波路形成の機能を有するInPまたはInGaAsP
からなる埋め込み層を構成する多層構造結晶中の
ｎ型InP層がメサ構造中の活性層の端部より下方
に位置するようにしたものであるから、基本横モ
ード発振を行いかつｐ型基板埋め込みレーザの高
効率、高出力動作を行うことができるという特長
を有する半導体レーザ素子を実現することがで
き、これは光通信用光源として極めて有効である
ので、実用上の効果は極めて大である。
光導波方向に垂直な断面を凸部を基板方向に向け
た三日月形または平凸形に形成し、電流の狭搾と
光導波路形成の機能を有するInPまたはInGaAsP
からなる埋め込み層を構成する多層構造結晶中の
ｎ型InP層がメサ構造中の活性層の端部より下方
に位置するようにしたものであるから、基本横モ
ード発振を行いかつｐ型基板埋め込みレーザの高
効率、高出力動作を行うことができるという特長
を有する半導体レーザ素子を実現することがで
き、これは光通信用光源として極めて有効である
ので、実用上の効果は極めて大である。
第１図は従来のｐ型InP基板の半導体レーザの
例を示す断面図、第２図は本発明による半導体レ
ーザ素子の一実施例を示す断面図、第３図は第２
図に示す実施例の製作工程を示す説明図、第４図
は本発明の他の実施例を示す断面図である。 １……ｐ型InP基板、２……ｐ型InPクラツド
層、３……InGaAsP活性層、４……ｎ型InPクラ
ツド層、５……ｎ型InP埋め込み層、６……ｐ型
InP埋め込み層、７，８……電極、９……PN接
合、１３……溝。
例を示す断面図、第２図は本発明による半導体レ
ーザ素子の一実施例を示す断面図、第３図は第２
図に示す実施例の製作工程を示す説明図、第４図
は本発明の他の実施例を示す断面図である。 １……ｐ型InP基板、２……ｐ型InPクラツド
層、３……InGaAsP活性層、４……ｎ型InPクラ
ツド層、５……ｎ型InP埋め込み層、６……ｐ型
InP埋め込み層、７，８……電極、９……PN接
合、１３……溝。
Claims (1)
- １ ｐ型のInP基板上にｐ型半導体クラツド層、
半導体活性層およびｎ型半導体クラツド層がこの
順序で配置されており、これら各クラツド層と活
性層を埋め込むように形成された埋め込み層を有
する半導体レーザにおいて、前記活性層はその光
導波方向に垂直な断面が凸部を前記InP基板方向
に向けた三日月形または平凸形に形成されてな
り、この活性層を含むダブルヘテロ構造により形
成されるストライプ状のメサ構造の両側に接して
これを埋め込み、電流の狭搾と光導波路形成の機
能を有するInPまたはInGaAsPからなる埋め込み
層を構成する多層構造結晶中のｎ型InP層が前記
メサ構造中の活性層の端部より下方に位置するよ
うにしたことを特徴とする半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2899783A JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2899783A JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59155185A JPS59155185A (ja) | 1984-09-04 |
| JPS644672B2 true JPS644672B2 (ja) | 1989-01-26 |
Family
ID=12264048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2899783A Granted JPS59155185A (ja) | 1983-02-23 | 1983-02-23 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155185A (ja) |
-
1983
- 1983-02-23 JP JP2899783A patent/JPS59155185A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59155185A (ja) | 1984-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0359542B1 (en) | A semiconductor laser device | |
| JPH0118590B2 (ja) | ||
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPS6343908B2 (ja) | ||
| JPH0518473B2 (ja) | ||
| JPH02156588A (ja) | 半導体レーザおよびその製造方法 | |
| US5304507A (en) | Process for manufacturing semiconductor laser having low oscillation threshold current | |
| JPH0114717B2 (ja) | ||
| JP2842465B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS644672B2 (ja) | ||
| JPH02116187A (ja) | 半導体レーザ | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JPS60251689A (ja) | 半導体レ−ザ素子及びその製法 | |
| JPS58225681A (ja) | 半導体レ−ザ素子 | |
| JP3063684B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPS6362292A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0437598B2 (ja) | ||
| JPH037153B2 (ja) | ||
| US4860299A (en) | Semiconductor laser device | |
| JPH0256836B2 (ja) | ||
| JPH0233988A (ja) | 半導体レーザ | |
| JPH047113B2 (ja) | ||
| JPS622720B2 (ja) | ||
| JPH03208390A (ja) | 半導体レーザ素子及びその製造方法 |