JPS6444711U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例であるバツフアア
ンプの回路図、第２図は従来のバツフアアンプの
回路図である。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) Ａ 制御側が入力端子に接続され、制御側
   と出力側間の電位差に応じて発生電流が制御され
   る第一インピーダンス変換素子と、 Ｂ 該第一インピーダンス変換素子の出力側と
   、出力端子との間に接続された第一抵抗と、 Ｃ 該第一抵抗の両端の電位差に対応する電圧
   を発生する減算手段と、 Ｄ 第一定電圧源と、 Ｅ 一端が該第一定電圧源に接続された第二抵
   抗と、 Ｆ 入力側が該第二抵抗の他端に接続され、制
   御側が上記減算手段の出力側に接続され、入力側
   と制御側間の電位差に応じて発生電流が制御され
   る第二インピーダンス変換素子と、 Ｇ 第二定電圧源と、 Ｈ 第三定電圧源と、 Ｉ 該第三定電圧源と上記第二インピーダンス
   変換素子の出力側との間に接続された第三抵抗と
   、 Ｊ 出力側が第三抵抗と第二インピータンス変
   換素子の出力側との接続点に接続され、入力側が
   上記第一インピーダンス変換素子の出力側に接続
   され、制御側が上記第二定電圧源に接続され、制
   御側と出力側間の電位差に応じて発生電流が制御
   される第三インピーダンス変換素子と、 を具備してなることを特徴とするバツフアアンプ
   。 (2) 上記第一インピーダンス変換素子乃至第三
   インピーダンス変換素子はトランジスタであるこ
   とを特徴とする実用新案登録請求の範囲第１項記
   載のバツフアアンプ。 (3) 上記第一インピーダンス変換素子乃至第三
   インピーダンス変換素子はＦＥＴであることを特
   徴とする実用新案登録請求の範囲第１項記載のバ
   ツフアアンプ。