JPS642256B2 - - Google Patents
Info
- Publication number
- JPS642256B2 JPS642256B2 JP8443779A JP8443779A JPS642256B2 JP S642256 B2 JPS642256 B2 JP S642256B2 JP 8443779 A JP8443779 A JP 8443779A JP 8443779 A JP8443779 A JP 8443779A JP S642256 B2 JPS642256 B2 JP S642256B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- pulse generation
- communication path
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は、PCM通信方式において、音声を符
号化する時間情報を複数の通話路盤に与えるため
の通話路パルス発生方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication path pulse generation method for providing time information for encoding voice to a plurality of communication path boards in a PCM communication system.
一般に、複数の通話路の音声を時分割的に符号
化して通信を行なう時分割多重PCM通信装置に
おいては、複数の通話路をつくるために複数の通
話路盤が実装されており、これ等の通話路盤を機
能させるべく、それぞれの通話路盤に対して時間
的に異なつた通話路パルスが供給される。このよ
うな通話路パルスを発生する方法として、従来用
いられてきた方式は、共通部において必要とする
通話路の数だけ通話路パルスを発生させたのち、
各通話路に配分するか、又は、実装された通話路
盤の数だけ、共通部において時間的にそれぞれシ
フトした基本通話路パルスを発生させ、各通話路
盤では、この基本通話路パルスをシフトレジスタ
を用いてさらにシフトさせることによつてそれぞ
れ複数の通話路パルスを発生させる方法がとられ
てきた。しかしながら、このような方式は、1台
当りの通話路盤に通話路搭載数が少ない場合に
は、共通部で発生させる通話路パルスの数が相対
的に多くなる。このことは、装置が実装に対して
多大な配線スペースを占めることになり、装置の
小型化を実現すべく大きな制約要因となつた。 Generally, in time-division multiplexing PCM communication equipment that performs communication by time-divisionally encoding audio on multiple communication paths, multiple communication paths are installed to create the multiple communication paths, and these communication paths are In order to make the subbase functional, time-varying channel pulses are applied to each of the subbases. The method conventionally used for generating such channel pulses is to generate channel pulses for the number of channels required in a common section, and then
Either distributed to each communication path, or generating temporally shifted basic communication path pulses in a common part by the number of installed communication path boards, and each communication path board transmits these basic communication path pulses through a shift register. A method has been adopted in which a plurality of channel pulses are generated by using and further shifting the channel pulses. However, in such a system, if the number of communication paths mounted on the communication base per unit is small, the number of communication path pulses generated in the common section becomes relatively large. This means that the device occupies a large amount of wiring space for mounting, and has become a major constraint for realizing miniaturization of the device.
本発明の目的は、上記の欠点を除去し、装置の
共通部には共通の制御信号発生機能のみを備える
ことによつて、共通部と複数の通話路盤間を結ぶ
配線スペースを縮小することの可能なPCM通信
系の通話路パルス発生方式を提供するにある。 An object of the present invention is to eliminate the above-mentioned drawbacks and reduce the wiring space connecting the common part and a plurality of communication bases by providing only a common control signal generation function in the common part of the device. The object of the present invention is to provide a possible channel pulse generation method for PCM communication system.
本発明によれば、PCM通信における時分割多
重通話路を形成するために、複数の通話路盤へそ
れぞれ供給する時間的に異なつた通話路パルスの
発生方式において、前記複数の通話路盤に対して
共通にロードパルス発生回路とクロツクパルス発
生回路とを設け、かつ、前記複数の通話路盤のそ
れぞれに対応して、カウンタ回路と、実装通話路
位置を指定するアドレス回路とをそれぞれ備える
ことによつて、前記それぞれのカウンタ回路が、
前記ロードパルス発生回路からのロードパルスを
一斉にうけて、前記それぞれのアドレス回路によ
り指定された番地にそれぞれロードされたのち、
前記クロツクパルス発生回路のパルスによりカウ
ント動作するようにしたことを特徴とするPCM
通信系の通話路パルス発生方式が得られる。 According to the present invention, in order to form a time-division multiplexed communication path in PCM communication, in a method of generating time-different communication path pulses to be supplied to a plurality of communication path bases respectively, a common A load pulse generation circuit and a clock pulse generation circuit are provided in the circuit board, and a counter circuit and an address circuit for specifying the mounted communication path position are respectively provided for each of the plurality of communication path boards. Each counter circuit is
After receiving the load pulses from the load pulse generation circuit all at once and loading them into the addresses specified by the respective address circuits,
A PCM characterized in that a counting operation is performed by pulses from the clock pulse generation circuit.
A communication path pulse generation system is obtained.
次に、本発明による通話路パルス発生方式につ
いて、図面を参照して説明する。 Next, a channel pulse generation method according to the present invention will be explained with reference to the drawings.
第1図は、本発明による実施例の構成を1通話
路盤に関連して示したブロツク図である。図にお
いて、ロードパルス発生回路1及びクロツクパル
ス発生回路2は全通話路盤に対して共通に使用さ
れるよう共通部に収容されており、カウンタ3、
Dタイプフリツプフロツプ4,5,6及び切り替
えスイツチ8は複数の通話路盤に対してそれぞれ
同じように含まれるものである。又、位置指定ア
ドレス回路7は、通話路盤の実装位置に対応し、
それぞれの通話路盤に関連して設けられており、
該当するアドレス信号をその通話路盤に与える。
この位置指定アドレス回路7からの位置アドレス
信号はS1は、対応する通話路盤が受持つ通話路
の時間位置を決めるために、カウンタ3をロード
する番地(アドレス)を指定するものであり、ま
た、位置アドレス信号S2は切り替えスイツチ8
を切り替えるか、否かの指示を与えるものであ
る。 FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention in relation to a one-way roadbed. In the figure, a load pulse generation circuit 1 and a clock pulse generation circuit 2 are housed in a common part so that they can be used commonly for all roadbeds, and a counter 3,
D-type flip-flops 4, 5, 6 and changeover switch 8 are included in the same manner for a plurality of communication bases. Further, the position designation address circuit 7 corresponds to the mounting position of the communication base,
are provided in connection with each communication roadbed,
Appropriate address signals are applied to the communication base.
The position address signal S1 from the position specifying address circuit 7 specifies the address at which the counter 3 is loaded in order to determine the time position of the communication path handled by the corresponding communication path board, and also, Position address signal S2 is provided by changeover switch 8
This gives instructions as to whether or not to switch.
上記実施例の動作について、第2図のタイムチ
ヤートを参照して以下に説明する。ロードパルス
発生回路1の出力は、全通話路盤に共通に供給さ
れる。また、カウンタ3は、その最大カウント数
をnとすれば、n回のカウントで出力にパルスが
得られるようになつている。今、4つの通話路盤
A,B,CおよびDに対して、通話路盤Aには
(n−1)番地、通話路盤Bには(n−3)番地、
通話路盤Cには(n−5)番地、そして、通話路
盤Dには(n−8)番地をそれぞれ指定するよう
に、位置アドレス信号S1a,S1b,S1cお
よびS1dがそれぞれの位置指定アドレス回路7
a,7b,7c,7dから与えられる。ここに、
a,b,cおよびdの記号は、通話路盤A,B,
CおよびDに対応してそれぞれの機能を示す記号
に付加されるものとする。一方、位置アドレス信
号S2cは通話路盤Cにのみ与えられるとする
と、各通話路盤A,B,C,Dのそれぞれのカウ
ンタ3a,3b,3c,3dは、共通のロードパ
ルスPlをうけることによつて、一斉に、時刻tに
おいてそれぞれの番地(n−1)、(n−3)、(n
−5)および(n−8)にロードされる。次に、
全通話路盤に共通に与えられるクロツクパルス発
生回路2からのクロツクパルスPcによつて、各
カウント3a,3b,3c,3dはそれぞれカウ
ントを始める。その場合、第2図に見られるよう
に、通話路盤Aにおいては、カウンタ3aは時刻
(t+1))で1つカウントするのみで終段から出
力を抽出し、以下時刻(t+2)でフリツプフロ
ツプ4aが動作し、時刻(t+3)でフリツプフ
ロツプ5aがはたらく。結果として時刻(t+
2)で端子T1aに、時刻(t+3)で端子T2
aに通話路パルスが発生する。同様に、通話路盤
Bでは、時刻(t+4)で端子T1bに、時刻
(t+5)で端子T2bにそれぞれ通話路パルス
が得られ、順次、通話路盤C,Dにおいても、時
刻をずらして通話路パルスが得られる。ここで、
通話路盤Cにおいては、位置アドレス信号S2c
により切り替えスイツチ8cが働き、時刻(t+
8)でDタイプフリツプフロツプ6cからの出力
が通話路パルスとして端子T2cに得られる。 The operation of the above embodiment will be explained below with reference to the time chart of FIG. The output of the load pulse generating circuit 1 is commonly supplied to all the roadbeds. Further, the counter 3 is designed so that a pulse can be obtained at the output after n counts, assuming that the maximum count number is n. Now, for the four communication bases A, B, C, and D, communication base A has address (n-1), communication base B has address (n-3),
Position address signals S1a, S1b, S1c and S1d are sent to the respective position designating address circuits 7 so as to designate address (n-5) for communication base C and address (n-8) for communication base D, respectively.
It is given from a, 7b, 7c, and 7d. Here,
Symbols a, b, c and d indicate communication bases A, B,
Symbols corresponding to C and D shall be added to the symbols indicating their respective functions. On the other hand, assuming that the position address signal S2c is given only to the communication base C, the counters 3a, 3b, 3c, and 3d of each communication base A, B, C, and D receive the common load pulse Pl. Then, all addresses (n-1), (n-3), (n
-5) and (n-8). next,
Each of the counters 3a, 3b, 3c, and 3d starts counting by the clock pulse Pc from the clock pulse generating circuit 2, which is commonly applied to all the communication bases. In that case, as shown in FIG. 2, on the communication base A, the counter 3a only counts one at time (t+1) and extracts the output from the final stage, and then the flip-flop 4a outputs the output from the final stage at time (t+2). The flip-flop 5a operates at time (t+3). As a result, time (t+
2) to terminal T1a, and at time (t+3) to terminal T2.
A communication path pulse is generated at a. Similarly, in communication roadbed B, communication path pulses are obtained at terminal T1b at time (t+4) and at terminal T2b at time (t+5), and in turn, communication path pulses are obtained at time shifts at communication roadbeds C and D. is obtained. here,
In the communication base C, the position address signal S2c
The changeover switch 8c operates, and the time (t+
At step 8), the output from the D-type flip-flop 6c is obtained as a channel pulse at the terminal T2c.
上記の動作説明によつて判るように、一般的
に、Dタイプフリツプフロツプ6と切り替えスイ
ツチ8のごとき付加回路によつて、選択的に1ビ
ツトシフトした通話路パルスの発生が可能である
が、連続した通話路パルスの発生のみを望む場合
には、Dタイプフリツプフロツプ6及び切り替え
スイツチ8は不要である。 As can be seen from the above description of operation, it is generally possible to generate channel pulses selectively shifted by one bit by means of additional circuitry such as the D-type flip-flop 6 and changeover switch 8. , if only continuous channel pulse generation is desired, the D-type flip-flop 6 and changeover switch 8 are unnecessary.
第3図は、第1図のカウンタ3の具体的な回路
例として最大カウント数n=16の場合を例に挙げ
て示したものである。この図において、30−1
〜30−4はアドレス入力選択用のセレクタ回
路,31−1〜31−3はカウンタ歩進用のセレ
クタ回路、32−1〜32−4はそれぞれセレク
タ31−1〜31−3を介して縦続的に接続され
たDタイプフリツプフロツプ、33は出力を取り
出すオア回路である。この例によれば、位置指定
アドレス回路7から位置アドレス信号S1を形成
する4ビツト(例えば“0011”のごとく)の信号
が各ビツト別にそれぞれ端子TS1-1,TS1-2,
TS1-3およびTS1-4を介してセレクタ回路30−1
〜30−4の一方の入力端子Aに与えられる。ロ
ードパルス発生回路1からのロードパルスPlは入
力端子TPlを介してセレクタ回路30−1〜30
−4およびセレクタ回路31−1〜31−3のそ
れぞれの制御端子Sに与えられる。クロツクパル
ス発生回路2のクロツクパルスPcは端子TPcを介
してフリツプフロツプ32−1のクロツク入力端
子CKおよびセレクタ回路31−1〜31−3の
入力端子Bに与えられ、初段のフリツプフロツプ
32−1はクロツクパルスにより直接に、次段以
下のフリツプフロツプ32−2〜32−4に対し
てはセレクタ回路31−1〜32−3によりそれ
ぞれ選択される前段フリツプフロツプの出力かク
ロツクパルスにより駆動される。各セレクタ回路
は制御端子SにロードパルスPlが与えられたとき
にのみ端子Aの入力を選択し、それ以外は端子B
の入力を選択する。このような回路によれば、カ
ウンタはアドレス信号S1により指定された番地
を入力し、ロードパルスPlをうけると、その番地
からクロツクパルスPcによりカウンを開始し、
最大カウント時点で出力パルスが出力端子Tputか
ら得られる。 FIG. 3 shows a specific circuit example of the counter 3 shown in FIG. 1, taking as an example the case where the maximum count number n=16. In this figure, 30-1
30-4 are selector circuits for selecting address inputs, 31-1 to 31-3 are selector circuits for counter increment, and 32-1 to 32-4 are connected in series via selectors 31-1 to 31-3, respectively. 33 is an OR circuit for taking out the output. According to this example, a 4-bit signal (for example, "0011") forming the position address signal S1 is sent from the position specifying address circuit 7 to the terminals T S1-1 , T S1-2, T S1-2 ,
Selector circuit 30-1 via T S1-3 and T S1-4
~30-4 is given to one input terminal A. The load pulse Pl from the load pulse generation circuit 1 is sent to the selector circuits 30-1 to 30-1 through the input terminal T Pl .
-4 and control terminals S of selector circuits 31-1 to 31-3. The clock pulse P c of the clock pulse generation circuit 2 is applied to the clock input terminal CK of the flip-flop 32-1 and the input terminal B of the selector circuits 31-1 to 31-3 via the terminal T Pc , and the first stage flip-flop 32-1 receives the clock pulse. Therefore, the flip-flops 32-2 to 32-4 in the next stage and below are directly driven by the output of the previous flip-flop selected by the selector circuits 31-1 to 32-3, respectively, by the clock pulse. Each selector circuit selects the input of terminal A only when the load pulse Pl is applied to the control terminal S, and otherwise selects the input of terminal B.
Select input. According to such a circuit, when the counter inputs the address specified by the address signal S1 and receives the load pulse Pl, it starts counting from that address by the clock pulse Pc,
At the maximum count point, an output pulse is available at the output terminal T put .
以上の説明によつて明らかなように、本発明に
よれば、少数の共通制御情報と個々に異なる時間
的な位置情報とを各通話路盤に供給することによ
り、共通部と各通話路盤との間の極めて少ない配
線により効率よく通話路パルスを得ることがで
き、それによつて、小型で高密度な時分割多重
PCM通信装置の実現が可能となる。 As is clear from the above description, according to the present invention, by supplying a small number of common control information and individually different temporal position information to each communication base, communication between the common part and each communication base is achieved. It is possible to efficiently obtain communication path pulses with extremely little wiring between
It becomes possible to realize a PCM communication device.
第1図は、本発明による実施例の構成を1通話
路盤に関連して示したブロツク図、第2図は、第
1図の実施例における動作を説明するためのタイ
ムチヤート、第3図は、第1図のカウンタの具体
的な回路例を示す図である。図において、1はロ
ードパルス発生回路、2はクロツクパルス発生回
路、3はカウンタ、4,5,6はDタイプフリツ
プフロツプ、7は位置指定アドレス回路、8は切
り替えスイツチである。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention in relation to a one-way roadbed, FIG. 2 is a time chart for explaining the operation of the embodiment of FIG. 1, and FIG. 2 is a diagram showing a specific circuit example of the counter shown in FIG. 1. FIG. In the figure, 1 is a load pulse generating circuit, 2 is a clock pulse generating circuit, 3 is a counter, 4, 5, and 6 are D type flip-flops, 7 is a position specifying address circuit, and 8 is a changeover switch.
Claims (1)
するために、複数の通話路盤へそれぞれ供給する
時間的に異なつた通話路パルスの発生方式におい
て、前記複数の通話路盤に対して共通にロードパ
ルス発生回路とクロツクパルス発生回路とを設
け、かつ、前記複数の通話路盤のそれぞれに対応
して、カウントアツプしたときの値が等しいカウ
ンタ回路と、実装通話路位置を指定するアドレス
回路とをそれぞれ備えることによつて、前記それ
ぞれのカウンタ回路が、前記ロードパルス発生回
路からのロードパルスを一斉にうけて、前記それ
ぞれのアドレス回路により指定された番地対応の
値をそれぞれ計数開始の値としてロードされたの
ち、前記クロツクパルス発生回路のパルスにより
カウント動作させ、カウントアツプ時に出力する
ようにしたことを特徴とするPCM通信系の通話
路パルス発生方式。1. In a method for generating time-differentiated communication path pulses to be supplied to a plurality of communication bases respectively in order to form a time-division multiplex communication path in PCM communication, a load pulse generation circuit is commonly used for the plurality of communication bases. and a clock pulse generation circuit, and a counter circuit having an equal value when counted up and an address circuit for specifying a mounted communication path position corresponding to each of the plurality of communication path boards. Then, each of the counter circuits receives the load pulses from the load pulse generation circuit all at once, and is loaded with the value corresponding to the address designated by each of the address circuits as the counting start value, and then A communication line pulse generation method for PCM communication system, which is characterized in that a count operation is performed by pulses from a clock pulse generation circuit, and an output is output when the count is up.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8443779A JPS568943A (en) | 1979-07-05 | 1979-07-05 | Channel pulse generation system of pcm communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8443779A JPS568943A (en) | 1979-07-05 | 1979-07-05 | Channel pulse generation system of pcm communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS568943A JPS568943A (en) | 1981-01-29 |
JPS642256B2 true JPS642256B2 (en) | 1989-01-17 |
Family
ID=13830559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8443779A Granted JPS568943A (en) | 1979-07-05 | 1979-07-05 | Channel pulse generation system of pcm communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS568943A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3709466A1 (en) | 2019-03-15 | 2020-09-16 | Honda Motor Co., Ltd. | Electric power management device |
EP3967547A2 (en) | 2020-09-15 | 2022-03-16 | Honda Motor Co., Ltd. | Electric power management apparatus and electric power management system in a vehicle-to-grid (v2g) demand request context |
US11505081B2 (en) | 2019-08-30 | 2022-11-22 | Honda Motor Co., Ltd. | Charge/discharge management apparatus and vehicle |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2513610B2 (en) * | 1985-11-12 | 1996-07-03 | 株式会社東芝 | Channel pulse generator |
JP2518322B2 (en) * | 1987-11-27 | 1996-07-24 | 日本電気株式会社 | Digital subscriber line carrier system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5233445A (en) * | 1975-09-10 | 1977-03-14 | Yokogawa Hokushin Electric Corp | Time sharing data collecting and distributing system |
-
1979
- 1979-07-05 JP JP8443779A patent/JPS568943A/en active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3709466A1 (en) | 2019-03-15 | 2020-09-16 | Honda Motor Co., Ltd. | Electric power management device |
US11413981B2 (en) | 2019-03-15 | 2022-08-16 | Honda Motor Co., Ltd. | Electric power management device |
US11505081B2 (en) | 2019-08-30 | 2022-11-22 | Honda Motor Co., Ltd. | Charge/discharge management apparatus and vehicle |
EP3967547A2 (en) | 2020-09-15 | 2022-03-16 | Honda Motor Co., Ltd. | Electric power management apparatus and electric power management system in a vehicle-to-grid (v2g) demand request context |
Also Published As
Publication number | Publication date |
---|---|
JPS568943A (en) | 1981-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS642256B2 (en) | ||
US5197063A (en) | Circuit switching method and apparatus for time division network with various transmission speeds | |
AU644161B2 (en) | Data transfer connection arrangement | |
US3311706A (en) | Multiple module time division multiplex communication system utilizing highlow speed conversion | |
KR890001202B1 (en) | Tone generator of a digital exchanger | |
JP2834277B2 (en) | Digital signal transmission method and circuit | |
US4160126A (en) | Modular multiplex/demultiplex apparatus | |
US4160876A (en) | Modular multiplex/demultiplex apparatus | |
US4905236A (en) | Circuit arrangement for designational reading of information of a bit group oriented, continuous information stream at an ISDN-oriented interface | |
RU1800631C (en) | Multichannel digital communication system | |
JP2985181B2 (en) | Multiplex converter | |
SU1233284A1 (en) | Multichannel dtigital-to-analog converter | |
US5422923A (en) | Programmable time-interval generator | |
JPH0317456Y2 (en) | ||
SU879815A1 (en) | Time switching device | |
JPH0620195B2 (en) | Speed conversion circuit | |
KR950006602B1 (en) | Synchronizing ad-drop transmitter | |
SU1302255A1 (en) | Polyphase pulsed stabilizer | |
KR0135203B1 (en) | Multi channel space division switch and method therefor | |
KR100197437B1 (en) | Apparatus for communicating processor with device in switching system | |
JP2518322B2 (en) | Digital subscriber line carrier system | |
SU720734A1 (en) | Device for multichannel transmission of signals with error correction | |
JP2785287B2 (en) | Test access circuit | |
JPS60121862A (en) | Network diagnostic system | |
SE7501721L (en) |