JPS641867B2 - - Google Patents

Info

Publication number
JPS641867B2
JPS641867B2 JP7154079A JP7154079A JPS641867B2 JP S641867 B2 JPS641867 B2 JP S641867B2 JP 7154079 A JP7154079 A JP 7154079A JP 7154079 A JP7154079 A JP 7154079A JP S641867 B2 JPS641867 B2 JP S641867B2
Authority
JP
Japan
Prior art keywords
pcm
pcm signal
transmission path
editing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7154079A
Other languages
Japanese (ja)
Other versions
JPS55163928A (en
Inventor
Tadashi Ootsuki
Shinichi Kazami
Shinji Azumi
Masato Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7154079A priority Critical patent/JPS55163928A/en
Priority to SE8003979A priority patent/SE451513B/en
Priority to AU58891/80A priority patent/AU539927B2/en
Priority to US06/154,525 priority patent/US4363049A/en
Priority to IT22455/80A priority patent/IT1131221B/en
Priority to CA000353118A priority patent/CA1141026A/en
Priority to FR8012125A priority patent/FR2458192A1/en
Priority to NL8003212A priority patent/NL8003212A/en
Priority to DE3020882A priority patent/DE3020882C2/en
Priority to GB8018022A priority patent/GB2054244B/en
Priority to AT0291180A priority patent/AT370550B/en
Publication of JPS55163928A publication Critical patent/JPS55163928A/en
Publication of JPS641867B2 publication Critical patent/JPS641867B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/038Cross-faders therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/032Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/32Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
    • G11B27/322Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
    • G11B27/323Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/90Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、例えばPCM信号の電子編集装置に
使用して好適なPCM信号の処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a PCM signal processing device suitable for use in, for example, a PCM signal electronic editing device.

以下、本発明の一実施例について説明する。第
1図に示すように、2台のヘリカルスキヤン方式
のVTR1及び2とPCMアダプタ3と本発明の適
用された編集装置4とPCMアダプタ3に接続さ
れたモニタースピーカ5とによつて電子編集が行
なわれる。電子編集の一例として、第2図Aに示
すような複数のプログラムが記録されているマス
ターテープ6をVTR1で再生し、VTR2によつ
て第2図Cに示すような編集テープ7を得る場合
を考える。この手順の概略としては、まず#1の
プログラムを第2図Bに示すようにVTR2によ
つて編集テープ7にやや長めに記録する。次に、
編集テープ7について編集点FO(フエードアウト
点)を決定し、次にマスターテープ6について編
集点(フエードイン点)FIを決定する。そして
VTR1によつてマスターテープ6を再生し、編
集点においてVTR2を記録状態となし、クロス
フエード処理がなされたPCM信号を記録し、そ
の後は、#2のプログラムのPCM信号を記録す
るようになされる。
An embodiment of the present invention will be described below. As shown in FIG. 1, electronic editing is performed by two helical scan type VTRs 1 and 2, a PCM adapter 3, an editing device 4 to which the present invention is applied, and a monitor speaker 5 connected to the PCM adapter 3. It is done. As an example of electronic editing, suppose that a master tape 6 on which a plurality of programs as shown in FIG. 2A are recorded is played back on the VTR 1, and an edited tape 7 as shown in FIG. think. As an outline of this procedure, first, program #1 is recorded to a slightly longer length on the editing tape 7 by the VTR 2, as shown in FIG. 2B. next,
An edit point FO (fade-out point) is determined for the edit tape 7, and then an edit point (fade-in point) FI is determined for the master tape 6. and
The master tape 6 is played back by the VTR 1, the VTR 2 is put into a recording state at the editing point, the PCM signal that has been crossfade processed is recorded, and thereafter the PCM signal of the #2 program is recorded.

第3図は、PCMアダプタ3と編集装置4の夫
夫の基本的構成を示すと共に、これらとVTR1,
2との接続関係を示している。VTR1及び2の
夫々は、ビデオ入力端VI1,VI2と、ビデオ出力
端VO1,VO2と、オーデイオ入力端AI1,AI2と、
オーデイオ出力端AO1,AO2と、リモート端子
と、同期入力端とを有している。リモート端子
は、編集装置4のリモート端子と接続され、
VTR1,2の動作を編集装置4のキー操作或い
は編集装置4からの制御信号によつて遠隔操作で
きるようになされている。また、PCMアダプタ
3からの同期信号がVTR1の同期入力端に加え
られている。VTR1は、マスターテープ6を再
生し、ビデオ信号の形態のPCM信号をビデオ出
力端VO1に発生する。VTR2は、編集テープ7
の既に記録されているPCM信号を再生し、再生
PCM信号をビデオ出力端VO2に発生すると共に、
ビデオ入力端VI2からのPCM信号を記録する。更
に、マスターテープ6及び編集テープ7のオーデ
イオトラツクには、SMPTEのタイムコードを記
録し、またこれを再生できるようにされており、
VTR1,2のオーデイオ出力端AO1,AO2に再
生されたタイムコードが現れ、そのオーデイオ入
力端AI1,AI2から記録されるタイムコードが供
給される。
FIG. 3 shows the basic configuration of the PCM adapter 3 and the editing device 4, as well as the VTR 1,
The connection relationship with 2 is shown. Each of the VTRs 1 and 2 has video input ends VI 1 , VI 2 , video output ends VO 1 , VO 2 , and audio input ends AI 1 , AI 2 .
It has audio output terminals AO 1 and AO 2 , a remote terminal, and a synchronization input terminal. The remote terminal is connected to the remote terminal of the editing device 4,
The operations of the VTRs 1 and 2 can be controlled remotely by key operations on the editing device 4 or by control signals from the editing device 4. Further, a synchronization signal from the PCM adapter 3 is applied to the synchronization input terminal of the VTR 1. The VTR 1 plays back the master tape 6 and generates a PCM signal in the form of a video signal at the video output terminal VO 1 . VTR2 has editing tape 7
Play and play already recorded PCM signals of
Generates a PCM signal to the video output terminal VO 2 , and
Record the PCM signal from the video input terminal VI 2 . Furthermore, the audio tracks of the master tape 6 and editing tape 7 are equipped with SMPTE time codes that can be played back.
The reproduced time code appears at the audio output terminals AO 1 and AO 2 of the VTRs 1 and 2, and the recorded time code is supplied from the audio input terminals AI 1 and AI 2 .

PCMアダプタ3は、オーデイオ入力端AI3から
ビデオ出力端VO31,VO32に至るA/D変換器
8、切替スイツチ9、エンコーダ10、ビデオア
ンプ11を含む第1の信号伝送路と、ビデオ入力
端VI3からオーデイオ出力端AO3に至る同期分離
回路12、デコーダ13、切替スイツチ14、
D/A変換器15を含む第2の信号伝送路とを有
している。編集のときは、デジタル信号として処
理するので、A/D変換器8は使用されず、切替
スイツチ9を介してデータ入力端DI31からの
PCMデータをエンコーダ10に供給し、デコー
ダ13からのPCMデータをデータ出力端DO32
導いている。また、データ入力端DI32からの
PCMデータを切替スイツチ14を介してD/A
変換器15に与え、これよりのオーデイオ信号を
モニタスピーカ5に供給している。エンコーダ1
0は、インターリーブ及び時間軸圧縮処理と、同
期信号及び誤り訂正符号付加処理とを行ない、デ
コーダ13は、デインターリーブ及び時間軸伸長
処理と、誤り検出及び訂正とを行なう。第3図で
は、1チヤンネル分のみ信号路が示されている
が、ステレオオーデイオ信号の処理のために2チ
ヤンネル分のPCM変調及びPCM復調部が設けら
れている。
The PCM adapter 3 includes a first signal transmission path from an audio input terminal AI 3 to video output terminals VO 31 and VO 32 including an A/D converter 8, a selector switch 9, an encoder 10, and a video amplifier 11, and a video input terminal. A synchronization separation circuit 12, a decoder 13, a changeover switch 14, from the terminal VI 3 to the audio output terminal AO 3 ,
and a second signal transmission path including a D/A converter 15. During editing, since it is processed as a digital signal, the A/D converter 8 is not used, and the data input from the data input terminal DI 31 is sent via the changeover switch 9.
PCM data is supplied to the encoder 10, and PCM data from the decoder 13 is led to the data output terminal DO 32 . Also, from the data input terminal DI 32
PCM data is transferred to D/A via switch 14.
The audio signal is supplied to the converter 15, and the audio signal from this is supplied to the monitor speaker 5. encoder 1
0 performs interleaving and time axis compression processing, synchronization signal and error correction code addition processing, and decoder 13 performs deinterleaving and time axis expansion processing, and error detection and correction. Although FIG. 3 shows the signal path for only one channel, PCM modulation and PCM demodulation sections for two channels are provided for processing stereo audio signals.

編集装置4は、2つのRAM(ランダムアクセ
スメモリー)16及び17と制御回路18とを有
している。制御回路18と関連してタイムコード
発生及び読取回路19及び20が設けられてお
り、タイムコード入力端TCI41,TCI42から供給
されるタイムコードによる絶対番地を処理するこ
とで所定の制御信号を発生し、また新たなタイム
コードをタイムコード出力端TCO41,TCO42
発生するようになされている。制御回路18から
VTR1及び2の動作を制御する信号が発生し、
リモート端子からVTR1及び2の夫々に与えら
れる。制御回路18によつてRAM16及び17
の書込み及び読出しが制御される。編集装置4
は、PCMアダプタ3のデータ出力端DO32と接続
されるデータ入力端DI4と、PCMアダプタ3のデ
ータ入力端DI31と接続されるデータ出力端DO41
と、PCMアダプタ3のデータ入力端DI32と接続
されるデータ出力端DO42とを有している。この
データ出力端DO41及びDO42の夫々に取り出され
るPCMデータは、データセレクタ21及び22
で選択される。更に、VTR1及び2の再生PCM
信号とPCMアダプタ3のビデオ出力端VO31から
のPCM信号との夫々が供給されるビデオ入力端
VI41,VI42,VI40を編集装置4が有し、これらの
ビデオ信号の何れかがビデオセレクタ23により
選択されてPCMアダプタ3のビデオ入力端VI3
供給される。
The editing device 4 has two RAMs (random access memories) 16 and 17 and a control circuit 18. Time code generation and reading circuits 19 and 20 are provided in association with the control circuit 18, and generate a predetermined control signal by processing the absolute address according to the time code supplied from the time code input terminals TCI 41 and TCI 42 . A new time code is generated at time code output terminals TCO 41 and TCO 42 . From control circuit 18
A signal is generated to control the operation of VTRs 1 and 2,
The signal is applied to each of VTRs 1 and 2 from the remote terminal. RAM 16 and 17 by control circuit 18
writing and reading are controlled. Editing device 4
are the data input terminal DI 4 connected to the data output terminal DO 32 of the PCM adapter 3, and the data output terminal DO 41 connected to the data input terminal DI 31 of the PCM adapter 3.
and a data output terminal DO 42 connected to the data input terminal DI 32 of the PCM adapter 3. The PCM data taken out to the data output terminals DO 41 and DO 42 are transferred to the data selectors 21 and 22.
is selected. Furthermore, playback PCM of VTR1 and 2
A video input terminal to which the signal and the PCM signal from the video output terminal VO 31 of the PCM adapter 3 are respectively supplied.
The editing device 4 has VI 41 , VI 42 , and VI 40 , and any one of these video signals is selected by the video selector 23 and supplied to the video input terminal VI 3 of the PCM adapter 3 .

また、データ出力端DO42からのPCMデータ
は、データ入力端DI32からD/A変換器15に供
給されてモニタースピーカ5により再生されるの
に対し、データ出力端DO41から発生し、データ
入力端DI31及びエンコーダ10を経てビデオ出力
端VO32に現れるPCM信号がVTR2により記録
される。
Further, the PCM data from the data output terminal DO 42 is supplied from the data input terminal DI 32 to the D/A converter 15 and reproduced by the monitor speaker 5, whereas the PCM data is generated from the data output terminal DO 41 and is A PCM signal appearing at the video output terminal VO 32 via the input terminal DI 31 and the encoder 10 is recorded by the VTR 2.

PCMアダプタ3のエンコーダ10及びデコー
ダ13では、遅延時間が生じる。つまり、エンコ
ーダ10でインターリーブを行なうような誤り訂
正符号の付加の際に遅延が生じ、またデコーダ1
3でデインターリーブを行ない誤り訂正を行なう
際に遅延が生じる。このようなPCMアダプタ3
の固有の遅延時間を測定するための遅延時間検出
回路24が編集装置4内に設けられており、その
検出結果が制御回路18に供給される。
Delay time occurs in the encoder 10 and decoder 13 of the PCM adapter 3. In other words, a delay occurs when the encoder 10 adds an error correction code that performs interleaving, and the decoder 10
3, a delay occurs when deinterleaving is performed and error correction is performed. PCM adapter 3 like this
A delay time detection circuit 24 for measuring the inherent delay time of is provided in the editing device 4, and the detection result is supplied to the control circuit 18.

編集の各プロセスにおける信号の流れについて
第3図を参照して説明する。
The signal flow in each editing process will be explained with reference to FIG.

まず、VTR1がマスターテープ6を再生し、
その再生PCM信号がVTR2に供給されると共
に、スピーカ5によりモニターされ、VTR2に
よつて編集テープ7に#1のプログラムが記録さ
れる。編集テープ7に記録される#1のプログラ
ムは、必要とするものよりやや長くされる。
First, VTR 1 plays master tape 6,
The reproduced PCM signal is supplied to the VTR 2 and monitored by the speaker 5, and the #1 program is recorded on the editing tape 7 by the VTR 2. The #1 program recorded on editing tape 7 is made slightly longer than needed.

次に、編集点の決定が行なわれる。編集点は、
編集テープ7についてのフエードアウト点FOか
ら先に決定される。このため、VTR2が編集テ
ープ7を再生する。〔VTR2の端子VO2→端子
VI42→ビデオセレクタ23→端子VO40→端子VI3
→デコーダ13→端子DO32→端子DI4 〓〔モニター経路〕 →RAM16〕の経路で再生音をモニター
できると共に、RAM16にPCMデータが書込ま
れている。そしてフエードアウト点FOの近傍で
所定のキースイツチが押されてから例えば3秒を
経過してVTR2がポーズ状態となり、RAM16
にはキースイツチが押されたタイングの前後±3
秒分のPCMデータが書込まれ、次にRAM16が
読出し状態に変わる。
Next, an edit point is determined. The editing point is
The fade-out point FO for the editing tape 7 is determined first. Therefore, the VTR 2 plays back the editing tape 7. [VTR2 terminal VO 2 → terminal
VI 42 → Video selector 23 → Terminal VO 40 → Terminal VI 3
→ Decoder 13 → Terminal DO 32 → Terminal DI 4 〓 [Monitor path] → RAM 16] The reproduced sound can be monitored through the path, and PCM data is written in RAM 16. Then, for example, 3 seconds after a predetermined key switch is pressed near the fade-out point FO, the VTR 2 enters the pause state, and the RAM 16
±3 before and after the key switch is pressed.
Seconds' worth of PCM data is written, and then the RAM 16 changes to the read state.

サーチダイヤル(図示せず)の回転速度に応じ
てRAM16からPCMデータが読出され、モニタ
ー経路に供給される。この再生音を聞きながらフ
エードアウト点FOが決定され、所定のスイツチ
が押される。これによつてフエードアウト点FO
が絶対番地としてレジスタに記憶される。この絶
対番地は、タイムコードによるものに加えて1フ
レーム(例えば1470ワード)内のワードアドレス
迄も含むものである。
PCM data is read from the RAM 16 in accordance with the rotational speed of a search dial (not shown) and supplied to the monitor path. The fade-out point FO is determined while listening to this reproduced sound, and a predetermined switch is pressed. This allows the fade out point FO
is stored in the register as an absolute address. This absolute address includes not only the time code but also the word address within one frame (for example, 1470 words).

本例では、フエードアウト点FOを決める際に
遅延時間の検出が行なわれている。図示せずも所
定のパターンの検出用デジタル信号が検出回路2
4と関連して設けられたワード発生器により形成
され、このワードが〔データセレクタ21→端子
DO41→端子DI31→エンコーダ10→端子VO31
端子VI40→ビデオセレクタ23→端子VO40→端
子VI3→デコーダ13→端子DO32→端子DI41→検
出回路24〕の信号路を通ることで遅延時間が検
出される。
In this example, the delay time is detected when determining the fade-out point FO. Although not shown, a digital signal for detection of a predetermined pattern is supplied to the detection circuit 2.
4, and this word is generated by a word generator provided in connection with data selector 21→terminal
DO 41 → Terminal DI 31 → Encoder 10 → Terminal VO 31
The delay time is detected through the signal path of terminal VI 40 → video selector 23 → terminal VO 40 → terminal VI 3 → decoder 13 → terminal DO 32 → terminal DI 41 → detection circuit 24].

フエードイン点FIの決定もフエードアウト点
FOと同様になされる。VTR1によつてマスター
テープ6が再生され、〔端子VI41→ビデオセレク
タ23→端子VO40→端子VI3→デコーダ13→端
子DO32→端子DI4→RAM16〕の信号路でRAM
16へのPCMデータの書込みがなされる。所定
のキースイツチの操作によつてフエードイン点
FIの近傍のPCMデータがRAM16に書込まれ、
VTR1がポーズ状態となる。次にサーチダイヤ
ルを回転させることでRAM16から読出された
PCMデータの再生音を聞きながら、フエードイ
ン点FIが定められ、これと対応する絶対番地
(ワードアドレスも含む)がレジスタに記憶され
る。
The fade-in point FI is also determined by the fade-out point.
It is done in the same way as FO. The master tape 6 is played back by the VTR 1 , and the RAM
PCM data is written to 16. The fade-in point can be set by operating the specified key switch.
PCM data near the FI is written to RAM16,
VTR1 enters a pause state. Next, by rotating the search dial, it was read from RAM16.
While listening to the PCM data playback sound, a fade-in point FI is determined, and the corresponding absolute address (including word address) is stored in a register.

このサーチダイヤルを回転させてフエードイン
点FIを決めている間に、RAM17にフエードア
ウト点FOの近傍のPCMデータが書込まれる。
VTR2により編集テープ7が所定量だけ巻戻さ
れてから再生状態とされ、レジスタに記憶されて
いるフエードアウト点FOの所定量例えば10フレ
ーム前からFOの6フレーム後までのPCMデータ
が〔端子VI42→ビデオセレクタ23→端子VO40
→端子VI3→デコーダ13→端子DO32→端子DI4
→RAM17〕の経路でもつてRAM17に書込
まれている。
While the search dial is being rotated to determine the fade-in point FI, PCM data near the fade-out point FO is written into the RAM 17.
After the editing tape 7 is rewound by a predetermined amount by the VTR 2, it is put into the playback state, and the PCM data from a predetermined amount, for example, 10 frames before the fade-out point FO to 6 frames after the FO stored in the register, is transferred to the [terminal VI 42 →Video selector 23→Terminal VO 40
→Terminal VI 3 →Decoder 13 →Terminal DO 32 →Terminal DI 4
→RAM17] is also written to RAM17.

以上のようにして編集点が決定されたら、次に
編集動作が行なわれる。編集動作が所期のものの
通りなされるか否かを確認するためにリハーサル
が一般に行なわれる。編集動作とリハーサルとで
は、VTR2が編集動作時には、再生状態から記
録状態に切替えられるのに対し、リハーサル時に
は、再生状態のままとされる点だけが異なる。
Once the editing point has been determined in the manner described above, an editing operation is then performed. Rehearsals are commonly performed to confirm whether the editing operations are performed as expected. The only difference between the editing operation and the rehearsal is that during the editing operation, the VTR 2 is switched from the playback state to the recording state, whereas during the rehearsal, the VTR 2 remains in the playback state.

また、編集動作時の制御は、予め定められたフ
エードアウト点FO及びフエードイン点FIの夫夫
と対応する絶対番地を基準としてなされる。この
場合、これらの絶対番地をそのまま用いると、
PCMアダプタ3において生じる遅延により実際
に編集テープ7に対して記録される位置が定めら
れた位置より遅れてしまうので、これを補正する
必要がある。このために遅延時間検出回路24の
検出結果が用いられ、検出された遅延時間に相当
するワード数Nだけ、フエードアウト点FO及び
フエードイン点FIの絶対番地が先行するものに
修正される。この修正後の番地を基準として編集
動作がなされる。一方、モニター経路に供給され
るPCMデータは、上述の修正の必要がないので、
データ入力端DI31に供給されるPCMデータに対
してNワードだけ遅延させれば良い。この遅延の
ためにもRAM17が用いられている。
Further, the control during editing operation is performed based on the absolute addresses corresponding to the husband and wife of the predetermined fade-out point FO and fade-in point FI. In this case, if these absolute addresses are used as is,
Because the position actually recorded on the editing tape 7 lags behind the predetermined position due to the delay occurring in the PCM adapter 3, it is necessary to correct this. For this purpose, the detection result of the delay time detection circuit 24 is used, and the absolute addresses of the fade-out point FO and the fade-in point FI are modified to be earlier by the number of words N corresponding to the detected delay time. Editing operations are performed based on this corrected address. On the other hand, the PCM data supplied to the monitor path does not need to be modified as described above.
It is sufficient to delay the PCM data supplied to the data input terminal DI 31 by N words. The RAM 17 is also used for this delay.

RAM17は、第1にフエードアウト点FO近
傍のPCMデータ#1を記憶し、第2にマスター
テープ6から再生されるPCMデータ#2を遅延
させてPCMデータ#1と同期させ、第3に記録
されるPCMデータを遅延させてモニター経路に
供給する機能を有している。
The RAM 17 first stores PCM data #1 near the fade-out point FO, secondly delays PCM data #2 played from the master tape 6 to synchronize it with PCM data #1, and thirdly stores the PCM data #1 near the fade-out point FO. It has a function to delay PCM data and supply it to the monitor path.

編集動作に移る前に修正後の編集点の番地を基
準としてこれより所定量だけマスターテープ6及
び編集テープ7を戻す動作がなされ、次に同時に
VTR1及び2が再生動作を開始する。この場合
の戻し量は、編集テープ7の方がマスターテープ
6に比して1乃至数フレームだけ多くされる。し
たがつてVTR1及び2の夫々により再生される
PCMデータは、PCMデータ#2の方が1乃至数
フレームだけPCMデータ#1に対して先行して
いる。フエードアウト点FO及びフエードイン点
FIに対応する番地と、マスターテープ6及び編
集テープ7から再生されたタイムコードとを比較
することにより、1乃至数フレームを除く同期ず
れがワード数nとして検出される。このとき、
VTR2により再生される#1のプログラムがモ
ニターされている。
Before moving on to the editing operation, the master tape 6 and editing tape 7 are moved back by a predetermined amount based on the corrected editing point address, and then at the same time
VTRs 1 and 2 start playback operation. In this case, the amount of return for the editing tape 7 is increased by one to several frames compared to the master tape 6. Therefore, it is played by each of VTRs 1 and 2.
Regarding the PCM data, PCM data #2 precedes PCM data #1 by one to several frames. Fade out point FO and fade in point
By comparing the address corresponding to the FI with the time code reproduced from the master tape 6 and editing tape 7, synchronization deviations excluding one to several frames are detected as the number of words n. At this time,
Program #1 being played back by VTR 2 is being monitored.

そして編集点の10フレーム前になると、
〔RAM17→データセレクタ21→端子DO41
端子DI31→エンコーダ10→端子VO32→VTR2
の端子VI2〕の経路でもつて編集テープ7にPCM
データ#1が再記録される。この場合、遅延時間
に相当するNワードだけ早くデータ入力端DI31
のPCMデータの供給を行なつているので、もと
から記録されているPCMデータとの連続性が保
たれる。一方、〔RAM17→データセレクタ2
2→端子DO42→〔モニター経路〕〕でもつて
RAM17によりNワード遅延された再生音をモ
ニターできる。更に、編集点の10フレーム前から
VTR1により再生されたPCMデータ#2の書込
み及び読出しがRAM17に対してなされ、この
書込みと読出しとの間で1乃至数フレームとnワ
ードとの遅延をもたせることで、PCMデータ
#2をPCMデータ#1と同期させることができ
る。RAM17から読出されたPCMデータ#1及
び#2は、クロスフエーダ(図示せず)に供給さ
れているが、フエードアウト点FO及びフエード
イン点FIまでは、PCMデータ#1のみが出力に
現れている。
And 10 frames before the edit point,
[RAM17 → Data selector 21 → Terminal DO 41
Terminal DI 31 → Encoder 10 → Terminal VO 32 → VTR2
Terminal VI 2 ] is also connected to the editing tape 7 via the PCM
Data #1 is re-recorded. In this case, since the PCM data is supplied to the data input terminal DI 31 earlier by N words corresponding to the delay time, continuity with the originally recorded PCM data is maintained. On the other hand, [RAM17 → data selector 2
2 → terminal DO 42 → [monitor path]]
The reproduced sound delayed by N words can be monitored by RAM17. Furthermore, from 10 frames before the edit point
PCM data #2 reproduced by the VTR 1 is written to and read from the RAM 17, and by providing a delay of one to several frames and n words between writing and reading, PCM data #2 is converted into PCM data. It can be synchronized with #1. PCM data #1 and #2 read from the RAM 17 are supplied to a crossfader (not shown), but only PCM data #1 appears in the output up to the fade-out point FO and the fade-in point FI.

そしてフエードアウト点FO及びフエードイン
点FIになると、クロスフエーダが動作を開始し、
徐々にそのレベルが減少するPCMデータ#1と
徐々にそのレベルが増大するPCMデータ#2と
が混合されたPCMデータが上述と同様の経路を
介して編集テープ7に記録されると共に、Nワー
ド遅延されてモニター経路に与えられる。クロス
フエードが終了すると、クロスフエーダから現れ
るPCMデータ#2のみが記録され、またモニタ
ーされる。PCMデータ#2が必要とされるより
もやや長く編集テープ7に記録されて編集動作が
終了する。
When the fade-out point FO and fade-in point FI are reached, the cross fader starts operating.
PCM data, which is a mixture of PCM data #1 whose level gradually decreases and PCM data #2 whose level gradually increases, is recorded on the editing tape 7 via the same path as described above, and the N word Delayed and fed to the monitor path. When the crossfade ends, only PCM data #2 appearing from the crossfade is recorded and monitored. PCM data #2 is recorded on the editing tape 7 for a slightly longer time than required, and the editing operation ends.

上述の遅延時間検出回路24のより具体的な構
成を第4図に示す。第4図において、25はフレ
ーム信号発生器を示し、遅延時間検出モードとな
ると、制御回路18から第5図Aに示す制御信号
が供給され、第5図Bに示すフレーム周期のフレ
ームパルスから、第5図Cに示すように制御信号
が発生して後の3フレーム間で“1”となるフレ
ーム信号Sfがフレーム信号発生器25から発生す
る。このフレーム信号Sfによつてビデオセレクタ
23が制御され、PCMアダプタ3の端子VO31
現れるPCM信号を選択してPCMアダプタ3の端
子VI3に供給する状態にビデオセレクタ23が切
り替わる。また、フレーム信号Sfがデータ発生器
26に供給され、第5図Dに示すようにフレーム
信号Sfが“1”の期間のうちの1フレームでは
“0”で残りの2フレームでは“1”となる検出
用デジタル信号Sgが発生し、これがアンドゲー
ト27に供給される。検出用デジタル信号Sgは、
データセレクタ21を介してデータ出力端DO41
に導かれる。データセレクタ21は、フレーム信
号Sfが“1”の間、検出用デジタル信号Sgを選
択する。PCMデータ1のワードは、例えば32ビ
ツトとされており、その最下位ビツトが検出用デ
ジタル信号Sgと対応するものとなされる。更に、
データ入力端子DI4には、PCMアダプタ3のデー
タ出力端子DO32に現れるデジタル信号が供給さ
れ、これが“1”検出回路に与えられる。“1”
検出回路28の検出動作は、フレーム信号Sfが
“1”のときのみ有効とされ、その検出出力Shが
インバータ29で反転されてアンドゲート27に
供給される。このアンドゲート27の出力が
“1”の間に31からのワードクロツクパルスを
カウンタ30が計数する。
A more specific configuration of the above-mentioned delay time detection circuit 24 is shown in FIG. In FIG. 4, 25 indicates a frame signal generator, and when the delay time detection mode is entered, the control signal shown in FIG. 5A is supplied from the control circuit 18, and from the frame pulse of the frame period shown in FIG. 5B, As shown in FIG. 5C, the frame signal generator 25 generates a frame signal Sf which becomes "1" for three frames after the control signal is generated. The video selector 23 is controlled by this frame signal Sf, and is switched to a state in which the PCM signal appearing at the terminal VO 31 of the PCM adapter 3 is selected and supplied to the terminal VI 3 of the PCM adapter 3. Further, the frame signal Sf is supplied to the data generator 26, and as shown in FIG. 5D, the frame signal Sf is "0" in one frame of the "1" period and "1" in the remaining two frames. A detection digital signal Sg is generated and supplied to the AND gate 27. The detection digital signal Sg is
Data output terminal DO 41 via data selector 21
guided by. The data selector 21 selects the detection digital signal Sg while the frame signal Sf is "1". A word of PCM data 1 is, for example, 32 bits, and the least significant bit thereof corresponds to the detection digital signal Sg. Furthermore,
The data input terminal DI 4 is supplied with a digital signal appearing at the data output terminal DO 32 of the PCM adapter 3, and this is applied to the "1" detection circuit. “1”
The detection operation of the detection circuit 28 is enabled only when the frame signal Sf is "1", and its detection output Sh is inverted by the inverter 29 and supplied to the AND gate 27. While the output of AND gate 27 is "1", counter 30 counts word clock pulses from 31.

第5図Dに示す検出用デジタル信号Sgが〔端
子DO41→端子DI31→エンコーダ10→端子VO31
→端子VI40→ビデオセレクタ23→端子VO41
端子VI3→デコーダ13→端子DO32→端子DI4
の経路を介することにより、“1”検出回路28
に供給されるので、その検出出力Shは、第5図
Eに示すように上述の信号伝送路で生じる遅延時
間Tだけ遅れたものとなる。したがつてアンドゲ
ート27の出力は、第5図Fに示すように、この
遅延時間Tの間で“1”となり、この期間のみワ
ードクロツクパルスをカウンタ30が数えること
になる。このカウンタ30の計数値Nワードが遅
延時間Tに相当するものであり、前述のように編
集点の番地を修正するのに用いられ、またモニタ
ー用のPCMデータを遅延するのに用いられる。
The detection digital signal Sg shown in FIG .
→Terminal VI 40 →Video selector 23 →Terminal VO 41
Terminal VI 3 → Decoder 13 → Terminal DO 32 → Terminal DI 4 ]
“1” detection circuit 28
As shown in FIG. 5E, the detection output Sh is delayed by the delay time T generated in the signal transmission path described above. Therefore, the output of the AND gate 27 becomes "1" during this delay time T, as shown in FIG. 5F, and the counter 30 counts word clock pulses only during this period. The counted value N words of the counter 30 corresponds to the delay time T, and is used to correct the address of the edit point as described above, and is also used to delay the PCM data for monitoring.

なお、検出用信号Sgとしては、あるワードの
み“1”として他を全て“0”とするようなもの
でも良い。
Note that the detection signal Sg may be one in which only a certain word is set to "1" and all others are set to "0".

上述の一実施例の説明から理解されるように、
本発明に依れば、誤り検出或いは訂正信号を付加
し、また誤り検出或いは訂正処理を行なうために
PCM信号処理装置で生じる遅延時間を検出する
ことができる。誤り訂正符号の構成は、連続的な
PCMデータの配列の並びかえ(インターリーブ)
を行なうものなど種々のものが存在し、またイン
ターリーブを行なうときの遅延時間の長さも方式
毎に一定でない。したがつて、上述の一実施例の
ように2台のPCM記録再生機とPCMアダプタと
を用いて電子編集を行なうときには、このPCM
アダプタの固有の遅延時間が分からないと、所望
の編集動作を行なえない。本発明に依れば、この
ような電子編集を行なう場合に使用して有効であ
り、例えば編集テープにもとから記録されている
PCM信号を再記録する際に、記録された状態を
全くもとのものと一致させることができる。
As understood from the description of one embodiment above,
According to the present invention, in order to add an error detection or correction signal and perform error detection or correction processing,
It is possible to detect the delay time that occurs in the PCM signal processing device. The configuration of the error correction code is continuous
Reordering the PCM data array (interleaving)
There are various methods such as those that perform interleaving, and the length of delay time when performing interleaving is not constant depending on the method. Therefore, when performing electronic editing using two PCM recorders and a PCM adapter as in the above-mentioned embodiment, this PCM
Without knowing the adapter's inherent delay time, the desired editing operation cannot be performed. According to the present invention, it is effective to use when performing such electronic editing, and for example, it is effective to use when performing such electronic editing.
When re-recording the PCM signal, the recorded state can be exactly matched to the original one.

また、モニターを行なう場合、PCMアダプタ
で生じる遅延は、テープに現在記録(又は再生)
されているPCMデータとモニター再生音とのず
れを生じさせる。したがつてモニター再生音を聞
きながら記録(又は再生)動作を制御する場合に
不都合を生じさせる。本発明に依れば、このよう
な不都合を回避することが可能となる。
Also, when monitoring, the delay caused by the PCM adapter is
This causes a discrepancy between the current PCM data and the monitor playback sound. This results in inconvenience when controlling the recording (or playback) operation while listening to the monitor playback sound. According to the present invention, it is possible to avoid such inconveniences.

更に、上述の一実施例のように、RAM16に
記憶されているPCMデータを読出して編集点を
決定しているときに、自動的に遅延時間を検出す
るようになせば、操作が非常に簡単となる利益が
ある。
Furthermore, as in the above-mentioned embodiment, if the delay time is automatically detected while reading the PCM data stored in the RAM 16 and determining the edit point, the operation becomes very simple. There is a profit.

なお、電子編集に限らず、PCM信号処理装置
の遅延時間を測定する場合に対して本発明を適用
するようにしても良い。
Note that the present invention is not limited to electronic editing, and may be applied to measuring the delay time of a PCM signal processing device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第3図は本発明をPCM信号の電子
編集に適用した一実施例のVTR、PCMアダプタ
及び編集装置の相互の接続関係を示すブロツク
図、第2図は編集のプロセスの説明に用いる略線
図、第4図は本発明の一実施例における遅延時間
検出回路のブロツク図、第5図はその説明に用い
るタイムチヤートである。 1,2はVTR、3はPCMアダプタ、4は編集
装置、5はモニター用スピーカ、6はマスターテ
ープ、7は編集テープ、10はエンコーダ、13
はデコーダ、24は遅延時間検出回路である。
Figures 1 and 3 are block diagrams showing the interconnection of a VTR, a PCM adapter, and an editing device in an embodiment in which the present invention is applied to electronic editing of PCM signals, and Figure 2 is an explanation of the editing process. 4 is a block diagram of a delay time detection circuit in one embodiment of the present invention, and FIG. 5 is a time chart used for explaining the same. 1 and 2 are VTRs, 3 is a PCM adapter, 4 is an editing device, 5 is a monitor speaker, 6 is a master tape, 7 is an editing tape, 10 is an encoder, 13
2 is a decoder, and 24 is a delay time detection circuit.

Claims (1)

【特許請求の範囲】 1 PCMデータに対して誤り訂正符号を付加す
る等の処理を行い所定の符号構成のPCM信号を
出力するエンコーダを含む第一の伝送路と、上記
PCM信号に対して誤り訂正等の処理を行い上記
PCMデータを出力するデコーダを含む第二の伝
送路とを有する任意のPCM信号処理装置が接続
されて、第一のPCM信号に第二のPCM信号を接
続するように編集するPCM信号編集装置におい
て、上記任意のPCM信号処理装置に電気的に接
続されうるように構成され、所定パターンの検出
用デジタル信号を発生して接続されたPCM信号
処理装置の上記第一の伝送路の入力端子に供給さ
れるようにした検出信号発生手段と、上記任意の
PCM信号処理装置に電気的に接続されうるよう
に構成され、接続されたPCM信号処理装置の上
記第一の伝送路と第二の伝送路とを介された上記
検出用デジタル信号が供給され、この検出用デジ
タル信号により接続されたPCM信号処理装置の
上記第一の伝送路と第二の伝送路とで生じる遅延
時間を検出するようにした遅延時間検出手段と、
上記第二のPCM信号を編集点の時間に対して検
出された上記遅延時間は先行して上記第一の伝送
路の入力端子に供給されるように出力する手段と
を有することを特徴とするPCM信号編集装置。 2 PCMデータに対して誤り訂正符号を付加す
る等の処理を行い所定の符号構成のPCM信号を
出力するエンコーダを含む第一の伝送路と、上記
PCM信号に対して誤り訂正等の処理を行い上記
PCMデータを出力するデコーダを含む第二の伝
送路とを有する任意のPCM信号処理装置が接続
されて、第一のPCM信号に第二のPCM信号を接
続するように編集するPCM信号編集装置におい
て、上記任意のPCM信号処理装置に電気的に接
続されうるように構成され、所定パターンの検出
用デジタル信号を発生して接続されたPCM信号
処理装置の上記第一の伝送路の入力端子に供給さ
れるようにした検出信号発生手段と、上記任意の
PCM信号処理装置に電気的に接続されうるよう
に構成され、接続されたPCM信号処理装置の上
記第一の伝送路と第二の伝送路とを介された上記
検出用デジタル信号が供給され、この検出用デジ
タル信号により接続されたPCM信号処理装置の
上記第一の伝送路と第二の伝送路とで生じる遅延
時間を検出するようにした遅延時間検出手段と、
上記第二のPCM信号を上記第一の伝送路の入力
端子に供給されるように出力する手段と、上記第
二のPCM信号を上記第一の伝送路の入力端子に
供給されるように出力されるPCM信号に対して
検出された上記遅延時間は遅延させて外部に出力
する手段とを有することを特徴とするPCM信号
編集装置。
[Claims] 1. A first transmission line including an encoder that performs processing such as adding an error correction code to PCM data and outputs a PCM signal with a predetermined code configuration;
Processing such as error correction is performed on the PCM signal and the above
In a PCM signal editing device that is connected to an arbitrary PCM signal processing device having a second transmission path including a decoder that outputs PCM data, and edits the first PCM signal to connect the second PCM signal. , configured to be electrically connected to any of the above PCM signal processing devices, generates a predetermined pattern of detection digital signals and supplies them to the input terminal of the first transmission path of the connected PCM signal processing device; a detection signal generating means configured to
configured to be electrically connected to a PCM signal processing device, and supplied with the detection digital signal via the first transmission path and second transmission path of the connected PCM signal processing device; Delay time detection means configured to detect a delay time occurring between the first transmission path and the second transmission path of the PCM signal processing device connected using the detection digital signal;
and means for outputting the second PCM signal so that the delay time detected with respect to the time of the editing point is supplied to the input terminal of the first transmission path in advance. PCM signal editing device. 2. A first transmission path including an encoder that performs processing such as adding an error correction code to PCM data and outputs a PCM signal with a predetermined code configuration;
Processing such as error correction is performed on the PCM signal and the above
In a PCM signal editing device that is connected to an arbitrary PCM signal processing device having a second transmission path including a decoder that outputs PCM data, and edits the first PCM signal to connect the second PCM signal. , configured to be electrically connected to any of the above PCM signal processing devices, generates a predetermined pattern of detection digital signals and supplies them to the input terminal of the first transmission path of the connected PCM signal processing device; a detection signal generating means configured to
configured to be electrically connected to a PCM signal processing device, and supplied with the detection digital signal via the first transmission path and second transmission path of the connected PCM signal processing device; Delay time detection means configured to detect a delay time occurring between the first transmission path and the second transmission path of the PCM signal processing device connected using the detection digital signal;
means for outputting the second PCM signal so that it is supplied to the input terminal of the first transmission line; and outputting the second PCM signal so that it is supplied to the input terminal of the first transmission line. 1. A PCM signal editing device comprising means for delaying and outputting the delay time detected for a PCM signal to the outside.
JP7154079A 1979-05-31 1979-06-07 Processor for pcm signal Granted JPS55163928A (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP7154079A JPS55163928A (en) 1979-06-07 1979-06-07 Processor for pcm signal
SE8003979A SE451513B (en) 1979-05-31 1980-05-28 SET AND DEVICE FOR EDITING DIGITAL SIGNALS
AU58891/80A AU539927B2 (en) 1979-05-31 1980-05-29 Editing digital signals
US06/154,525 US4363049A (en) 1979-05-31 1980-05-29 Method and apparatus for editing digital signals
IT22455/80A IT1131221B (en) 1979-05-31 1980-05-30 METHOD AND APPARATUS FOR EDITING DIGITAL SIGNALS
CA000353118A CA1141026A (en) 1979-05-31 1980-05-30 Method and apparatus for editing digital signals
FR8012125A FR2458192A1 (en) 1979-05-31 1980-05-30 METHOD AND APPARATUS FOR EDITING DIGITAL SIGNALS
NL8003212A NL8003212A (en) 1979-05-31 1980-06-02 METHOD AND APPARATUS FOR SIGNAL PROCESSING
DE3020882A DE3020882C2 (en) 1979-05-31 1980-06-02 Device for transferring digitized information
GB8018022A GB2054244B (en) 1979-05-31 1980-06-02 Editing digital signals
AT0291180A AT370550B (en) 1979-05-31 1980-06-02 DEVICE FOR CUTTING DIGITAL SIGNALS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7154079A JPS55163928A (en) 1979-06-07 1979-06-07 Processor for pcm signal

Publications (2)

Publication Number Publication Date
JPS55163928A JPS55163928A (en) 1980-12-20
JPS641867B2 true JPS641867B2 (en) 1989-01-12

Family

ID=13463669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7154079A Granted JPS55163928A (en) 1979-05-31 1979-06-07 Processor for pcm signal

Country Status (1)

Country Link
JP (1) JPS55163928A (en)

Also Published As

Publication number Publication date
JPS55163928A (en) 1980-12-20

Similar Documents

Publication Publication Date Title
US4363049A (en) Method and apparatus for editing digital signals
US4446490A (en) PCM Signal processing circuit
EP0361315B1 (en) Recording and reproducing apparatus for PCM audio data
KR0124029B1 (en) Apparatus for editing pcm signals
JPS6326472B2 (en)
JPS641867B2 (en)
US4525752A (en) Apparatus for recording and reproducing a digital signal
JPS6217311B2 (en)
JP2685901B2 (en) Digital signal processing equipment
JPS6217317B2 (en)
JP2638642B2 (en) Digital signal processing equipment
JP2735289B2 (en) Digital signal processing equipment
JP2678063B2 (en) Digital signal processing equipment
JPS6217315B2 (en)
JPS5953750B2 (en) magnetic recording and playback device
JPS60214490A (en) Editing method of recording and reproducing device of digital signal
JP2674070B2 (en) Digital audio editing equipment
JPS6131548B2 (en)
JPH0118518B2 (en)
JPH1092112A (en) Digital data series synchronous reproduction and synchronous reproducing apparatus
JPH0118519B2 (en)
JPS6217318B2 (en)
JPS5812180A (en) Digital voice editing device
JPS6052506B2 (en) digital signal processing device
JPS6218985B2 (en)