JP2638642B2 - Digital signal processing equipment - Google Patents

Digital signal processing equipment

Info

Publication number
JP2638642B2
JP2638642B2 JP1151219A JP15121989A JP2638642B2 JP 2638642 B2 JP2638642 B2 JP 2638642B2 JP 1151219 A JP1151219 A JP 1151219A JP 15121989 A JP15121989 A JP 15121989A JP 2638642 B2 JP2638642 B2 JP 2638642B2
Authority
JP
Japan
Prior art keywords
signal
video signal
digital
bit
audio signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1151219A
Other languages
Japanese (ja)
Other versions
JPH0314378A (en
Inventor
好昭 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Aiwa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiwa Co Ltd filed Critical Aiwa Co Ltd
Priority to JP1151219A priority Critical patent/JP2638642B2/en
Publication of JPH0314378A publication Critical patent/JPH0314378A/en
Application granted granted Critical
Publication of JP2638642B2 publication Critical patent/JP2638642B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ディジタル・オーディオ・テープレコー
ダのアダプターとして使用して好適なディジタル信号の
信号処理装置に関し、特にビデオ信号の再生途中やディ
ジタル・オーディオ・テープレコーダが停止モードに制
御されたときでも、そのモニタ画面が乱れないようにし
たものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital signal processing apparatus suitable for use as an adapter of a digital audio tape recorder, and more particularly to a digital signal processing apparatus during reproduction of a video signal or digital audio. The monitor screen is not disturbed even when the tape recorder is controlled to the stop mode.

[従来の技術] 現行のディジタル・オーディオ・テープレコーダ(以
下DATという)は、オーディオ信号のみを記録再生でき
るようになっている。
[Prior Art] Current digital audio tape recorders (hereinafter referred to as DATs) are capable of recording and reproducing only audio signals.

しかし、オーディオ信号のみならず他の信号、例えば
静止画用のビデオ信号も同時に記録再生できれば非常に
便利である。
However, it is very convenient if not only audio signals but also other signals, for example, still image video signals can be recorded and reproduced at the same time.

ここで、ビデオ信号を記録再生するには、例えば奇数
トラックにオーディオ信号を記録し、偶数トラックにビ
デオ信号を記録するというように、夫々の信号を片チャ
ネルずつに記録することが考えられる。
Here, in order to record and reproduce a video signal, it is conceivable to record each signal on one channel at a time, such as recording an audio signal on an odd track and recording a video signal on an even track.

あるいは、現行の音声フォーマット以外のフォーマッ
トで記録することが考えられる。
Alternatively, recording in a format other than the current audio format may be considered.

[発明が解決しようとする課題] しかし、片チャネルにオーディオ信号を、他方のチャ
ネルにビデオ信号を、夫々DATの音声フォーマットによ
って記録した場合には、ビデオ信号をも再生できる再生
装置を使用しない限り、ビデオ信号も同時に再生されて
しまう。
[Problems to be Solved by the Invention] However, when an audio signal is recorded on one channel and a video signal is recorded on the other channel according to the DAT audio format, unless a playback device that can also reproduce the video signal is used. Also, the video signal is reproduced at the same time.

オーディオ信号再生装置のみを有するDATではビデオ
信号が再生されると、これが過大なノイズとなって再生
されることになるから使用に耐えられない。
In a DAT having only an audio signal reproducing device, when a video signal is reproduced, it is reproduced as excessive noise, so that it cannot be used.

現行の音声フォーマット以外のフォーマットでビデオ
信号を記録した場合には、現行のDATとの互換性がない
ため、一般のDATではオーディオ信号までも再生するこ
とができなくなる。
When a video signal is recorded in a format other than the current audio format, there is no compatibility with the current DAT, so that even a general DAT cannot reproduce an audio signal.

このような問題を解決するためには、現行機種との互
換性をとりながら、オーディオ信号に悪影響を与えない
でビデオ信号を記録再生できるようにしなければならな
い。
In order to solve such a problem, it is necessary to be able to record and reproduce a video signal without adversely affecting an audio signal while maintaining compatibility with a current model.

また、このような目的に沿う信号処理装置が実現され
た場合で、再生ビデオ信号のモニタ中にDATが停止モー
ドに制御されるようなときがあるもとの思われる。その
場合には、再生ビデオ信号の出力データとしてはゼロに
なるから、モニタ画面の一部が黒く写し出されるおそれ
がある。このような見苦しい画面はなるべく出ないよう
に工夫する必要がある。
Also, when a signal processing device meeting such a purpose is realized, it seems that the DAT may be controlled to the stop mode while monitoring the reproduced video signal. In this case, since the output data of the reproduced video signal becomes zero, a part of the monitor screen may appear black. It is necessary to devise such an unsightly screen as little as possible.

そこで、この発明はこのような点を考慮したものであ
って、特に、どのような場合でもモニタ画面が見苦しく
ならないようにした信号処理装置を提案するものであ
る。
Therefore, the present invention has been made in view of such a point, and in particular, proposes a signal processing device that prevents a monitor screen from becoming unsightly in any case.

[課題を解決するための手段] 上述の課題を解決するために、この発明においては、
上位Nビット(Nは整数)をオーディオ信号とし、下位
Mビット(Mは整数)をビデオ信号として、このビデオ
信号を上記オーディオ信号に付加、若しくは分離して信
号処理するようにしたディジタル信号の信号処理装置に
おいて、 上記ディジタル信号の記録系及び再生系の夫々には、
上記ビデオ信号の任意のビットに対するビット反転手段
が設けられてなることを特徴とするものである。
[Means for Solving the Problems] In order to solve the above-mentioned problems, in the present invention,
A digital signal in which the upper N bits (N is an integer) is an audio signal, and the lower M bits (M is an integer) is a video signal, and the video signal is added to or separated from the audio signal and subjected to signal processing. In the processing device, each of the recording system and the reproduction system of the digital signal includes:
It is characterized in that bit inversion means for any bit of the video signal is provided.

[作 用] 第1図に示すように、ディジタル信号DSの記録系及び
再生系に設けられた信号処理回路82,90において、デー
タの並列・直列変換及びその逆変換処理の他に、ビデオ
信号の任意のビット、本例では最上位ビットに対してビ
ット反転処理が行なわれる。
[Operation] As shown in FIG. 1, in signal processing circuits 82 and 90 provided in a recording system and a reproduction system of a digital signal DS, in addition to parallel / serial conversion of data and inverse conversion thereof, a video signal The bit inversion processing is performed on an arbitrary bit of the above, in this example, the most significant bit.

ディジタルビデオ信号DSvの挿入されている時間は一
定であるため、その挿入開始時点からの再生時間をカウ
ントすれば、その終了時点を把握できるが、より正確に
終了時点を検出するため、ディジタルビデオ信号DSvの
後端部に挿入される識別コード(ストップコード部E・
ID)を検出し、これが検出されたとき始めて終了時点と
判断するようになっている。
Since the insertion time of the digital video signal DSv is constant, counting the playback time from the insertion start time allows the end time to be ascertained.However, in order to detect the end time more accurately, the digital video signal DSv is inserted. An identification code (stop code E /
ID) is detected, and when this is detected, the end point is determined.

ディジタルビデオ信号DSvの再生中にDATの再生モード
が停止したようなときでも、装置本体に設けられたカウ
ンタは停止しないから、停止後所定時間が経過すると、
ディジタルビデオ信号DSvの終了時点とまず判断する。
Even when the playback mode of the DAT is stopped during the playback of the digital video signal DSv, the counter provided in the apparatus main body does not stop.
First, it is determined that the digital video signal DSv has ended.

一方、端子32に入力する再生出力データは第8図に示
すように、オール「0」であるが、上述した反転処理に
よってそのMSBは「1」となる。
On the other hand, the reproduction output data input to the terminal 32 is all "0" as shown in FIG. 8, but its MSB becomes "1" by the above-described inversion processing.

ストップコード部E・IDとしてオール「0」を当てれ
ば、停止中はストップコード部E・IDを検出できない。
そのため、信号処理装置10では、ディジタルビデオ信号
DSvの最終データが再生されたものと判断しない。その
結果、切換スイッチ66,68は停止モード直前の状態を保
持する。
If all “0” is assigned as the stop code E · ID, the stop code E · ID cannot be detected during the stop.
Therefore, in the signal processing device 10, the digital video signal
Does not judge that the last data of DSv has been reproduced. As a result, the changeover switches 66 and 68 maintain the state immediately before the stop mode.

すなわち、モニタ画面は停止直前の画面が継続して写
し出されていることになる。これによって、モニタ画面
は常に正常な画面が映出される。
That is, the screen immediately before the stop is continuously displayed on the monitor screen. Thus, a normal screen is always displayed on the monitor screen.

[実 施 例] 続いて、この発明に係るディジタル信号の信号処理装
置の一例を第1図以下を参照して詳細に説明する。
[Embodiment] Next, an example of a digital signal processing apparatus according to the present invention will be described in detail with reference to FIG.

第2図はオーディオ信号Saとビデオ信号Svが混合され
たディジタル信号DSのフォーマット(ビット構成)の一
例を示す。
FIG. 2 shows an example of a format (bit configuration) of a digital signal DS in which an audio signal Sa and a video signal Sv are mixed.

この発明においては、従来機種との互換性と、オーデ
ィオ信号の再生品質の夫々を考慮して、同図Cのように
DAT本来のディジタル信号DSのビット数を使用するも、
これが同図A,Bに示すように2つに分割され、その上位
ビット側にはディジタルオーディオ信号DSaが、下位ビ
ット側にはディジタルビデオ信号DSvが夫々当てがわれ
る。
In the present invention, considering the compatibility with the conventional model and the reproduction quality of the audio signal, as shown in FIG.
Using the number of bits of DAT's original digital signal DS,
This is divided into two as shown in FIGS. A and B, and the digital audio signal DSa is applied to the upper bit side and the digital video signal DSv is applied to the lower bit side.

音声フォーマットに準拠すれば、総ビット数をT(T
は整数)とし、これをT=16に選定すると共に、ディジ
タルオーディオ信号DSaのビット数をN(Nは整数)と
し、そして残りのビット数M(=T−N)をディジタル
ビデオ信号DSvとしたとき、Nは、 N≧1/2T に選定した方がよい結果が得られる。その中でも実用的
な値は、N=8〜10程度である(第2図A)。これによ
って、ディジタルビデオ信号DSvは6〜8ビット構成と
なる(第2図B)。本例では、N=10,M=6としてい
る。
According to the audio format, the total number of bits is T (T
Is an integer), this is selected as T = 16, the number of bits of the digital audio signal DSa is N (N is an integer), and the remaining number of bits M (= TN) is the digital video signal DSv. At this time, a better result can be obtained by selecting N as N ≧ 1 / 2T. Among them, practical values are about N = 8 to 10 (FIG. 2A). As a result, the digital video signal DSv has a 6 to 8 bit configuration (FIG. 2B). In this example, N = 10 and M = 6.

そして、ディジタルオーディオ信号DSaが上位ビット
側にくるように、ディジタルオーディオ信号DSaとディ
ジタルビデオ信号DSvとを混合すれば、上位10ビットが
ディジタルオーディオ信号DSaの領域となり、下位6ビ
ットがディジタルビデオ信号DSvの領域となる(第2図
C)。
Then, if the digital audio signal DSa and the digital video signal DSv are mixed so that the digital audio signal DSa comes to the upper bit side, the upper 10 bits become the area of the digital audio signal DSa and the lower 6 bits become the digital video signal DSv. (FIG. 2C).

オーディオ信号Saに対してノイズリダクションなどの
ノイズ対策を施した状態でビデオ信号Svと混合する場合
には、オーディオ信号Saとビデオ信号Svとの関係は上述
した関係式にとらわれることはなく、オーディオ信号Sa
のビット数をさらに少なくすることもできる。
When the audio signal Sa is mixed with the video signal Sv in a state in which noise suppression such as noise reduction is performed, the relationship between the audio signal Sa and the video signal Sv is not limited to the above-described relational expression, and the audio signal Sa is Sa
Can be further reduced.

このようなビット構成のディジタル信号DSがDATに設
けられた回転磁気ヘッド(図示しない)に供給されて、
またこれより再生される。
The digital signal DS having such a bit configuration is supplied to a rotating magnetic head (not shown) provided in the DAT,
It is also reproduced from this.

オーディオサンプリングクロックfsとして48kHzを使
用すると、これに対してビデオサンプリングクロックが
3fsc(fscは3.58MHz)の場合周波数的には両者は112倍
程度の開きがあるため、1フィールドのビデオ信号は約
2秒かかって記録される。また、そのビデオ信号の画像
内容に対応したオーディオ信号(ナレーションやBGM)
は2秒以上になるのが常であるから、通常は1枚の画像
に対するオーディオ信号は2秒以上記録される。その結
果、オーディオ信号を基準にするならば、オーディオ信
号が終了するまでには、複数枚の画像を挿入できること
になる。
If 48kHz is used as the audio sampling clock fs, the video sampling clock
In the case of 3 fsc (fsc is 3.58 MHz), both have a frequency difference of about 112 times, so that a video signal of one field is recorded in about 2 seconds. Audio signals (narration and BGM) corresponding to the image content of the video signal
Is usually 2 seconds or more, so that an audio signal for one image is usually recorded for 2 seconds or more. As a result, if the audio signal is used as a reference, a plurality of images can be inserted before the audio signal ends.

このことは、後の検索処理などを考慮すると、ビデオ
信号(画像データ)に対する何等かの識別コードを付加
した状態で、ビデオ信号をオーディオ信号に加算した方
が好ましい。そのような観点から信号フォーマットが構
築されている。
In view of this, it is preferable to add the video signal to the audio signal in a state where some identification code is added to the video signal (image data) in consideration of the subsequent search processing and the like. From such a viewpoint, a signal format has been constructed.

第3図はその一例を示す。 FIG. 3 shows an example.

オーディオ信号(音声データ)に対して挿入されるビ
デオ信号(画像データ)にあって、その前後に識別コー
ドIDが付加される。識別コードIDとしては、図示するよ
うに、ビデオ信号の直前に付加されるスタートコード部
S・IDと、直後に付加されるストップコード部E・IDと
で構成されている場合を例示する。
An identification code ID is added before and after a video signal (image data) inserted into an audio signal (audio data). As shown in the figure, the identification code ID is exemplified by a case where the identification code ID is composed of a start code part S • ID added immediately before the video signal and a stop code part E • ID added immediately after the video signal.

スタートコード部S・IDの利用例としては、 (1)ビデオ信号のデータ、つまり画像データ自身の識
別コード、 (2)ビデオ信号がどうゆう形態で構成されているかつ
まり、コンポジィットビデオか、Y信号とC信号のビデ
オか、R,G,Bコンポーネントビデオかの識別コード、 (3)画像データの量子化ビット数、 (4)画像データに対する頭出しコード(LS・ID) などが挙げられる。ただし、これは一例に過ぎない。
Examples of the use of the start code S / ID include (1) data of a video signal, that is, an identification code of the image data itself, (2) how the video signal is composed, that is, whether it is a composite video or Y. An identification code of whether the video is a signal and C signal video or R, G, B component video, (3) the number of quantization bits of the image data, (4) a cue code (LS / ID) for the image data, and the like. However, this is only an example.

このような利用例を実現するには、スタートコード部
S・IDを以下のように構成することが考えられる。
In order to realize such a use example, it is conceivable to configure the start code part S · ID as follows.

第4図はその一例である。まず、図のように、最下位
ビットのみが「1」の6ビットコードをスタートコード
とする。同様に、オール「0」のコードをストップコー
ドとする。
FIG. 4 shows an example. First, as shown in the figure, a 6-bit code in which only the least significant bit is “1” is used as a start code. Similarly, a code of all “0” is set as a stop code.

6ビットを1ブロックBとして取り扱うと、(4800+
1)ブロック(約50msec)でスタートコード部S・IDが
構築され、そのうち600ブロックを主ブロックとして、
この主ブロックごとに同一のコードデータが挿入され
る。これは、スタートコード部のどの位置から再生され
ても、スタートコード部S・IDを検索できるようにする
ためである。
If 6 bits are treated as one block B, (4800+
1) A start code part S / ID is constructed in blocks (about 50 msec), of which 600 blocks are main blocks.
The same code data is inserted for each main block. This is to make it possible to search for the start code part S / ID regardless of the position where the start code part is reproduced.

主ブロックは30ブロックを単位とした20個のサブブロ
ックに分割され、そのうち前半の12サブブロックF0〜F1
1がフレーミングコードとして使用される。そして、各
サブブロックを構築する夫々のブロックのコードが何れ
もスタートコードであるときに、始めて「0」を当てる
とすると、全てのサブブロックF0〜F11が「0」である
ときこれをフレーミングコードとして判別する。
The main block is divided into 20 sub-blocks in units of 30 blocks, of which the first 12 sub-blocks F0 to F1
1 is used as the framing code. If the code of each block constituting each sub-block is a start code and "0" is applied for the first time, if all the sub-blocks F0 to F11 are "0", the framing code is used. Is determined.

また、残りの8サブブロックD0〜D7はモードコードと
して利用される。
The remaining eight sub-blocks D0 to D7 are used as mode codes.

モードコードの一例を第5図に示す。モードコードの
内容は一例である。
An example of the mode code is shown in FIG. The content of the mode code is an example.

ストップコード部E・IDは第4図に示すように、本例
では8ブロック(ほぼ83μsec)で構成されている。
As shown in FIG. 4, the stop code section E · ID is composed of eight blocks (approximately 83 μsec) in this example.

そして、このストップコード部E・IDの後半部に一定
期間のブランク期間を置き、このスタートコード部S・
IDの最初から上記ブランク期間の終りまで(ほぼ2秒)
を1つの画像データの単位領域としている。この単位領
域の時間はまた垂直周期120倍に相当する。
Then, a blank period of a certain period is set in the latter half of the stop code portion E · ID, and the start code portion S · ID
From the beginning of the ID to the end of the blank period (almost 2 seconds)
Is a unit area of one image data. The time of this unit area also corresponds to 120 times the vertical period.

サブキャリヤーfscは4フィールドでその位相が一巡
するので、サブキャリヤーfscのほぼ120倍に単位領域を
設定すると、前後して記録される静止画用ビデオ信号Sv
の位相は常に0相となって、サブキャリヤーfscの不連
続性を回避できる。
Since the phase of the subcarrier fsc makes one cycle in four fields, if the unit area is set to approximately 120 times the subcarrier fsc, the still image video signal Sv recorded before and after is set.
Is always 0, and discontinuity of the subcarrier fsc can be avoided.

さて、第1図はこのような信号形態を採るようにディ
ジタル信号DSを処理したのち、DATに記録し、またこれ
により再生されたディジタル信号DSを元のオーディオ信
号Saとビデオ信号Svとに分離処理するための信号処理装
置の要部の一例を示す。
FIG. 1 shows a digital signal DS processed in such a manner as to adopt such a signal form, and then recorded on a DAT, and the reproduced digital signal DS is separated into an original audio signal Sa and a video signal Sv 1 shows an example of a main part of a signal processing device for processing.

オーディオ信号Saの信号処理系から説明する。 The signal processing system for the audio signal Sa will be described.

オーディオインの端子12に供給されたオーディオ信号
Saはアンプ14を経てローバスフィルタ16に供給されて帯
域制限されたのち、A/D変換器18に供給されて10ビット
のディジタルオーディオ信号DSaに変換される。そのと
きに使用するオーディオサンプリングクロックはfs(48
kHz)である。
Audio signal supplied to audio in terminal 12
Sa is supplied to a low-pass filter 16 via an amplifier 14 and band-limited, and then supplied to an A / D converter 18 to be converted into a 10-bit digital audio signal DSa. The audio sampling clock used at that time is fs (48
kHz).

ディジタルオーディオ信号DSaは混合分離手段86を構
成する混合手段(加算器)20に供給されて後述するディ
ジタルビデオ信号DSvと混合される。混合されたディジ
タル信号DS(第2図C)はディジタルアウト処理回路22
に供給されて、音声フォーマットに準拠した形態のディ
ジタル信号に変換される。
The digital audio signal DSa is supplied to a mixing means (adder) 20 constituting the mixing / separating means 86 and mixed with a digital video signal DSv described later. The mixed digital signal DS (FIG. 2C) is supplied to a digital out processing circuit 22.
And converted into a digital signal in a form conforming to the audio format.

ディジタルアウト処理回路22には、周知のようにビッ
トクロックBCK生成用のクロック発生手段などが設けら
れている。
As is well known, the digital out processing circuit 22 is provided with clock generation means for generating a bit clock BCK.

フォーマット化されたディジタル信号DSは端子24を経
て最終的には回転磁気ヘッドに供給されてこれが記録さ
れる。
The formatted digital signal DS is finally supplied to a rotating magnetic head via a terminal 24, where it is recorded.

回転磁気ヘッドより再生されたディジタル信号DSは再
生端子32を経てディジタルイン処理回路34に供給され
て、ディジタルイン処理される。例えば、PLL回路(図
示しない)が駆動されて再生ビットクロックBCKに同期
したマスククロックなどが生成される。
The digital signal DS reproduced from the rotating magnetic head is supplied to a digital-in processing circuit 34 via a reproduction terminal 32, and is subjected to digital-in processing. For example, a PLL circuit (not shown) is driven to generate a mask clock or the like synchronized with the reproduction bit clock BCK.

このマスタクロックに基づいてディジタルオーディオ
信号DSaとディジタルビデオ信号DSvとを分離するための
分離信号が生成され、次段の分離手段36からはディジタ
ルオーディオ信号DSaとディジタルビデオ信号DSvとが分
離されて出力される(第2図A,B)。
A separation signal for separating the digital audio signal DSa and the digital video signal DSv is generated based on the master clock, and the digital audio signal DSa and the digital video signal DSv are separated and output from the separation means 36 at the next stage. (FIGS. 2A and 2B).

分離された10ビットのディジタルオーディオ信号DSa
はD/A変換器38でアナログ信号に変換されると共に、ロ
ーパスフィルタ40で所定帯域に制限され、その後アンプ
42を経てオーディオアウト端子44に出力される。
Separate 10-bit digital audio signal DSa
Is converted to an analog signal by a D / A converter 38, and is limited to a predetermined band by a low-pass filter 40.
The signal is output to an audio out terminal 44 via 42.

ビデオ信号Svに対する信号処理系は次のような構成と
なる。
The signal processing system for the video signal Sv has the following configuration.

ビデオイン端子50に供給された静止画用ビデオ信号Sv
はアンプ52を介してA/D変換器54に供給されて、この例
では6ビットのディジタルビデオ信号DSvに変換され
る。その際に使用されるサンプリングクロックはサブキ
ャリヤーfscの整数倍の周波数であって、この例では3fc
である。
Still image video signal Sv supplied to video-in terminal 50
Is supplied to an A / D converter 54 via an amplifier 52, and is converted into a 6-bit digital video signal DSv in this example. The sampling clock used at that time has a frequency that is an integral multiple of the subcarrier fsc.
It is.

ディジタルビデオ信号DSvは入力信号と再生信号とを
切り換える切換スイッチ56及びアフターレコーディング
(アフレコ)用の切換スイッチ58を経てメモリ手段60に
供給される。
The digital video signal DSv is supplied to the memory means 60 via a changeover switch 56 for switching between an input signal and a reproduction signal and a changeover switch 58 for after recording (after-recording).

メモリ手段60は、ディジタルビデオ信号DSvの時間軸
変換手段として機能するものである。換言すれば、ディ
ジタルビデオ信号DSvをディジタルオーディオ信号DSaと
結合するため、ビットクロックBCKに同期してディジタ
ルビデオ信号DSvを読み出すときの時間軸伸張用とし
て、及び再生されたディジタルビデオ信号DSvの時間軸
圧縮用として使用される。
The memory means 60 functions as time axis conversion means for the digital video signal DSv. In other words, in order to combine the digital video signal DSv with the digital audio signal DSa, it is used for extending the time axis when reading the digital video signal DSv in synchronization with the bit clock BCK, and for the time axis of the reproduced digital video signal DSv. Used for compression.

メモリ手段60は一対のメモリ62,64を有し、これらに
関連して設けられたメモリコントロール回路70,72によ
って、1フィールド(若しくは1フレーム)ずつ対応す
るメモリ62,64にストアされるように制御される。
The memory means 60 has a pair of memories 62 and 64, and is stored in the corresponding memories 62 and 64 by one field (or one frame) by memory control circuits 70 and 72 provided in association with these. Controlled.

1枚の画像のみを単発的に挿入する場合には、1フィ
ールドのビデオ信号のみが何れかのメモリにストアされ
る。同一の画面を連続して挿入する場合には、ストアさ
れたビデオ信号を繰り返し読み出せばよい。異なる画面
を連続的に挿入する場合には、所定時間ごとにビデオ信
号が取り込まれ、これが交互にメモリされる。メモリ6
2,64からのデータ読み出しは2秒程度かかるので、所定
時間とは2秒以上の任意の時間である。
When only one image is inserted one-shot, only one-field video signal is stored in any of the memories. When inserting the same screen continuously, the stored video signal may be repeatedly read. When inserting different screens continuously, video signals are fetched at predetermined time intervals and are alternately stored. Memory 6
Since reading data from 2,64 takes about 2 seconds, the predetermined time is an arbitrary time of 2 seconds or more.

ここで、メモリ62,64への書き込みは3fscのクロック
で行なう。その読み出しは2fsのクロックで行なう。
Here, writing to the memories 62 and 64 is performed at a clock of 3 fsc. The reading is performed with a 2fs clock.

これは、ディジタルビデオ信号DSvの時間軸をディジ
タルオーディオ信号DSaの時間軸に、その同期を取りな
がら一致させるためである。第6図に示すように、ディ
ジタルオーディオ信号DSaはL,Rチャネルの双方を順次記
録するようになっているため、読み出し時は、fsではな
く、2fsのクロックが使用される。
This is because the time axis of the digital video signal DSv is made to coincide with the time axis of the digital audio signal DSa while maintaining synchronization. As shown in FIG. 6, since the digital audio signal DSa sequentially records both the left and right channels, a 2 fs clock is used instead of fs at the time of reading.

100はメモリなどに対する制御手段であって、これは
まず、サブキャリヤ抽出回路110で抽出されたサブキャ
リヤfscが供給される。制御手段100ではこのサブキャリ
ヤfscに基づいて、制御信号が夫々のメモリコントロー
ル回路70,72に供給される。
Reference numeral 100 denotes control means for a memory or the like, which is supplied with the subcarrier fsc extracted by the subcarrier extraction circuit 110 first. The control means 100 supplies a control signal to the respective memory control circuits 70 and 72 based on the subcarrier fsc.

124は信号処理装置10における記録モード、再生モー
ドに関連して制御される切換スイッチで、その切り換え
状態でモード判別が行なわれる。
Reference numeral 124 denotes a changeover switch which is controlled in relation to the recording mode and the reproduction mode in the signal processing device 10, and the mode is determined in the changed state.

制御手段100には、さらにディジタルアウト処理回路2
2及びディジタルイン処理回路34からビットクロックBCK
が供給される。したがって、このビットクロックBCKに
同期する読み出しクロックRCK(=2fc)が生成されるよ
うに、メモリコントロール回路70,72に対し、所定の制
御信号が供給される。
The control means 100 further includes a digital out processing circuit 2
2 and bit clock BCK from digital in processing circuit 34
Is supplied. Therefore, a predetermined control signal is supplied to the memory control circuits 70 and 72 so that the read clock RCK (= 2fc) synchronized with the bit clock BCK is generated.

その結果、ディジタルオーディオ信号DSaとディジタ
ルビデオ信号DSvとはこのビットクロックBCKに完全に同
期した状態で混合手段20に入力する。
As a result, the digital audio signal DSa and the digital video signal DSv are input to the mixing means 20 in a state completely synchronized with the bit clock BCK.

また、ディジタルアウト処理回路22では、その詳細な
説明は省略するが、ビットクロックBCKに基づいて10ビ
ットと6ビットのビット切替信号BSが作成され、このビ
ット切替信号BSが混合手段20に供給されて、10ビットの
ディジタルオーディオ信号DSaと6ビットのディジタル
ビデオ信号DSvとが、第2図Cのように混合される。
In the digital out processing circuit 22, although detailed description is omitted, a 10-bit and 6-bit bit switching signal BS is generated based on the bit clock BCK, and this bit switching signal BS is supplied to the mixing means 20. Thus, the 10-bit digital audio signal DSa and the 6-bit digital video signal DSv are mixed as shown in FIG. 2C.

112は垂直同期信号の分離回路であって、ディジタル
ビデオ信号DSvより抽出分離された垂直同期信号が制御
回路100に供給される。これによって、メモリ62,64には
常に垂直周期を基準にして1フィールド分のディジタル
ビデオ信号DSvがメモリされることになる。
Reference numeral 112 denotes a vertical synchronizing signal separation circuit, which supplies a vertical synchronizing signal extracted and separated from the digital video signal DSv to the control circuit 100. Thus, the digital video signal DSv for one field is always stored in the memories 62 and 64 with reference to the vertical period.

メモリ62,64の後段には連動して切り換えられる一対
の出力切換スイッチ66,68が設けられる。出力切換スイ
ッチ68は信号記録時に使用され、他方の出力切換スイッ
チ66は信号再生時に使用される。
A pair of output changeover switches 66 and 68 that are switched in conjunction with each other are provided at the subsequent stage of the memories 62 and 64. The output changeover switch 68 is used at the time of signal recording, and the other output changeover switch 66 is used at the time of signal reproduction.

出力切換スイッチ68によってメモリ62,64から交互に
読み出されたディジタルビデオ信号DSvは、シンクビッ
トシフトエンコーダ76に供給されてシンクビットのシフ
ト処理が行なわれる。
The digital video signal DSv alternately read from the memories 62 and 64 by the output changeover switch 68 is supplied to a sync bit shift encoder 76 to perform a sync bit shift process.

本来、ビデオ信号は6ビットにA/D変換処理されるも
のであるから、そのシンクビットはオール「0」のディ
ジタルデータである。しかし、上述した識別コードIDを
考慮して、第7図に示すように、画像に影響を及ぼさな
いビットに識別コードIDを宛てがった関係上、シンクビ
ットのみ、そのビットをシフトさせる処理が行なわれ
て、識別コードIDとシンクビットとを識別できるように
している。
Originally, a video signal is subjected to A / D conversion processing into 6 bits, so that the sync bits are all "0" digital data. However, in consideration of the above-described identification code ID, as shown in FIG. 7, due to the fact that the identification code ID is addressed to bits that do not affect the image, the process of shifting only the sync bits is not possible. This is performed so that the identification code ID and the sync bit can be identified.

したがって、記録時はシンクビットが1ビットだけシ
フトする処理が行なわれ、その後加算器78において、識
別コードIDが付加される。80はこの識別コードIDの発生
器である。
Therefore, at the time of recording, a process of shifting the sync bit by one bit is performed, and then the adder 78 adds the identification code ID. 80 is a generator of this identification code ID.

識別コードIDが付加されたディジタルビデオ信号DSv
は処理回路82で並列・直列変換処理がなされると共に、
ディジタルビデオ信号DSvの任意のビット、本例では最
上位ビットMSBに対してビット反転処理が行なわれる。
この処理については後述する。
Digital video signal DSv to which identification code ID is added
Is subjected to parallel / serial conversion processing by the processing circuit 82,
Bit inversion processing is performed on an arbitrary bit of the digital video signal DSv, in this example, the most significant bit MSB.
This processing will be described later.

所定の信号処理を終了したディジタルビデオ信号DSv
はフォーマット変換回路84で、DATの信号フォーマット
に準拠したフォーマットに変換されたのち、第2図Cの
ようにディジタルオーディオ信号DSaに混合されてDAT側
に送出される。
Digital video signal DSv that has completed predetermined signal processing
Is converted by a format conversion circuit 84 into a format conforming to the DAT signal format, and then mixed with the digital audio signal DSa as shown in FIG. 2C and transmitted to the DAT side.

ディジタル信号DSの再生時には、分離手段36において
ディジタルオーディオ信号DSaとディジタルビデオ信号D
Svとに分離される。分離されたディジタルビデオ信号の
DSvはフォーマット逆変換回路88で元のフォーマットに
変換され、これが信号処理回路90で直列・並列変換処理
が行なわれると共に、ディジタルビデオ信号DSvの最上
位ビットの再反転処理が行なわれる。
When the digital signal DS is reproduced, the digital audio signal DSa and the digital video signal D
Separated into Sv. Of the separated digital video signal
The DSv is converted to the original format by the format reverse conversion circuit 88, which performs serial / parallel conversion processing in the signal processing circuit 90, and performs re-inversion processing of the most significant bit of the digital video signal DSv.

その後、シンクビットシフトデコーダ92で、シンクビ
ットのみ記録時とは逆シフト処理がなされて、元のシン
クビットに戻される(第7図参照)。
Thereafter, the sync bit shift decoder 92 performs a reverse shift process to that performed when only the sync bit is recorded, and returns to the original sync bit (see FIG. 7).

そのあとは、切換スイッチ56,58を経てメモリ62,64に
供給され、再生ディジタルビデオ信号DSvがビットクロ
ックBCKに同期した書き込みクロックWCK(=2fs)によ
って書き込まれ、サブキャリヤfscに関連した読み出し
クロックrRCK(=3fsc)に基づいて読み出される。
Thereafter, the data is supplied to the memories 62 and 64 via the changeover switches 56 and 58, and the reproduced digital video signal DSv is written by the write clock WCK (= 2fs) synchronized with the bit clock BCK, and the read clock related to the subcarrier fsc is read. It is read based on rRCK (= 3fsc).

出力切換スイッチ66より出力されたディジタルビデオ
信号DSvは入出力モニタ用の切換スイッチ102を経てD/A
変換器104でアナログ変換され、これがアンプ106を介し
て出力端子108にビデオアウトとして出力される。ビデ
オアウト側にはモニタ手段(図示しない)がある。
The digital video signal DSv output from the output changeover switch 66 passes through the input / output monitor changeover switch 102 to be D / A
The analog signal is converted by the converter 104, and this is output as a video output to the output terminal 108 via the amplifier 106. A monitor means (not shown) is provided on the video-out side.

信号処理回路90の出力段側には識別コードIDの検出手
段94が設けられ、検出された識別コードIDは制御回路10
0に供給される。この識別コードIDによってメモリコン
トロール回路70,72が制御されたり、モード情報に基づ
いて信号処理が変更される。
On the output stage side of the signal processing circuit 90, an identification code ID detection means 94 is provided, and the detected identification code ID is output to the control circuit 10
Supplied to 0. The memory control circuits 70 and 72 are controlled by the identification code ID, and the signal processing is changed based on the mode information.

さて、識別コードIDが付加されたディジタルビデオ信
号DSvを再生してメモリ手段60に記憶する場合、画像デ
ータのみが記憶される。その際、画像データの最初のデ
ータから所定時間経過した時点が最終画像データとなる
が、この最終画像データをより正確に検出するため、時
間の管理の他に、ストップコード部E・IDを検出し、そ
の両者が一致したとき最終画像データとして判断するこ
とが好ましい。そして、この最終画像データのストアが
終了した段階で、メモリ62,64の書き込み、読み出しモ
ードが逆転すると共に、出力切換スイッチ66,68も切り
替わる。
When the digital video signal DSv to which the identification code ID is added is reproduced and stored in the memory means 60, only the image data is stored. At this time, the time when a predetermined time has elapsed from the first data of the image data is the final image data. In order to more accurately detect the final image data, in addition to time management, the stop code E / ID is detected. However, it is preferable to determine the final image data when they match. When the storage of the final image data is completed, the writing and reading modes of the memories 62 and 64 are reversed, and the output changeover switches 66 and 68 are also switched.

一方、ディジタルビデオ信号DSvの再生中にDATの再生
モードが停止したようなときには、端子32に入力する再
生出力データは第8図に示すように、オール「0」であ
る。画像データに対する時間管理(カウントアップ処
理)は、信号処理装置10側で行なわれるから、DATが停
止モードとなっても、これに連動してカウントアップ処
理が停止することはない。
On the other hand, when the playback mode of the DAT is stopped during the playback of the digital video signal DSv, the playback output data input to the terminal 32 is all "0" as shown in FIG. Since the time management (count-up process) for the image data is performed on the signal processing device 10 side, even if the DAT enters the stop mode, the count-up process does not stop in conjunction with this.

そのため、メモリ手段60は相変らず書き込みモードと
なっているから、オール「0」のデータを本来の画像デ
ータとして対応するメモリ、例えば64にストアしてしま
う。
Therefore, since the memory means 60 is still in the write mode, the data of all “0” is stored in the corresponding memory, for example, 64, as the original image data.

そして、停止モードから所定の時間が経過すると、最
終画像データの再生時間が到来すると共に、そのときの
再生データは常にオール「0」になっているから、これ
をストップコードと誤って判断してしまう。そうなる
と、信号処理装置10側では、最終画像データが到来した
ものとみなして、メモリ手段60に対して、書き込み、読
み出しモード及び切換スイッチ66,68の切り換えを指示
するから、メモリ64は読み出しモードに制御される。
Then, when a predetermined time elapses from the stop mode, the reproduction time of the final image data arrives, and the reproduction data at that time is always all "0". I will. Then, the signal processing device 10 considers that the final image data has arrived, and instructs the memory means 60 to switch between the write and read modes and the changeover switches 66 and 68. Controlled.

そうすると、DATが停止モードになってからメモリ64
に書き込まれたデータ「0」が読み出され、これが画像
としてモニタされるから、データ「0」の部分が黒く写
り、非常に見苦しい画像がモニタされることになってし
まう。
Then, after the DAT enters the stop mode, the memory 64
Is read out and monitored as an image, the portion of data "0" appears black, and an extremely unsightly image is monitored.

これを避けるため、画像データの任意のビット、本例
では最上位ビットを反転記録し、再生時に再反転処理さ
れる。そうすれば、第8図のように、途中停止時の再生
出力が、たとえオール「0」であっても、再反転処理す
ると、その最上位ビットは「1」になる。
To avoid this, an arbitrary bit of the image data, in this example, the most significant bit is reversely recorded and re-reversed during reproduction. Then, as shown in FIG. 8, even if the reproduction output at the time of a halfway stop is all “0”, the most significant bit becomes “1” when the re-inversion processing is performed.

これによって、信号処理装置10側では、 (1)最終画像データの到来と誤判断しない。 As a result, the signal processing device 10 does not erroneously determine that (1) the last image data has arrived.

(2)そのため、メモリ手段60は切り換え制御されな
い。
(2) Therefore, the switching of the memory means 60 is not controlled.

ことになるから、(2)によって、この場合は常に前画
面がモニタされることになり、上述した欠点はなくな
る。
In other words, according to (2), the previous screen is always monitored in this case, and the above-described disadvantage is eliminated.

なお、DATが停止モードであっても、際反転処理され
たデータ(類似再生データ)は、メモリ手段60に書き込
まれている。そのため、DATが再び再生モードになる
と、書き込まれたこの疑似再生データが読み出されて、
モニタ画面が見苦しくなるようにも考えられる。
Note that, even when the DAT is in the stop mode, the data (similar reproduction data) subjected to the inversion process is written in the memory means 60. Therefore, when the DAT enters the playback mode again, the written pseudo playback data is read out,
It is also considered that the monitor screen becomes unsightly.

しかし、再生モードになったときにはカウント値は設
定値(正規の再生時間に相当するカウント値)とは異な
るから、再生モードになってもメモリ手段60の書き込
み、読み出し状態は切り換わらない。そして、次のスタ
ートコード部S・IDを検出するとカウンタがクリヤされ
ると共に、新たなディジタルビデオ信号DSvが再生され
てメモリされるから、これによって疑似再生データは読
み出されることなく消失する。したがって、モニタ画面
が疑似再生データによって乱されることはない。
However, when the reproduction mode is set, the count value is different from the set value (the count value corresponding to the normal reproduction time), so that the writing and reading states of the memory means 60 are not switched even when the reproduction mode is set. When the next start code portion S.ID is detected, the counter is cleared, and a new digital video signal DSv is reproduced and stored, whereby the pseudo reproduced data is lost without being read. Therefore, the monitor screen is not disturbed by the pseudo reproduction data.

アフレコの動作を次に説明する。 The operation of the after-recording operation will be described below.

その前に、この信号処理装置10には、第1図に示すよ
うに少なくとも2個のファンクションスイッチ120,122
が設けられる。一方はモードスイッチであり、他方はシ
ャッタスイッチである。
Before that, the signal processing device 10 has at least two function switches 120 and 122 as shown in FIG.
Is provided. One is a mode switch and the other is a shutter switch.

モードスイッチ120は挿入すべき画面が単発(シング
ル)か、連続かを選択するためのものであり、シャッタ
スイッチ122とは、挿入画面が単発のとき、挿入したい
画面を選択するためのスイッチである。
The mode switch 120 is for selecting whether the screen to be inserted is single shot (single) or continuous. The shutter switch 122 is a switch for selecting the screen to be inserted when the insertion screen is single shot. .

オーディオ信号をアフレコするときには、挿入画面は
そのままであるから、DATを再生状態にして、画面をモ
ニタしながら、アフレコしたい画面が写し出されたとき
に、アフレコモードにする。そして、メモリ62,64の書
き込み、読み出しは交互に繰り返されるが、オーディオ
信号のアフレコを行なうときには、その切り換え状態が
固定される。
When the audio signal is dubbed, the inserted screen is kept as it is, so that the DAT is set to the reproduction state, and while the screen is monitored, the dubbing mode is set when the screen to be dubbed is displayed. The writing and reading of the memories 62 and 64 are alternately repeated, but when dubbing the audio signal, the switching state is fixed.

例えば、メモリ62の画像データをモニタ中のときアフ
レコモードを選択すると、メモリ62の画像データが常に
モニタされ、これに対しメモリ64の画像データがDATに
記録できる状態にある。
For example, if the after-recording mode is selected while the image data in the memory 62 is being monitored, the image data in the memory 62 is constantly monitored, while the image data in the memory 64 can be recorded in the DAT.

メモリ62と64の画像データは殆どの場合一致していな
い。これに対して、オペレータはモニタ画面を見ながら
アフレコ操作を行なうので、アフレコ中のモニタ画面
と、アフレコによって実際に記録される画面とが相違し
てしまう。
In most cases, the image data in the memories 62 and 64 do not match. On the other hand, since the operator performs the post-recording operation while watching the monitor screen, the monitor screen during the post-recording differs from the screen actually recorded by the post-recording.

これをなくすには、アフレコモードのときには、モニ
タされている画像と、記録されるべき画像とを一致させ
ればよい。
In order to eliminate this, in the after-recording mode, the image being monitored should match the image to be recorded.

そのため、ハード的にはアフレコ用の切換スイッチ58
が設けられる。
Therefore, in terms of hardware, the dubbing switch 58
Is provided.

アフレコモードを第9図を参照して説明する。切換ス
イッチ66,68は第1図の状態に切り換えられているもの
とする(第9図F)。
The after-recording mode will be described with reference to FIG. The changeover switches 66 and 68 are assumed to have been switched to the state shown in FIG. 1 (FIG. 9F).

ディジタルビデオ信号DSv中に付加された識別コードI
Dはメモリされないように、ライトイネーブル信号▲
▼が出力される(同図A,C)。識別コードIDのうち頭
出しコードLS・IDが検出されると、アドレスクリヤパル
スが出力される(同図B)。メモリ64が書き込み状態の
とき、シャッタスイッチ122が押されると(同図D)、
制御回路100はアフレコモードと判断して、メモリ手段6
0の動作モードを直前の動作モードに固定する。
Identification code I added to digital video signal DSv
D is the write enable signal to prevent memory.
▼ is output (A and C in the same figure). When the cueing code LS / ID is detected from the identification code ID, an address clear pulse is output (B in the figure). When the shutter switch 122 is pressed while the memory 64 is in the writing state (D in FIG. 4),
The control circuit 100 determines the after-recording mode, and
The operation mode of 0 is fixed to the operation mode immediately before.

そして、アフレコスイッチ58を第1図の端子c側に切
り換える。と同時に、メモリ64に対する書き込みクロッ
クRCKの周波数を2fsから3fscに変更する(同図E)。そ
うすると、メモリ62の画像データがアフレコスイッチ58
を介してメモリ64に供給されて、これが高速で再書き込
みされる。
Then, the after-recording switch 58 is switched to the terminal c side in FIG. At the same time, the frequency of the write clock RCK for the memory 64 is changed from 2fs to 3fsc (E in the figure). Then, the image data in the memory 62 is
To the memory 64, which is rewritten at high speed.

これで、メモリ62,64の画像データが一致し、モニタ
画面と、記録すべき画像データが一致する。
Thus, the image data in the memories 62 and 64 match, and the monitor screen matches the image data to be recorded.

書き込みが終了すると、メモリ64に対するライトイネ
ーブル信号▲▼が反転して、その後は画像データの
書き込みができない。アフレコスイッチ58も自動的に元
に復帰し、端子d側に切り替わる(同図G)。アフレコ
モードの解除は、再生中に再びシャッタスイッチ122を
押すか、モードスイッチ120を連続側に切り換えればよ
い。
When the writing is completed, the write enable signal ▼ for the memory 64 is inverted, and thereafter, writing of image data cannot be performed. The post-recording switch 58 also automatically returns to its original position, and switches to the terminal d side (G in the same figure). To release the after-recording mode, the shutter switch 122 may be pressed again during the reproduction, or the mode switch 120 may be switched to the continuous side.

以上の構成によって、オーディオ信号Saとビデオ信号
Svとを、現行の音声フォーマットに適合させて混合する
ことができる。この場合、オーディオ信号Saは現行の16
ビット構成から10ビット構成に、その量子化数が減少す
るが、この量子化数の減少に伴う音質劣化が少ない。ま
た、映像は静止画であるため、6ビットの量子化で十分
である。
With the above configuration, the audio signal Sa and the video signal
Sv can be mixed and adapted to the current audio format. In this case, the audio signal Sa is the current 16
Although the number of quantizations is reduced from the bit configuration to the 10-bit configuration, sound quality deterioration due to the reduction in the number of quantizations is small. Also, since the video is a still image, 6-bit quantization is sufficient.

そして、オーディオ信号Saとビデオ信号Svとが混合さ
れたディジタル信号DSを現行のDATで再生する場合、つ
まり、第10図に示すように、ビデオ再生系のないDATを
用いて、このディジタルビデオ信号DSvをディジタルオ
ーディオ信号DSaとして再生した場合のオーディオ信号S
aへの影響も殆んどない。
Then, when the digital signal DS in which the audio signal Sa and the video signal Sv are mixed is reproduced by the current DAT, that is, as shown in FIG. Audio signal S when DSv is reproduced as digital audio signal DSa
There is almost no effect on a.

その場合、オーディオ信号Saにとってビデオ信号Svは
ノイズ成分に他ならない。しかし、第2図Cから明らか
なように、ディジタルビデオ信号DSvはディジタルオー
ディオ信号DSaの下位ビット側に挿入されるものである
から、オーディオ信号Saは6NdB程度のダイナミックレン
ジがとれる。
In that case, the video signal Sv is nothing but a noise component for the audio signal Sa. However, as is apparent from FIG. 2C, since the digital video signal DSv is inserted on the lower bit side of the digital audio signal DSa, the audio signal Sa can have a dynamic range of about 6 NdB.

したがって、上述したように、量子化数Nを10ビット
程度に選定されば、コンパクトカセット、ドルビーB
(商標)録再程度のダイナミックレンジとなる。このよ
うなことから、同時にビデオ信号Svが再生されても、オ
ーディオ信号Saへの影響は殆んどなく、音質劣化が少な
い。
Therefore, as described above, if the quantization number N is selected to be about 10 bits, the compact cassette and the Dolby B
(Trademark) The dynamic range is about the same as recording / playback. For this reason, even when the video signal Sv is reproduced at the same time, the audio signal Sa is hardly affected, and the sound quality is hardly degraded.

第2図Dのようにディジタルビデオ信号DSvの最下位
ビットデータV0がディジタルオーディオ信号DSaの最下
位ビットデータA0側にくるようにビットの結合位置を逆
転させれば、オーディオ信号Saへの影響を実用上無視で
きる。
As shown in FIG. 2D, if the bit coupling position is reversed so that the least significant bit data V0 of the digital video signal DSv comes to the least significant bit data A0 of the digital audio signal DSa, the influence on the audio signal Sa is reduced. Practically negligible.

アフレコ処理としては、オーディオ信号をアフレコす
る例であるが、ビデオ信号をアフレコするようにも構成
できるし、その何れかを選択できるように構成すること
もできる。
The post-recording process is an example of post-recording an audio signal. However, the post-recording process may be configured to post-record a video signal, or may be configured to be able to select any one of them.

上述では、T=16,N=10,M=6として説明したが、上
述したようにN,Mの値はこれに限るものではない。
In the above description, T = 16, N = 10, and M = 6. However, as described above, the values of N and M are not limited thereto.

[発明の効果] 以上説明したように、この発明によれば、オーディオ
信号の他に、静止画などのビデオ信号も同時に記録再生
するに際し、DATの音声フォーマットに則って両者を混
合するようにしたものである。
[Effects of the Invention] As described above, according to the present invention, when simultaneously recording and reproducing a video signal such as a still image in addition to an audio signal, both are mixed in accordance with the DAT audio format. Things.

したがって、現行機種(DAT)との互換性を取ること
ができる。勿論、再生オーディオ信号の音質劣化が少な
くなるように工夫されている。
Therefore, compatibility with the current model (DAT) can be obtained. Of course, it is devised so that the sound quality deterioration of the reproduced audio signal is reduced.

さらに、この発明では、ビデオ信号の再生途中でDAT
が停止モードに制御された場合でも、モニタの画面に
は、その一部が黒くなったような画面が映し出されな
い。これによって、見苦しい画面が映出されるのを有効
に防止できる特徴を有する。
Further, according to the present invention, the DAT
Even if is controlled to the stop mode, the screen of the monitor does not show a partly black screen. This has a feature that an unsightly screen can be effectively prevented from being projected.

したがって、この発明に係る信号処理装置はイベント
用のDATなどの付属機器として使用して極めて好適であ
る。
Therefore, the signal processing apparatus according to the present invention is extremely suitable for use as an accessory device such as an event DAT.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明に係るディジタル信号の信号処理装置
の一例を示す系統図、第2図はディジタル信号の音声フ
ォーマットの一例を示す構成図、第3図〜第7図は夫々
識別コードの説明図、第8図はディジタルビデオ信号の
ビット反転処理の説明図、第9図はアフレコ処理の波形
図、第10図は現行のDATの一例を示す系統図である。 10……信号処理装置 20……混合手段 36……分離手段 58……アフレコスイッチ 60……ビデオ信号のメモリ手段 76……シンクビットシフトエンコーダ 80……識別コード発生器 82,90……信号処理回路 92……シンクビットシフトデコーダ 94……識別コード検出回路 Sa……オーディオ信号 DSa……ディジタルオーディオ信号 Sv……ビデオ信号 DSv……ディジタルビデオ信号
FIG. 1 is a system diagram showing an example of a digital signal processing apparatus according to the present invention, FIG. 2 is a block diagram showing an example of a digital signal audio format, and FIGS. 3 to 7 each illustrate an identification code. FIG. 8 is an explanatory diagram of the bit inversion process of the digital video signal, FIG. 9 is a waveform diagram of the post-recording process, and FIG. 10 is a system diagram showing an example of the existing DAT. 10 ... Signal processing device 20 ... Mixing means 36 ... Separating means 58 ... Recording switch 60 ... Video signal memory means 76 ... Sync bit shift encoder 80 ... Identification code generator 82,90 ... Signal processing Circuit 92 Sync bit shift decoder 94 Identification code detection circuit Sa Audio signal DSa Digital audio signal Sv Video signal DSv Digital video signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】上位Nビット(Nは整数)をオーディオ信
号とし、下位Mビット(Mは整数)をビデオ信号とし
て、このビデオ信号を上記オーディオ信号に付加、若し
くは分離して信号処理するようにしたディジタル信号の
信号処理装置において、 上記ディジタル信号の記録系及び再生系の夫々には、上
記ビデオ信号の任意のビットに対するビット反転手段が
設けられてなることを特徴とするディジタル信号の信号
処理装置。
1. A method in which upper N bits (N is an integer) is an audio signal, lower M bits (M is an integer) is a video signal, and the video signal is added to or separated from the audio signal to perform signal processing. A digital signal processing apparatus according to claim 1, wherein each of a recording system and a reproducing system of said digital signal is provided with bit inversion means for an arbitrary bit of said video signal. .
JP1151219A 1989-06-13 1989-06-13 Digital signal processing equipment Expired - Fee Related JP2638642B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1151219A JP2638642B2 (en) 1989-06-13 1989-06-13 Digital signal processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1151219A JP2638642B2 (en) 1989-06-13 1989-06-13 Digital signal processing equipment

Publications (2)

Publication Number Publication Date
JPH0314378A JPH0314378A (en) 1991-01-23
JP2638642B2 true JP2638642B2 (en) 1997-08-06

Family

ID=15513852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1151219A Expired - Fee Related JP2638642B2 (en) 1989-06-13 1989-06-13 Digital signal processing equipment

Country Status (1)

Country Link
JP (1) JP2638642B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2675457B2 (en) * 1991-07-19 1997-11-12 シャープ株式会社 Information playback device
CN104919595B (en) 2013-06-24 2019-06-07 理想能量有限公司 System, circuit with bidirectional bipolar transistor, Apparatus and method for

Also Published As

Publication number Publication date
JPH0314378A (en) 1991-01-23

Similar Documents

Publication Publication Date Title
JPH08107539A (en) Information recording and reproducing device
JP2685901B2 (en) Digital signal processing equipment
JP2638642B2 (en) Digital signal processing equipment
JP2735289B2 (en) Digital signal processing equipment
JP2678063B2 (en) Digital signal processing equipment
JP2635768B2 (en) Digital signal processing method and digital signal processing apparatus
JP2786481B2 (en) Digital signal processing equipment
JP2000165803A (en) Video signal recording and reproducing device
JP2735290B2 (en) Digital signal processing equipment
JP2625728B2 (en) Program playback device
KR960000445B1 (en) Magnetic recording/reproducing apparatus
US6289171B1 (en) Arrangement for recording or reproducing a digital video signal and a corresponding digital audio signal
JPH0828060B2 (en) Digital audio tape recorder
JPS60111369A (en) Recording and reproducing device
JP2593219B2 (en) Digital signal recording / reproducing method
KR0179113B1 (en) Audio dubbing and reproduction method and apparatus for dvcr
JPH0314381A (en) Signal processor for digital signal
JP4122656B2 (en) Data recording / reproducing device
JPS6217311B2 (en)
JPH0828059B2 (en) Digital signal recording / reproducing method
JPH05347073A (en) Recording and reproducing device
JPS6129454A (en) Method for transmitting digital sound signal
JPH0462508B2 (en)
JP2689981B2 (en) Playback device
GB2258751B (en) Digital signal recording method a digital video tape recorder and a recorded tape

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees