JPS6410790B2 - - Google Patents
Info
- Publication number
- JPS6410790B2 JPS6410790B2 JP55033137A JP3313780A JPS6410790B2 JP S6410790 B2 JPS6410790 B2 JP S6410790B2 JP 55033137 A JP55033137 A JP 55033137A JP 3313780 A JP3313780 A JP 3313780A JP S6410790 B2 JPS6410790 B2 JP S6410790B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- line
- output
- neutral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007935 neutral effect Effects 0.000 claims description 67
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000004804 winding Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/58—Testing of lines, cables or conductors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
（利用分野）
本発明は交流単相３線式配電線或は交流３相４
線式配電線等の中性線を有する配電線の中性線に
断線或はゆるみ等の欠落が生じた際に信号を出力
する中性線断線検出装置に関する。
線式配電線等の中性線を有する配電線の中性線に
断線或はゆるみ等の欠落が生じた際に信号を出力
する中性線断線検出装置に関する。
（従来技術の問題点）
一般にこの種中性線断線検出装置は第８図に示
す如く、配電線Ｌ１，Ｌ２，Ｎの電圧線Ｌ１，Ｌ
２間に互いに等しい値のインピーダンス素子イ，
ロの直列回路を接続しこのインピーダンス素子
イ，ロの接続点である仮想中性点ハと中性線Ｎと
の差電圧を比較回路ニに入力しており、中性線Ｎ
の点Ａで断線或はゆるみ等の欠落が生じ負荷ホ，
ヘのバランスが悪いと仮想中性点ハと中性線Ｎと
の差電圧が発生しこの差電圧が比較回路ニに入力
されて時限回路トに信号を出力しこの出力信号に
一定の時限を付与して時限回路トより増幅回路チ
に信号を出力しこの出力信号を増幅回路チにて増
幅してスイツチング回路リをスイツチング動作さ
せ電磁引外し装置ヌを動作させて電圧線Ｌ１，Ｌ
２の電路接点ル，オと中性線Ｎの電路接点ワとを
開極するものがあつた。
す如く、配電線Ｌ１，Ｌ２，Ｎの電圧線Ｌ１，Ｌ
２間に互いに等しい値のインピーダンス素子イ，
ロの直列回路を接続しこのインピーダンス素子
イ，ロの接続点である仮想中性点ハと中性線Ｎと
の差電圧を比較回路ニに入力しており、中性線Ｎ
の点Ａで断線或はゆるみ等の欠落が生じ負荷ホ，
ヘのバランスが悪いと仮想中性点ハと中性線Ｎと
の差電圧が発生しこの差電圧が比較回路ニに入力
されて時限回路トに信号を出力しこの出力信号に
一定の時限を付与して時限回路トより増幅回路チ
に信号を出力しこの出力信号を増幅回路チにて増
幅してスイツチング回路リをスイツチング動作さ
せ電磁引外し装置ヌを動作させて電圧線Ｌ１，Ｌ
２の電路接点ル，オと中性線Ｎの電路接点ワとを
開極するものがあつた。
而して上記の如きものであると、電圧線Ｌ１，
Ｌ２のいずれか一方、例えば電圧線Ｌ１が断線或
はゆるみ等の欠落を生じた際は電圧線Ｌ２と中性
線Ｎとの間の電圧がインピーダンス素子イとイン
ピーダンス素子ロと負荷ホとの直列回路に印加さ
れこれに伴つて仮想中性点ハと中性線Ｎとの差電
圧が発生し電路接点ル，オ，ワを開極するので、
負荷ヘには何ら異常電圧が印加されないにもかか
わらず動作すると共に例えば仮設現場の如き電圧
線Ｌ１，Ｌ２のいずれか一方と中性線Ｎとの間の
みに交流電圧を印加しこの間に負荷を接続して用
いることが出来ないから漏電しや断器或は過電流
しや断器等のしや断器に組込まれた際にこのしや
断器を介して仮設現場で用いる際は電圧線Ｌ１，
Ｌ２と中性線Ｎとの両方に電圧を印加しなくては
ならない問題があつた。而もこの配電線Ｌ１，Ｌ
２，Ｎに電圧を印加する初期に電圧線Ｌ１，Ｌ２
のいずれか一方の電圧線の印加が遅れた際にも動
作する問題があつた。
Ｌ２のいずれか一方、例えば電圧線Ｌ１が断線或
はゆるみ等の欠落を生じた際は電圧線Ｌ２と中性
線Ｎとの間の電圧がインピーダンス素子イとイン
ピーダンス素子ロと負荷ホとの直列回路に印加さ
れこれに伴つて仮想中性点ハと中性線Ｎとの差電
圧が発生し電路接点ル，オ，ワを開極するので、
負荷ヘには何ら異常電圧が印加されないにもかか
わらず動作すると共に例えば仮設現場の如き電圧
線Ｌ１，Ｌ２のいずれか一方と中性線Ｎとの間の
みに交流電圧を印加しこの間に負荷を接続して用
いることが出来ないから漏電しや断器或は過電流
しや断器等のしや断器に組込まれた際にこのしや
断器を介して仮設現場で用いる際は電圧線Ｌ１，
Ｌ２と中性線Ｎとの両方に電圧を印加しなくては
ならない問題があつた。而もこの配電線Ｌ１，Ｌ
２，Ｎに電圧を印加する初期に電圧線Ｌ１，Ｌ２
のいずれか一方の電圧線の印加が遅れた際にも動
作する問題があつた。
（本発明の目的）
本発明は上記の様な点に鑑み、電圧線の少くと
も一方が欠落した際に信号を出力することをなく
しさらに電圧線の少くとも一方と中性線との間の
みに交流電圧を印加し負荷を接続しても信号を出
力することをなくすると共に配電線に電圧を印加
する初期に電圧線の少くとも一方の電圧線の印加
が遅れた際に信号を出力することをなくして中性
線の欠落の際に信号を出力出来る様にすることを
目的としたものである。
も一方が欠落した際に信号を出力することをなく
しさらに電圧線の少くとも一方と中性線との間の
みに交流電圧を印加し負荷を接続しても信号を出
力することをなくすると共に配電線に電圧を印加
する初期に電圧線の少くとも一方の電圧線の印加
が遅れた際に信号を出力することをなくして中性
線の欠落の際に信号を出力出来る様にすることを
目的としたものである。
（実施例）
以下本発明を一実施例として掲げた図面第１図
の回路ブロツク図及び第２図乃至第４図の時間動
作特性図に基づいて説明すると、Ｌ１，Ｌ２，Ｎ
は交流単相３線式配電線であつて、中性線Ｎに対
する電圧線Ｌ１，Ｌ２の電圧Ｖ１，Ｖ２は夫々等
しい交流電圧が印加され且つ電圧線Ｌ１，Ｌ２間
の電圧は交流電圧の２倍の電圧が印加されてい
る。２ａ，２ｂは一対の整流器であつて、中性線
Ｎに対する電圧線Ｌ１，Ｌ２の電圧を同一方向に
整流して一点Ａに出力する。３は基準電圧設定回
路であつて、平常時の一点Ａの中性線Ｎに対する
出力電圧の最大電圧より高い電圧に基準電圧を設
定している。４は比較回路であつて、中性線Ｎに
対する一点Ａの出力電圧と基準電圧設定回路３の
基準電圧とを比較しこの基準電圧より出力電圧が
高くなると信号を出力する。５は時限回路であつ
て、比較回路４の出力信号が一定時間継続すると
信号を出力する。６は増幅回路、７はスイツチン
グ回路、８は電磁引外し装置であつて、時限回路
５の出力を増幅回路６にて増幅しこの増幅回路６
の出力信号に応答してスイツチング回路７がスイ
ツチング動作して電磁引外し装置８を動作させ
る。９ａ，９ｂ，９ｃは電圧線Ｌ１，Ｌ２と中性
線Ｎとに設けた電路接点であつて電磁引外し装置
８にて閉極より開極に引外される。１０ａ，１０
ｂ，は電圧線Ｌ１と中性線Ｎとの間の電圧線Ｌ２
と中性線Ｎとの間とに接続した負荷である。
の回路ブロツク図及び第２図乃至第４図の時間動
作特性図に基づいて説明すると、Ｌ１，Ｌ２，Ｎ
は交流単相３線式配電線であつて、中性線Ｎに対
する電圧線Ｌ１，Ｌ２の電圧Ｖ１，Ｖ２は夫々等
しい交流電圧が印加され且つ電圧線Ｌ１，Ｌ２間
の電圧は交流電圧の２倍の電圧が印加されてい
る。２ａ，２ｂは一対の整流器であつて、中性線
Ｎに対する電圧線Ｌ１，Ｌ２の電圧を同一方向に
整流して一点Ａに出力する。３は基準電圧設定回
路であつて、平常時の一点Ａの中性線Ｎに対する
出力電圧の最大電圧より高い電圧に基準電圧を設
定している。４は比較回路であつて、中性線Ｎに
対する一点Ａの出力電圧と基準電圧設定回路３の
基準電圧とを比較しこの基準電圧より出力電圧が
高くなると信号を出力する。５は時限回路であつ
て、比較回路４の出力信号が一定時間継続すると
信号を出力する。６は増幅回路、７はスイツチン
グ回路、８は電磁引外し装置であつて、時限回路
５の出力を増幅回路６にて増幅しこの増幅回路６
の出力信号に応答してスイツチング回路７がスイ
ツチング動作して電磁引外し装置８を動作させ
る。９ａ，９ｂ，９ｃは電圧線Ｌ１，Ｌ２と中性
線Ｎとに設けた電路接点であつて電磁引外し装置
８にて閉極より開極に引外される。１０ａ，１０
ｂ，は電圧線Ｌ１と中性線Ｎとの間の電圧線Ｌ２
と中性線Ｎとの間とに接続した負荷である。
尚、第２図は平常時の一点Ａの中性線Ｎに対す
る出力電圧の時間動作特性図、第３図は中性線Ｎ
の一点Ｂで断線或はゆるみ等の欠落した際の一点
Ａの中性線Ｎに対する出力電圧の時間動作特性
図、第４図は電圧線Ｌ１，Ｌ２のいずれか一方、
例えば電圧線Ｌ１が欠落した際の一点Ａの中性線
Ｎに対する出力電圧の時間動作特性図を示し、図
中SVは基準電圧設定回路３の基準電圧である。
る出力電圧の時間動作特性図、第３図は中性線Ｎ
の一点Ｂで断線或はゆるみ等の欠落した際の一点
Ａの中性線Ｎに対する出力電圧の時間動作特性
図、第４図は電圧線Ｌ１，Ｌ２のいずれか一方、
例えば電圧線Ｌ１が欠落した際の一点Ａの中性線
Ｎに対する出力電圧の時間動作特性図を示し、図
中SVは基準電圧設定回路３の基準電圧である。
而してその動作状態を第１図に基づいて説明す
ると、平常時は電圧線Ｌ１，Ｌ２と中性線Ｎとの
夫々の電圧はほぼ等しく一点Ａの中性線Ｎに対す
る出力電圧の最大電圧は第２図の如く基準電圧設
定回路３の基準電圧SVより低く従つて比較回路
４は信号を出力せず電路接点９ａ，９ｂ，９ｃは
閉極を継続する。
ると、平常時は電圧線Ｌ１，Ｌ２と中性線Ｎとの
夫々の電圧はほぼ等しく一点Ａの中性線Ｎに対す
る出力電圧の最大電圧は第２図の如く基準電圧設
定回路３の基準電圧SVより低く従つて比較回路
４は信号を出力せず電路接点９ａ，９ｂ，９ｃは
閉極を継続する。
さらに平常時の状態より中性線Ｎの一点Ｂで断
線が生じ且つ負荷１０ａ，１０ｂのバランスが悪
いと電圧線Ｌ１，Ｌ２の中性線に対する夫々の交
流電圧Ｖ１，Ｖ２のバランスが崩れ一点Ａの中性
線Ｎに対する出力電圧は半周期毎に高い電圧と低
い電圧とが交互に出力されこの高い電圧が第３図
の如く基準電圧設定回路３の基準電圧SVを越え
比較回路４は出力信号を出力し時限回路５にてこ
の出力信号が一定時間継続するか否かを判断しこ
の出力信号が一定時間継続すると出力信号を出力
しこの時限回路５の出力信号を増幅回路６にて増
幅してスイツチング回路７をスイツチング動作さ
せ電磁引外し装置８を動作させて電路接点９ａ，
９ｂ，９ｃを開極し配電線Ｌ１，Ｌ２，Ｎをしや
断する。
線が生じ且つ負荷１０ａ，１０ｂのバランスが悪
いと電圧線Ｌ１，Ｌ２の中性線に対する夫々の交
流電圧Ｖ１，Ｖ２のバランスが崩れ一点Ａの中性
線Ｎに対する出力電圧は半周期毎に高い電圧と低
い電圧とが交互に出力されこの高い電圧が第３図
の如く基準電圧設定回路３の基準電圧SVを越え
比較回路４は出力信号を出力し時限回路５にてこ
の出力信号が一定時間継続するか否かを判断しこ
の出力信号が一定時間継続すると出力信号を出力
しこの時限回路５の出力信号を増幅回路６にて増
幅してスイツチング回路７をスイツチング動作さ
せ電磁引外し装置８を動作させて電路接点９ａ，
９ｂ，９ｃを開極し配電線Ｌ１，Ｌ２，Ｎをしや
断する。
而も前述した平常時の状態より電圧線Ｌ１，Ｌ
２のいずれか一方、例えば電圧線Ｌ１が欠落した
際は電圧Ｖ２のみが電圧線Ｌ２と中性線Ｎとの間
に印加されて負荷１０ｂに供給され且つ一点Ａの
中性線Ｎに対する出力電圧は第４図の如く基準電
圧発生回路３の基準電圧SVよりも低い半波の脈
流となり比較回路４は出力信号を出力せず電路接
点９ａ，９ｂ，９ｃは閉極を継続する。即ち、電
圧線Ｌ１，Ｌ２の中性線Ｎに対する電圧Ｖ１，Ｖ
２のいずれか一方が印加されなくとも比較回路４
は出力信号を出力しないので、電圧線のいずれか
一方が欠落した際に信号を出力することをなくし
さらに電圧線のいずれか一方と中性線との間のみ
に交流電圧を印加し負荷を接続しても信号を出力
することをなくし而も配電線に電圧を印加する初
期に電圧線のいずれか一方の電圧線の印加が遅れ
た際に信号を出力することをなくして中性線の欠
落の際に信号を出力出来る様にすることが出来
る。
２のいずれか一方、例えば電圧線Ｌ１が欠落した
際は電圧Ｖ２のみが電圧線Ｌ２と中性線Ｎとの間
に印加されて負荷１０ｂに供給され且つ一点Ａの
中性線Ｎに対する出力電圧は第４図の如く基準電
圧発生回路３の基準電圧SVよりも低い半波の脈
流となり比較回路４は出力信号を出力せず電路接
点９ａ，９ｂ，９ｃは閉極を継続する。即ち、電
圧線Ｌ１，Ｌ２の中性線Ｎに対する電圧Ｖ１，Ｖ
２のいずれか一方が印加されなくとも比較回路４
は出力信号を出力しないので、電圧線のいずれか
一方が欠落した際に信号を出力することをなくし
さらに電圧線のいずれか一方と中性線との間のみ
に交流電圧を印加し負荷を接続しても信号を出力
することをなくし而も配電線に電圧を印加する初
期に電圧線のいずれか一方の電圧線の印加が遅れ
た際に信号を出力することをなくして中性線の欠
落の際に信号を出力出来る様にすることが出来
る。
さらに本発明を一実施例として掲げた図面第５
図の具体的な回路図に基づいて説明すると、電圧
線Ｌ１，Ｌ２と一点Ａとの間に互いに電圧線Ｌ
１，Ｌ２側に順方向の整流器２ａ，２ｂを接続し
この一点Ａと中性線Ｎとの間に比較回路４の分圧
抵抗Ｒ１，Ｒ２を接続しこの分圧点に基準電圧設
定回路３の定電圧ダイオードZD１を介して増幅
回路６とスイツチング回路７とを兼ねたサイリス
タSCRのゲートを接続しこのゲートと一点Ａと
の間に時限回路５の抵抗Ｒ３とコンデンサＣ１と
を夫々並列接続しサイリスタSCRのカソードを
一点Ａに接続しこのサイリスタSCRのアノード
と電圧線Ｌ１，Ｌ２との間に電磁引外し装置８の
トリツプコイルTCを介して互いにアノード側に
順方向の整流器Ｄ１，Ｄ２を接続しており、中性
線Ｎの一点Ｂで断線が生じ負荷１０ａ，１０ｂの
バランスが悪いと電圧線Ｌ１，Ｌ２の中性線Ｎに
対する夫々の交流電圧Ｖ１，Ｖ２のバランスが崩
れ一点Ａの中性線Ｎに対する出力電圧は半周期毎
に高い電圧と低い電圧とが交互に出力されて分圧
抵抗Ｒ１，Ｒ２に印加されこの分圧点の一点Ａに
対する電圧が定電圧ダイオードZD１の基準電圧
を越え時限回路５の一定時間の継続があるとサイ
リスタSCRがスイツチング動作してオン状態と
なり電圧線Ｌ１，Ｌ２の一方より整流器Ｄ１，Ｄ
２の一方とトリツプコイルTCとサイリスタSCR
と整流器２ａ，２ｂの他方とを介して電圧線Ｌ
１，Ｌ２の他方に電流が流れトリツプコイルTC
が感動して電路接点９ａ，９ｂ，９ｃを開極す
る。
図の具体的な回路図に基づいて説明すると、電圧
線Ｌ１，Ｌ２と一点Ａとの間に互いに電圧線Ｌ
１，Ｌ２側に順方向の整流器２ａ，２ｂを接続し
この一点Ａと中性線Ｎとの間に比較回路４の分圧
抵抗Ｒ１，Ｒ２を接続しこの分圧点に基準電圧設
定回路３の定電圧ダイオードZD１を介して増幅
回路６とスイツチング回路７とを兼ねたサイリス
タSCRのゲートを接続しこのゲートと一点Ａと
の間に時限回路５の抵抗Ｒ３とコンデンサＣ１と
を夫々並列接続しサイリスタSCRのカソードを
一点Ａに接続しこのサイリスタSCRのアノード
と電圧線Ｌ１，Ｌ２との間に電磁引外し装置８の
トリツプコイルTCを介して互いにアノード側に
順方向の整流器Ｄ１，Ｄ２を接続しており、中性
線Ｎの一点Ｂで断線が生じ負荷１０ａ，１０ｂの
バランスが悪いと電圧線Ｌ１，Ｌ２の中性線Ｎに
対する夫々の交流電圧Ｖ１，Ｖ２のバランスが崩
れ一点Ａの中性線Ｎに対する出力電圧は半周期毎
に高い電圧と低い電圧とが交互に出力されて分圧
抵抗Ｒ１，Ｒ２に印加されこの分圧点の一点Ａに
対する電圧が定電圧ダイオードZD１の基準電圧
を越え時限回路５の一定時間の継続があるとサイ
リスタSCRがスイツチング動作してオン状態と
なり電圧線Ｌ１，Ｌ２の一方より整流器Ｄ１，Ｄ
２の一方とトリツプコイルTCとサイリスタSCR
と整流器２ａ，２ｂの他方とを介して電圧線Ｌ
１，Ｌ２の他方に電流が流れトリツプコイルTC
が感動して電路接点９ａ，９ｂ，９ｃを開極す
る。
而も電圧線Ｌ１，Ｌ２のいずれか一方、例えば
電圧線Ｌ１が欠落した際は電圧Ｖ２のみが電圧線
Ｌ２と中性線Ｎとの間に印加されて負荷１０ｂに
供給され且つ一点Ａの中性線Ｎに対する出力電圧
は半数の脈流となつて分圧抵抗Ｒ１，Ｒ２に印加
されこの分圧点の一点Ａに対する電圧は定電圧ダ
イオードZD１の基準電圧よりも低い脈流であつ
てサイリスタSCRはスイツチング動作せずオフ
状態を継続し電路接点９ａ，９ｂ，９ｃは閉極を
継続する。
電圧線Ｌ１が欠落した際は電圧Ｖ２のみが電圧線
Ｌ２と中性線Ｎとの間に印加されて負荷１０ｂに
供給され且つ一点Ａの中性線Ｎに対する出力電圧
は半数の脈流となつて分圧抵抗Ｒ１，Ｒ２に印加
されこの分圧点の一点Ａに対する電圧は定電圧ダ
イオードZD１の基準電圧よりも低い脈流であつ
てサイリスタSCRはスイツチング動作せずオフ
状態を継続し電路接点９ａ，９ｂ，９ｃは閉極を
継続する。
さらに他の実施例として掲げた図面第６図の具
体的な回路図に基づいて説明すると、電圧線Ｌ
１，Ｌ２と中性線Ｎとの間に夫々分圧抵抗Ｒ４，
Ｒ５，Ｒ６，Ｒ７を接続しこの分圧抵抗Ｒ４，Ｒ
５と分圧抵抗Ｒ６，Ｒ７との夫々の分圧点と一点
Ａとの間に一点Ａ側に順方向の整流器２ａ，２ｂ
を接続しこの一点Ａと中性線Ｎとの間に抵抗Ｒ８
と基準電圧設定回路３の定電圧ダイオードZD１
及び抵抗Ｒ９の直列回路とを接続して比較回路４
を構成しさらにこの直列回路の接続点にトランジ
スタTR１のベースを接続しこのエミツタを一点
Ａに接続すると共にこのコレクタをホトカプラの
発光ダイオードLEDを介して中性線Ｎに接続し
さらにこのホトカプラの受光用ホトトランジスタ
TR２のエミツタをスイツチング回路７のサイリ
スタSCRのゲートに接続しこのサイリスタSCR
のゲートとカソードとの間にコンデンサＣ２と抵
抗Ｒ１０とを並列接続しさらに電圧線Ｌ１，Ｌ２
間にダイオードブリツジDBの入力を接続しこの
ダイオードブリツジDBの出力の一方に電磁引外
し装置８のトリツプコイルTCを介してサイリス
タSCRのアノードを接続しこのサイリスタSCR
のカソードをダイオードブリツジDBの出力の他
方に接続し而もダイオードブリツジDBの出力の
一方に抵抗Ｒ１１を介して定電圧ダイオードZD
２のカソードを接続しこの定電圧ダイオードZD
２のアノードをダイオードブリツジDBの出力の
他方に接続しこの定電圧ダイオードZD２のカソ
ードとホトトランジスタTR２のコレクタとの間
に抵抗Ｒ１２を接続する。尚、Ｃ３は抵抗Ｒ９に
並列接続したコンデンサであつて、このコンデン
サＣ３とトランジスタTR１と発光ダイオード
LEDとホトトランジスタTR２とコンデンサＣ２
と抵抗Ｒ１０と抵抗Ｒ１２とで時限回路５を介ね
る増幅回路６を構成している。
体的な回路図に基づいて説明すると、電圧線Ｌ
１，Ｌ２と中性線Ｎとの間に夫々分圧抵抗Ｒ４，
Ｒ５，Ｒ６，Ｒ７を接続しこの分圧抵抗Ｒ４，Ｒ
５と分圧抵抗Ｒ６，Ｒ７との夫々の分圧点と一点
Ａとの間に一点Ａ側に順方向の整流器２ａ，２ｂ
を接続しこの一点Ａと中性線Ｎとの間に抵抗Ｒ８
と基準電圧設定回路３の定電圧ダイオードZD１
及び抵抗Ｒ９の直列回路とを接続して比較回路４
を構成しさらにこの直列回路の接続点にトランジ
スタTR１のベースを接続しこのエミツタを一点
Ａに接続すると共にこのコレクタをホトカプラの
発光ダイオードLEDを介して中性線Ｎに接続し
さらにこのホトカプラの受光用ホトトランジスタ
TR２のエミツタをスイツチング回路７のサイリ
スタSCRのゲートに接続しこのサイリスタSCR
のゲートとカソードとの間にコンデンサＣ２と抵
抗Ｒ１０とを並列接続しさらに電圧線Ｌ１，Ｌ２
間にダイオードブリツジDBの入力を接続しこの
ダイオードブリツジDBの出力の一方に電磁引外
し装置８のトリツプコイルTCを介してサイリス
タSCRのアノードを接続しこのサイリスタSCR
のカソードをダイオードブリツジDBの出力の他
方に接続し而もダイオードブリツジDBの出力の
一方に抵抗Ｒ１１を介して定電圧ダイオードZD
２のカソードを接続しこの定電圧ダイオードZD
２のアノードをダイオードブリツジDBの出力の
他方に接続しこの定電圧ダイオードZD２のカソ
ードとホトトランジスタTR２のコレクタとの間
に抵抗Ｒ１２を接続する。尚、Ｃ３は抵抗Ｒ９に
並列接続したコンデンサであつて、このコンデン
サＣ３とトランジスタTR１と発光ダイオード
LEDとホトトランジスタTR２とコンデンサＣ２
と抵抗Ｒ１０と抵抗Ｒ１２とで時限回路５を介ね
る増幅回路６を構成している。
而してこの動作状態を説明すると中性線Ｎの一
点Ｂで断線が生じ負荷１０ａ，１０ｂのバランス
が悪いと電圧線Ｌ１，Ｌ２の中性線Ｎに対する
夫々の交流電圧Ｖ１，Ｖ２のバランスが崩れ一点
Ａの中性線Ｎに対する出力電圧は周期的に高い電
圧と抵い電圧とが交互に出力されこの高い電圧が
定電圧ダイオードZD１の基準電圧を越えると抵
抗Ｒ９と定電圧ダイオードZD１との直列回路に
電流が流れこの抵抗Ｒ９に電圧が出力されコンデ
ンサＣ３を充電しトランジスタTR１がオン状態
となつて発光ダイオードLEDを発光させこの光
をホトトランジスタTR２が受光してオン状態と
なり抵抗Ｒ１１と抵抗Ｒ１２とホトトランジスタ
TR２とを介してサイリスタSCRのゲートに電圧
を印加する。さらにこの電圧はコンデンサＣ２と
抵抗Ｒ１０とで一定時間の継続を付与してサイリ
スタSCRをスイツチング動作してオン状態にし
ダイオードブリツジDBの一方より他方にトリツ
プコイルTCとサイリスタSCRとを介して電流が
流れトリツプコイルTCが感動して電路接点９ａ，
９ｂ，９ｃを開極する。尚、コンデンサＣ３及び
抵抗Ｒ９とはコンデンサＣ２及び抵抗Ｒ１０と同
様に一定の時間を付与している。
点Ｂで断線が生じ負荷１０ａ，１０ｂのバランス
が悪いと電圧線Ｌ１，Ｌ２の中性線Ｎに対する
夫々の交流電圧Ｖ１，Ｖ２のバランスが崩れ一点
Ａの中性線Ｎに対する出力電圧は周期的に高い電
圧と抵い電圧とが交互に出力されこの高い電圧が
定電圧ダイオードZD１の基準電圧を越えると抵
抗Ｒ９と定電圧ダイオードZD１との直列回路に
電流が流れこの抵抗Ｒ９に電圧が出力されコンデ
ンサＣ３を充電しトランジスタTR１がオン状態
となつて発光ダイオードLEDを発光させこの光
をホトトランジスタTR２が受光してオン状態と
なり抵抗Ｒ１１と抵抗Ｒ１２とホトトランジスタ
TR２とを介してサイリスタSCRのゲートに電圧
を印加する。さらにこの電圧はコンデンサＣ２と
抵抗Ｒ１０とで一定時間の継続を付与してサイリ
スタSCRをスイツチング動作してオン状態にし
ダイオードブリツジDBの一方より他方にトリツ
プコイルTCとサイリスタSCRとを介して電流が
流れトリツプコイルTCが感動して電路接点９ａ，
９ｂ，９ｃを開極する。尚、コンデンサＣ３及び
抵抗Ｒ９とはコンデンサＣ２及び抵抗Ｒ１０と同
様に一定の時間を付与している。
而も電圧線Ｌ１，Ｌ２のいずれか一方、例えば
電圧線Ｌ１が欠落した際は電圧Ｖ２のみが電圧線
Ｌ２と中性線Ｎとの間に印加されて負荷１０ｂに
供給され且つ一点Ａの中性線Ｎに対する出力電圧
は定電圧ダイオードZD１の基準電圧より低い脈
流となり抵抗Ｒ９には電圧が発生せず且つサイリ
スタSCRはスイツチング動作せずオフ状態を継
続し電路接点９ａ，９ｂ，９ｃは閉極を継続す
る。
電圧線Ｌ１が欠落した際は電圧Ｖ２のみが電圧線
Ｌ２と中性線Ｎとの間に印加されて負荷１０ｂに
供給され且つ一点Ａの中性線Ｎに対する出力電圧
は定電圧ダイオードZD１の基準電圧より低い脈
流となり抵抗Ｒ９には電圧が発生せず且つサイリ
スタSCRはスイツチング動作せずオフ状態を継
続し電路接点９ａ，９ｂ，９ｃは閉極を継続す
る。
尚、第７図は第６図の回路を漏電検出機能を付
与した回路図であり、配電線Ｌ１，Ｌ２，Ｎを一
次巻線とする零相変流器ZCTの２次巻線を漏電
検出回路１１に入力しこの出力を抵抗Ｒ１３を介
してスイツチング回路７のサイリスタSCRのゲ
ートとカソードとの間に接続し、配電線Ｌ１，Ｌ
２，Ｎに漏洩電流が流れると零相変流器ZCTの
二次巻線にこの漏洩電流igに対応した電圧が出力
され漏電検出回路１１にて所定の電圧と一定の時
間の継続とを付与して出力に電圧を出力しサイリ
スタSCRをスイツチング動作してオン状態とし
トリツプコイルTCを感動させて電路接点９ａ，
９ｂ，９ｃを開極するのであつて、漏電検出機能
を付与してもよい。
与した回路図であり、配電線Ｌ１，Ｌ２，Ｎを一
次巻線とする零相変流器ZCTの２次巻線を漏電
検出回路１１に入力しこの出力を抵抗Ｒ１３を介
してスイツチング回路７のサイリスタSCRのゲ
ートとカソードとの間に接続し、配電線Ｌ１，Ｌ
２，Ｎに漏洩電流が流れると零相変流器ZCTの
二次巻線にこの漏洩電流igに対応した電圧が出力
され漏電検出回路１１にて所定の電圧と一定の時
間の継続とを付与して出力に電圧を出力しサイリ
スタSCRをスイツチング動作してオン状態とし
トリツプコイルTCを感動させて電路接点９ａ，
９ｂ，９ｃを開極するのであつて、漏電検出機能
を付与してもよい。
さらに上記実施例は交流単相３線式配電線を掲
げたが交流３相４線式配電線でもよく、中性線Ｎ
の有する配電線であれば限定しない。
げたが交流３相４線式配電線でもよく、中性線Ｎ
の有する配電線であれば限定しない。
（効果）
かように本発明は交流単相３線式配電線或は交
流３相４線式配電線等の配電線の中性線に対する
電圧線の電圧を複数の整流器にて同一方向に整流
して一点に出力し、この一点の中性線に対する出
力電圧が平常時のこの出力電圧より高い電圧に設
定した基準電圧を越えるときに比較回路にて信号
を出力したので、電圧線のいずれか一方が欠落し
た際に信号を出力することをなくしさらに電圧線
のいずれか一方と中性線との間のみに交流電圧を
印加し負荷を接続しても信号を出力することをな
くすると共に配電線に電圧を印加する初期に電圧
線のいずれか一方の電圧線の印加が遅れた際に信
号を出力することをなくして中性線の欠落の際に
信号を出力出来る効果がある。
流３相４線式配電線等の配電線の中性線に対する
電圧線の電圧を複数の整流器にて同一方向に整流
して一点に出力し、この一点の中性線に対する出
力電圧が平常時のこの出力電圧より高い電圧に設
定した基準電圧を越えるときに比較回路にて信号
を出力したので、電圧線のいずれか一方が欠落し
た際に信号を出力することをなくしさらに電圧線
のいずれか一方と中性線との間のみに交流電圧を
印加し負荷を接続しても信号を出力することをな
くすると共に配電線に電圧を印加する初期に電圧
線のいずれか一方の電圧線の印加が遅れた際に信
号を出力することをなくして中性線の欠落の際に
信号を出力出来る効果がある。
図面第１図乃至第４図は本発明の中性線欠落検
出装置の一実施例を示し、第１図は回路ブロツク
図、第２図は一点Ａの中性線Ｎに対する出力電圧
の平常時の時間動作特性図、第３図は一点Ａの中
性線Ｎに対する出力電圧の中性線欠落時の時間動
作特性図、第４図は一点Ａの中性線Ｎに対する出
力電圧の電圧線のいずれか一方が欠落した際の時
間動作特性図、第５図は本発明の中性線欠落検出
装置の一実施例の具体的な回路図、第６図は本発
明の中性線欠落検出装置の他の実施例の具体的な
回路図、第７図は第６図の回路に漏電検出機能を
付与した回路図、第８図は従来の中性線欠落検出
装置の回路ブロツク図を示す。 Ｌ１，Ｌ２……電圧線、Ｎ……中性線、２ａ，
２ｂ……整流器、Ａ……一点、３……基準電圧設
定回路、４……比較回路、５……時限回路、６…
…増幅回路、７……スイツチング回路、８……電
磁引外し装置、９ａ，９ｂ，９ｃ……電路接点、
１０ａ，１０ｂ……負荷、１１……漏電検出回
路、SV……基準電圧、Ｒ１乃至Ｒ１３……抵抗、
Ｃ１乃至Ｃ３……コンデンサ、Ｄ１，Ｄ２……整
流器、ZD１，ZD２……定電圧ダイオード、TR
１……トランジスタ、TR２……ホトトランジス
タ、SCR……サイリスタ、TC……トリツプコイ
ル、LED……発光ダイオード、DB……ダイオー
ドブリツジ、ZCT……零相変流器。
出装置の一実施例を示し、第１図は回路ブロツク
図、第２図は一点Ａの中性線Ｎに対する出力電圧
の平常時の時間動作特性図、第３図は一点Ａの中
性線Ｎに対する出力電圧の中性線欠落時の時間動
作特性図、第４図は一点Ａの中性線Ｎに対する出
力電圧の電圧線のいずれか一方が欠落した際の時
間動作特性図、第５図は本発明の中性線欠落検出
装置の一実施例の具体的な回路図、第６図は本発
明の中性線欠落検出装置の他の実施例の具体的な
回路図、第７図は第６図の回路に漏電検出機能を
付与した回路図、第８図は従来の中性線欠落検出
装置の回路ブロツク図を示す。 Ｌ１，Ｌ２……電圧線、Ｎ……中性線、２ａ，
２ｂ……整流器、Ａ……一点、３……基準電圧設
定回路、４……比較回路、５……時限回路、６…
…増幅回路、７……スイツチング回路、８……電
磁引外し装置、９ａ，９ｂ，９ｃ……電路接点、
１０ａ，１０ｂ……負荷、１１……漏電検出回
路、SV……基準電圧、Ｒ１乃至Ｒ１３……抵抗、
Ｃ１乃至Ｃ３……コンデンサ、Ｄ１，Ｄ２……整
流器、ZD１，ZD２……定電圧ダイオード、TR
１……トランジスタ、TR２……ホトトランジス
タ、SCR……サイリスタ、TC……トリツプコイ
ル、LED……発光ダイオード、DB……ダイオー
ドブリツジ、ZCT……零相変流器。
Claims (1)
- １ 交流単相３線式配電線或は交流３相４線式配
電線等の中性線を有する配電線と、この中性線に
対するこの配電線の電圧線の電圧を同一方向に整
流して一点に出力する複数の整流器と、この一点
の前記中性線に対する出力電圧が平常時のこの出
力電圧より高い電圧に設定した基準電圧を越える
ときに信号を出力する比較回路とでなる中性線断
線欠落装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313780A JPS56129871A (en) | 1980-03-14 | 1980-03-14 | Detector for missing of neutral conductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313780A JPS56129871A (en) | 1980-03-14 | 1980-03-14 | Detector for missing of neutral conductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56129871A JPS56129871A (en) | 1981-10-12 |
| JPS6410790B2 true JPS6410790B2 (ja) | 1989-02-22 |
Family
ID=12378204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313780A Granted JPS56129871A (en) | 1980-03-14 | 1980-03-14 | Detector for missing of neutral conductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56129871A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2686070B2 (ja) * | 1984-12-24 | 1997-12-08 | 松下電工株式会社 | 中性線欠相検出遮断器 |
| JP2686071B2 (ja) * | 1984-12-24 | 1997-12-08 | 松下電工株式会社 | 中性線欠相検出遮断器 |
| JP2686069B2 (ja) * | 1984-12-24 | 1997-12-08 | 松下電工株式会社 | 中性線欠相検出遮断器 |
| DE254297T1 (de) * | 1986-07-23 | 1991-09-05 | Wacom Co., Ltd., Ageo, Saitama, Jp | Koordinateneingabesystem. |
| DE3889182T2 (de) * | 1987-08-24 | 1994-10-13 | Wacom Co Ltd | Koordinateneingabesystem mit einem Eingabeschreibstift. |
| JP4687839B2 (ja) * | 2000-04-18 | 2011-05-25 | 株式会社安川電機 | ３相電源欠相検出回路 |
| JP6454184B2 (ja) * | 2015-03-10 | 2019-01-16 | 東芝キヤリア株式会社 | 電気機器 |
-
1980
- 1980-03-14 JP JP3313780A patent/JPS56129871A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56129871A (en) | 1981-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608058B2 (ja) | 回路遮断器用半導体トリツプ装置 | |
| US3944888A (en) | Selective tripping of two-pole ground fault interrupter | |
| JPS5952453B2 (ja) | 内部電力供給の必要条件の最少化された交流ソリツドステ−ト電力制御器 | |
| JPS63274321A (ja) | 回路しや断器 | |
| JPS6410790B2 (ja) | ||
| US3467890A (en) | Electrical circuit protection devices utilizing capacitor discharge | |
| US4045822A (en) | Ground fault interrupter apparatus | |
| US4858058A (en) | Circuit breaker including selectively operable long-time-delay tripping circuit | |
| JPH0714252B2 (ja) | 回路しゃ断器 | |
| US4359681A (en) | Alternating current power controller with DC transistor switching and an internal DC power supply | |
| KR102349343B1 (ko) | 3상 결상 및 n상 보호기능을 갖는 배전반 | |
| JPS631808B2 (ja) | ||
| JPH05103421A (ja) | 交流電源ユニツトの並列運転用接続ユニツト | |
| KR20200136250A (ko) | 외부전원으로부터 공급되는 과전압을 차단하는 전력 변환 장치 | |
| RU2677857C1 (ru) | Устройство защиты преобразовательной установки с трансформатором с 2n вторичными обмотками и 2n выпрямителями | |
| JPS6156684B2 (ja) | ||
| JPS6331418A (ja) | 回路しや断器 | |
| JP3231374B2 (ja) | 漏電遮断器 | |
| US3278804A (en) | Directional overcurrent relays | |
| SU1601687A1 (ru) | Устройство В.Г.Вохм нина дл защиты трехфазного электродвигател от неполнофазного режима работы | |
| RU2121205C1 (ru) | Автомат защиты | |
| JPH0756126Y2 (ja) | 溶接用電源装置 | |
| JPH025615Y2 (ja) | ||
| SU1403202A1 (ru) | Устройство дл защиты трехфазного электродвигател от неполнофазного режима работы В.Г.Вохм нина | |
| JPH0379935B2 (ja) |