JPS6399611A - Saw-tooth wave generating circuit - Google Patents
Saw-tooth wave generating circuitInfo
- Publication number
- JPS6399611A JPS6399611A JP24580886A JP24580886A JPS6399611A JP S6399611 A JPS6399611 A JP S6399611A JP 24580886 A JP24580886 A JP 24580886A JP 24580886 A JP24580886 A JP 24580886A JP S6399611 A JPS6399611 A JP S6399611A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- capacitor
- saw
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000007423 decrease Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001615 p wave Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周波数などの変化に対しても振幅の一定な
出力が得られるようにしたのこき゛り波発生回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a sawtooth wave generating circuit that can obtain an output with constant amplitude even when the frequency changes.
第4図に従来の、のこぎり波発生回路を示す。 FIG. 4 shows a conventional sawtooth wave generation circuit.
この第4図において、ノクルス人力は、NPN形のトラ
ンジスタlのペースに入力されトランジスタlのエミッ
タは接地され、トランジスタlのコレクタは、抵抗2を
介してコンデンサ3の一端、定電流回路17の出力、バ
ッファ回路4の入力端に接続されている。In this FIG. 4, the Noculus power is input to the pace of an NPN type transistor l, the emitter of the transistor l is grounded, the collector of the transistor l is connected to one end of the capacitor 3 via the resistor 2, and the output of the constant current circuit 17. , are connected to the input terminal of the buffer circuit 4.
コンデンサ3の片側は接地され、定電流回路170入力
端は電源に接続され、バッファ回路4の出力端は、のこ
ぎり波出力として出力端子から出力される。One side of the capacitor 3 is grounded, the input terminal of the constant current circuit 170 is connected to a power supply, and the output terminal of the buffer circuit 4 is output from the output terminal as a sawtooth wave output.
次に動作について説明する。第5図に第4図のタイミン
グチャー)k示す。この第5図(a)は/ぐルス入力波
形、第5図(b) tまのこき゛り波出力波形である。Next, the operation will be explained. FIG. 5 shows the timing chart of FIG. 4. FIG. 5(a) shows the input waveform of the pulse signal, and FIG. 5(b) shows the output waveform of the t-threaded wave.
第4図において、・ぞルス入力(第5図(a))がロー
Vベル時、トランジスタ1は、オフであり、定電流回路
17の電流は、コンデンサ3に流れ、コンデンサ3が充
電される。In FIG. 4, when the voltage input (FIG. 5(a)) is at a low V level, transistor 1 is off, the current of constant current circuit 17 flows to capacitor 3, and capacitor 3 is charged. .
次に/−Pルス入力がハイレベルになると、トランジス
タ1はオンとなり、コンデンサ3に光電された電荷は、
抵抗2とトランジスタl ’fc介し急激に放電される
。Next, when the /-P pulse input becomes high level, transistor 1 is turned on, and the photoelectric charge transferred to capacitor 3 is
It is rapidly discharged through the resistor 2 and the transistor l'fc.
抵抗2は、コンデンサ3の放電電流によりトランジスタ
1に過大電流が流れ、トランジスタ1が破壊されないよ
うにするための電流制限抵抗でおる。The resistor 2 is a current limiting resistor to prevent the transistor 1 from being destroyed due to an excessive current flowing through the transistor 1 due to the discharge current of the capacitor 3.
バッファ回路4は、外部回路による影響金なくすための
回路である。したがって、パルス入力にヨリコンデンサ
3の光放電が決定され、バッファ回路4の出力にのこぎ
り波(第5図(b))が出力される。The buffer circuit 4 is a circuit for eliminating the influence of external circuits. Therefore, the photodischarge of the capacitor 3 is determined by the pulse input, and a sawtooth wave (FIG. 5(b)) is outputted from the buffer circuit 4.
従来ののこき゛り波発生回路は以上のように構成されて
いるので、・ぞルス入力の周期が変化すると、のこぎり
波出力の振幅が変化するという問題があった。Since the conventional sawtooth wave generation circuit is configured as described above, there is a problem in that when the cycle of the sawtooth wave input changes, the amplitude of the sawtooth wave output changes.
この発明は、かかる問題点を解決するためになされたも
ので、・セルス入力の周期が変化してものこぎり波出力
の振幅が安定したのこぎり波発生回路を得ることを目的
とする。The present invention was made to solve these problems, and aims to provide a sawtooth wave generation circuit in which the amplitude of the sawtooth wave output is stable even when the cycle of the cell input changes.
〔問題点を解決するための手段〕
この発明に係るのこぎり波発生回路は、のこぎり波を検
出するピーク検出回路とピーク検出回路の出力と基準電
源回路の出力とを比較するit較増幅回路と、この比較
増幅回路の出力により、入力電圧で光電されるコンデン
サの光電々流を変化させる電流制御回路とを設けたもの
である。[Means for solving the problem] A sawtooth wave generation circuit according to the present invention includes a peak detection circuit that detects a sawtooth wave, an IT comparison amplifier circuit that compares the output of the peak detection circuit and the output of a reference power supply circuit, A current control circuit is provided which changes the photocurrent of the capacitor photoelectrically generated by the input voltage based on the output of the comparison amplifier circuit.
この発明においては、人力teルスのロー、ハイレベル
に応じてコンデンサが充放電してコンデンサの両端にの
こぎり波を発生し、こののこぎり波の振幅のピーク全ピ
ーク検出回路で検出し、その検出出力と基準電源回路の
出力とを比較増幅回路で比較して、比較増幅回路の出力
に反比例して電流制御回路の出力電流が増減し、この出
力電流でコンデンサの光電々流を変化してのこき゛り波
の振幅を安定させる。In this invention, a capacitor is charged and discharged according to the low and high levels of the human power signal, generating a sawtooth wave at both ends of the capacitor, and detecting the peak and all peaks of the amplitude of this sawtooth wave with a detection circuit, and outputting the detection output. The output current of the current control circuit increases or decreases in inverse proportion to the output of the comparison amplifier circuit, and this output current changes the photocurrent of the capacitor, creating a sawtooth wave. stabilize the amplitude.
以下、この発明ののこき゛り波発生1u路の実施例を図
について説明する。第1図はその一実施例の構成を示す
グロック図である。この第1図において、第4図と同一
部分には同一符号を付して述べる。第1図において、入
力端子T1に入力されたノeルス入力はトランジスタの
ペースに入力され、トランジスタ1のエミッタは接地さ
れ、コレクタは、抵抗2を介しコンデンサ3の一端と、
バッファ回路4の入力端と、電流制御回路8の出力端に
接続され、コンデンサ3の他端は接地される。Hereinafter, an embodiment of the sawtooth wave generation 1u path of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of one embodiment. In FIG. 1, the same parts as in FIG. 4 will be described with the same reference numerals. In FIG. 1, the noise input input to the input terminal T1 is input to the transistor pace, the emitter of the transistor 1 is grounded, and the collector is connected to one end of the capacitor 3 via the resistor 2.
It is connected to the input end of the buffer circuit 4 and the output end of the current control circuit 8, and the other end of the capacitor 3 is grounded.
バッファ回路4の出力は、のこぎり波出力として出力端
子T2に出力され、またピーク検出回路5の入力端に加
えられるようになっている。The output of the buffer circuit 4 is output as a sawtooth wave output to the output terminal T2, and is also applied to the input terminal of the peak detection circuit 5.
このピーク検出回路5の出力は比較増幅回路6に加える
ようになっており、比較増幅回路6には、基準電源回路
7の出力も入力されるようになっている。The output of the peak detection circuit 5 is applied to a comparison amplifier circuit 6, and the output of the reference power supply circuit 7 is also input to the comparison amplifier circuit 6.
このピーク検出回路5は、たとえば、第2図に示すよう
に構成されており、入力端子T3と出力端子74間には
入力抵抗9とダイオード10が直列に接続され、この出
力端子T4はコンデンサ11と抵抗12を介してアース
されている。This peak detection circuit 5 is configured, for example, as shown in FIG. and is grounded via a resistor 12.
ここで、説明を第1図に戻す。この第1図において、比
較増幅回路6はたとえば、ロー−セスフィルタと差動増
幅回路とにより構成されている。この比較増幅回路6の
出力は電流制御回路8に送出するようになっている。Here, the explanation returns to FIG. 1. In FIG. 1, the comparison amplifier circuit 6 is composed of, for example, a low-cess filter and a differential amplifier circuit. The output of this comparison amplifier circuit 6 is sent to a current control circuit 8.
電流制御回路8Viコンデンサ30充電々流を変えてコ
ンデンサ30両端に発生するのこぎp波電圧の振幅を一
定に制御するものであり、かくして、バッファ回路4−
ピーク検出回路5−比較増幅回路6−電流制御回路8−
バッファ回路4のループによりAGCルーグを構成して
いる。The current control circuit 8Vi controls the amplitude of the sawtooth p-wave voltage generated across the capacitor 30 at a constant level by changing the charging current of the capacitor 30, and thus the buffer circuit 4-
Peak detection circuit 5 - comparison amplifier circuit 6 - current control circuit 8 -
A loop of the buffer circuit 4 constitutes an AGC loop.
第3図は電流制御回路8の具体的な構成を示す回路図で
ある。この第3図において、入力端子T5には、比較増
幅回路6から出力される電流制御入力が加えられるよう
になっており、この入力端子T5はツェナーダイオード
13を介してトランジスタ16のペースに接続されてい
る。FIG. 3 is a circuit diagram showing a specific configuration of the current control circuit 8. As shown in FIG. In FIG. 3, a current control input output from a comparison amplifier circuit 6 is applied to an input terminal T5, and this input terminal T5 is connected to the pace of a transistor 16 via a Zener diode 13. ing.
このトランジスタ16のペースは抵抗14を介して電源
端子T6に接続されている。電源端子T6は抵抗15を
介してトランジスタ16のエミッタに接続されている。The terminal of this transistor 16 is connected to the power supply terminal T6 via the resistor 14. Power supply terminal T6 is connected to the emitter of transistor 16 via resistor 15.
トランジスタ16のコレクタは出力端子T7に接続され
ている。この出力端子T7id第1図のコンデンサ3の
一端に接続されるようになっている。The collector of transistor 16 is connected to output terminal T7. This output terminal T7id is connected to one end of the capacitor 3 in FIG.
ツェナーダイオード13と抵抗14は第1図のコンデン
サ3の充電時に、のこき゛り波の飽和全防止するために
、入力電圧をレベルシフトし、電流制御回路8のダイナ
ミックレンジを改善するものである。The Zener diode 13 and the resistor 14 level shift the input voltage to prevent saturation of the sawtooth wave when charging the capacitor 3 shown in FIG. 1, thereby improving the dynamic range of the current control circuit 8.
次にこの発明の動作について説明する。第5図(a)に
・ぞルス入力を第5図(b)にのこぎり波出力のタイミ
ングを示す第1図において、・セルス入力(第5図(a
) )がローレベル時、トランジスタ1はオフであり、
電流制御回路8の出力電流によりコンデンサ3が光電さ
れ、次にノぞルス入力がハイレベルになると、トランジ
スタlはオンとなり、コンデンサ3に光電された電荷は
、トランジスタ1と抵抗2を介して、急激に放電される
。Next, the operation of this invention will be explained. 5(a) shows the timing of the sawtooth wave output, and FIG. 5(b) shows the timing of the sawtooth wave output.
) ) is low level, transistor 1 is off,
The capacitor 3 is photoelectrically charged by the output current of the current control circuit 8, and then when the nozzle input becomes high level, the transistor l is turned on, and the electric charge photoelectrically transferred to the capacitor 3 is transferred through the transistor 1 and the resistor 2. Discharge occurs rapidly.
この抵抗2は、コンデンサ3の放電々流によりトランジ
スタ1が破壊されないようにするための電流制限抵抗で
ある。This resistor 2 is a current limiting resistor for preventing the transistor 1 from being destroyed by the discharge current of the capacitor 3.
バッファ回路4は、ピーク検出回路5と外部回路による
影響を防ぐ回路である。コンデンサ3に充放電されるこ
とにより、のこき゛り波が発生し、バッファ回路4を介
して、出力される(第5図(b))。The buffer circuit 4 is a circuit that prevents the influence of the peak detection circuit 5 and external circuits. By charging and discharging the capacitor 3, a sawtooth wave is generated and output via the buffer circuit 4 (FIG. 5(b)).
・々ツファ回路4の出力は、ピーク検出回路5により、
のこぎり波の振幅が検出される。・The output of the tsufa circuit 4 is output by the peak detection circuit 5,
The amplitude of the sawtooth wave is detected.
このピーク検出回路は第2図に示したとおりであり、こ
の第2図において、入力端子T3に・ぐツファ回路4の
出力の正の電圧が加わるとダイオード10がオンとなり
、抵抗9全升してコンデンサ11が光電され、また、入
力端子T3の電圧が下がるとダイオード10はオフとな
り、コンデンサ11の放電は、抵抗12により行なわれ
る。コンデンサ11の放電時定数をコンデンサ11の充
電時定数より十分大きくすると、入力のピーク値全検出
することになる。This peak detection circuit is as shown in Figure 2. In Figure 2, when the positive voltage of the output of the Gutufa circuit 4 is applied to the input terminal T3, the diode 10 is turned on, and the entire resistor 9 is turned on. When the voltage at the input terminal T3 decreases, the diode 10 is turned off and the capacitor 11 is discharged by the resistor 12. If the discharging time constant of the capacitor 11 is made sufficiently larger than the charging time constant of the capacitor 11, all peak values of the input will be detected.
このピーク検出回路5で検出された電圧は、ロー・ソス
フイルタ金含む比較増幅回路6により基準電源回路7の
出力電圧と比較増幅し、電流制御回路8に加える。この
電流制御回路8は入力電圧に反比例して出力電流が増減
する特性をもっており、この電流制御回路8を比較増幅
回路6の出力で制御してコンデンサ3に充電する電流を
変化させ、のこき′り波の振幅を安定させる。The voltage detected by this peak detection circuit 5 is compared and amplified with the output voltage of a reference power supply circuit 7 by a comparison amplifier circuit 6 including a low-sos filter metal, and is applied to a current control circuit 8. This current control circuit 8 has a characteristic that the output current increases or decreases in inverse proportion to the input voltage, and this current control circuit 8 is controlled by the output of the comparison amplifier circuit 6 to change the current charging the capacitor 3. stabilizes the amplitude of the wave.
この電流制御回路8は第3図に示したように入力端子T
5に比較増幅回路6の出力が入力として加えられ、入力
端子T5の入力電圧にツェナーダイオード13の電圧を
加え、さらに、トランジスタ16のペースとエミッタ間
の電圧を加えた電圧と電源との差の電圧を抵抗15の抵
抗値で割った値となり、出力電流は、入力電圧に反比例
する特性をもつ。This current control circuit 8 has an input terminal T as shown in FIG.
5, the output of the comparison amplifier circuit 6 is added as an input, and the difference between the voltage obtained by adding the voltage of the Zener diode 13 to the input voltage of the input terminal T5, and the voltage between the pace and emitter of the transistor 16, and the power supply. It is the value obtained by dividing the voltage by the resistance value of the resistor 15, and the output current has a characteristic that it is inversely proportional to the input voltage.
次に・(ルス周期が長くなった場合について説明する。Next, the case where the pulse period becomes longer will be explained.
最初は、電流制御回路8の出力電流は変化せず以前の状
態であるので、コンデンサ3の充電期間が長くなった分
だけのこぎり波出力の振幅は増加する。のこぎり波出力
の振幅が増加すると、ピーク検出回路5の出力も増加し
、比較増幅回路6の出力も増加する。Initially, the output current of the current control circuit 8 does not change and remains in the previous state, so the amplitude of the sawtooth wave output increases by the length of the charging period of the capacitor 3. When the amplitude of the sawtooth wave output increases, the output of the peak detection circuit 5 also increases, and the output of the comparison amplifier circuit 6 also increases.
したがって、電流制御回路8の出力電流は減少し、のこ
ぎり波出力の振幅は、基準電源回路7の出力電圧に一致
するよりに変化する。Therefore, the output current of the current control circuit 8 decreases, and the amplitude of the sawtooth wave output changes more than it matches the output voltage of the reference power supply circuit 7.
また、Aルス入力の周期が短くなった場合には、上記と
逆の動作を行ない、のこぎり波出力の振幅は、上記の場
合と同様基準電源回路7の出力電圧に一致するように変
化する。Further, when the period of the A pulse input becomes shorter, the operation opposite to the above is performed, and the amplitude of the sawtooth wave output changes to match the output voltage of the reference power supply circuit 7, as in the above case.
これにより、パルス入力の周期が変化してもAGCルー
ズによりのこぎり波の振幅は一定となる。このとき、振
幅は基準電源回路7の出力電圧により決定される。As a result, even if the period of pulse input changes, the amplitude of the sawtooth wave remains constant due to the AGC looseness. At this time, the amplitude is determined by the output voltage of the reference power supply circuit 7.
この発明は以上説明したとおり、入力電圧のレベルに応
じて充放電するコンデンサの両端に生じるのこぎり波電
圧のピーク値をピーク検出回路で検出し、このピーク検
出回路の出力と基準電源回路の出力とを比較増幅回路で
比較し、その出力に反比例して電流制御回路の出力が増
減してコンデンサの光電々流を変化させるようにしたの
で、周波数などの変化に対しても振幅の一定なのこぎり
波出力が得られる。As explained above, the present invention uses a peak detection circuit to detect the peak value of the sawtooth voltage generated across a capacitor that charges and discharges depending on the level of the input voltage, and the output of the peak detection circuit and the output of the reference power supply circuit. were compared using a comparison amplifier circuit, and the output of the current control circuit increased or decreased in inverse proportion to the output, changing the photocurrent in the capacitor, so that a sawtooth wave whose amplitude remained constant even when the frequency etc. changed. I get the output.
第1図はこの発明ののこき゛り波発生回路の一実施例の
ブロック図、第2図は、同上のこき゛り波発生回路にお
けるピーク検出回路の具体的な実施例の構成を示す回路
図、第3図は、同上のこぎり波発生回路における電流制
御回路の具体的な実施例の構成を示す回路図、第4図は
、従来ののこき゛り波発生回路の回路図、第5図は、従
来およびこの発明ののこき゛り波発生回路の・ぞルス人
力とのこぎり波出力のタイミングチャートである。
1・・・トランジスタ、2・・・抵抗、3・・・コンデ
ンサ、4・・・バッファ回路、5・・・ピーク検出回路
、6・・・比較増幅回路、7・・・基準電源回路、8・
・・電流制御回路。
なお図中、同一符号は同一または相当部分を示す。FIG. 1 is a block diagram of an embodiment of the sawtooth wave generation circuit of the present invention, FIG. 2 is a circuit diagram showing the configuration of a specific embodiment of the peak detection circuit in the above-mentioned sawtooth wave generation circuit, and FIG. , a circuit diagram showing the configuration of a specific embodiment of the current control circuit in the above sawtooth wave generation circuit, FIG. 4 is a circuit diagram of a conventional sawtooth wave generation circuit, and FIG. 5 is a circuit diagram of the conventional sawtooth wave generation circuit and the present invention. This is a timing chart of the generator circuit's human power and sawtooth wave output. DESCRIPTION OF SYMBOLS 1... Transistor, 2... Resistor, 3... Capacitor, 4... Buffer circuit, 5... Peak detection circuit, 6... Comparison amplifier circuit, 7... Reference power supply circuit, 8・
...Current control circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
端にのこぎり波を発生するコンデンサ、こののこぎり波
の振幅のピークを検出するピーク検出回路、このピーク
検出回路の出力と基準電源回路の出力とを比較する比較
増幅回路、この比較増幅回路の出力に反比例して出力電
流が増減して上記コンデンサに充電する電流を変化させ
る電流制御回路を備えてなるのこぎり波発生回路。A capacitor that generates a sawtooth wave at both ends by charging or discharging according to the level of the input pulse, a peak detection circuit that detects the peak of the amplitude of this sawtooth wave, and a connection between the output of this peak detection circuit and the output of the reference power supply circuit. A sawtooth wave generation circuit comprising a comparison amplifier circuit for comparison, and a current control circuit that increases or decreases an output current in inverse proportion to the output of the comparison amplifier circuit to change the current charging the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24580886A JPS6399611A (en) | 1986-10-15 | 1986-10-15 | Saw-tooth wave generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24580886A JPS6399611A (en) | 1986-10-15 | 1986-10-15 | Saw-tooth wave generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6399611A true JPS6399611A (en) | 1988-04-30 |
Family
ID=17139149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24580886A Pending JPS6399611A (en) | 1986-10-15 | 1986-10-15 | Saw-tooth wave generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6399611A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110289A1 (en) * | 2008-03-07 | 2009-09-11 | Ricoh Company, Ltd. | Current mode control type switching regulator |
JP2016515218A (en) * | 2013-01-24 | 2016-05-26 | フィニサー コーポレイション | Local buffer on liquid crystal on silicon chip |
-
1986
- 1986-10-15 JP JP24580886A patent/JPS6399611A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009110289A1 (en) * | 2008-03-07 | 2009-09-11 | Ricoh Company, Ltd. | Current mode control type switching regulator |
JP2009219179A (en) * | 2008-03-07 | 2009-09-24 | Ricoh Co Ltd | Current mode control type switching regulator |
US8154267B2 (en) | 2008-03-07 | 2012-04-10 | Ricoh Company, Ltd. | Current mode control type switching regulator |
JP2016515218A (en) * | 2013-01-24 | 2016-05-26 | フィニサー コーポレイション | Local buffer on liquid crystal on silicon chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5315164A (en) | Adaptive clock duty cycle controller | |
US4504793A (en) | Pulse-width modulation circuit | |
US5144645A (en) | Circuit apparatus for generating a symmetrical pulse sequence of variable frequency | |
JPS6399611A (en) | Saw-tooth wave generating circuit | |
JPH0563523A (en) | Waveform generator | |
KR0110705Y1 (en) | Waveform generator | |
KR830008560A (en) | Horizontal oscillator | |
JPS63305755A (en) | Switching power source control circuit | |
JPH0212752Y2 (en) | ||
JPH0410807A (en) | Clock signal generating circuit | |
JPH0775336B2 (en) | Optical receiver circuit | |
JP3606959B2 (en) | Pulse signal generation circuit with variable duty ratio | |
KR0180464B1 (en) | Index pulse generator | |
KR960000316Y1 (en) | Sync signal detection circuit using feed back loop | |
JPS5825571A (en) | Electronic adjusting igniter | |
KR0120585B1 (en) | Sp/lp mode detection circuit | |
JPS642541Y2 (en) | ||
SU704485A3 (en) | Inpulse generator | |
KR930000989Y1 (en) | Resetting apparatus for p.c. | |
KR900001441Y1 (en) | Automatic gain control circuit | |
SU1190497A2 (en) | Device for generating rectangular signal | |
JPH041524B2 (en) | ||
SU984010A2 (en) | Sawtooth voltage generator | |
SU978118A1 (en) | Pulse voltage stabilizer | |
JP2513285B2 (en) | Sampling pulse generation circuit |