JPS6398104A - 抵抗のトリミング方法 - Google Patents
抵抗のトリミング方法Info
- Publication number
- JPS6398104A JPS6398104A JP61244345A JP24434586A JPS6398104A JP S6398104 A JPS6398104 A JP S6398104A JP 61244345 A JP61244345 A JP 61244345A JP 24434586 A JP24434586 A JP 24434586A JP S6398104 A JPS6398104 A JP S6398104A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- value
- resistor
- trimming
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、端子間に並列に抵抗が接続された集積回路パ
ターンを基板に形成し、このパターンの抵抗を選択的に
カットして端子間の合成抵抗値を目標値へと上げていく
抵抗のトリミング方法に閏するものである。
ターンを基板に形成し、このパターンの抵抗を選択的に
カットして端子間の合成抵抗値を目標値へと上げていく
抵抗のトリミング方法に閏するものである。
［従来の技術１
１Ｃ（集積回路）化したＩＩ￥電圧発生回路に用いる薄
膜抵抗のように、高精度の抵抗値が要求される抵抗の集
積回路では、製造過程でトリミングを行っ′Ｃ抵抗値が
所望の絶間内に入るようにしている。
膜抵抗のように、高精度の抵抗値が要求される抵抗の集
積回路では、製造過程でトリミングを行っ′Ｃ抵抗値が
所望の絶間内に入るようにしている。
このような抵抗パターンの回路構成例を第４図に示す。
第４図で、抵抗Ｒ１とＲ＋ ｔ ｚ抵抗Ｒ２と抵抗１≧
２丁、・・・抵抗ＲＴ１と抵抗Ｒｕｒはそれぞれへい【
ノれつに接続されている。そして、これらの１１（列回
路は端子へＢ間に直列に接続されている。抵抗Ｒ＋ｒ”
Ｒｕｙはトリミング用の抵抗である。
２丁、・・・抵抗ＲＴ１と抵抗Ｒｕｒはそれぞれへい【
ノれつに接続されている。そして、これらの１１（列回
路は端子へＢ間に直列に接続されている。抵抗Ｒ＋ｒ”
Ｒｕｙはトリミング用の抵抗である。
トリミング工程では、抵抗Ｒ＋ｒ”−Ｒｕｔを選択的に
カットし、端子ΔＢ間の抵抗値Ｒｈｏを目標値まで上げ
ていく。
カットし、端子ΔＢ間の抵抗値Ｒｈｏを目標値まで上げ
ていく。
抵抗Ｒ１どＲＩ７の並列回路で、抵抗ＲＩＴをカットし
たときの合成抵抗値の変化量ΔＲｈｏは次のようになる
。
たときの合成抵抗値の変化量ΔＲｈｏは次のようになる
。
−２１′
ｇ、＋ｐ、工
内山１′
ト４１千ト４−Ｔ
Ｏここで、Ｒ＋ ＝Ｒｓ ’
Ｎ＋ Ｒ＋ Ｔ ＝ＲＳ −Ｎ＋ ｙＲ５Ｒ５−ト抵
抗［Ω／口Ｉ Ｎ＋ 、Ｎ＋ Ｔ ：シート数の設計値［口］ ０式では、抵抗を表わす符号ぐ抵抗値も表わす。
Ｏここで、Ｒ＋ ＝Ｒｓ ’
Ｎ＋ Ｒ＋ Ｔ ＝ＲＳ −Ｎ＋ ｙＲ５Ｒ５−ト抵
抗［Ω／口Ｉ Ｎ＋ 、Ｎ＋ Ｔ ：シート数の設計値［口］ ０式では、抵抗を表わす符号ぐ抵抗値も表わす。
０式から、変化量ΔＲ＋ｏはイ１上がりのシート抵抗値
Ｒｓに依存することがわかる。また、端子Ａ［３間に一
定電流を流１と、Ａ［３間の電圧変化もシート抵抗１ｆ
Ｉ Ｒｓに依存する。このことから、トリミングはＡ８
間の電圧変化をもとにして行う。
Ｒｓに依存することがわかる。また、端子Ａ［３間に一
定電流を流１と、Ａ［３間の電圧変化もシート抵抗１ｆ
Ｉ Ｒｓに依存する。このことから、トリミングはＡ８
間の電圧変化をもとにして行う。
［発明が解決しようとする問題点］
しかし、抵抗の集積回路の製造プロセスでは、シート抵
抗Ｒｓの値はウェハ毎やロット毎に大きくばらついてい
る。このため、抵抗パターンをカットしたときの抵抗値
の変化間が予想外の値になってしまって、トリミング不
良が多発し、歩留りの低下をＲ１＜という問題点があっ
た。
抗Ｒｓの値はウェハ毎やロット毎に大きくばらついてい
る。このため、抵抗パターンをカットしたときの抵抗値
の変化間が予想外の値になってしまって、トリミング不
良が多発し、歩留りの低下をＲ１＜という問題点があっ
た。
本発明は上述した問題点を除去するためになされたｂの
であり、トリミングの不良が少なく、歩留りが良好な抵
抗値のトリミング方法を提供することを目的とする。
であり、トリミングの不良が少なく、歩留りが良好な抵
抗値のトリミング方法を提供することを目的とする。
Ｅ問題点を解決するための手段１
本発明は、
端子間に並列に抵抗が接続された集積回路パターンを基
板に形成し、このパターンの抵抗を選択的にカットして
前記端子間の合成抵抗値を目標値へと上げていく抵抗の
トリミング方法において、今回抵抗をカットシたときの
合成抵抗値の上昇機の計算値と実測値をもとに１次回抵
抗をカットしたときの合成抵抗値の１弁ｍの計停（１０
を求めることを特徴とする抵抗のトリミング方法である
。
板に形成し、このパターンの抵抗を選択的にカットして
前記端子間の合成抵抗値を目標値へと上げていく抵抗の
トリミング方法において、今回抵抗をカットシたときの
合成抵抗値の上昇機の計算値と実測値をもとに１次回抵
抗をカットしたときの合成抵抗値の１弁ｍの計停（１０
を求めることを特徴とする抵抗のトリミング方法である
。
［実施例］
以下、図面を用いて本発明を説明する。
第１図は本発明にかかる方法を実施するための装置の構
成例を示した図である。
成例を示した図である。
第１区で、１はウェハ２が載せられたステージである。
ウェハ２には第４図のような回路が形成されたチップが
含まれている。
含まれている。
３は測定部であり、トリミング動作において端子Δ［３
間の電圧を測定することによって抵抗パターンの抵抗値
を測定する。
間の電圧を測定することによって抵抗パターンの抵抗値
を測定する。
４はプローブカードであり、ウェハ２のトリミング箇所
を定める。
を定める。
５はレーザであり、出射光をミラー６で反射してウェハ
２に照射する。
２に照射する。
７はＣＰＵであり、測定部３及びレーザ５の駆動をυ制
御と、ステージ１及びミラー６の位置決めｆｌ、Ｉ＋
１１１と、抵抗値の目標１ｆ＋への追込みを行う。
御と、ステージ１及びミラー６の位置決めｆｌ、Ｉ＋
１１１と、抵抗値の目標１ｆ＋への追込みを行う。
このような装置で、ＣＰＵ７のコントロール信号により
、レーザ５の照射光がトリミングしたい抵抗に当たるよ
うにレーザ５とステージ１を位置決めする。ここで、測
定部３で端子Ａ３間の電圧を測定しながら、レーザ光で
抵抗をカットしていき、抵抗値を目標値に追込んでいく
。このような追込みはＣＰＵ７が行い、追込みの方法が
本発明にかがる方法である。以下、本発明にかかる方法
についＣＪ２明する。
、レーザ５の照射光がトリミングしたい抵抗に当たるよ
うにレーザ５とステージ１を位置決めする。ここで、測
定部３で端子Ａ３間の電圧を測定しながら、レーザ光で
抵抗をカットしていき、抵抗値を目標値に追込んでいく
。このような追込みはＣＰＵ７が行い、追込みの方法が
本発明にかがる方法である。以下、本発明にかかる方法
についＣＪ２明する。
第２図は本発明にかかる抵抗のトリミング方法の一実施
例のフローチｔシート、第３図は第２図の）【］−ブ１
？−トの処理を実現するための手段を示した図である。
例のフローチｔシート、第３図は第２図の）【］−ブ１
？−トの処理を実現するための手段を示した図である。
第３図で第２図と同一・のちのは同一符号を付ける。
７１・−８９はＣＰＬＪ７内に設（Ｊられている。
まず、カウンタ７１のカウント■とカウンタ７２のカウ
ントＪが１にセットされる。
ントＪが１にセットされる。
次に、抵抗パターンをカットする前の端子Ａ１３間の電
圧を測定部３で測定する。測定電圧Ｖはメ七り７３に格
納される。
圧を測定部３で測定する。測定電圧Ｖはメ七り７３に格
納される。
その後、減ＤＺ７４により、トリミングの目１票電／１
ｆＶＮｏｒ＋と測定％１ＪＩＶ（７）差ΔＶ＝ＶＮＯＭ
−■を求め、メモリ７５に格納する。目標電圧ＶＮｏ
１はメ七り７６に格納されでいる。
ｆＶＮｏｒ＋と測定％１ＪＩＶ（７）差ΔＶ＝ＶＮＯＭ
−■を求め、メモリ７５に格納する。目標電圧ＶＮｏ
１はメ七り７６に格納されでいる。
ここＣ１比較器７７により、３番目の抵抗タブをカット
したときの端子ＡＢ間電圧の変化間の計痺値ΔＶＪとΔ
Ｖの大きさを比較する。これはフローチャートの判断×
１である。計Ｏ１ａΔＶ、ｒはメ七り７８に格納されて
いる。
したときの端子ＡＢ間電圧の変化間の計痺値ΔＶＪとΔ
Ｖの大きさを比較する。これはフローチャートの判断×
１である。計Ｏ１ａΔＶ、ｒはメ七り７８に格納されて
いる。
判断×１がＮＯＩ易合は、カウンタ７２のカウントを１
１どけカウントアツプする。
１どけカウントアツプする。
判断×１がＹＥＳの場合は、レー量ア５を駆動して５番
目の抵抗タブをカットする。その後、測定部３により、
カット後の端子ΔＢ間の電圧を測定する。測定電圧Ｖｃ
はメモリ７９に格納する。
目の抵抗タブをカットする。その後、測定部３により、
カット後の端子ΔＢ間の電圧を測定する。測定電圧Ｖｃ
はメモリ７９に格納する。
次に、滅→器８０により、測定電圧■とＶＣの差ΔＶ（
：・＝Ｖ−Ｖｃを求め、メ上り８１に格納する。
：・＝Ｖ−Ｖｃを求め、メ上り８１に格納する。
ここで、演口器８２により、次式から新たなΔＶＪを求
め、メ［す７８の内容をこの新たなΔ■Ｊに更新する。
め、メ［す７８の内容をこの新たなΔ■Ｊに更新する。
ここで、ａとｂはアダプティブ係数で、ａ ＋ ｂ＝１
である。アダプティブ係数ａ、ｂは新たなΔＶＪに対し
て今回のΔＶＪとΔＶＣを反映させる割合を示したちの
で、例えばΔＶＣを２０％反映させたい場合はａ・−０
，８，ｂ＝０．２に設定する。抵抗値の１〜リミングで
は、抵抗値が目標値を越えてしまうと抵抗値を丁ζげる
ことができない。
である。アダプティブ係数ａ、ｂは新たなΔＶＪに対し
て今回のΔＶＪとΔＶＣを反映させる割合を示したちの
で、例えばΔＶＣを２０％反映させたい場合はａ・−０
，８，ｂ＝０．２に設定する。抵抗値の１〜リミングで
は、抵抗値が目標値を越えてしまうと抵抗値を丁ζげる
ことができない。
このため、トリミングした抵抗値が目標値を越えないよ
うに安全率をとるために係数αが設けられた。αＧ、１
例えば１．１に設定される。これらの係ｔ１１ａ、ｂ、
ａｊよそれぞれメ［す８３，８４．８５に格納されてい
る。
うに安全率をとるために係数αが設けられた。αＧ、１
例えば１．１に設定される。これらの係ｔ１１ａ、ｂ、
ａｊよそれぞれメ［す８３，８４．８５に格納されてい
る。
次に、カウンタ７２のカウントＪを１だけアップした後
、比較器８６によりＪとＮの大きさを比較する。ここで
、Ｎは１ブーツブ内における抵抗タブの個数であり、メ
モリ８７に格納されている。
、比較器８６によりＪとＮの大きさを比較する。ここで
、Ｎは１ブーツブ内における抵抗タブの個数であり、メ
モリ８７に格納されている。
この比較はフローチャートの判断×２である。
判断×２がＮＯの場合は再びステップへ１へ戻る。
判断×２がＹＥＳの場合は、カウンタ７１のカウントＩ
を１だけカウントアツプした後、比較器８８により■と
Ｍの大きさを比較する。ここひ、Ｍは１ウエハ内にある
チップ数で、メモリ８つに格納されている。この比較は
フローチャートの判断×３である。
を１だけカウントアツプした後、比較器８８により■と
Ｍの大きさを比較する。ここひ、Ｍは１ウエハ内にある
チップ数で、メモリ８つに格納されている。この比較は
フローチャートの判断×３である。
判断×３がＮｏの場合は、再びステップＡ２へ戻る。
判断×３がＹＥＳの場合は１−リミングを終了する。
このようにして抵抗値を目標値へと追込んでいく。
［効果］
本発明によれば、抵抗のタブをカットしたときの抵抗の
変化性を随時測定し、測定値を次回以降の抵抗のタブの
カッ１−に反映さけていくため、トリミング不良が少な
くなり、歩留りを向上できるという効果が４ｒｉられる
。
変化性を随時測定し、測定値を次回以降の抵抗のタブの
カッ１−に反映さけていくため、トリミング不良が少な
くなり、歩留りを向上できるという効果が４ｒｉられる
。
第１図は本発明にかかる方法を実施するための装置の構
成例を示した図、第２図は本発明にかかる抵抗のトリミ
ング方法の一実施例のフローチャート、第３図は第２図
のフローチャートの処理を実現するための手段を示した
図、第４図はＩＣ化された抵抗パターンの回路の一例を
示した図である。 １・・・ステージ、２・・・ウェハ、３・・・測定部、
４・・・プローブカード、５・・・レーク゛、６・・・
ミラー、７・・・ＣＰＵ、１でＩ、Ｒ＋Ｔ〜ＲπＴ・・
・抵抗、Δ、Ｂ・・・端子。 第１図 第４図
成例を示した図、第２図は本発明にかかる抵抗のトリミ
ング方法の一実施例のフローチャート、第３図は第２図
のフローチャートの処理を実現するための手段を示した
図、第４図はＩＣ化された抵抗パターンの回路の一例を
示した図である。 １・・・ステージ、２・・・ウェハ、３・・・測定部、
４・・・プローブカード、５・・・レーク゛、６・・・
ミラー、７・・・ＣＰＵ、１でＩ、Ｒ＋Ｔ〜ＲπＴ・・
・抵抗、Δ、Ｂ・・・端子。 第１図 第４図
Claims (1)
- 端子間に並列に抵抗が接続された集積回路パターンを基
板に形成し、このパターンの抵抗を選択的にカットして
前記端子間の合成抵抗値を目標値へと上げていく抵抗の
トリミング方法において、今回抵抗をカットしたときの
合成抵抗値の上昇量の計算値と実測値をもとに、次回抵
抗をカットしたときの合成抵抗値の上昇量の計算値を求
めることを特徴とする抵抗のトリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244345A JPS6398104A (ja) | 1986-10-15 | 1986-10-15 | 抵抗のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61244345A JPS6398104A (ja) | 1986-10-15 | 1986-10-15 | 抵抗のトリミング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6398104A true JPS6398104A (ja) | 1988-04-28 |
Family
ID=17117319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61244345A Pending JPS6398104A (ja) | 1986-10-15 | 1986-10-15 | 抵抗のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398104A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160101A (ja) * | 1984-01-30 | 1985-08-21 | 横河電機株式会社 | 抵抗およびその製造方法 |
| JPS618965A (ja) * | 1984-06-22 | 1986-01-16 | Nec Kansai Ltd | 半導体装置の製造方法 |
-
1986
- 1986-10-15 JP JP61244345A patent/JPS6398104A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160101A (ja) * | 1984-01-30 | 1985-08-21 | 横河電機株式会社 | 抵抗およびその製造方法 |
| JPS618965A (ja) * | 1984-06-22 | 1986-01-16 | Nec Kansai Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347479A (en) | Test methods and structures for semiconductor integrated circuits for electrically determining certain tolerances during the photolithographic steps | |
| JPS6398104A (ja) | 抵抗のトリミング方法 | |
| US2945180A (en) | Shunts for printed circuit meters | |
| Allen et al. | A new test structure for the electrical measurement of the width of short features with arbitrarily wide voltage taps | |
| JPH02162789A (ja) | 直接描画方法 | |
| KR20020008859A (ko) | 광학적 방법을 이용한 금속막 두께 측정 장치 및 그를이용한 금속막 두께 측정 방법 | |
| JP2955025B2 (ja) | 多層膜の膜厚測定方法 | |
| JP3372685B2 (ja) | 半導体露光装置 | |
| JPH07307370A (ja) | 多結晶薄膜の配向性測定方法及び配向性測定装置 | |
| JPH02298095A (ja) | 直接描画装置における基板表面計測方法 | |
| JPH0193193A (ja) | 印刷抵抗体の抵抗値調整方法 | |
| JP2888245B2 (ja) | マスクプレートの検査方法および検査装置 | |
| JPS60160101A (ja) | 抵抗およびその製造方法 | |
| Glang et al. | Tolerance limitations of etched film resistors | |
| TW494512B (en) | In-situ post-develop inspection performing in polysilicon etch platform system | |
| JPH0393260A (ja) | 厚膜回路直接描画方法 | |
| JP2972465B2 (ja) | 半導体基板素子の金属配線劣化検出方法 | |
| JPH0472711A (ja) | 露光条件設定方法およびその装置 | |
| JPS61113215A (ja) | 抵抗体のトリミング方法 | |
| JPS6130007A (ja) | 抵抗体のトリミング方法 | |
| JPH03214602A (ja) | 電子回路部品の製造方法 | |
| JPH0482062B2 (ja) | ||
| JPS634922B2 (ja) | ||
| JPS60219703A (ja) | 梯子形抵抗体パタ−ン | |
| Baxter | Modified thin film processing sequence |