JPS6392928A - Color liquid crystal display using active double matrix - Google Patents
Color liquid crystal display using active double matrixInfo
- Publication number
- JPS6392928A JPS6392928A JP61238354A JP23835486A JPS6392928A JP S6392928 A JPS6392928 A JP S6392928A JP 61238354 A JP61238354 A JP 61238354A JP 23835486 A JP23835486 A JP 23835486A JP S6392928 A JPS6392928 A JP S6392928A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- line
- lines
- pair
- image input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 64
- 239000011159 matrix material Substances 0.000 title claims abstract description 22
- 238000005070 sampling Methods 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 15
- 239000010409 thin film Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- FSLGCYNKXXIWGJ-UHFFFAOYSA-N silicon(1+) Chemical compound [Si+] FSLGCYNKXXIWGJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、薄膜トランジスタ(以下、TPTと略す)や
ダイオードリング等の能動素子を用いて液晶を駆動する
、いわゆるアクティブマトリクスカラー液晶表示装置に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a so-called active matrix color liquid crystal display device that drives liquid crystal using active elements such as thin film transistors (hereinafter abbreviated as TPT) and diode rings. .
従来の技術
ここでは、TPTの3端子の能動素子を用いて説明する
。従来のTPTの能動素子を用いた液晶を駆動させるだ
めのアクティブマトリクスカラー液晶表示装置は、第5
図のような構成をしている。2. Description of the Related Art Here, a description will be given using a three-terminal active element of TPT. The active matrix color liquid crystal display device that uses conventional TPT active elements to drive the liquid crystal is the fifth type.
It has the configuration shown in the figure.
ある特定のデータ線6について、セルはPi、〜Pio
まで縦にm個配列されており、走査信号線であるゲート
信号線(以下ゲート線と略す)7により、TPT4をO
Nさせて、データ線6から液晶画素8に表示内容を書き
込み、次にTPT4をOFFさせて、次に選択されるま
で書き込んだデータを保持する。今TFT4に、時定数
が数n5ecのポリシリコンを用いて、260本程鹿の
走査線を利用したテレビ画面の表示を考えると、1走査
線の選択時間で、は、約63.6μ860 、フィール
ド周期は16.7 m5ecとなる。つまり、1走査線
上にn個の液晶画素が並んでいる場合、各画素は、1走
食期間のうちの52.7μsea/nでデータが書き込
まれ、16.7 m515c間データを保持することと
なる。この走査方式は、画像入力信号1を順次シフトレ
ジスタ2からの選択により、スイッチングトランジスタ
3を介して各セルのTPT4を駆動する点順次駆動方法
である(特開昭58−158691号公報)。そして、
複数のカラー画像入力信号に対応する赤(R)、緑(G
)、青CB)の3色のカラーセルは、第5図のように配
置されている。For a particular data line 6, the cells are Pi, ~Pio
The TPT4 is connected to
N, the display content is written from the data line 6 to the liquid crystal pixel 8, and then the TPT 4 is turned off and the written data is held until the next selection. Now, if we consider a TV screen display using about 260 scanning lines using polysilicon with a time constant of several n5ec for TFT4, the selection time of one scanning line is approximately 63.6μ860, field The period is 16.7 m5ec. In other words, when n liquid crystal pixels are lined up on one scanning line, data is written to each pixel in 52.7 μsea/n of one scanning period, and the data is retained for 16.7 m515c. Become. This scanning method is a point-sequential driving method in which the image input signal 1 is sequentially selected from the shift register 2 to drive the TPT 4 of each cell via the switching transistor 3 (Japanese Unexamined Patent Publication No. 158691/1982). and,
Red (R), green (G) corresponding to multiple color image input signals
), blue CB) are arranged as shown in FIG.
従来の構成によると、フィールド内走査線数の2倍の表
示ラインの画像(以下高画質画像と略す)を再生したい
場合、画像入力信号1のサンプリング数を2倍にして、
画像入力信号1を第6図のようにサンプリングする。According to the conventional configuration, when it is desired to reproduce an image with twice the number of display lines as the number of scanning lines in a field (hereinafter referred to as a high-quality image), the number of samplings of the image input signal 1 is doubled,
Image input signal 1 is sampled as shown in FIG.
次にこのサンプリングされたデータを送り出し、2本の
走査線に対応するマトリクス中の上下1対の液晶画素を
選択するためには、1本のデータ線に対し、ゲート線2
本を使用する。このゲート線は上から下へ順に選択され
るので、第5図のデータ線6が共通であるR1−1とG
+−+の1組の液晶画素に画像入力信号を書き込むため
には、ゲート線G、に接続するセルに書き込む画像入力
信号と、ゲート線G2に接続するセルに書き込む画像入
力信号を別々にラインメモリ5に保持し、上下1対の液
晶画素への画像入力信号を片方ずつメモリから取り出し
て、各データ線から各液晶画素へ送シ出していた。そし
て点順次駆動方式で表示するには、1走食期間内で2本
のゲート線を選択するために、液晶画素に印加する時間
は、前期選択時間T、の場合の半分の31.8μB 6
0/n以内で行なっている。Next, in order to send out this sampled data and select a pair of upper and lower liquid crystal pixels in the matrix corresponding to two scanning lines, it is necessary to send two gate lines for each data line.
Use books. Since the gate lines are selected in order from top to bottom, data line 6 in FIG. 5 is common to R1-1 and G.
In order to write an image input signal to one set of liquid crystal pixels +-+, the image input signal to be written to the cell connected to the gate line G, and the image input signal written to the cell connected to the gate line G2 are separated into lines. Image input signals to a pair of upper and lower liquid crystal pixels are stored in the memory 5, and are taken out from the memory one by one and sent to each liquid crystal pixel from each data line. In order to select two gate lines within one scanning period for display using the dot sequential driving method, the time applied to the liquid crystal pixels is 31.8 μB, which is half of the previous selection time T.
This is done within 0/n.
発明が解決しようとする問題点
このような従来の構成では、上記の高画質画像再生の際
、サンプリングされた画像入力信号を用いて、点順次駆
動を行ない、上下1対の液晶画素を指定するには、マト
リクス構成が1本のデータ線に対して上下2本のゲート
線が対応する構成のために、第6図のように、サンプリ
ングされたRとGとBの画像入力信号を、そのまま同時
刻に第5図に対応する液晶画素R1−1! G1−11
0+−21L−+ +・・・・・・に印加することがで
きず、ゲート線G、とゲート線G2のそれぞれのゲート
線に対応する第6図のOdとEvの2種類のラインメモ
リに記憶し、1走食期間にサンプリングされた全ての画
像入力信号をラインメモリに記憶した後で、各々のゲー
ト線を選択して、順にラインメモリから取9出して表示
しなければならない問題があった。またラインメモリに
画像入力信号が書き込まれる時間t、とラインメモリか
ら読み出され、液晶画素に書き込まれる時間t2がずれ
ているために、ラインメモリの容量は、入力の水平雑食
信号2本分が必要であった。Problems to be Solved by the Invention In such a conventional configuration, when reproducing the above-mentioned high-quality image, a sampled image input signal is used to perform point-sequential driving to specify a pair of upper and lower liquid crystal pixels. Because the matrix configuration is such that two upper and lower gate lines correspond to one data line, the sampled R, G, and B image input signals are directly input as shown in Figure 6. At the same time, liquid crystal pixel R1-1 corresponding to FIG. 5! G1-11
0+-21L-+ +... cannot be applied to the two types of line memories Od and Ev in FIG. 6 corresponding to the gate lines G and G2, respectively. There is a problem in that after all image input signals sampled during one running period have been stored in the line memory, each gate line must be selected and sequentially retrieved from the line memory and displayed. Ta. Also, because the time t when the image input signal is written into the line memory and the time t2 when it is read out from the line memory and written to the liquid crystal pixel are different, the capacity of the line memory is limited to two input horizontal omnivorous signals. It was necessary.
本発明はこのような問題点を解決するもので、画像入力
信号をラインメモリに記憶する必要なく、点順次駆動が
行なえるようにすることを目的とするものである。The present invention is intended to solve these problems, and aims to enable point-sequential driving without the need to store image input signals in a line memory.
問題点を解決するための手段
そして上記問題を解決するだめの本発明の技術的な手段
は、1走査期間中の1つのサンプリング信号に対応する
マトリクス中の上下1対の液晶画素と、この1対の液晶
画素のうち上の液晶画素に対応した奇数データ線と、上
記1対の液晶画素のうち下の液晶画素に対応した偶数デ
ータ線と、上記上下1対の液晶画素の走査信号線を共通
化したゲート線とによる二重マトリクス構成を有し、シ
フトレジスタの各出力に対しスイッチング動作を行なう
トランジスタにより、画像入力信号を上記奇数データ線
と、偶数データ線を用いて、上記1対の液晶画素に同時
に印加するものである。Means for solving the problems and the technical means of the present invention for solving the above problems are as follows: A pair of upper and lower liquid crystal pixels in a matrix corresponding to one sampling signal during one scanning period; An odd data line corresponding to the upper liquid crystal pixel of the pair of liquid crystal pixels, an even data line corresponding to the lower liquid crystal pixel of the pair of liquid crystal pixels, and a scanning signal line of the upper and lower pair of liquid crystal pixels. It has a double matrix configuration with a common gate line, and a transistor that performs a switching operation for each output of the shift register transfers the image input signal to the above pair using the odd data line and the even data line. The voltage is applied to the liquid crystal pixels at the same time.
作用
この構成により、1本の走査線上の画像入力信号を、奇
数データ線用と、偶数データ線用の2種類の信号に分け
て、前述のシフトレジスタの出力を用いることによって
、奇数データ線に対応する画像入力信号と、偶数データ
線に対応する画像入力信号を同時にサンプリングできる
ので、画像入力信号をラインメモリに記憶する必要す<
シて、点順次駆動を行なうことが可能である。Effect With this configuration, the image input signal on one scanning line is divided into two types of signals, one for the odd data line and the other for the even data line, and by using the output of the shift register described above, Since the corresponding image input signal and the image input signal corresponding to the even data line can be sampled simultaneously, there is no need to store the image input signal in the line memory.
In this way, point-sequential driving is possible.
さらに、本発明により、上記上下1対の液晶画素に対応
するゲート線は、従来の場合の2本を、1本として共有
しているために、装置全体のゲート線総数は従来の半分
で済み、従ってゲート線選択時間を増加させることがで
きて、液晶画素の充電率も上昇することとなる。Furthermore, according to the present invention, the gate lines corresponding to the pair of upper and lower liquid crystal pixels are shared as one gate line instead of two in the conventional case, so the total number of gate lines in the entire device can be reduced to half of the conventional one. Therefore, the gate line selection time can be increased, and the charging rate of the liquid crystal pixels can also be increased.
実施例 以下本発明の一実施例を説明する。Example An embodiment of the present invention will be described below.
第1図はアクティブ二重マトリクスカラー液晶表示装置
のパネル構成図でちり、9は画像人力信号、10は液晶
画素、11は奇数データ線、12は偶数データ線、13
はゲート線、14は奇数データ線11と偶数データ線1
2をドライブするドライバー、15はゲート線13を上
から下まで順に選択するゲート線選択回路である。この
ノくネルは、奇数データ線11と偶数データ線12及び
ゲート線13により二重マトリクス構成になっている。Figure 1 is a panel configuration diagram of an active dual matrix color liquid crystal display device, where 9 is an image input signal, 10 is a liquid crystal pixel, 11 is an odd data line, 12 is an even data line, and 13 is a panel configuration diagram of an active dual matrix color liquid crystal display device.
is the gate line, 14 is the odd data line 11 and the even data line 1
A driver 15 drives the gate line 13, and a gate line selection circuit 15 sequentially selects the gate lines 13 from top to bottom. This channel has a double matrix configuration with odd data lines 11, even data lines 12, and gate lines 13.
この表示装置の駆動回路を示しだものが第2図である。FIG. 2 shows the drive circuit of this display device.
この例ではTFTl6に時定数が数n5ecのポリシリ
コンを用い、カラーセルの配置は第5図に対応した位置
に配置し、各画素は点順次駆動するものとする。In this example, it is assumed that polysilicon with a time constant of several n5ec is used for the TFT 16, the color cells are arranged at positions corresponding to FIG. 5, and each pixel is driven dot-sequentially.
動作原理は、1水平同期期間内の表示に使用する画像信
号期間を、上記液晶表示装置の横方向の液晶画素数n(
nは数百個以上)で分割した周期を持つ信号をクロック
とし、水平同期信号19を入力とするシフトレジスタ1
7の各出力に対し、スイッチング動作を行なうスイッチ
ングトランジスタ1日によって各液晶画素に対応した画
像入力信号9のサンプリングを行なう。第3図のように
、上下1対の液晶画素に対応するようにサンプリングさ
れたOdとEvのデータは、第2図の走査信号線である
ゲート線13を選択することにより、TFTl 6をO
Nさせて、奇数データ線11と偶数データ線12を用い
て、ゲート線13に臨接しているR1−4と01−1の
両方の液晶画素に一度に書き込まれる。前記のように上
下1対の液晶画素に対してサンプリングデータを1度に
書き込めるので走査線を260本程度利用したテレビ画
面を、前述の2倍の表示ラインの高画質画像に再生する
際には、各データ線を選択することのできる時間は、5
2.7 μS5C/nであり、従来の方法の31.8μ
sea/nに比べて約1.7倍となり、1つの液晶画素
を選択することのできる時間が増し、より充電率が上が
った状態で使用することができる。The operating principle is that the image signal period used for display within one horizontal synchronization period is determined by the number n of liquid crystal pixels in the horizontal direction of the liquid crystal display device (
A shift register 1 whose clock is a signal with a period divided by n = several hundred or more) and which receives a horizontal synchronization signal 19 as an input.
For each output of 7, the image input signal 9 corresponding to each liquid crystal pixel is sampled by a switching transistor that performs a switching operation. As shown in FIG. 3, the Od and Ev data sampled to correspond to a pair of upper and lower liquid crystal pixels can be transmitted to the TFTl 6 by selecting the gate line 13, which is the scanning signal line in FIG.
N, the data is written to both liquid crystal pixels R1-4 and 01-1 adjacent to the gate line 13 at once using the odd data line 11 and the even data line 12. As mentioned above, sampling data can be written to a pair of upper and lower liquid crystal pixels at once, so when reproducing a TV screen that uses about 260 scanning lines into a high-quality image with twice as many display lines as mentioned above, , the time during which each data line can be selected is 5
2.7μS5C/n, compared to 31.8μ of the conventional method.
This is approximately 1.7 times that of sea/n, which increases the time during which one liquid crystal pixel can be selected, and allows use with a higher charging rate.
さらに、奇数データ線11と偶数データ線12をドライ
ブするシフトレジスタ17とスイッチングトランジスタ
18から成るドライバー回路を、液晶表示部分の上下に
配することにより、結線も容易である。Further, by arranging driver circuits consisting of a shift register 17 and a switching transistor 18 for driving the odd data lines 11 and even data lines 12 above and below the liquid crystal display portion, wiring is easy.
次に他の実施例について第4図により説明する。Next, another embodiment will be explained with reference to FIG.
この実施例では、TFTl6に時定数が数μsecのア
モルファスシリコンを用いている。このTPT160時
定数の問題より、上記表示装置の能動素子の駆動方式に
線順次駆動方式を採用する。この第4図の駆動回路は、
第2図に加えて、2oのコンデンサが入っている。第4
図の動作原理は以下のとおりである。前記実施例のよう
に画像入力信号9をシフトレジスタ17とスイッチング
トランジスタ18を用いてサンプリングされたデータは
、一時バ、、ファメモリであるコンデンサ20に蓄えら
れる。1本の走査線上の全ての画像入力信号がサンプリ
ングされた後、ゲート線13を選択することにより、各
セルの’ry’ri 6が全てON状態となり、奇数デ
ータ線11と偶数データ線12を用いて、ゲート線13
に臨接している全ての液晶画素1oを同時に印加するこ
とができる。In this embodiment, amorphous silicon having a time constant of several μsec is used for the TFT 16. Due to the problem of the TPT160 time constant, a line-sequential drive method is adopted as a drive method for the active elements of the display device. The drive circuit in Fig. 4 is
In addition to Figure 2, a 2o capacitor is included. Fourth
The operating principle of the diagram is as follows. As in the previous embodiment, the data sampled from the image input signal 9 using the shift register 17 and the switching transistor 18 is temporarily stored in the capacitor 20, which is a buffer memory. After all the image input signals on one scanning line are sampled, by selecting the gate line 13, all 'ry'ri 6 of each cell are turned ON, and the odd data line 11 and the even data line 12 are turned on. Using gate line 13
It is possible to simultaneously apply the voltage to all liquid crystal pixels 1o adjacent to the same.
このゲート線の出力選択時間は、1本の走査線の表示に
使用する画像入力信号のサンプリング終了後、次の走査
線のサンプリングが始まるまでの帰線時間(第3図にお
けるT3)の約10.8μsecである。ここで、アモ
ルファスシリコンがON状態での等価抵抗値の最小値が
1MΩ、液晶画素1oの等価容量を1 pFとして、時
定数を1μ$θCと設定している。つまり時定数1μs
ecの液晶画素にデータを書き込むためには、各ゲート
線の選択時間が10μ5e50程度あれば十分である。The output selection time of this gate line is approximately 10 times the retrace time (T3 in Fig. 3) from the end of sampling of the image input signal used to display one scanning line to the start of sampling of the next scanning line. .8 μsec. Here, the minimum value of the equivalent resistance value when the amorphous silicon is in the ON state is 1 MΩ, the equivalent capacitance of the liquid crystal pixel 1o is 1 pF, and the time constant is set to 1 μ$θC. In other words, the time constant is 1μs
In order to write data to the ec liquid crystal pixels, it is sufficient if the selection time of each gate line is about 10μ5e50.
しかし、従来の構成で線順次駆動を行おうとすれば、第
6図における帰線時間T、中に、2本のゲート線を選択
せねばならないので、1本のゲート線選択時間は、T、
/2の5.4μsec Lかなく、上記のアモルファス
シリコンのON 抵抗(i カ2〜3MΩである場合、
時定数が大きくなり、十分液晶画素を充電することがで
きない。However, if line sequential driving is to be performed with the conventional configuration, two gate lines must be selected during the retrace time T in FIG. 6, so the selection time for one gate line is T,
/2 of 5.4 μsec L, and the ON resistance of the above amorphous silicon (i) is 2 to 3 MΩ,
The time constant becomes large and the liquid crystal pixels cannot be sufficiently charged.
従って、本実施例では、線順次駆動においても帰線時間
までデータを保持するバッファメモリであるコンデンサ
20を加えるだけで、液晶画素10の画像データを十分
表示することが可能である。Therefore, in this embodiment, even in line-sequential driving, it is possible to sufficiently display the image data of the liquid crystal pixels 10 by simply adding the capacitor 20, which is a buffer memory that holds data until the retrace time.
発明の効果
以上述べてきたように、本発明によれば、カラー画像入
力信号を用いて高画質画像を再生する際に、マトリクス
上の上下1対の液晶画素を指定するデータ線を2種類持
ち、ゲート線を共通化した二重マトリクス構成を採るこ
とによシ、ラインメモリ回路を軽減し、各データ線のド
ライバー回路を上下に分離することにより、カラー液晶
表示装置のドライバー回路を簡単化するだけでなく、ゲ
ート線を選択する時間が増加したことにより、液晶画素
の充電率を上昇させ、より鮮明な高画質画像が再現でき
るという効果が得られる。Effects of the Invention As described above, according to the present invention, when reproducing a high-quality image using a color image input signal, two types of data lines are provided for specifying a pair of upper and lower liquid crystal pixels on a matrix. By adopting a double matrix configuration with a common gate line, the number of line memory circuits is reduced, and by separating the driver circuits for each data line into upper and lower sections, the driver circuit for color liquid crystal display devices is simplified. In addition, since the time for selecting the gate line is increased, the charging rate of the liquid crystal pixels is increased, and a clearer, high-quality image can be reproduced.
第1図は本発明のアクティブ二重マトリクスカラー液晶
表示装置のパネル構成図、第2図は本発明の一実施例の
液晶画素を点順次駆動するだめの液晶表示装置の駆動回
路の回路図、第3図はその動作説明図、第4図は本発明
の他の実施例の線順次駆動するだめの駆動回路の回路図
、第5図は従来の方式におけるアクティブマトリクスカ
ラー液晶表示装置の駆動回路の回路図、第6図はその動
作説明図である。
9・・・・・・画像入力信号、1o・・・・・・液晶画
素、11・・・・・・奇数データ線、12・・・・・・
偶数データ線、13・・・・・・ゲート線、14・・・
・・・ドライバー、17・・・・・・シフトレジスタ、
18・・・・・・スイッチングトランジスタ。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名?
−一 画イ象入 かイ1 号
10−液晶画素
n−’j−歎チーダ綿
12− 偶数データ線
13− ゲート線
14− ドライバー
第1図
第2図
第3図
Br−z Eh−s
第 4 図
第 5 図
第6図
g7−z f3r−3
7′了°才匝ル一一FIG. 1 is a panel configuration diagram of an active dual matrix color liquid crystal display device of the present invention, and FIG. 2 is a circuit diagram of a driving circuit of a liquid crystal display device for dot-sequential driving of liquid crystal pixels according to an embodiment of the present invention. FIG. 3 is an explanatory diagram of its operation, FIG. 4 is a circuit diagram of a drive circuit for line-sequential driving according to another embodiment of the present invention, and FIG. 5 is a drive circuit of a conventional active matrix color liquid crystal display device. The circuit diagram of FIG. 6 is an explanatory diagram of its operation. 9... Image input signal, 1o... Liquid crystal pixel, 11... Odd data line, 12...
Even data line, 13... Gate line, 14...
...Driver, 17...Shift register,
18...Switching transistor. Name of agent: Patent attorney Toshio Nakao and one other person?
-1 Pixel inlay 1 No. 10 - Liquid crystal pixel n-'j - 12 - Even data line 13 - Gate line 14 - Driver Figure 1 Figure 2 Figure 3 Br-z Eh-s No. 4 Figure 5 Figure 6 g7-z f3r-3
Claims (3)
用い、かつ1走査期間中の1つのサンプリング信号に対
応するマトリクス中の上下1対の液晶画素と、この1対
の液晶画素のうち上の液晶画素に対応した奇数データ線
と、上記1対の液晶画素のうち下の液晶画素に対応した
偶数データ線と、上記上下1対の液晶画素の走査信号線
を共通化したゲート線とによる二重マトリクス構成を有
し、上記画像入力信号のフィールド内走査線数の2倍の
表示ラインの画像を再生することを特徴とするアクティ
ブ二重マトリクスカラー液晶表示装置。(1) A plurality of color image input signals are used as image input signals, and a pair of upper and lower liquid crystal pixels in a matrix corresponding to one sampling signal during one scanning period, and an upper A gate line consisting of an odd data line corresponding to the liquid crystal pixel, an even data line corresponding to the lower liquid crystal pixel of the pair of liquid crystal pixels, and a gate line that shares the scanning signal line of the upper and lower pair of liquid crystal pixels. An active double matrix color liquid crystal display device having a double matrix configuration and reproducing an image of twice the number of display lines in a field of the image input signal.
表示に使用する画像信号期間を横方向の液晶画素数で分
割した周期を持つ信号をクロックとするシフトレジスタ
と、このシフトレジスタの各出力に対しスイッチング動
作を行なうトランジスタとにより、画像入力信号を奇数
データ線と偶数データ線を用いて、上下1対の液晶画素
に同時に印加することを特徴とする特許請求の範囲第1
項記載のアクティブ二重マトリクスカラー液晶表示装置
。(2) A shift register which receives a horizontal synchronization signal as an input and whose clock is a signal having a period obtained by dividing the image signal period used for display by the number of horizontal liquid crystal pixels within one horizontal synchronization period, and each of this shift register. Claim 1, characterized in that an image input signal is simultaneously applied to a pair of upper and lower liquid crystal pixels using an odd-numbered data line and an even-numbered data line by a transistor that performs a switching operation on the output.
The active dual matrix color liquid crystal display device described in Section 1.
フトレジスタとトランジスタより成るドライバー回路を
表示部分の上部と下部に分離して配置したことを特徴と
する特許請求の範囲第2項記載のアクティブ二重マトリ
クスカラー液晶表示装置。(3) The active device according to claim 2, characterized in that a driver circuit consisting of a shift register and a transistor for driving odd-numbered data lines and even-numbered data lines is arranged separately in the upper and lower parts of the display part. Dual matrix color liquid crystal display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238354A JPS6392928A (en) | 1986-10-07 | 1986-10-07 | Color liquid crystal display using active double matrix |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61238354A JPS6392928A (en) | 1986-10-07 | 1986-10-07 | Color liquid crystal display using active double matrix |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6392928A true JPS6392928A (en) | 1988-04-23 |
Family
ID=17028946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61238354A Pending JPS6392928A (en) | 1986-10-07 | 1986-10-07 | Color liquid crystal display using active double matrix |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6392928A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1563480A2 (en) * | 2002-09-30 | 2005-08-17 | Nanosys, Inc. | Integrated displays using nanowire transistors |
US7425937B2 (en) | 2002-08-09 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Device and driving method thereof |
-
1986
- 1986-10-07 JP JP61238354A patent/JPS6392928A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7425937B2 (en) | 2002-08-09 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Device and driving method thereof |
EP1563480A2 (en) * | 2002-09-30 | 2005-08-17 | Nanosys, Inc. | Integrated displays using nanowire transistors |
EP1563480A4 (en) * | 2002-09-30 | 2010-03-03 | Nanosys Inc | Integrated displays using nanowire transistors |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0324204B1 (en) | Thin film active matrix and addressing circuitry therefor | |
US6333729B1 (en) | Liquid crystal display | |
JP4564222B2 (en) | Control circuit for liquid crystal matrix display | |
JP3133216B2 (en) | Liquid crystal display device and driving method thereof | |
KR100945581B1 (en) | Liquid crystal display and driving method thereof | |
TW554306B (en) | Image display apparatus | |
CN100481194C (en) | Active matrix display device and driving method of same | |
KR20080076128A (en) | Liquid crystal display | |
JPH0950265A (en) | Driving circuit for color display device | |
JPH07199149A (en) | Picture display device and its driving method | |
KR100750317B1 (en) | Liquid crystal display device and driving circuit thereof | |
JP2008506979A (en) | Matrix display | |
JPS6392928A (en) | Color liquid crystal display using active double matrix | |
JP2004533018A (en) | Addressing an array of display elements | |
JP3243950B2 (en) | Video display device | |
JPH0364791A (en) | Tft liquid crystal display device | |
JPH10149141A (en) | Liquid crystal display device | |
KR101238006B1 (en) | Liquid crystal display having column-gate driver | |
JP3234965B2 (en) | Color liquid crystal display | |
JPH10221676A (en) | Liquid crystal display device and driving method therefor | |
JP2000056334A (en) | Substrate for electrooptic device, electrooptic device, electronic apparatus, and projection type display device | |
JPH02214817A (en) | Liquid crystal display device and its driving method | |
JP3604403B2 (en) | Liquid crystal display | |
KR20030056350A (en) | Liquid crystal display panel and apparatus and method of driving the same | |
JPH0830242A (en) | Liquid crystal driving device |