JPS638842A - Control software testing device for digital signal processor - Google Patents

Control software testing device for digital signal processor

Info

Publication number
JPS638842A
JPS638842A JP61151171A JP15117186A JPS638842A JP S638842 A JPS638842 A JP S638842A JP 61151171 A JP61151171 A JP 61151171A JP 15117186 A JP15117186 A JP 15117186A JP S638842 A JPS638842 A JP S638842A
Authority
JP
Japan
Prior art keywords
control software
execution
stored
dsp
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61151171A
Other languages
Japanese (ja)
Inventor
Yasufumi Toyoshima
康文 豊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61151171A priority Critical patent/JPS638842A/en
Publication of JPS638842A publication Critical patent/JPS638842A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To evaluate whether a control software is efficiently programmed or not by carrying out the pseudo execution of the control software of a digital signal processor and editing and displaying execution procedure. CONSTITUTION:Control software to be evaluated is inputted to and temporarily stored in an input storage means 1, and a pseudo execution means 2 pseudo execution of the control software stored in the input storage means 1, and execution procedures, for example, time series operating states of a data bus, registers, etc., are stored in a process storage means 3. An editing means 4 edits the execution procedures stored in the process storage means 3 so that they are easy for an evaluator to see, and the edited results of the editing means 4 are displayed on a display means 5. Thus, the time series operating condition of the digital signal processor (DSP) is recognized to easily evaluate whether the software is suitable for the efficient operation of the DSP or not.

Description

【発明の詳細な説明】 概    要 デジタル信号ブ[1セツサの制御ソフトウェアを疑似的
に実行し、このときの実行手順を編集して表示すること
により、前記制御ソフトウェアが効率良く組まれている
か否かの評価を可能とする。
[Detailed Description of the Invention] Overview Digital signal block [1] By executing the control software of one setter in a pseudo manner, editing and displaying the execution procedure at this time, it is possible to check whether the control software is efficiently assembled. This makes it possible to evaluate

産業上の利用分野 本発明はデジタル信号プロセッサに関し、特にその制御
ソフトウェアの評価に関する。
INDUSTRIAL APPLICATION FIELD OF THE INVENTION The present invention relates to digital signal processors, and more particularly to the evaluation of their control software.

近年、1.sI技術の進歩に伴い、信号処理のデジタル
化が急速に進んでいる。通信の分野にJ3いても、音声
・画像等の信号をデジタル化し、従来アナ[1グ信号処
理されていたフィルタリング、変復調等の処理をデジタ
ル信号処理に置き換えることにより、複雑な電気回路を
用いずに波形処理ができるようになってきた。
In recent years, 1. With advances in sI technology, digitalization of signal processing is progressing rapidly. Even in the field of communications, J3 can digitize signals such as audio and images, and replace conventional analog signal processing such as filtering and modulation/demodulation with digital signal processing, without using complex electrical circuits. Waveform processing has become possible.

ところで、これ等の多種多様な信号処理に容易に対応す
るためには、プログラム制御方式の汎用プロセッサが必
要となる。しかし、通信の分野における主信号の実時間
処理に関しては、一般のマイクロプロセッサでは処理速
度上の問題があり、通常、専用のデジタル信号プロセッ
サ(以下DSPと称する)が用いられる。
By the way, in order to easily handle these various types of signal processing, a program-controlled general-purpose processor is required. However, when it comes to real-time processing of main signals in the field of communications, general microprocessors have problems with processing speed, and a dedicated digital signal processor (hereinafter referred to as DSP) is usually used.

DSPは、その処理速度の高速化の要請から、同時に複
数の命令を実行できるようなアーキテクチャがとられて
おり、かつ、一般のマイクロプロセッサと異なる特殊な
命令も数多く採用されている。このため、DSPを制御
するためのソフトウェアは、一般のマイクロプロセッサ
の場合と比べてはるかに複雑なものとなり、組まれたソ
フトウェアがDSPを効率良く稼働させるのに適してい
るか否か、つまりデータバス及びレジスタ等のDSP構
成要素間におけるデータのやりとりの無駄の有無に関す
る評価法の確立が要望されていた。
In response to demands for increased processing speed, DSPs have an architecture that allows them to execute multiple instructions at the same time, and also employ many special instructions that differ from those of general microprocessors. For this reason, the software to control the DSP is far more complex than that of a general microprocessor, and the question is whether or not the assembled software is suitable for operating the DSP efficiently. There has been a demand for the establishment of an evaluation method for determining whether or not there is waste in data exchange between DSP components such as registers and registers.

従来の技術及び問題点 従来、DSPの制御プログラムの作成は、全面的にソフ
トウェア技術者の技量に依存しており、組まれたソフト
ウェアの評価は、このソフトウェアを実際にDSPで実
行して論理的に正確に実行されていることを確認するの
みにとどまっていた。
Conventional techniques and problems Conventionally, the creation of DSP control programs has completely depended on the skills of software engineers, and the evaluation of the assembled software has been based on logical analysis by actually running this software on the DSP. All I had to do was make sure it was running correctly.

従って、DSPとその制御ソフトウェアとの整合性につ
いては、当該技術者が全命令をチェックする以外知る由
もなく、DSPを用いC構成されるシステムの性能問題
、例えば処理速度の問題が生じたときに、この問題がハ
ードウェア及びソ゛ノドウェアのどららに起因している
のか全くわからないという状況であった。
Therefore, there is no way to know about the compatibility between the DSP and its control software other than by checking all instructions by the engineer concerned, and when a performance problem occurs in a system configured using a DSP, such as a problem with processing speed. In fact, it was unclear whether this problem was caused by hardware or software.

本発明はこのような事情に鑑みで創作されたもので、−
々プログラムの各命令をチェックすることなく、その制
御ソフトウェアがDSPを効率良く稼働させるのに適し
ているか否かを評価することのできる試験装置を提供す
ることを目的としている。
The present invention was created in view of these circumstances, and -
The present invention aims to provide a test device that can evaluate whether or not control software is suitable for efficiently operating a DSP without checking each command of a program.

問題点を解決するための手段 第1図を参照すると、本発明の原理ブロック図が示され
ている。
SUMMARY OF THE INVENTION Referring to FIG. 1, a block diagram of the principles of the present invention is shown.

同図において、1は入力記憶手段であり、評価1°べき
制御ソフトウェアを入力して一時的に記憶する。
In the figure, reference numeral 1 denotes an input storage means for inputting and temporarily storing control software having an evaluation power of 1°.

2は疑似実行手段であり、入力記憶手段1に記憶された
制御ソフトウェアを疑似的に実行する。
Reference numeral 2 denotes a pseudo execution means, which executes the control software stored in the input storage means 1 in a pseudo manner.

3はブLlセス記憶手段であり、疑似実行手段2におけ
る実行手順、例えばデータバス及びレジスタ等の時系列
的な運用状態を記憶しておく。
Reference numeral 3 denotes a bus storage means, which stores the execution procedure in the pseudo execution means 2, for example, the time-series operational status of the data bus, registers, etc.

4は編集手段であり、プロセス記憶手段3に記憶された
実行手順を評価者が見易いように編集する。
Reference numeral 4 denotes an editing means, which edits the execution procedure stored in the process storage means 3 so that it can be easily viewed by the evaluator.

5は表示手段であり、編集手段4の編集結果を表示する
5 is a display means, which displays the editing result of the editing means 4.

作   用 疑似的に実行された評価すべき制御ソフトウェアは、そ
の実行手順、例えばデータバス及びレジスタ等の時系列
的な運用状態を編集された後に、編集結果を表示される
。従って、DSPの時系列的な稼動状況が把握でき、当
該ソフトウェアがDSPを効率良く稼働させるのに適し
ているか否かを容易に評価することができる。
The control software to be evaluated is executed in a pseudo-action manner, and after its execution procedure, for example, the time-series operational status of the data bus and registers, etc., are edited, the editing results are displayed. Therefore, the time-series operating status of the DSP can be grasped, and it is possible to easily evaluate whether the software is suitable for operating the DSP efficiently.

実  施  例 以下、実施例を示して本発明をより具体的に説明する。Example Hereinafter, the present invention will be described in more detail with reference to Examples.

第2図は本発明の望ましい実施例を示ずDSPの制御ソ
フトウェア試験装置のブロック図である。
FIG. 2 is a block diagram of a DSP control software testing device showing a preferred embodiment of the present invention.

10は試験の対象となる制御ソフトウェアのプログラム
が′記憶されているフロッピーディスクであり、このフ
ロッピーディスク10から読み込まれた制御ソフトウェ
アは、シミュレータ11内に一旦記憶される。シミュレ
ータ11では、制御ソフトウェアがあたかもDSPにお
いて実行されているが如くデータのやりとりを行ない、
その状況は、以下に示す3つのサンプリング装置により
リアルタイムで抽出される。
A floppy disk 10 stores a control software program to be tested, and the control software read from the floppy disk 10 is temporarily stored in the simulator 11. In the simulator 11, the control software exchanges data as if it were being executed in a DSP,
The situation is extracted in real time by three sampling devices shown below.

先ず、DSPのアキュムレータの稼働状況、即ち所定時
刻における当該アキュムレータ内のデータの有無は、ア
キュムレータサンプリング装置12により抽出される。
First, the operating status of the accumulator of the DSP, ie, the presence or absence of data in the accumulator at a predetermined time, is extracted by the accumulator sampling device 12.

次に、所定時刻にお【プるDSPのメモリへのアクセス
の有無が、メモリアクセスナンブリング装置13により
抽出される。最後に、DSPが通常複数有するデータバ
スの所定時刻におけるデータのやりとりが、データフロ
ーサンプリング装置14により抽出される。これらの抽
出された各種データは、サンプリングデータ収集装置1
5により時系列的なデータどしてまとめられ、プロセス
記憶装置16に記憶される。そしてこれらの時系列的な
データは、必要に応じて編集装置17に読み出され、例
えば通常の方法で図形表現形式に変換されて、ディスプ
レイ18及びプリンタ19等の表示装置に出力される。
Next, the memory access numbering device 13 extracts whether or not the DSP accesses the memory at a predetermined time. Finally, the data flow sampling device 14 extracts the data exchange at a predetermined time on a plurality of data buses that the DSP normally has. These extracted various data are collected by the sampling data collection device 1.
5, the data is compiled into time-series data and stored in the process storage device 16. These time-series data are read out by the editing device 17 as necessary, converted into a graphical representation format using a conventional method, and outputted to a display device such as a display 18 and a printer 19.

上述した構成のうち、シミュレータ11、アキュムレー
タザンブリング装置12、メモリ7クレスサンプリング
装置13、データフローサンプリング装置14、サンプ
リングデータ収集装近15、及び編集装置17は、一般
的なマイクロプロセッサを用いて構成することかできる
。第3図はこの一例を示すものであり、点線20内が前
記各装置の機能を有する。
Of the configurations described above, the simulator 11, accumulator summing device 12, memory 7, cress sampling device 13, data flow sampling device 14, sampling data collection device 15, and editing device 17 are configured using a general microprocessor. I can do something. FIG. 3 shows an example of this, and the dotted lines 20 indicate the functions of each of the devices described above.

21は、マルチプレクサ機能を有する入力インターフェ
イス回路(110回路)であり、フロンピーディスク1
0の読み出し装置27からの信号及びブUセス記憶5A
置16からの出力信号が接続される。22は、出力イン
ターフェイス回路(110回路)であり、プロセス記憶
装置16の入力側、及びディスプレイ18あるいはプリ
ンタ19に接続される。I10回路21.22は、マイ
クロコンピュータの主要構成要素であるCPU23、ラ
ンダムアクセスメモリ(RAM)24、及びリードオン
リメモリ(ROM)25に共通パス26を介して接続さ
れており、このバス26を介してデータ及び命令の転送
等が行なわれる。
21 is an input interface circuit (110 circuit) having a multiplexer function;
0 readout device 27 and bus access memory 5A
The output signal from station 16 is connected. Reference numeral 22 denotes an output interface circuit (110 circuit), which is connected to the input side of the process storage device 16 and the display 18 or printer 19. The I10 circuits 21 and 22 are connected via a common path 26 to a CPU 23, a random access memory (RAM) 24, and a read-only memory (ROM) 25, which are the main components of the microcomputer. Transfer of data and instructions, etc.

フ[]ツツー−ディスク1から読み込まれたDSPの制
御プログラムは、I10回路21を介して一旦RAM2
4に記憶される。RA M 24の他の部分には、DS
Pのアキュムレータ、メモリ、及びデータバス等に相当
する疑似エリアが設けられており、あらかじめROM2
5に書き込まれているプログラムに従って、あたかも当
該制御プログラムがDSP内部でランされているがごと
く各種データのやりとりがなされ、このときの前記疑似
エリア内の時系列的なデータの収容状況が、プロセス記
憶装置16に記憶される。この場合、必要な情報は、各
種データのやりとりの順序に関するものであるので、C
PU23のマシンサイクルはDSPのマシンサイクルに
一致している必要は全くなく、通常のり[1ツクを用い
ることが可能である。
The DSP control program read from disk 1 is temporarily stored in RAM 2 via I10 circuit 21.
4 is stored. In other parts of RAM 24, DS
Pseudo areas corresponding to the P accumulator, memory, data bus, etc. are provided, and ROM2
According to the program written in 5, various data are exchanged as if the control program were being run inside the DSP, and the chronological storage status of data in the pseudo area at this time is stored in the process memory. stored in device 16; In this case, the necessary information is related to the order of exchange of various data, so C
The machine cycle of the PU 23 does not have to match the machine cycle of the DSP at all, and a normal glue can be used.

プロレス記憶装@16に記憶されたデータの編集に際し
ても同様に、プロセス記憶装置16からのデータはI1
0回路21を介して一旦RAM24内に記憶され、RO
M25に予め書き込まれている手順に沿って編集され、
I10回路22を介してディスプレイ18あるいはプリ
ンタ19に出力される。
Similarly, when editing the data stored in the wrestling storage device @16, the data from the process storage device 16 is
Once stored in the RAM 24 via the RO circuit 21, the RO
Edited according to the procedure written in advance on M25,
The signal is output to the display 18 or printer 19 via the I10 circuit 22.

発明の効果 以上詳述したように、本発明によれば、制御ソフトウェ
アがあたかもり、SP内で実行されているように試験装
置を構成すると共に、この間の各部分間のデータのやり
とりを時系列的に記憶させ、更に必要時に編集して表示
するようにしているので、当該ソフトウェアがDSPの
効率的な稼働に適しているか否かを客観的に評価するこ
とが可能になるという効果を奏する。
Effects of the Invention As detailed above, according to the present invention, the test device is configured as if the control software were being executed within the SP, and the data exchange between the various parts is performed in chronological order. Since the software is stored in a graphical manner and further edited and displayed when necessary, it is possible to objectively evaluate whether or not the software is suitable for efficient operation of the DSP.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の原理ブロック図、 第2図は、本発明の一実施例を示すDSPの制御ソフト
ウェア試験装置のブロック図、第3図は、同試験装置の
主要部分のブロック図である。 1・・・入力記憶手段、 2・・・疑似実行手段、3・
・・プロセス記憶手段、 4・・・編集手段、  5・・・表示手段。 本発明の原理ブロック図 第1図 第2図
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of a DSP control software testing device showing an embodiment of the present invention, and Fig. 3 is a block diagram of the main parts of the testing device. be. 1... Input storage means, 2... Pseudo execution means, 3.
...Process storage means, 4.Editing means, 5.Display means. Principle block diagram of the present invention Fig. 1 Fig. 2

Claims (1)

【特許請求の範囲】 評価すべき制御ソフトウェアを入力して一時的に記憶さ
せる入力記憶手段(1)と、 該記憶された制御ソフトウェアを疑似的に実行する疑似
実行手段(2)と、 制御ソフトウェアの当該実行手順を記憶するプロセス記
憶手段(3)と、 該記憶された実行手順を編集する編集手段(4)と、 この編集結果を表示する表示手段(5)とから構成され
ることを特徴とするデジタル信号プロセッサの制御ソフ
トウェア試験装置。
[Claims] Input storage means (1) for inputting and temporarily storing control software to be evaluated; pseudo execution means (2) for pseudo executing the stored control software; control software A process storage means (3) for storing the execution procedure, an editing means (4) for editing the stored execution procedure, and a display means (5) for displaying the edited result. Control software testing equipment for digital signal processors.
JP61151171A 1986-06-27 1986-06-27 Control software testing device for digital signal processor Pending JPS638842A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61151171A JPS638842A (en) 1986-06-27 1986-06-27 Control software testing device for digital signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61151171A JPS638842A (en) 1986-06-27 1986-06-27 Control software testing device for digital signal processor

Publications (1)

Publication Number Publication Date
JPS638842A true JPS638842A (en) 1988-01-14

Family

ID=15512865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61151171A Pending JPS638842A (en) 1986-06-27 1986-06-27 Control software testing device for digital signal processor

Country Status (1)

Country Link
JP (1) JPS638842A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109947A (en) * 1981-12-23 1983-06-30 Mitsubishi Electric Corp Simulator
JPS58121461A (en) * 1982-01-12 1983-07-19 Mitsubishi Electric Corp Debugging device for diagnostic program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58109947A (en) * 1981-12-23 1983-06-30 Mitsubishi Electric Corp Simulator
JPS58121461A (en) * 1982-01-12 1983-07-19 Mitsubishi Electric Corp Debugging device for diagnostic program

Similar Documents

Publication Publication Date Title
US5115502A (en) Method and apparatus for determining internal status of a processor using simulation guided by acquired data
JPS638842A (en) Control software testing device for digital signal processor
JP3165105B2 (en) Program tracer, compiler and linker
JPH04133138A (en) System test supporting method
JPH08314817A (en) Error analysis system
JP2500385B2 (en) Input data management method
JPS6299837A (en) Check system for input and output processor
JPS59161747A (en) Program analyzer
JPS6014351A (en) Automatic test system
JPH0233178B2 (en)
JPS63300330A (en) Debugging method for firmware
JP2570119B2 (en) Software simulator
JPS63289654A (en) Program branching instruction monitoring system
JPS62211739A (en) Device and method for logic test of data processor
JPS63157244A (en) Debugging system for test program of peripheral device
JPH0290241A (en) Pseudo fault processing system
JPS6326416B2 (en)
JPH10260864A (en) Tracing device
JPH0667921A (en) Information processor having fault processing function
JPH0281235A (en) Evaluation chip
JPS63282533A (en) In-circuit emulator
JPS62118445A (en) Control device test system
JPH01304559A (en) Input/output function test system
JPH01166140A (en) Information processor diagnosing system
JPS62235652A (en) Debugging method for program