JPS63879B2 - - Google Patents
Info
- Publication number
- JPS63879B2 JPS63879B2 JP55080534A JP8053480A JPS63879B2 JP S63879 B2 JPS63879 B2 JP S63879B2 JP 55080534 A JP55080534 A JP 55080534A JP 8053480 A JP8053480 A JP 8053480A JP S63879 B2 JPS63879 B2 JP S63879B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- terminal
- signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子（CTD）、例えばBBD
の駆動方法に関する。
の駆動方法に関する。
BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形のトランジスタQ1のエミ
ツタに接続され、このトランジスタQ1のコレク
タが次段のnpn形のトランジスタQ2のエミツタに
接続され、以下同様にnpn形のトランジスタQ2，
Q3……のコレクタとエミツタとが順次接続され
る。これらのトランジスタQ1，Q2……のコレク
タとベースとの間にそれぞれコンデンサC1，C2
……が接続される。なおコンデンサC1，C2……
の容量値は全てコンデンサC0に等しく、Ｃとす
る。またサフイツクスが奇数のトランジスタQ1，
Q3……のベースがクロツク端子７を通じてクロ
ツク信号発生回路８に接続され、サフイツクスが
偶数のトランジスタQ2，Q4……のベースがクロ
ツク端子６を通じてクロツク信号発生回路８に接
続される。さらに終段のトランジスタ（図示せ
ず）のコレクタが電源端子４に接続される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形のトランジスタQ1のエミ
ツタに接続され、このトランジスタQ1のコレク
タが次段のnpn形のトランジスタQ2のエミツタに
接続され、以下同様にnpn形のトランジスタQ2，
Q3……のコレクタとエミツタとが順次接続され
る。これらのトランジスタQ1，Q2……のコレク
タとベースとの間にそれぞれコンデンサC1，C2
……が接続される。なおコンデンサC1，C2……
の容量値は全てコンデンサC0に等しく、Ｃとす
る。またサフイツクスが奇数のトランジスタQ1，
Q3……のベースがクロツク端子７を通じてクロ
ツク信号発生回路８に接続され、サフイツクスが
偶数のトランジスタQ2，Q4……のベースがクロ
ツク端子６を通じてクロツク信号発生回路８に接
続される。さらに終段のトランジスタ（図示せ
ず）のコレクタが電源端子４に接続される。
そしてクロツク端子６，７には、それぞれ第２
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
さらに入力端子１に供給される入力信号の電圧
VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
この装置において、初期状態では、コンデンサ
C0，C2……はすべて端子電圧がVPに充電されて
いる。また入力信号の電圧VSを直流成分VSDCと
交流成分VSACとに分けると、初期状態では交流成
分VSACのみ０になつている。
C0，C2……はすべて端子電圧がVPに充電されて
いる。また入力信号の電圧VSを直流成分VSDCと
交流成分VSACとに分けると、初期状態では交流成
分VSACのみ０になつている。
従つて初期状態において、サフイツクスが偶数
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
そして入力信号が供給された直後の最初の信号
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……には変化はない。
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……には変化はない。
次に、続く信号φ2がVDC＋VPの期間において、
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……には変化はない。
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−（VS1−VP）｝Ｃ ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP−VS1）Ｃ ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……には変化はない。
さらに、次の信号φ1がVDC＋VPの期間におい
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VPに充電され、コンデンサ
C1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VPに充電され、コンデンサ
C1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
以上の動作がくり返えされて、信号は図面の左
から右へと、信号φ1，φ2に同期して移動される。
から右へと、信号φ1，φ2に同期して移動される。
このような装置において、例えば巡回形のトラ
ンスバーサルフイルタを構成する場合には、中間
端子を設け、所定の遅延時間の信号を取り出し、
これを所定の重み付けをして前段の所定部に帰還
させる。
ンスバーサルフイルタを構成する場合には、中間
端子を設け、所定の遅延時間の信号を取り出し、
これを所定の重み付けをして前段の所定部に帰還
させる。
そのような装置として、本願出願人は先に以下
のよう装置を提案した。
のよう装置を提案した。
すなわち第３図において、信号を取り出そうと
するコンデンサC4が分割され、それぞれC′4，C″4
とされると共に、これらの容量値がa4C、（１−
a4）Ｃとされる。この分割された他方のコンデン
サC″4のコールドエンド側が端子６に接続される。
するコンデンサC4が分割され、それぞれC′4，C″4
とされると共に、これらの容量値がa4C、（１−
a4）Ｃとされる。この分割された他方のコンデン
サC″4のコールドエンド側が端子６に接続される。
またコンプリメンタリーなトランジスタ１１，
１２のエミツタが互いに接続され、この接続点が
コンデンサC′4のコールドエンド側に接続される。
さらにトランジスタ１１，１２のベースが互いに
接続され、この接続点が端子６′を通じて発生回
路８に接続され、この発生回路８からは信号φ1
と同位相で、VDC−VBEとVDC＋VP＋VBE（但しVBE
はトランジスタのベース・エミツタ間電圧）の電
位を取る信号φ1′が端子６′を通じて供給される。
そしてnpn形のトランジスタ１１のコレクタが電
源端子４に接続され、pnp形のトランジスタ１２
のコレクタが、カレントミラー回路M1を構成す
る入力側のnpn形のトランジスタ１３のコレクタ
及びベースに接続され、トランジスタ１３のエミ
ツタが接地される。
１２のエミツタが互いに接続され、この接続点が
コンデンサC′4のコールドエンド側に接続される。
さらにトランジスタ１１，１２のベースが互いに
接続され、この接続点が端子６′を通じて発生回
路８に接続され、この発生回路８からは信号φ1
と同位相で、VDC−VBEとVDC＋VP＋VBE（但しVBE
はトランジスタのベース・エミツタ間電圧）の電
位を取る信号φ1′が端子６′を通じて供給される。
そしてnpn形のトランジスタ１１のコレクタが電
源端子４に接続され、pnp形のトランジスタ１２
のコレクタが、カレントミラー回路M1を構成す
る入力側のnpn形のトランジスタ１３のコレクタ
及びベースに接続され、トランジスタ１３のエミ
ツタが接地される。
このカレントミラー回路M1を構成する出力側
のnpn形のトランジスタ１４のベースがトランジ
スタ１３のベースに接続され、トランジスタ１４
のエミツタが接地される。そしてトランジスタ１
４のコレクタが前段のコンデンサC1のホツトエ
ンド側に接続される。
のnpn形のトランジスタ１４のベースがトランジ
スタ１３のベースに接続され、トランジスタ１４
のエミツタが接地される。そしてトランジスタ１
４のコレクタが前段のコンデンサC1のホツトエ
ンド側に接続される。
さらに入力信号VSの直流成分VSDCが入力端子
２１に供給される。この入力端子２１がnpn形の
トランジスタ２２のベースに接続され、トランジ
スタ２２のコレクタが電源端子４に接続され、エ
ミツタが定電流源２３を通じて接地される。この
トランジスタ２２のエミツタが逆方向のダイオー
ド２５を通じてnpn形のトランジスタ２５のエミ
ツタに接続され、トランジスタ２５のコレクタが
電源端子４に接続され、ベースが端子６に接続さ
れる。このダイオード２４とトランジスタ２５の
接続点がコンデンサ２６を通じてコンプリメンタ
リーなトランジスタ１６，１７のエミツタに接続
される。なおコンデンサ２６の容量値CXは CX＝a4C とされる。
２１に供給される。この入力端子２１がnpn形の
トランジスタ２２のベースに接続され、トランジ
スタ２２のコレクタが電源端子４に接続され、エ
ミツタが定電流源２３を通じて接地される。この
トランジスタ２２のエミツタが逆方向のダイオー
ド２５を通じてnpn形のトランジスタ２５のエミ
ツタに接続され、トランジスタ２５のコレクタが
電源端子４に接続され、ベースが端子６に接続さ
れる。このダイオード２４とトランジスタ２５の
接続点がコンデンサ２６を通じてコンプリメンタ
リーなトランジスタ１６，１７のエミツタに接続
される。なおコンデンサ２６の容量値CXは CX＝a4C とされる。
またトランジスタ１６，１７のベースが互いに
接続され、この接続点が端子７′を通じて発生回
路８に接続され、この発生回路８から信号φ2と
同位相で信号φ1′と同じ電位を取る信号φ2′が端子
７′を通じて供給される。そしてnpn形のトラン
ジスタ１６のコレクタがカレントミラー回路M2
を構成する入力側のpnp形のトランジスタ１８の
コレクタ及びベースに接続され、pnp形のトラン
ジスタ１７のコレクタが接地される。
接続され、この接続点が端子７′を通じて発生回
路８に接続され、この発生回路８から信号φ2と
同位相で信号φ1′と同じ電位を取る信号φ2′が端子
７′を通じて供給される。そしてnpn形のトラン
ジスタ１６のコレクタがカレントミラー回路M2
を構成する入力側のpnp形のトランジスタ１８の
コレクタ及びベースに接続され、pnp形のトラン
ジスタ１７のコレクタが接地される。
このカレントミラー回路M2を構成する出力側
のpnp形のトランジスタ１９のベースがトランジ
スタ１８のベースに接続され、トランジスタ１９
のエミツタが電源端子４に接続される。そしてト
ランジスタ１９のコレクタがコンデンサC1のホ
ツトエンド側に接続される。
のpnp形のトランジスタ１９のベースがトランジ
スタ１８のベースに接続され、トランジスタ１９
のエミツタが電源端子４に接続される。そしてト
ランジスタ１９のコレクタがコンデンサC1のホ
ツトエンド側に接続される。
この回路において、入力信号が供給されていな
いときは、コンデンサは全ての端子電圧がVPに
なつている。
いときは、コンデンサは全ての端子電圧がVPに
なつている。
これに対して入力信号が供給された直後の信号
φ1がVDC＋VPの期間において、この期間に供給さ
れた信号の電圧をVS＝VS1とすると、コンデンサ
C0の端子電圧はVPからVS1−（VDC＋VP）に変化
される。さらに１クロツク期間τ（＝１／fc：fcはク ロツク周波数）後の信号φ1がVDC＋VPの期間にコ
ンデンサC2の端子電圧がVPからVS1−（VDC＋VP）
に変化される。
φ1がVDC＋VPの期間において、この期間に供給さ
れた信号の電圧をVS＝VS1とすると、コンデンサ
C0の端子電圧はVPからVS1−（VDC＋VP）に変化
される。さらに１クロツク期間τ（＝１／fc：fcはク ロツク周波数）後の信号φ1がVDC＋VPの期間にコ
ンデンサC2の端子電圧がVPからVS1−（VDC＋VP）
に変化される。
そして2.5τ後の信号φ2がVDC＋VPの期間におい
て、コンデンサC4′，C4″の端子電圧が共にVS1−
VPから（VDC＋VP）に変化され、この間にコンデ
ンサC4′から Ｘ＝a4C（VDC＋VP）−a4C（VS1−VP） ＝a4C｛（VDC＋2VP）−VS1｝ の電荷量Ｘがトランジスタ１２のコレクタを通じ
て放電される。
て、コンデンサC4′，C4″の端子電圧が共にVS1−
VPから（VDC＋VP）に変化され、この間にコンデ
ンサC4′から Ｘ＝a4C（VDC＋VP）−a4C（VS1−VP） ＝a4C｛（VDC＋2VP）−VS1｝ の電荷量Ｘがトランジスタ１２のコレクタを通じ
て放電される。
この電荷量Ｘがカレントミラー回路M1で反転
されて、コンデンサC1から抽出される。
されて、コンデンサC1から抽出される。
従つてコンデンサC1はトランジスタQ1とトラ
ンジスタ１４とによつて電荷が抽出されることに
なり、コンデンサC2からトランジスタQ2を通じ
て移動される電荷量が、トランジスタ１４で抽出
される電荷量Ｘの分少なくされる。
ンジスタ１４とによつて電荷が抽出されることに
なり、コンデンサC2からトランジスタQ2を通じ
て移動される電荷量が、トランジスタ１４で抽出
される電荷量Ｘの分少なくされる。
すなわちこの回路において電荷量Ｘによつて正
帰還が掛けられる。そしてこの正帰還によつて、
コンデンサC0のホツトエンド側からコンデンサ
C1のホツトエンド側までの伝達関数H(Z)は H(Z)＝Z-2／１−a4Z-2 になる。
帰還が掛けられる。そしてこの正帰還によつて、
コンデンサC0のホツトエンド側からコンデンサ
C1のホツトエンド側までの伝達関数H(Z)は H(Z)＝Z-2／１−a4Z-2 になる。
そしてこの回路において、帰還信号の直流レベ
ルシフトは次のようにして除去される。
ルシフトは次のようにして除去される。
すなわち、上述のトランジスタ１１のコレクタ
を流れる電荷量Ｘには信号VSの直流成分VSDCに
よる成分も含まれており、これによつて a4（VDC＋2VP−VSDC）Ｃ の電荷が余分に供給されて直流レベルシフトが生
じる。
を流れる電荷量Ｘには信号VSの直流成分VSDCに
よる成分も含まれており、これによつて a4（VDC＋2VP−VSDC）Ｃ の電荷が余分に供給されて直流レベルシフトが生
じる。
これに対して、トランジスタ２２〜コンデンサ
２６の回路はBBDの初段と同じ構成になつてお
り、また入力端子２１に供給される入力信号は
VSDCである。このため信号φ2がVDC＋VPの期間
に、コンデンサ２６の電位はVDC＋2VPからVSDC
まで変化し、コンデンサ２６にはトランジスタ１
６を通じて （VDC＋2VP−VSDC）Ｃ ＝a4（VDC＋2VP−VSDC）Ｃ の電荷が注入される。この電荷がカレントミラー
回路M2で反転されてコンデンサC1に注入され、
これにより、トランジスタ１４から供給される電
荷の直流成分が相殺される。
２６の回路はBBDの初段と同じ構成になつてお
り、また入力端子２１に供給される入力信号は
VSDCである。このため信号φ2がVDC＋VPの期間
に、コンデンサ２６の電位はVDC＋2VPからVSDC
まで変化し、コンデンサ２６にはトランジスタ１
６を通じて （VDC＋2VP−VSDC）Ｃ ＝a4（VDC＋2VP−VSDC）Ｃ の電荷が注入される。この電荷がカレントミラー
回路M2で反転されてコンデンサC1に注入され、
これにより、トランジスタ１４から供給される電
荷の直流成分が相殺される。
ところがこの回路を実際に運用した場合に、コ
ンデンサC0のホツトエンド側（タツプT1）とコ
ンデンサC4′，C4″のホツトエンド側（タツプT2）
との間で、直流電位変動を生じることがある。
ンデンサC0のホツトエンド側（タツプT1）とコ
ンデンサC4′，C4″のホツトエンド側（タツプT2）
との間で、直流電位変動を生じることがある。
すなわちこの回路において、発生回路８は例え
ば次のように構成されている。図において、発振
器１００の両端に得られるデユーテイー比が50％
で互いに逆相の発振信号が差動接続されたnpn形
のトランジスタ３１，３２のベースにそれぞれ供
給される。これらのトランジスタ３１，３２のコ
レクタがそれぞれ抵抗値R1の抵抗器３３，３４
を通じて互いに接続され、さらに抵抗値R2の抵
抗器１５を通じて電源端子４に接続される。また
トランジスタ３１，３２のエミツタが互いに接続
され、この接続点が電流値I0の定電流源３６を通
じて接地される。さらにトランジスタ３１のコレ
クタがnpn形のトランジスタ３７のベースに接続
され、このトランジスタ３７のコレクタが電源端
子４に接続され、エミツタが電流値I1の定電流源
３８を通じて接地されると共に、コレクタがコン
プリメンタリーなトランジスタ３９，４０のベー
スに接続される。またトランジスタ３２のコレク
タがnpn形のトランジスタ４１のベースに接続さ
れ、このトランジスタ４１のコレクタが電源端子
４に接続され、エミツタが電流値I1の定電流源４
２を通じて接地されると共に、エミツタがコンプ
リメンタリーなトランジスタ４３，４４のベース
に接続される。さらにnpn形のトランジスタ３
９，４３のコレクタが電源端子４に接続され、
pnp形のトランジスタ４０，４４のコレクタが接
地される。そしてトランジスタ３９，４０のエミ
ツタの接続点が端子６に接続され、トランジスタ
４３，４４のエミツタの接続点が端子７に接続さ
れる。トランジスタ３７のエミツタが端子６′に
接続され、トランジスタ４１のエミツタが端子
７′に接続される。
ば次のように構成されている。図において、発振
器１００の両端に得られるデユーテイー比が50％
で互いに逆相の発振信号が差動接続されたnpn形
のトランジスタ３１，３２のベースにそれぞれ供
給される。これらのトランジスタ３１，３２のコ
レクタがそれぞれ抵抗値R1の抵抗器３３，３４
を通じて互いに接続され、さらに抵抗値R2の抵
抗器１５を通じて電源端子４に接続される。また
トランジスタ３１，３２のエミツタが互いに接続
され、この接続点が電流値I0の定電流源３６を通
じて接地される。さらにトランジスタ３１のコレ
クタがnpn形のトランジスタ３７のベースに接続
され、このトランジスタ３７のコレクタが電源端
子４に接続され、エミツタが電流値I1の定電流源
３８を通じて接地されると共に、コレクタがコン
プリメンタリーなトランジスタ３９，４０のベー
スに接続される。またトランジスタ３２のコレク
タがnpn形のトランジスタ４１のベースに接続さ
れ、このトランジスタ４１のコレクタが電源端子
４に接続され、エミツタが電流値I1の定電流源４
２を通じて接地されると共に、エミツタがコンプ
リメンタリーなトランジスタ４３，４４のベース
に接続される。さらにnpn形のトランジスタ３
９，４３のコレクタが電源端子４に接続され、
pnp形のトランジスタ４０，４４のコレクタが接
地される。そしてトランジスタ３９，４０のエミ
ツタの接続点が端子６に接続され、トランジスタ
４３，４４のエミツタの接続点が端子７に接続さ
れる。トランジスタ３７のエミツタが端子６′に
接続され、トランジスタ４１のエミツタが端子
７′に接続される。
この回路において、トランジスタ３１のベース
が低電位、トランジスタ３２のベースが高電位の
ときは、トランジスタ３７がオン、トランジスタ
４１がオフになる。このためトランジスタ３９，
４０のベースが高電位、トランジスタ４３，４４
のベースが低電位になり、トランジスタ３９，４
４がオンして、端子６に電流が供給されると共
に、端子７からの電流が接地される。
が低電位、トランジスタ３２のベースが高電位の
ときは、トランジスタ３７がオン、トランジスタ
４１がオフになる。このためトランジスタ３９，
４０のベースが高電位、トランジスタ４３，４４
のベースが低電位になり、トランジスタ３９，４
４がオンして、端子６に電流が供給されると共
に、端子７からの電流が接地される。
また逆の位相ではトランジスタ４０，４３がオ
ンして、端子６からの電流が接地され、端子７に
電流が供給される。
ンして、端子６からの電流が接地され、端子７に
電流が供給される。
従つて、この回路において、R1，I0の積がVP
となるようにR1，I0の値を定めることにより、端
子６，７，６′，７′にはそれぞれ上述したφ1，
φ2，φ1′，φ2′が形成される。
となるようにR1，I0の値を定めることにより、端
子６，７，６′，７′にはそれぞれ上述したφ1，
φ2，φ1′，φ2′が形成される。
しかしながらこの場合に、発生回路８を構成す
る素子等のばらつきにより、信号φ1，φ2のパル
ス高VPや直流電位VDCが互いに異なつてしまう。
そこでそれぞれの値をVP1，VDC1，VP2，VDC2と
して、コンデンサC1に抽出・注入される電荷量
の直流成分を計算すると、まずトランジスタQ1
を通じて抽出させる電荷量の直流成分XAは XA＝｛（VDC2＋VP1＋VP2）−VSDC1｝ ……(1) となる。またトランジスタ１９から注入される電
荷量の直流成分XBは XB＝｛（VDC1＋VP1＋VP2）−VSDC1｝Ｃ・a4 ……(2) となる。またトランジスタ１４を通じて抽出され
る電荷量の直流成分Xcは XC＝｛（VDC2＋VP1＋VP2）−VSDC2｝Ｃ・a4 ……(3) となる。さらにトランジスタQ2から注入される
電荷量の直流成分XDは XD＝｛（VDC2＋VP1＋VP2）−VSDC2｝Ｃ ……(4) となる。なおVSDC1及びVSDC2はそれぞれタツプ
T1，T2の直流電位である。
る素子等のばらつきにより、信号φ1，φ2のパル
ス高VPや直流電位VDCが互いに異なつてしまう。
そこでそれぞれの値をVP1，VDC1，VP2，VDC2と
して、コンデンサC1に抽出・注入される電荷量
の直流成分を計算すると、まずトランジスタQ1
を通じて抽出させる電荷量の直流成分XAは XA＝｛（VDC2＋VP1＋VP2）−VSDC1｝ ……(1) となる。またトランジスタ１９から注入される電
荷量の直流成分XBは XB＝｛（VDC1＋VP1＋VP2）−VSDC1｝Ｃ・a4 ……(2) となる。またトランジスタ１４を通じて抽出され
る電荷量の直流成分Xcは XC＝｛（VDC2＋VP1＋VP2）−VSDC2｝Ｃ・a4 ……(3) となる。さらにトランジスタQ2から注入される
電荷量の直流成分XDは XD＝｛（VDC2＋VP1＋VP2）−VSDC2｝Ｃ ……(4) となる。なおVSDC1及びVSDC2はそれぞれタツプ
T1，T2の直流電位である。
一方
XD＝XA＋XC−XB ……(5)
とされているので、この(5)式に(1)〜(4)式を代入し
て VSDC2＝VSDC1＋a4／１−a4（VDC1−VDC2） ……(6) となる。
て VSDC2＝VSDC1＋a4／１−a4（VDC1−VDC2） ……(6) となる。
ここで、VDC1≠VDC2なので、この(6)式より
△Ｖ＝a4／１−a4（VDC1−VDC2） ……(7)
の直流電位変動の生じることが判る。
従つてこの回路において、ダイナミツクレンジ
が△Ｖ低下し、波形ひずみ等の信号劣化が発生す
る。さらに(7)式からも明らかなように、a4の値が
１に近い正帰還のときは、△Ｖが大きくなり、波
形ひずみやDG，DPの劣化等が大きくなる。
が△Ｖ低下し、波形ひずみ等の信号劣化が発生す
る。さらに(7)式からも明らかなように、a4の値が
１に近い正帰還のときは、△Ｖが大きくなり、波
形ひずみやDG，DPの劣化等が大きくなる。
本発明はこのような点にかんがみ、簡単な構成
で、直流電位変動が生じないようにしたものであ
る。以下図面を参照しながら本発明の一実施例に
ついて説明しよう。
で、直流電位変動が生じないようにしたものであ
る。以下図面を参照しながら本発明の一実施例に
ついて説明しよう。
第４図において、ダイオード２４とトランジス
タ２５との間に、容量値Ｃのコンデンサ２７のホ
ツトエンド側及びnpn形のトランジスタ２８のエ
ミツタ・コレクタ間が接続され、トランジスタ２
８のベース・コレクタ間に容量値（１−a4）Ｃの
コンデンサ２９が接続される。そしてコンデンサ
２７のコールドエンド側が端子６に接続され、ト
ランジスタ２８のベースが端子７に接続される。
タ２５との間に、容量値Ｃのコンデンサ２７のホ
ツトエンド側及びnpn形のトランジスタ２８のエ
ミツタ・コレクタ間が接続され、トランジスタ２
８のベース・コレクタ間に容量値（１−a4）Ｃの
コンデンサ２９が接続される。そしてコンデンサ
２７のコールドエンド側が端子６に接続され、ト
ランジスタ２８のベースが端子７に接続される。
すなわちこの回路において、直流補正回路を構
成するBBDが一段増設され、初段のコンデンサ
２７のコールドエンド側に供給されるクロツク信
号が、コンデンサC0のコールドエンド側に供給
されるクロツク信号φ1と一致される。
成するBBDが一段増設され、初段のコンデンサ
２７のコールドエンド側に供給されるクロツク信
号が、コンデンサC0のコールドエンド側に供給
されるクロツク信号φ1と一致される。
従つてこの回路において、上述の(2)式のVDC2が
VDC1になり、(6)式が VSDC2＝VSDC1 となり、VDC1、VDC2のばらつきにかかわらず直流
電位が一致する。
VDC1になり、(6)式が VSDC2＝VSDC1 となり、VDC1、VDC2のばらつきにかかわらず直流
電位が一致する。
こうして上述の回路において信号の帰還が行わ
れるわけであるが、本発明によればそれぞれの
BBDの初段のコンデンサを等しいクロツク信号
で駆動するようにしたので、それぞれの直流電位
が完全に一致し、帰還点前後の直流電位変動が無
くなる。
れるわけであるが、本発明によればそれぞれの
BBDの初段のコンデンサを等しいクロツク信号
で駆動するようにしたので、それぞれの直流電位
が完全に一致し、帰還点前後の直流電位変動が無
くなる。
従つてダイナミツクレンジの低下のおそれもな
く、良好な特性を得ることができる。
く、良好な特性を得ることができる。
また第５図は本発明を非巡回形のトランスバー
サルフイルタに適用した場合である。図において
コンデンサC1，C4，C5，C8，C9が分割され、そ
れぞれC1′，C1″，C4′，C4″……とされると共に、
これらの容量値がそれぞれaoＣ、（１−ao）Ｃ〔但
し、ｎ＝１、４、５、８、９〕とされる。この分
割された他方のコンデンサC1″，C5″，C9″のコー
ルドエンド側が端子７に接続されると共に、一方
のコンデンサC1′，C5′，C9′のコールドエンド側
がトランジスタ１１，１２のエミツタに接続さ
れ、このトランジスタ１１，１２のベースが端子
７′に接続される。また分割された他方のコンデ
ンサC4″，C8″のコールドエンド側が端子６に接続
されると共に、一方のコンデンサC4′，C8′のコー
ルドエンド側がトランジスタ１６，１７のエミツ
タに接続され、このトランジスタ１６，１７のベ
ースが端子６′に接続される。そしてトランジス
タ１４，１９のコレクタの接続点が後段のBBDb
を構成するコンデンサCb2のホツトエンド側に接
続される。
サルフイルタに適用した場合である。図において
コンデンサC1，C4，C5，C8，C9が分割され、そ
れぞれC1′，C1″，C4′，C4″……とされると共に、
これらの容量値がそれぞれaoＣ、（１−ao）Ｃ〔但
し、ｎ＝１、４、５、８、９〕とされる。この分
割された他方のコンデンサC1″，C5″，C9″のコー
ルドエンド側が端子７に接続されると共に、一方
のコンデンサC1′，C5′，C9′のコールドエンド側
がトランジスタ１１，１２のエミツタに接続さ
れ、このトランジスタ１１，１２のベースが端子
７′に接続される。また分割された他方のコンデ
ンサC4″，C8″のコールドエンド側が端子６に接続
されると共に、一方のコンデンサC4′，C8′のコー
ルドエンド側がトランジスタ１６，１７のエミツ
タに接続され、このトランジスタ１６，１７のベ
ースが端子６′に接続される。そしてトランジス
タ１４，１９のコレクタの接続点が後段のBBDb
を構成するコンデンサCb2のホツトエンド側に接
続される。
さらにBBDbを構成するコンデンサCb1が分割
され、それぞれCb′1，Cb″1とされると共に、これ
らの容量値が sC、（１−ｓ）Ｃ 但し、ｓ＝（a4＋a8）−（a1＋a5＋a9） とされる。この分割された他方のコンデンサ
Cb″1のコールドエンド側が端子７に接続される
と共に、一方のコンデンサCb′1のコールドエンド
側がトランジスタ１１，１２のエミツタに接続さ
れる。
され、それぞれCb′1，Cb″1とされると共に、これ
らの容量値が sC、（１−ｓ）Ｃ 但し、ｓ＝（a4＋a8）−（a1＋a5＋a9） とされる。この分割された他方のコンデンサ
Cb″1のコールドエンド側が端子７に接続される
と共に、一方のコンデンサCb′1のコールドエンド
側がトランジスタ１１，１２のエミツタに接続さ
れる。
従つてこの回路において、コンデンサC0のホ
ツトエンド側から、コンデンサCb2のホツトエン
ド側までの伝達関数H(Z)は H(Z)＝a1Z-1−a4Z-2＋a5Z-3−a8Z-4＋a9Z-5 となる。
ツトエンド側から、コンデンサCb2のホツトエン
ド側までの伝達関数H(Z)は H(Z)＝a1Z-1−a4Z-2＋a5Z-3−a8Z-4＋a9Z-5 となる。
この回路においても、それぞれのBBDの初段
のコンデンサC0，Cb0が同じクロツク信号φ1で駆
動されているので、上述と同様に直流電位変動が
無く、ダイナミツクレンジが低下しない。
のコンデンサC0，Cb0が同じクロツク信号φ1で駆
動されているので、上述と同様に直流電位変動が
無く、ダイナミツクレンジが低下しない。
すなわちこの回路において、伝達関数上は、コ
ンデンサCb0及びトランジスタQb1は省略できる
が、上述の直流電位変動対策のためにこれらの素
子が設けられる。
ンデンサCb0及びトランジスタQb1は省略できる
が、上述の直流電位変動対策のためにこれらの素
子が設けられる。
こうして本発明によれば、簡単な構成で、良好
な特性を得ることができる。なお本発明はBBD
に限らずCCDにも適用できる。
な特性を得ることができる。なお本発明はBBD
に限らずCCDにも適用できる。
第１図、第２図はBBDの説明のための図、第
３図は従来の装置の説明のための図、第４図は本
発明の一例の接続図、第５図は他の例の接続図で
ある。 ８はクロツク信号発生回路、１１と１２及び１
６と１７はそれぞれコンプリメンタリーなトラン
ジスタ、M1，M2はカレントミラー回路、C0，２
７はそれぞれ初段のコンデンサである。
３図は従来の装置の説明のための図、第４図は本
発明の一例の接続図、第５図は他の例の接続図で
ある。 ８はクロツク信号発生回路、１１と１２及び１
６と１７はそれぞれコンプリメンタリーなトラン
ジスタ、M1，M2はカレントミラー回路、C0，２
７はそれぞれ初段のコンデンサである。
Claims (1)
- １ 直流電圧に重畳された入力交流信号を第１の
電荷転送素子に入力し、上記直流電圧に対応する
直流成分のみを第２の電荷転送素子に入力し、上
記第１及び第２の電荷転送素子の出力を混合して
出力するようになし、上記第２の電荷転送素子を
直流分補正用の電荷転送素子として動作せしめる
と共に、上記第１及び第２の電荷転送素子の初段
の転送容量を等しい位相のクロツク信号で駆動す
るようにした電荷転送素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8053480A JPS576496A (en) | 1980-06-13 | 1980-06-13 | Driving method of charge transfer element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8053480A JPS576496A (en) | 1980-06-13 | 1980-06-13 | Driving method of charge transfer element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS576496A JPS576496A (en) | 1982-01-13 |
| JPS63879B2 true JPS63879B2 (ja) | 1988-01-08 |
Family
ID=13721004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8053480A Granted JPS576496A (en) | 1980-06-13 | 1980-06-13 | Driving method of charge transfer element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS576496A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151034A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Semiconductor unit |
-
1980
- 1980-06-13 JP JP8053480A patent/JPS576496A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS576496A (en) | 1982-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0053014B1 (en) | Clock generator circuit | |
| JPS6313365B2 (ja) | ||
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JPS63879B2 (ja) | ||
| US4314162A (en) | Filter circuit utilizing charge transfer device | |
| JPH0245372B2 (ja) | ||
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| JPH0230204B2 (ja) | ||
| JPS6317248B2 (ja) | ||
| JPS6324328B2 (ja) | ||
| US4405908A (en) | Filter circuit having a charge transfer device | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| JPS6322487B2 (ja) | ||
| JPS6043595B2 (ja) | 電荷転送素子の出力回路 | |
| EP0245908A1 (en) | Switched direct voltage converter | |
| KR830000900B1 (ko) | 전하전송 소자의 귀환회로 | |
| JPH06337276A (ja) | 電気信号遅延回路 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JPS6359315B2 (ja) | ||
| JPS6045518B2 (ja) | 電荷転送素子の駆動回路 | |
| JPH0228925B2 (ja) | ||
| JPS6043598B2 (ja) | 電荷転送素子の出力回路 | |
| KR790000847B1 (ko) | 수직 편향 회로 | |
| JP2553136B2 (ja) | スイッチトキャパシタ積分器 | |
| JP2785395B2 (ja) | ワンショット回路 |