KR830000900B1 - 전하전송 소자의 귀환회로 - Google Patents

Abstract

내용 없음.

Description

전하전송 소자의 귀환회로

제1도, 제2도는 BBD의 설명을 위한 도면.

제3도는 본 발명의 일예의 접속도.

제4도 내지 제7도는 기타에의 접속도.

본 발명은 전하전송소자(CTD) 예를들어 BBD의 귀환회로에 관한 것이다.

BBD는 일반적으로 제1도의 표시와 같이 구성된다. 도면에서 입력단자(1)이 PnP형의 트랜지스터(2)의 베이스에 접속되고 이 트랜지스터(2)의 코렉터가 접지되어 에밋터가 저항기(3)을 통하여 전원단자(4)에 접속된다. 이 트랜지스터의 에밋터가 역방향의 다이오드(6)를 통하여 콘덴서 Co의 일단에 접속되어 이 콘덴서 Co를 통하여 크록단자(6)에 접속된다. 또한 콘덴서 Co의 일단이 npn형의 트랜지스터Q₁의 에밋터에 접속되고 이 트랜지스터 Q₁의 코렉터가 다음단의 npn형 트랜지스터 Q₂의 에밋터에 접속되며 이하 같은 방법으로 npn형 트랜지스터 Q₂-Q_2n(n는 정의정수)의 코렉터와 에밋터가 순차로 접속된다. 이들 트랜지스터 Q₂~Q_2n의 코렉터와 베이스사이에 각각 콘덴서 C₂~C_2n가 접속된다. 또한 콘덴서 C₁~C_2n의 용량치는 모든 콘덴서 Co의 용량치와 같으며 C라고 한다.

또한 기수번의 트랜지스터 Q₁,Q₃…Q_2n-1의 베이스가 크록단자(7)을 통하여 구동회로(8)에 접속되고 우수번의 트랜지스터 Q₂,Q₄…Q_2n의 베이스가 크록단자(6)을 통해 구동회로(8)에 접속된다. 그리고 크록단자(6)(7)에가 각각 제2도에 A.B로 도시한 바와같이 V_DC와 V_DC+V_P의 전위를 취하여 듀티비가 50%이며 서로 역극성이 되는 크록신호 Ø₁,Ø₂가 공급된다. 그리고 전압 V_P는 전원단자(4)에 공급되는 전원전압 V_CC에 대하여 V_CC＞V_DC+₂V_P로 된다.

그리고 입력단자(1)에 공급되는 입력신호의 전압 V_S가 V_DC+V_P

V_S

V_DC+2V_P의 범위에 있게 된다.

이 장치에 있어서 초기상태에서는 콘덴서 Co~C_2n는 모두 단자 전압이 V_P에 충전되어 있다. 그리고 입력신호의 전압 V_S를 직류성분 V_SDC와 교류성분 V_SDC로 구분하면 초기상태에서는 교류성분 V_SAC만이 0이된다.

따라서 초기상태에 있어서 우수번의 콘덴서 Co,C₂…C_2n의 홋트 엔드 측은 제2C도로 도시한 것 같이 신호

₁가 V_DC+V_P의 기간에 일단 V_DC+2V_P까지 상승된 후 V_SDC뢰 되어 신호

₂가 V_DC+V_P의 기간에 일단 V_SDC-V_P까지 하강한 후에 V_DC+V_P로 된다.

또한 기수번의 콘덴서 C₁,C₃…C_2n-1의 홋트 엔드측은 제2d도의 표시와 같이 신호

₁이 V_DC+V_P의 기간에 일단 V_SDC-V_P로 되어 신호

₂가 V_DC+V_P의 기간에 일단 V_DC-2V_P까지 상승한 후 V_SDC로 된다.

그리고 입력신호가 공급된 직후의 최초의 신호

₁이 V_DC+V_P의 기간에 있어 이때의 입력신호의 전압을 V_S=V_S1으로 하면 콘덴서 Co의 홋트 엔드측의 전위는 일단 V_DC+2V_P까지 상승한 후 V_S1이 된다. 즉 콘덴서 Co는 방전하여 {V_S1-(V_DC+V_P)} C의 전하를 축전한다.

이때 트랜지스터 Q₁은 OFF임으로 콘덴서 C₁,C₂....C_2n에는 변화가 없다.

다음에 계속되는 신호

₂가 V_DC+V_P의 기간에 있어, 먼저 신호

₁의 전위가 V_DC로 되므로, 콘덴서 Co의 홋트 엔드측의 전위는 V_s1-(V_DC+V_P)+V_DC=V_S1-V_P로 된다.

그리고 트랜지스터 Q₁측의 전위는 최종적으로 트랜지스터 Q₁의 베이스전위(V_DC+V_P)까지 상승한다. 이때 트랜지스터 Q₁은 능동영역에서 작동하고 있으므로 콘덴서 Co의 충전은 단자(7)→콘덴서 C₁→트랜지스터 Q₁의 코렉터 에밋터→콘덴서 Co의 경로로 행하여진다. 그리고 콘덴서 Co의 홋트 엔드측의 전위가 V_S1-V_P로부터 V_DC+V_P로 변화하므로 콘덴서 C₁의 홋트엔드 측으로 부터 콘덴서 Co의 홋트엔드 측으로의 전하의 이동은 {(V_DC+V_P)-(V_P1-V_P)} C=(V_DC+2V_P-V_S1)C로 부여된다. 이에 대해 콘덴서 C₁에는 최초 V_P.C의 전하가 축적되어 있었으므로 콘덴서 C₁의 최종 전하량은 V_P.C-(V_DC+2V_P-V_S1) C={V_S1-(V_DC+V_P)C로 된다. 즉 신호

₁이 V_DC+V_P의 기간에 콘덴서 Co가 V_S1-(V_PC+V_P)였던 것이 신호

₂가 V_DC+V_P의 기간에 콘덴서 C₁에서 이동하여 콘덴서 Co은 V_DC+V_P로 되돌아온다. 또한 트랜지스터 Q₂가 OFF임으로 콘덴서 C₂,C₃...C_2n에는 변화가 없다. 다시 다음 신호

₁가 V_DC+V_P의 기간에 있어 입력신호의 전압을 V_S=V_S2로 하면 콘덴서 Co는 V_S2-(V_DC+V_P)로 충전되고 콘덴서 C₁은 V_DC+V_P뢰 되돌려져 콘덴서 C₂는 V_S1-(V_DC+V_P)로 충전된다. 또한 트랜지스터 Q₃가 OFF이므로 콘덴서 C₃이후에는 변하지 않는다.

이상의 동작이 반복되어서 신호는 도면의 좌로부터 우로 신호

₁,

₂에 동기하여 이동된다.

이와 같은 장치에 있어서 예를 들어 순회형의 트랜스 버설필터를 구성할 경우에는 복수의 중간단자를 마련하여 상이한 지연시간의 신호를 잡아내어 이들을 소정의 중첩을 시키면서 순차 가산하여 이 가산신호를 전단의 소정부에 귀환시킨다. 이때 종래의 경우에는 다음과 같이 되었다. 즉 제1도에서 신호를 잡아내려하는 콘덴서 C₄,C₆,C₈의 홋트 엔드측이 각각 에밋터 홀로아회로(91)(92)(93)에 접속된다. 이들 에밋터 홀로아회로(91)(92)(93)의 출력신호가 각각 중첩되어 회로(94)(95)(96)을 통하여 애너로그 가산회로(97)에 공급되고 이 가산신호가 쌤플 호올드회로(98)에 공급된다. 그리고 이 쌤플호올드 회로(98)이 전단의 콘덴서 C₂의 홋트엔드측에 접속된다.

이 회로에 의하면 각 중단단자로 부터의 신호가 에밋터 홀로아를 통하여 전압으로 잡아내어져 임의로 중합되어 애너로그 가산된다. 그리고 이 가산호가 전하의 형태로 전단콘덴서에 주입되어 귀환이 걸린다.

그러나 이 회로의 경우 콘덴서로 부터 출력을 에밋터 홀로아회로에서 잡아내고 있으므로 에밋터홀로아의 코렉터 베이스간 용량 C_CB나 베이스전류 I_B의 영향으로 크록신호의 실효펄스 높이가 감소하여 전송효율이 열화하거나 진호의 다이너믹 범위가 저하해 버린다.

또한 애너로그 가산회로나 쌤프링 호올드회로를 사용하기 때문에 소자수가 매우 많이 필요하게 되어 소비전력이 많이 필요하고 가격도 상승하게 된다.

또한 에밋터 홀로아회로, 애너로그 가산회로, 쌤플링 호올드회로를 통하여 스파이크적인 전류가 흘러 이것이 전원이나 접지를 통하여 다른 회로에 악영향을 주게된다. 또한 에밋터 홀로아회로의 입력측과 쌤프링회로의 출력측 사이의 직류전위를 일치시켜 다시 안정화시키기가 곤란하였다.

본 발명은 이와 같은 점을 고려하여 상술의 결점을 제거한 귀한회로를 제공하는 것이다.

이하 도면에 의하여 본 발명의 일실시예에 대하여 설명한다.

먼저 제3도는 부귀환을 걸었을 경우로 도면에서 써픽스가 우수인 콘덴서 C₄,C₆...가 분활되어 각각 C₄',C₄",C₆',C₆"...로 됨과 동시에 이들 용량치가 각각 a₄C,(1-a₄)C,a₆C, (1-a₆)C...로 된다. 여기에서 분활된 한쪽 콘덴서 C₄',C_6°'...의 고울드 엔드측이 서로 접속되고 다른쪽 콘덴서 C_4",C₆"...고울드 엔드측이 단자(6)에 접속이 된다.

또한 콘프리멘터리한 트랜지스터(11), (12)의 에밋터가 서로 접속되고 이 접속점이 콘덴서 C₄',C₆'...의 접속점이 접속이 된다.

또한 트랜지스터(11),(12)의 베이스가 서로 접속되어 이 접속점에 발진기(13)이 접속된다.

이 발진기(13)으로 부터는 신호

₁과 동위상이며, V_DC-V_BE와 V_DC+V_P+V_BE(단 V_EB는 트랜지스터(11),(12)의 베이스 에밋터간 전압)의 전위를 취하는 신호

₁가 공급된다. 그리고 pnp형의 트랜지스터(12)의 코렉터가 접지되어, npn 형의 트랜지스터(11)의 코렉터가 전류 밀러회로 M₁구성하는 한쪽 pnp형의 트랜지스터(14)의 코렉터 및 베이스에 접지되고 트랜지스터(14)의 에밋터가 저항기(15)를 통하여 전원전자(4)에 접속된다.

이 전류 밀러회로 M₁을 구성하는 다른쪽 pnp형의 트랜지스터(16)의 베이스가 트랜지스터(14)의 베이스에 접속되어 트랜지스터(14)의 에밋터가 저항기(17)을 통하여 전원단자(4)에 접속된다. 그리고 트랜지스터(16)의 코렉터가 전단의 콘덴서 C₂의 홋트 엔드측에 접지된다. 또한 저항기(15),(17)의 저항치는 같아지게 한다. 다시 콘프리멘터리한 트랜지스터(18)(19)의 에밋터가 서로 접속되어 이 접속점이 콘덴서(20)을 통하여 접지된다.

또한 트랜지스터(18)(19)의 베이스가 서로 접속되어 이 접속점에 발진기(13)이 접속된다. 그리고 npn형의 트랜지스터(18)의 코렉터가 콘덴서 C₂의 홋트 엔드측에 접속되어 pnp형의 트랜지스터(19)의 코렉터가 접지된다. 그리고 콘덴서(20)의 용량치 Cx는 V_P에 대한 V_SCD의의 비율을 V_SDC-V_DC-(2-K)V_P로 하여 C_X=K(a₄+a₆+...) C가 되도록 한다. 이 회로에서 입력신호가 공급되어 있지 않을 때는 콘덴서는 모두의 단자전압이 V_P로 되여있다.

이에 대하여 입력신호가 공급된 직후의 신호

₁이 V_DC+V_P의 기간에 있어서 이때 공급된 신호의 전압이 V_S=V_S1이라하면 콘덴서 Co의 단자전압은 V_P로부터 V_S1-(V_DC+V_P)로 변화된다. 다시 1크록기간τ(=

: fc는 크록주파수)후의 신호

₁이 V_DC+V_P의 기간에 콘덴서 C₂의 단자전압이 V_P로 부터 V_S1-(V_DC+V_P)로 변화된다.

그리고 2τ 후의 신호

₁가 V_DC+V_P의 기간에 있어 콘덴서 C₄',C₄"의 단자전압이 공히 V_P로 부터 V_S1-(V_DC+V_P)로 변화되어 이 사이에 콘덴서 C₄'로 부터 a₄CV_P-a₄C{V_S1-(V_DC+V_P)}=a₄C{V_DC+2V_P)-V_S1}의 전하가 트랜지스터(11)의 코렉터를 통하여 방전된다.

또한 3τ후의 신호

₁가 V_DC+V_P의 기간에 콘덴서 C₆'가 방전되어 이때의 방전전하는 a₆CV_P-a₆C{V_S1-V_DC+V_P}=a₆C{(V_DC+2V_P)-V_S1}이 되어 이 전하가 트랜지스터(11)의 코렉터를 통하여 방전된다.

그리고 4τ후의 신호

₁가 V_DC+V_P의 기간에 콘덴서 C₈'가 방전되며 이때의 방전전하는 a₈CV_P-a₈C{V_S1-V_DC+V_P)}=a₈C{(V_DC+2V_P)-V_S1}로 되며 이 전하가 트랜지스터(11)의 코렉터를 통하여 방전된다.

그리고 이들의 모든 방전전하는 트랜지스터(11)의 코렉터를 통하여 흐르게 되므로 트랜지스터(11)의 코렉터를 흐르는 전하량 X는 다음과 같이 된다.

X={(V_DC+2V_P)-V_S}Cla₄Z^-2+a₆Z^-3+a₆Z^-4....)

단 Z=esτ S=jw=j2πf; f는 입력신호의 주파수 즉 트랜지스터(11)의 코렉터에는 입력신호를 2τ 지연, 3τ지연, 4τ지연... 한 신호를 각각 a₄,a₆,a₈...로 중합시켜 이들을 가산한 값에 대응하는 전하가 흐르게 된다. 이 전하의 흐름에 의한 전류의 평균치 I_AV는 I_AV=

=x·fc 그리고 이 전류 I_AV가 트랜지스터(14)를 통하여 흐르므로서 이것과 같은 전류가 트랜지스터(16)을 통하여 흐르게 된다. 따라서 콘덴서 C₂에는 대응하는 1크록기간(τ)에 전하량 x의 전하가 주입된다. 따라서 콘덴서 C₂에는 트랜지스터(16)와 콘덴서 C₂로부터 전하가 공급되게되어 콘덴서 C₂로부터 전하가 공급되게되어 콘덴서 C₂로부터 공급되고 있던 전하량이 트랜지스터(16)으로부터 공급되는 전하량 x의 분만큼 적게 되어진다. 즉 전하량 x에 의하여 부귀환이 걸리게 된다. 그리고 이 부귀환에 의하여 입력단위로 부터 콘덴서 C₂의 홋투엔트측까지의 전달함수 H(z)는

로 된다.

또한 귀환시에 신호 V_S는 교류성분 V_SAC외에 직류성분 V_SDC도 가산되나 이 직류성분은 상술한 트랜지스터(18),(19) 및 콘덴서(20)에 의한 직류 보정회로에서 제거된다.

이리하여 귀환이 행하여 지게되나 본 발명에 의하여 귀환신호를 전하의 형으로 잡아내고 있으므로 가산이나 주입을 용이하게 행할 수가 있으며 애너로그 가산회로이나 쌤프링 호올드회로를 사용할 필요가 없다.

또한 콘덴서에는 통상의 전송시와 같은 펄스가 공급되고 있으므로 BBD로 전송되는 신호에는 전혀 영향을 주는 일이 없다. 그리고 직류전위의 변동도 용이하게 제거할 수가 있어 직류가 안정화된다.

또한 제4도는 기타 실시예이며 이 예에는 써픽스가 기수의 콘덴서로 부터의 신호로 부귀환을 행하는 경우를 표시한다. 도면에 써픽스가 기수의 콘덴서 C₃,C₅...가 분할되며 각각 C₃',C₃",C₅',C₅"...로 됨과 더불어 이들의 용량치가 각각 a₃C, (1-a₃)C, a₅C, (1-a₅)C...로 된다. 이들의 분할된 한쪽의 콘덴서 C₃',C₅'...의 고올이 엔드측이 서로 접속되어 다른쪽 콘덴서 C₃",C₅"...의 고올드엔드측이 단자(7)에 접속된다. 또한 콘프리멘터리한 트랜지스터(21)(22)의 에밋터가 서로 접속되어 이 접속점이 콘덴서 C₃',C_5'...의 접속점에 접속된다. 그리고 트랜지스터(21),(22)의 베이스가 서로 접속되어 이 접속점에 발진기(23)가 접속된다.

이 발진기(23)으로부터 신로

₂와 동위상이며 V_DC-V_BE와 V_DC+V_P+V_BE의 전위를 취하는 신호

₂'가 공급된다. 그리고 npn형의 트랜지스터(21)의 코렉터가 전원단자(4)에 접속되고 npn형의 트랜지스터(22)의 코렉터가 제2의 전류 밀러회로 M₂를 구성하는 한편의 npn형의 트랜지스터(24)의 코렉터 및 베이스에 접속되고 트랜지스터(24)의 에밋터가 저항기(25)를 통하여 접지된다.

이 전류 밀러회로 M2를 구성하는 다른쪽 npn형의 트랜지스터(26)의 베이스가 트랜지스터(24)의 베이스에 접속되어 트랜지스터(25)의 에밋터가 저장기(27)를 통하여 접지된다. 또한 저항기(27),(27)의 저항치는 같게된다. 그리고 이 트랜지스터(26)의 코렉터가 전류 밀러회로 M₁의 트랜지스터(14)의 코렉터와 베이스에 접속되고 트랜지스터(16)의 코렉터가 콘덴서 C₂의 홋트 엔드측에 접속된다. 거기에 콘덴서 C₂의 홋트엔드측에 직류 보정회로를 구성하는 트랜지스터(18)의 코렉터가 접속됨과 동시에 콘덴서(20)의 용량치 C_X가 C_X=k (a₃+a₅+...)C로 된다.

이 회로에서 입력신호가 공급되어 있지 않을때는 콘덴서는 모든 단자전압이 V_P로 되어있다. 이에 대하여 입력신호가 공급된 직후 직후의 신호

₁가 V_DC+V_P의 기간에 콘덴서 Co의 단자전압이 V_S1-(V_DC+V_P)에 충전되어 다음 신호

₂가 V_DC+V_P의 기간에 콘덴서 C₁의 단자전압이 V_S1-(V_DC+V_P)에 충전되어 τ후의 신호

₁이 V_DC+V_P의 기간에 콘덴서 C₂의 단자전압이 V_S1-(V_DC+V_P)에 충전된다.

그리고 1.5τ후의 신호

₂가 V_DC+V_P의 기간에 있어 콘덴서 C₃',C₃"의 단자전압이 공히 V_S1-(V_DC+V_P)에 충전되며 이때 콘덴서 C₃'로 부터 트랜지스터(21)의 코렉터를 통하여 a₃C{(V_DC+2V_P)-V_S1}의 전하가 화살표 I₁의 방향으로 흐르게 한다. 그리고 2τ후의 신호

₁가 V_DC+V_P의 기간에 같은 전하가 트랜지스터(22)의 코렉터를 통하여 화살표 I_O의 방향으로 흐르게 한다.

다음에 3τ후의 신호

₁이 V_DC+V_P의 기간에 콘덴서 C₅'로 부터 트랜지스터(22)와 코렉터를 통하여 a₅C{(V_DC+2V_P)-V_S1}의 전하가 화살표 I_O의 방향으로 흐르게 한다.

다음에 3τ후의 신호

₁이 V_DC+V_P의 기간에 콘덴서 C₅'로 부터 트랜지스터(22)와 코렉터를 통하여 a₅C{(V_DC+2V_S1)-V_S1}의 전하가 화살표 I_O의 방향으로 흐르게 한다.

다시 4τ후의 신호

₁이 V_DC+V_P의 기간에 콘덴서 C₇'로 부터 트랜지스터(22)의 코렉터를 통하여 a₇C{(V_DC+2V_P)-V_S1}의 전하를 흐르게 한다. 그리고 트랜지스터(22)의 코렉터를 통하여 흐르게 하는 전하량 X는 다음과 같이 된다.

X={(V_DC+2V_P)-V_S}C(a₃Z^-2+a₅Z^-3...)

즉 트랜지스터(16)의 코렉터로부터는 입력신호를 2τ지연, 3τ지연, 4τ지연...한 신호에 각각 a₃,a₅,o₇...으로 중합시켜 이것들을 가산한 값에 대응하는 전하가 흐르도록 한다.

그리고 이전하의 흐름에 의한 전류의 평균치 I_AV는 I_AV=

=x·fc로 되고 이 전류 I_AV가 트랜지스터(24)를 통하여 흐르게 되므로서 이와 동등한 전류가 트랜지스터(26)을 통하여 흐르게되며 다시 이 전류가 트랜지스터(14)를 통하여 흐르게 되므로서 이것과 동일한 전류가 트랜지스터(16)을 통하여 흐르게 된다.

이로 인해 콘덴서 C₂에는 대응하는 1크록기간(τ)에 전하량 X의 전하가 주입된다.

따라서 제3도의 예와 같이 전하량 X에 의하여 부귀환이 걸려지며 이 부귀환에 의하여 입력단으로 부터 콘덴서 C₂의 홋트 엔드측까지의 전달함수 H(z)는 H(z)=

로 된다. 또한 제5도는 정귀환을 걸었을 때이며 도면에서 콘덴서 C₄',C₆'...의 고올드 엔드측의 접속점이 콤프리멘터리한 트랜지스터(31),(32)의 에밋터의 접속절에 접속되고 트랜지스터(31),(32)의 베이스의 접속접이 발진기(13)에 접속된다. 그리하여 npn형의 트랜지스터(31)의 코렉터가 콘덴서 C₂의 홋트엔드측에 접속되고 pnp형의 트랜지스터(32)의 코렉터가 접지된다. 그리고 직류 보정회로에서 트랜지스터(18)의 코렉터가 제3의 전류 밀러회로 M₃를 구성하는 한쪽 pnp형의 트랜지스터(33)의 코렉터 및 베이스에 접속되고 트랜지스터(33)의 에밋터가 저항기(34)를 통하여 전원단자(4)에 접속되고 다른쪽의 pnp형 트랜지스터(35)의 베이스가 트랜지스터(33)의 베이스에 접지되어 트랜지스터(35)의 에밋터가 저항기(36)을 통하여 전원단자(4)에 접지된다.

그리고 트랜지스터(35)의 코렉터가 콘덴서 C₂의 홋트엔드측에 접지된다. 따라서 콘덴서 C₄',C₆'...로 부터의 합계전하량 X가 콘덴서 C₂의 홋트 엔드로 부터 잡아내어 콘덴서 C₂로부터 이동되는 전하량이 전하량 X분만큼 많아진다. 즉 전하량 X에 의하여 정귀환이 걸리게 된다. 그리고 이 정귀환이 걸리게 된다. 그리고 이 정귀환에 의하여 입력측으로부터 콘덴서 C₂의 홋트엔드측까지의 전달함수 H(z)는 H(z)=

로 된다.

또한 제6도는 같은 정귀환이며 써픽스가 기수의 콘덴서로 부터 귀환신호를 얻는 경우를 표시한다. 도면에서 콘덴서 C₃',C₅'...의 고올드 엔드측의 접속점이 콤프리 멘터리한 트랜지스터(41),(42)의 베이스의 접속점이 발진기(23)에 접속된다. 그리고 npn형의 트랜지스터(41)의 코렉터가 전원단자(4)에 접속되고 pnp형의 트랜지스터(42)의 코렉터가 제4의 전류밀러회로 M₄를 한 쪽의 npn형 트랜지스터(43)의 코렉터 및 베이스에 접속되어 트랜지스터(43)의 에밋터가 저항기(44)를 통하여 접지된다.

다시 다른쪽의 npn형 트랜지스터(45)의 베이스가 트랜지스터(45)의 베이스에 접지되어 트랜지스터(45)의 에밋터가 저항기(46)을 통하여 접지된다. 그리하여 트랜지스터(45)의 코렉터가 콘덴서 C₂의 홋트 엔드측에 접속된다. 또한 직류 보정회로는 제5도와 같게되어진다.

따라서 콘덴서 C₃',C₅'...로 부터의 합계 전하량 X가 콘덴서 C₂의 홋트 엔드측으로부터 잡아내여져 정귀환이 걸린다. 이때 전달함수 H(z)는 H(z)=

이 된다.

그리고 제7도는 상술한 제3도 및 제5도의 회로를 사용하여 정부 양귀환을 거는 경우이다. 도면에서 콘덴서 C₄',C₈'...의 고올드 엔드측의 접속점이 트랜지스터(31),(32)의 에밋터의 접속점에 접속되고 콘덴서 C₆',C₁₀'...의 고올드 엔드측의 접속점이 트랜지스터(11),(12)의 에밋터의 접속점에 접속된다. 이 회로에 있어서 입력단으로 콘덴서부터 C₂의 홋트엔드측까지의 전달함수 H(z)는

로 된다.

또한 이 회로에서 귀환신호의 직류보정을 행할 경우에는 트랜지스터(11),(12)의 에밋터의 접속점 E₁과 접지와의 사이나 트랜지스터(31),(32)의 에밋터의 접속접 E₂와 접지와의 사이에 콘덴서(20)을 마련하면된다. 즉 정귀환측의 계수 a₄,a₈...의 합계가 부귀환측의 계수 a₆,a₁₀...의 합계보다 큰 경우에는 용량치 C_X가 C_X=k{(a₄+a₈+...)-(a₆+a₁₀+...)}C의 콘덴서(20)을 접속점 E₁과 접지의 사이에 마련한다. 이에 대하여 정귀환측 계수의 합계가 부귀환측 계수의 합계보다 적을 경우에는 C_X=k{(a₆+a₁₀+...)-(a₄+a₈+...)}C의 콘덴서(20)을 접속점 E₂와 접지 사이에 마련하면 된다.

또한 제4도 제6도의 회로를 사용하여, 써픽스가 기수인 콘덴서로부터의 신호에 의하여 정부양귀환을 행할 수도 있다.

다시 상술의 예는 어느 것이나 계수 a가 1 이하의 경우이나 소마의 전달관수에 의하여 계수에 1 이상의 값을 필요로 할 경우에는 다음과 같이 하면 된다.

예를들어 제3도의 회로에 있어서 콘덴서 C₄',C_6'...의 값을 각각

C,

C,...와 같이 모두

로 한다.

또한 이 경우에 m는

,...의 값이 모두 1 이하가 되는 정수라고 한다. 그리고 콘덴서 C₄",C₆",...의 값도 각각 (1-

)C, (1-

) C,로 한다.

그리고, 전류밀러회로 M₁을 구성하는 트랜지스터(14)를 흐르는 전류를 I_a, 트랜지스터(16)을 흐르는 전류를 I_b로 하여 이들 전류가

=m가 되도록 각 트랜지스터(14),(16) 및 저항기(15),(17)을 조성한다.

즉 트랜지스터(14)의 에밋터 면적을 S_a, 트랜지스터(16)의 에밋터 면적을 S_b로 하여 이들 면적이

=m가 되도록 함과 동시에 트랜지스터(14)에 전류 I_a가 흐르 때의 에밋터와 베이스간의 저항을 r_a, 트랜지스터(16)에 전류 I_b가 흐를 때의 에밋터와 베이스간의 저항을 r_a, 저항기(15)의 저항치를 R_a, 저항기(17)의 저항치를 R_b로 하여

=m

따라서 이 회로에 의하면 필요한 귀환신호의

의 신호가 얻어지면 이 신호가 전력 밀러호로 M₁에서 m 배로 증폭되어 콘덴서 C₂에 주입된다. 이리하여 계수가 1 이상의 경우에는 소망의 전달함수를 얻을 수 있게 된다.

또한 써픽스가 기수인 콘덴서로부터 귀환신호를 잡아내는 경우나 정귀환의 경우에도 동일하게 1 이상이 계수에 의한 귀환을 행할 수가 있다.

더우기 이 경우에 제4도의 예에서는 전류 밀러회로 M₁,M₂의 어느 것으로 증폭을 행하여도 좋다. 또한 이들 회로에 있어서 직류보정용 콘덴서(20)의 용량치 C_X는 각각이 어떤 회로의 경우에도 동일하다. 이로서 본 본 발명에 의하면 간단한 구성으로 특성이 좋은 귀환을 행할 수가 있다. 더욱 본 발명은 BBD에 한하지 않고 CCD에서도 적용이 가능하다.

Claims (1)

1. 전하 전송소자를 구성하는 임의용량을 소망비로 분할하여, 이 분할된 한쪽 용량의 고올드 엔드측에 크록신호를 공급함과 동시에 상기 크록신호와 동위상의 신호를 상보적인 한 쌍의 능동소자의 제어단자에 공통으로 공급하고 이들 능동소자의 제어단자를 서로 접속시켜 이 접속점을 상기 다른쪽 용량의 고올드엔드측에 접속하고 상기능동소자를 흐르는 전하를 검출하여 이 검출된 전하에 대응하는 전하를 전단의 용량에 공급하여 귀환을 걸도록 한 전하 전송소자의 귀환회로.

Images