JPS6387912U - - Google Patents
Info
- Publication number
- JPS6387912U JPS6387912U JP18334886U JP18334886U JPS6387912U JP S6387912 U JPS6387912 U JP S6387912U JP 18334886 U JP18334886 U JP 18334886U JP 18334886 U JP18334886 U JP 18334886U JP S6387912 U JPS6387912 U JP S6387912U
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- mirror circuit
- transistors
- type current
- wilson type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例としての差動増幅回
路を示す回路図、第２図は本考案の他の実施例の
差動増幅回路を示す回路図、第３図は従来の差動
増幅回路の一例を示す回路図である。 １，２…入力端子、３，５…定電流源、４…電
源端子、６，７…出力端子、Ｔｒ１〜Ｔｒ６…ト
ランジスタ、Ｄｉ…ダイオード。
路を示す回路図、第２図は本考案の他の実施例の
差動増幅回路を示す回路図、第３図は従来の差動
増幅回路の一例を示す回路図である。 １，２…入力端子、３，５…定電流源、４…電
源端子、６，７…出力端子、Ｔｒ１〜Ｔｒ６…ト
ランジスタ、Ｄｉ…ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 入力信号がベースに供給され各エミツタが共通
接続された第１、第２のトランジスタより成る差
動トランジスタ対と、 これらの第１、第２のトランジスタの各コレク
タに対して接続されたウイルソンタイプのカレン
トミラー回路と、 このウイルソンタイプのカレントミラー回路の
入出力間に接続されたダイオードとを具備して成
ることを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18334886U JPS6387912U (ja) | 1986-11-28 | 1986-11-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18334886U JPS6387912U (ja) | 1986-11-28 | 1986-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387912U true JPS6387912U (ja) | 1988-06-08 |
Family
ID=31130006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18334886U Pending JPS6387912U (ja) | 1986-11-28 | 1986-11-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387912U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130009U (ja) * | 1988-09-20 | 1990-10-26 | ||
| WO1991013491A1 (fr) * | 1990-02-21 | 1991-09-05 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Circuit de prevention de la saturation de transistors |
-
1986
- 1986-11-28 JP JP18334886U patent/JPS6387912U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130009U (ja) * | 1988-09-20 | 1990-10-26 | ||
| WO1991013491A1 (fr) * | 1990-02-21 | 1991-09-05 | Kabushiki Kaisha Sankyo Seiki Seisakusho | Circuit de prevention de la saturation de transistors |